TWI290418B - Driving circuit and system having the same - Google Patents

Description

I2，l 九、發明說明： 【發明所屬之技術領域】 本發明係有關於-種驅動電路以及具有驅動電路之系 統’且特別S有關於在輸出驅動裝置之前段，具有預先驅 動裝置之鶴電路及具有如此之鶴電路之系統。、 【先前技術】 圖1為表示習知之轉電路之構造圖。如圖i所示 =動電路乃具備預先軸裝置1G和輸出驅動裝置 構0 20所H驅動装置10係藉由複數串聯連接CM0S轉換

Logic)型之輪出驅動壯:目為CML (CU_ M〇d N 、、衣置，具備N型CMOS電晶體N1 N2 N3和阻抗R卜R2的結構。 偏壓笔壓BIAS施加至電$㉛'η 能成為做為電流電路的功能。 ’匕’笔晶體> 所示圖1所示之軸電路之動作波形圖。如圖 斤不預先驅動裝置10之輪屮外卜卜 點MAIN_N，出即點之節點MAIN-P和音 當將電晶體m，N2之、之間振盪。 點MAI(N從低準位（〇v)=升至^^為時，貪 時’節點__N之於:: 體Ν1仍為截止（〇FF) ^£V™N之間，電盖 會降低。且，節點M规^輪出端子TX—P之電壓耳 即指ΑΙΝ一Ν之電壓成為VTHN，首 1290418 14997pif.doc 降低輸出端子τχ_ρ之電壓。 另卜節點MAIN一Ρ雖然從高準位（電壓ν丁erm)下 降至低準位（GV)，但是，節點main V=。下降至電W電晶體犯將= 故’於此日说點，輸出端子τχ—Ν之電屋將上升 至尚準位（電壓VTERM)。 ，電晶體N1與電晶體Ν2之導通（〇Ν) /截 止（OFF)時序由於為偏移之故，因此，輸出端子ρ 二電壓::與輸出端子ΤΧ_Ν之電壓波形，非完全之差動 /士 / □此，如圖2所於切換輸出之高準位愈低準位 3出端子ΤΧ-Ρ之電壓波形和輸出端子ΤΧ Ν之電壓 二：〇==高於_ -電路Γ要求之規格中，譬如，有如 範圍内Γ : VC0MM0N為-定(變動為特定 =力。=?規格情況’驅動電路之亀· 【發明内容】 本發明提出一種驅動電路，其句枯 一反相器包括：第-電晶體、第二ϋ反「相器。此第 第一電晶體係連接於第-輕之第—t 電路。 之間。第二電晶體係連接於第一輪出節點與第二⑵ 1290418 14997pitdoc 源之間1壓鱗魏係設置於第二魏 1曰 :之間’即使第二電晶體為導通 況?-二: :點之電壓為保持於連接第-輸出節點之ΪΪ體;= 電壓附近。 思日日版之界值 本發明更提出一種系統，其包括 J = 反相器。前述第一反相器包括二：動 ί — = Β晴與電壓保持電路。第—電晶體係連接於第-電 電源與第—輸出節點之間。第二電晶體連接於第 :輸出_與第二電壓之—第二電源之間。電壓保持電路 叹置於弟二電源與第二電晶體之間，即使第二電晶體為導 L ON)之惴況，第一輸出節點之電壓為保持於連接第一 輸出郎點之驅動電晶體之臨界值電壓附近。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 [第一實施例] 圖3為表示第一實施例之預先驅動裝置之1〇構造圖。 於圖3之中僅為表示高側端或低側端之其中一方之構造。 亦即，於此圖3為表示相當於2段之轉換器之電路。 如圖3所示，本實施例之預先驅動電路10係由P型 MOS電晶體P10，Pll、NS MOS電晶體p12〜pl5、電容 C10及阻抗R10所構成之。 1290418 14997pif.doc 更具體而言’係藉由串聯連接於電壓vterm 和接地GND之間之電晶體piQ與電晶體體，而構】 CMOS反相器。從端子SER—MAIN所輸入之電壓信號，= 輸入於電晶體P10之間極與電晶體Nl2 H此 反相器之輸出，係從電晶體P1〇與電晶體船 SER—ΜΑΙΝ_β 輸出。 相同地’串聯連接於電壓VTERM之電源與接地gnd =間之電晶體P11和電晶MN13，亦構成CM〇s反相器， 節點SER—MAIN—B係連接於電晶體P11之閘極和電晶體 N13之閘極。此CM〇s反相器之輸出，係從電晶體州鱼 電晶體Ni 3之間之節點MAIN輸出。節點main係連接ς 圖1之輸出驅動裝置12之電晶體川之閘極或電晶體吣 之^間搞。 連接於電晶體Ν13與接地GND之間之電晶體Ν14之 閘極係連接於節點ΜΑΙΝ。亦即，電晶體ΝΜ係連接著二 極體。因此，若節點ΜΑΙΝ為低準位時，電晶體跑為截 A ( OFF)’反之，若郎點MAIN為高準位時，電晶體ni4 為導通（ON)。 ^弘谷C10與電晶體N15.,係並聯連接於電晶體N13與 電晶體N14間的節點和接地GND之間。pRECHCAp信號 被輸入至電晶體N15之閘極。此preCHCAP信號係從構 成互補區塊之另一個反相器之SER—MAIN—B輸入。 、⑤此PRECHCAP信號為高準位時，電晶體N15為導 通（ON)，累積於電容C10之電荷便被放電。另外，當 1290418 14997pif.doc PRECHCAP 就為低準位時，電晶體Ni5為截止⑽， 成為儲存電荷於電容Cl〇之狀態。 阻抗R1G之其中-端為連接於電壓vterm之電源， =R1G之另-端為連接於電容⑽。因此，電晶體刪， 即使白為截止（OFF)，亦能夠從電M vterm通過阻 抗R10而往電容CIO流入電流。 如^4所示，節點SER—MAIN』之電廢從低準位往 南準位進㈣換。此種情況，電晶體P11為截止（0FF) 為導通⑽)。故’節點職為低準位， 為截止（0FF)。電晶體N14成為截止（〇 觀細之電壓，至N ”晶體之臨界值 i二‘點。因此，節點财取之電壓並非下降 ^ 〇二’而為一定之電壓VTHN。換言之，節點讀 =係保持於連接節點Μ趟之電晶體Νι之臨界值電壓 因此，切換於輸出驅動裝置12之 戴止(〇FF)之時序能夠相同 :咖⑽為一定。亦即，即使就切換之時序中，二 子TX—P之電壓波形和輸出端子TXJNr之電厂二 持差，波形，中間電壓VCOMMON之變動；至：二 縱使’於圖3中’二極體連接之電晶體跑，由於且 生之關係，故節點_增變化將非成ϊ 圖4之實線，而是為虛線所示。亦即，隨著節點 電壓降低’電叙下降速度亦隨之降低。 之 1290418 14997pif.doc 於是，於本實施例中，設置電容C10。亦即，Γ MAIN之電壓於高準位的期間，先導通（〇Ν)電晶體^、、、， 事先放電電容C10。節點SER-MAIN—B於高準位之日士 ’ 點，將電晶體N15截止（OFF)，使得電容α〇為:二 電荷之狀態。 {畜 由於未儲存電荷於電容C10，故節點ΜΑΙΝ之電壓 強烈拉往接地方向，可接近於如圖4之實線之理相 化。此時，節點MAIN之電壓V則以如下方式決定。；即文 將電容cio之容量設為c，而節點MAIN之游離電容於為 c’時’以 (CxVTERM+c，x〇) / (c+c,)算出:ς 壓三亦即，以電容C10之容量和節點ΜΑΙΝ之游離電容电 容量分割電壓VTERM和接地GND之電壓值。於本實施 例中，此容量分割之電壓ν係設定成N型M0S電晶 臨界值霞VTHN。又，_點ΜΑΙΝ之獅冑容係藉= 出驅動裂置12之電晶體Ν1或電晶體Ν2之閘極電^或Γ 配線電容等户制定。 一疋 再者，\節點MAIN之電壓即使為一定之臨界值電壓 VTH情況，貫際上電晶體N14具有副飽和漏電流。當持續 流過此漏電流時，節點MAIN之電壓將由電壓vthn逐漸 降低。於是，於本實施例之中，將經由阻抗R1〇從電壓 VTERM供給電流。藉此，節點MAIN之電屋將保持於帝 壓VTHN 〇 、包 由此等情況可知，此等之電晶體N14和電晶體Ni5 和私合CIO及阻抗Ri〇係構成本實施例之電壓保持電路。 12904½., 圖6為表示本實施例之驅動電路之整體構造圖。如圖 6所示，預先驅動裝置10乃具備4個反相器12a〜12d而構 成之。且’以反相器12a與反相器12b構成1個區塊，而 以反相器12c與反相器12d構成另一個區塊。 如上述所敘，其中一方區塊之節點SER—MAINJ3之 輸入信號係輸入於另一方區塊之電晶體N15之閘極。具體 而言’反相器12b之輸入信號係輸入於反相器12d之電晶 體nl5之閘極，反相器I2d之輸入信號係輸入於反相器12b 之電晶體N15之閘極。反相器12b之輸入信號和反相器12d 之輸入信號為互補信號，另一方為反轉另一方之信號。因 此’藉此’節點SER—MAIN—B之輸入信號於低準位之間， 可導通（ON)電晶體N15，可事先將電容cl〇放電。 如以上所敘，若藉由本實施例之驅動電路時，輸出端 子TX—P之電壓波形和輸出端子TX—N之電壓波形之中間 電壓VCOMMON之變動可縮至極小。因此，驅動電路之 差動輸出可作成精密度更高者。 又，如圖7所示，二極體連接之電晶體NM亦可被取 代成PN二極體D10。 [第二實施例] 第二實施例乃上述第—實施例的變化例，而以P型 MOS電晶體構成輸出驅動裳置12。圖8為表示本實施例 之驅動電路之構造圖，為對應於上述之圖6。 置10 晶體

如圖8所不，本實施例之驅動電路之預先驅動裝 係具備P型之MOS電晶體P20〜P23、N型之M〇s電 11 1290418 14997pif.doc N24與N25、黾容（：2〇及阻抗R2〇而構成之。同時，輪出 驅動裝置12乃具備p型之M〇s電晶體p3〇〜32和阻抗 R33，R34而構成之。 〜 各元件之基本功能乃相同於上述之第一實施例。亦 即，電晶體P12為二極體連接，且在節點μαιν(μαιν」^， MAIN一P)之電壓冑於p型M〇s電晶體之臨界值 VTHP之時間點，電晶體pi2成為截止（〇FF)。賊，卷 節點MAIN為高準位時，節點MAIN之電壓無法上升至: 壓VTERM。換言之，節點MAIN之電壓將保持在與節點 MAIN相連之電晶體P3G、p3i之臨界值電壓附近。當節叫 成高準位之際’電容c20的作用使節 ”·、占main之祕快速上升。此等之電晶體P21 =、電容⑶纽抗R2㈣構成本實施例之錢維“ 當節點MAIN為低準位時，電晶體p2 並將電容C20之帝丼務中· am 二乂 使得電容C20成為儲存電荷之 =。阻抗R2G係讓用來抵消流過電晶體p2 電流，從電壓VTERM流向接地端。 属电机的 圖9為表示圖8之驅動電路 可知，節點觀N P之波胸作，皮關。由此圖9 处π曰+ 一 疚形和節點MAIN Ν ^雷颅 波形即使為高準位，亦上升不至電壓vte -之電[ 換電晶體Ρ3〇和電晶體P31之導 *此，切 之時序為柏^。[^卜 ^ (0N) /戴止（〇FF) 為㈣因此，即使在切換之時序’輪出端子τχρ 12 1290418 14997pitdoc 之電壓波形和輸出端子TX一N之電壓波形也能夠保持互 補，進而可將VCOMMON之變動縮小至極小。 又，如圖10所示，二極體連接之電晶體P21，亦可置 換成PN二極體D20。 [第三實施例] 圖11為表示適用上述之第一實施例或者第二實施例 之驅動電路之串列介面之構造圖。如圖η所示，8位元之 並列信號係輸入於並列串列轉換器40。 且’以此並列串列轉換器40，從並列信號轉換成串列 4吕號’互補型之串列信號再被輸入於預先驅動裝置1〇。此 串列信號被此預先驅動裝置10放大到10mA〜15mA左右， 再輸入於輸出驅動裝置12。於輸出驅動裝置12，互補型之 串列信號被放大成20 mA左右，再從此晶片輸出。從輸出 驅動裝置12所輪出之串列信號，係輸入於印刷電路基板， 並且經由傳送線路42傳送。 做為此之串列介面，譬如有S — ΑΤΑ，USB，PCI — EXPRESS 等。 [第四實施例] 圖12為部分表示個人電腦之主機板5〇之構造方塊 圖。此主機板50係設置著CPU52、ASIC54以及擴充槽56。 上述之驅動電路和並列串列轉換器係形成於ASIC 54上。 因此，插入於擴充槽56之介面卡上之資料係以並列信 號傳送資料至ASIC 54，再以此ASIC 54轉換成串列信號並 放大，再輸入至CPU 52。 13 1290418 14997pif.doc 圖13為部分表示插入於擴充槽％之繪圖卡6〇之構造 方塊圖。此繪圖卡60係設置著介面卡62和繪圖晶片料。 上述之驅動電路係形成於介面卡62上。又，如圖Μ所示， 介面卡62也可以内建於繪圖晶片66中。 圖15為部分表示插入於筆記型電腦之pc介面卡槽之 79 "面卡7〇之構造方塊圖。此PC介面卡係設置ASIC ’上述之輯電路和並㈣哪換ϋ係形成於 ASIC72 ASIC^f、隹插^於PC介面卡槽之PC介面卡70，係藉由 SIC 72進仃與筆記型電腦的資料存取。 毯 月並非限疋於上述實施例，亦可做各種變形。 I二人^明之驅動電路並非限定於主機板50或繪圖卡60 :面卡7G’亦可組人於其他種種之純而加以使用。 兀：或電路並非限定於上述，亦可用具有同等動作 之其他兀件或電路而實現。 - 1隹^本电日月已以較佳實施例揭露如上，然其並非用以 二ϋ '任何熟f此技藝者，在不脫離本發明之精神 作些許之更動與顺，鼠本發明之保護 圍备視相之申請專職圍所界定者為準。 【圖式簡單說明】 囷為表示傳統之驅動電路之構造電路圖。 ^為表示圖1之驅動電路之動作波形圖。 造電^為表7^第一實施例之預先驅動裝置1〇之方塊構 14 904l 圖5為^先驅動電路之動作波形圖。 作波形圖^之預先驅動電路之驅動電路之動 路之:以使用第-實施例之預先驅峨之驅動電 i 8 J 例之驅動電路之變形例子圖。 =為表示圖8之驅動電路之動作波形圖。 之 圖utt示第二實施例之驅動電路之變形例子圖。 構造方塊圖為表不使用各貫施例之驅動電路之串列介面 塊圖圖12為表示使用圖U之串列介面之主機板之構造方 圖13為表示插入圖12之繪圖卡之擴充槽之繪圖卡之 構造方塊圖。 圖14為表示圖13之纟會圖卡之變化例示意圖。 圖15為表示使用各實施例之驅動電路之PC介面卡構 造方塊圖。 【主要元件符號說明】 10 :預先驅動裝置 12 :驅動裝置 40 :並列串列轉換器 42 :傳送線路 1290418 14997pif.doc 50 :主機板 52 ： CPU 54 ： ASIC 56 :擴充槽 60 :繪圖卡 62 :介面卡 64 :繪圖晶片 66 :繪圖晶片 70 : PC介面卡 72 ： ASIC R1 :阻抗 R2 :阻抗 R10 :阻抗 R20 :阻抗 R33 :阻抗 R34 :阻抗 P10 :電晶體 P11 :電晶體 P20 :電晶體 P21 :電晶體 P23 :電晶體 P30 :電晶體 P31 :電晶體 P32 :電晶體 1290418 14997pif.doc N1 ： 電晶體 N2 ： 電晶體 N3 : 電晶體 N12 : 電晶體 N13 電晶體 N14 電晶體 N15 電晶體 N24 電晶體 N25 電晶體 CIO 電容 C20 電容 12a〜12d :轉換器 DIO :PN二極體 D20 :PN二極體

Claims (1)

1290418 爲第93131762號中文專利範圍無劃線修正本 修正日期96年6月15日 14997pifl.doc 十、申請專利範圍： 1. 一種驅動電路，包括： 一第一反相器，包括： 一第一電晶體，連接於第一電壓之一第一電源與 一第一輸出節點之間； 一第二電晶體，連接於該第一輸出節點與第二電 壓之一第二電源之間；以及 一電壓保持電路，設置於該第二電源與該第二電 晶體之間，即使該第二電晶體為導通（ON)之情況，該第 一輸出節點之電壓為保持於連接該第一輸出節點之電晶體 之臨界值電壓附近。 2. 如申請專利範圍第1項所述之驅動電路，其中該電 壓保持電路更包括二極體連接之一第三電晶體。 3. 如申請專利範圍第1項所述之驅動電路，其中該電 壓保持電路更包括： 一電容器，連接於該第二電晶體與該第3電晶體間之 一第一節點以及該第二電源之間；以及 一第四電晶體，連接於該第一節點與該第二電源之 間。 4. 如申請專利範圍第3項所述之驅動電路，其中該電 容器之電容係將以該第一輸出節點之游離電容與該電容器 之電容對該第一電壓與該第二電壓進行電容分割之數值， 設定成與該第一輸出節點連接之電晶體之臨界值電壓附 近0 18 129〇蝴驗 5·如申凊專利範圍第4項所述之驅動電路，其中該電 壓保持電路更包括連接於該第一節點與該第一電源之間之 第一阻抗。 6·如申請專利範圍第5項所述之驅動電路，其中該第 四電晶體係在該第一輸出節點之電壓為該第一電壓時，變 成導通(ON) ’且在該第一輸出節點之電壓從該第一電壓切 換成該第二電壓時，變成戴止(〇FF)。 7·如申請專利範圍第6項所述之驅動電路，其中一輸 入=號係輸入至該第一電晶體之閘極與該第二電晶體之閘 極著，且使該輸入信號之相位反相的信號係輸入到該第四 電晶體之問極。 8·如申請專利範圍第7項所述之驅動電路，其中該輸 入信號係從該第一電壓被放大到該第二電壓。 —9·如申明專利範圍第8項所述之驅動電路，更包括一 第二反相器，該第二反相器更包括： y第五電晶體，連接於該第_電源與該第二輸出節點 之間；以及 之間Γ第六電晶體’連接於該第二輸出節點與該第二電源 其中該輸入信號從該第二輸出節點輸出。 10.如U利範圍第9項所述之驅動電路，豆 包括-輸出驅動裝置，該輸出驅動裝置包括：'、 -第二阻抗’連接於該第—電源與該第三輸出節點之 19 1290^¾^ 1290^¾^ 一第七電晶體 之間； 一第三阻抗， 間；以及 一第八電晶體 源之間， ’連接於該第三輸出節點與該第二電源 連接於該第一電源與該第四輸出節點之 ’連接於該第四輸出節點與前該第二電 其中，電路之第 信號 輸出，且該驅動雷政夕钕—^ ^ w即…、占 輸 之弟一輸出信號從該弟四輸出節點 出0 ” 11·如申4專利範圍第1G項所述之驅動電路’該 輸出驅動裝置更包括定電路 盘 該第八電晶體間的第二節點以及該第二電源之間” 12·如申睛專利範圍帛n項所述之驅動電路，其 !^相同ϋ該第—反相器之構造之-第三轉換器，其中該 f#反相=輸出信號係輸入於該第七電晶體之閘極，且 。亥第一反相\之輪出信號係輸人於該第人電晶體之問極。 纟中％專利範圍第1項所述之驅動電路，其中該 電壓保持電路係包括ΡΝ二極體。 、 楚一14·如申睛專利範圍第1項所述之驅動電路，其中該 苐二電壓為接地，第—電壓為高於接地之電壓。 筮一二乂申明專利辈巳圍第1項所述之驅動電路，其中該 弟-電壓為接地，且該第二電壓為高於接地之電壓。 一種包括具有第一反相器之驅動電路的系統， ，、特欲在於該第一反相器包括： 20 1290爆 d〇c 第一輪出節點之連接於$電【之弟一電源與— 第一電晶體，連接於該第一輸出節點與一第二電厣 之-第二電源之間；以及 H —電壓保持電路，設置於該第二電源與該第 之，即使該第二電晶體為導通（0N)之情況，該H 持於連接該第-輸出節點之驅動“ 相器二Γ電圍L16項所述之包括具有第—反 體連接之第三電晶體。/、中_壓保持電路為具備二極 相哭:lit申請專利範圍第17項所述之包括具有第-反 二電壓保持電路更包括： 節點，以及該第二電 間。—第四電晶體’連接於該第—節點與該第二電源之 相哭i9.如申請專利範圍第18項所述之包括具有第一反 一；出ΐ:電路的系統，其中該電容器之電容係將以該第 =出=之游離電容與該電容器之電 ;ί::ΐΓ容分割之數值，設定成與該第-輪出節 、 電日日體之g品界值電壓附近。 相哭Γ.如申請專利範圍第19項所述之包括具有第一反 ”驅動電路的彡統，其巾該電壓保持電毅包括連接 21 1290織.doc 於該第一節點與該第一電源之間的第一阻抗。 22 修正日期96年6月15日 1290418 爲第93131762號中文說明書無劃線修正頁 14997pifl.doc 七、指定代表圖： (一) 本案指定代表圖為：圖（3 )。 (二) 本代表圖之元件符號簡單說明： 10 :預先驅動裝置 12 :驅動裝置 R1 :阻抗 R2 :阻抗 N1 :電晶體 N2 :電晶體 N3 :電晶體 八、本案若有化學式時，請揭示最能顯示發明特徵 的化學式： 無