JP2006279273A - インタフェース回路 - Google Patents
インタフェース回路 Download PDFInfo
- Publication number
- JP2006279273A JP2006279273A JP2005092304A JP2005092304A JP2006279273A JP 2006279273 A JP2006279273 A JP 2006279273A JP 2005092304 A JP2005092304 A JP 2005092304A JP 2005092304 A JP2005092304 A JP 2005092304A JP 2006279273 A JP2006279273 A JP 2006279273A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- output
- state
- signal
- bidirectional bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 データバス制御イネーブル信号BEを“H”に設定すると、双方向バス1が非使用状態(データバスアクティブ信号BAが“L”)のときにPMOS4がオンとなり、この双方向バス1は、プルダウン抵抗5を介してプルダウンされる。データバス制御イネーブル信号BEを“L”に設定すれば、PMOS4はオフ状態となり、双方向バス1はハイ・インピーダンス状態に保たれる。従って、接続する周辺機器の仕様に応じてデータバス制御イネーブル信号BEを設定することにより、非アクティブ時の双方向バス1の状態を任意に設定することができる。
【選択図】 図1
Description
このインタフェース回路は、コンピュータ等の制御装置とハードディスク装置やCD−ROM装置等の周辺機器を接続するためのインタフェースとして、広く採用されているATA規格の双方向データバスである。ATA規格では、データバスは16ビット幅となっているが、この図では、その内の1本についてのみ示している。
即ち、制御装置101と周辺機器121のいずれもデータの出力を行っていないとき、3ステートバッファ105,125の出力側はハイ・インピーダンス状態となり、双方向バス104,124はフローティング状態となる。このため、双方向バス104,124に接続されたバッファ106,126の入力レベルが“H”または“L”に固定されず、論理閾値電圧付近のレベルになって貫通電流が流れ、消費電流が増加してしまう。
このインタフェース回路は、制御装置と周辺機器を接続する双方向データバスの制御装置側に設けられるものである。本来、双方向データバスは複数ビット(例えば、16ビット)幅を有しているが、この図1ではその内の1ビット分についてのみ示している。他のビットも同様の構成である。
次に動作を説明する。
制御装置が双方向バス1に対してアクセスするとき、データバスアクティブ信号BAは“H”となり、制御信号/CNは“H”となってPMOS4はオフ状態となる。
制御装置が双方向バス1に対してアクセスするときの動作は、データバス制御イネーブル信号BEが“H”に設定されているときと全く同じである。
(a) データバス制御イネーブル信号BEは制御装置内のレジスタによって設定可能としているが、スイッチを設けて手動で設定するように構成しても良い。
(b) データバスアクティブ信号BA及びデータバス制御イネーブル信号BEの論理レベルは一例であり、逆の論理レベルを使用しても良い。従って、スイッチ手段や論理ゲートの構成は、これらの信号の論理レベルに合わせて適宜変更する必要がある。
(c) このインタフェース回路では、双方向バス1をプルダウンすることができるように構成しているが、プルアップすることができるように構成しても良い。更に、第1及び第2のデータバス制御イネーブル信号を設けて、プルアップ、プルダウン、及びフローティングの内のいずれかを選択できるようにしても良い。
次に、動作を説明する。
出力イネーブル信号/OEがアクティブ(即ち、“L”)のとき、データバスアクティブ信号BAに関係なく、AND8から出力される制御信号/CNは“L”となり、出力データDOが3ステートバッファ2を介して双方向バス1に出力される。
データバスアクティブ信号BAに関係なく、NAND7の出力信号は“H”となる。従って、出力イネーブル信号/OEが“L”のとき、AND8から出力される制御信号/CNは“L”となり、出力データDOが3ステートバッファ2を介して双方向バス1に出力される。一方、出力イネーブル信号/OEが“H”のときは、制御信号/CNは“H”となる。これにより、双方向バス1はハイ・インピーダンス状態となる。
2 3ステートバッファ
3 バッファ
4,4d PMOS
4u NMOS
5,5d プルダウン抵抗
5u プルアップ抵抗
6 インバータ
7,7d NAND
7u AND
8 AND
Claims (4)
- 出力イネーブル信号がアクティブ状態のときに入力側に与えられた出力データを双方向バスに出力し、該出力イネーブル信号が非アクティブ状態のときには出力側をハイ・インピーダンス状態にする3ステートバッファと、
前記双方向バス上の信号を入力データとして取り込むバッファと、
前記双方向バスと接地電位または電源電位との間にスイッチ手段を介して接続された抵抗と、
接続相手側の前記双方向バスに対する出力状態に応じて設定されるバス制御信号で許可され、かつバスアクセス信号によって前記双方向バスが非使用状態であることが示されたときに前記スイッチ手段をオン状態にし、該バス制御信号によって許可されていないとき、及び該バスアクセス信号によって該双方向バスが使用状態であることが示されているときには、該スイッチ手段をオフ状態にする制御信号を出力する論理ゲートとを、
備えたことを特徴とするインタフェース回路。 - 制御信号が第1レベルのときに入力側に与えられた出力データを双方向バスに出力し、該制御信号が第2レベルのときには出力側をハイ・インピーダンス状態にする3ステートバッファと、
前記双方向バス上の信号を入力データとして取り込むバッファと、
出力イネーブル信号がアクティブ状態のとき、及び接続相手側の前記双方向バスに対する出力状態に応じて設定されるバス制御信号で許可され、かつバスアクセス信号によって前記双方向バスが非使用状態であることが示されたときに前記制御信号を第1レベルにして出力し、該出力イネーブル信号が非アクティブ状態で、かつ該バス制御信号によって許可されていないとき、及び該出力イネーブル信号が非アクティブ状態で、かつ該バスアクセス信号によって該双方向バスが使用状態であることが示されているときには、該制御信号を第2レベルにして出力する論理ゲートとを、
備えたことを特徴とするインタフェース回路。 - 出力イネーブル信号がアクティブ状態のときに入力側に与えられた出力データを双方向バスに出力し、該出力イネーブル信号が非アクティブ状態のときには出力側をハイ・インピーダンス状態にする3ステートバッファと、
前記双方向バス上の信号を入力データとして取り込むバッファと、
前記双方向バスと接地電位との間に第1のスイッチ手段を介して接続された第1の抵抗と、
前記双方向バスと電源電位との間に第2のスイッチ手段を介して接続された第2の抵抗と、
接続相手側の前記双方向バスに対する出力状態に応じて設定される第1のバス制御信号で許可され、かつバスアクセス信号によって前記双方向バスが非使用状態であることが示されたときに前記第1のスイッチ手段をオン状態にし、該バス制御信号によって許可されていないとき、及び該バスアクセス信号によって該双方向バスが使用状態であることが示されているときには、該第1のスイッチ手段をオフ状態にする制御信号を出力する第1の論理ゲートと、
接続相手側の前記双方向バスに対する出力状態に応じて設定される第2のバス制御信号で許可され、かつ前記バスアクセス信号によって前記双方向バスが非使用状態であることが示されたときに前記第2のスイッチ手段をオン状態にし、該第2のバス制御信号によって許可されていないとき、及び該バスアクセス信号によって該双方向バスが使用状態であることが示されているときには、該第2のスイッチ手段をオフ状態にする制御信号を出力する第2の論理ゲートとを、
備えたことを特徴とするインタフェース回路。 - 前記バス制御信号は、レジスタまたは手動のスイッチによって設定されることを特徴とする請求項1、2または3記載のインタフェース回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005092304A JP2006279273A (ja) | 2005-03-28 | 2005-03-28 | インタフェース回路 |
KR1020050115135A KR20060103809A (ko) | 2005-03-28 | 2005-11-29 | 인터페이스 회로 |
CNA2005101290341A CN1841929A (zh) | 2005-03-28 | 2005-11-30 | 接口电路 |
US11/342,881 US7403036B2 (en) | 2005-03-28 | 2006-01-31 | Interface circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005092304A JP2006279273A (ja) | 2005-03-28 | 2005-03-28 | インタフェース回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006279273A true JP2006279273A (ja) | 2006-10-12 |
Family
ID=37030801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005092304A Pending JP2006279273A (ja) | 2005-03-28 | 2005-03-28 | インタフェース回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7403036B2 (ja) |
JP (1) | JP2006279273A (ja) |
KR (1) | KR20060103809A (ja) |
CN (1) | CN1841929A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020250334A1 (ja) * | 2019-06-12 | 2020-12-17 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008042719A (ja) * | 2006-08-09 | 2008-02-21 | Matsushita Electric Ind Co Ltd | インターフェイス回路 |
US7956644B2 (en) * | 2007-05-10 | 2011-06-07 | Qimonda Ag | Peak power reduction using fixed bit inversion |
CN102289420B (zh) * | 2011-06-28 | 2013-06-12 | 电子科技大学 | 一种简易单总线接口转换电路及其应用的数据采集系统 |
CN103684413B (zh) * | 2013-12-08 | 2017-07-14 | 杭州国芯科技股份有限公司 | 一种带反馈的io电路 |
KR101723839B1 (ko) * | 2015-09-01 | 2017-04-06 | 주식회사 듀얼리티 | 컨트롤러 및 비동기 시리얼 통신 시스템 |
CN112765061B (zh) * | 2021-01-19 | 2023-03-21 | 中国科学院长春光学精密机械与物理研究所 | 一种数据传输接口电路及其数据传输方法 |
US11677399B1 (en) | 2022-01-04 | 2023-06-13 | Nanya Technology Corporation | Interface circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0583114A (ja) * | 1991-09-24 | 1993-04-02 | Nec Corp | 半導体集積回路 |
JPH05259879A (ja) * | 1991-03-15 | 1993-10-08 | Hitachi Ltd | 入出力バッファ |
JPH0879047A (ja) * | 1994-09-02 | 1996-03-22 | Toshiba Microelectron Corp | 半導体集積回路およびその製造方法 |
JP2001060667A (ja) * | 1999-08-24 | 2001-03-06 | Nec Corp | 半導体集積回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6051989A (en) * | 1997-05-30 | 2000-04-18 | Lucent Technologies Inc. | Active termination of a conductor for bi-directional signal transmission |
JPH11215031A (ja) * | 1998-01-28 | 1999-08-06 | Rohm Co Ltd | 電子機器 |
US6114884A (en) * | 1999-04-07 | 2000-09-05 | Kaplinsky; Cecil H. | Driver circuit providing early release and quick bus turn-around |
US6356115B1 (en) * | 1999-08-04 | 2002-03-12 | Intel Corporation | Charge sharing and charge recycling for an on-chip bus |
US6388467B1 (en) * | 1999-09-30 | 2002-05-14 | Conexant Systems, Inc. | High voltage tolerant output driver for sustained tri-state signal lines |
US6624656B1 (en) * | 1999-10-15 | 2003-09-23 | Triscend Corporation | Input/output circuit with user programmable functions |
JP3721117B2 (ja) * | 2001-10-29 | 2005-11-30 | エルピーダメモリ株式会社 | 入出力回路と基準電圧生成回路及び半導体集積回路 |
US6590418B1 (en) * | 2001-12-19 | 2003-07-08 | Intel Corporation | Method and apparatus for a programmable output interface |
JP3615189B2 (ja) * | 2002-02-08 | 2005-01-26 | 沖電気工業株式会社 | 入出力バッファ回路 |
JP3759121B2 (ja) * | 2003-04-25 | 2006-03-22 | Necエレクトロニクス株式会社 | 半導体装置 |
-
2005
- 2005-03-28 JP JP2005092304A patent/JP2006279273A/ja active Pending
- 2005-11-29 KR KR1020050115135A patent/KR20060103809A/ko not_active Application Discontinuation
- 2005-11-30 CN CNA2005101290341A patent/CN1841929A/zh active Pending
-
2006
- 2006-01-31 US US11/342,881 patent/US7403036B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259879A (ja) * | 1991-03-15 | 1993-10-08 | Hitachi Ltd | 入出力バッファ |
JPH0583114A (ja) * | 1991-09-24 | 1993-04-02 | Nec Corp | 半導体集積回路 |
JPH0879047A (ja) * | 1994-09-02 | 1996-03-22 | Toshiba Microelectron Corp | 半導体集積回路およびその製造方法 |
JP2001060667A (ja) * | 1999-08-24 | 2001-03-06 | Nec Corp | 半導体集積回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2020250334A1 (ja) * | 2019-06-12 | 2020-12-17 | ||
WO2020250334A1 (ja) * | 2019-06-12 | 2020-12-17 | 株式会社ソシオネクスト | 半導体集積回路 |
JP7251624B2 (ja) | 2019-06-12 | 2023-04-04 | 株式会社ソシオネクスト | 半導体集積回路 |
US11798635B2 (en) | 2019-06-12 | 2023-10-24 | Socionext Inc. | Semiconductor integrated circuit |
US12046301B2 (en) | 2019-06-12 | 2024-07-23 | Socionext Inc. | Semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
US7403036B2 (en) | 2008-07-22 |
US20060214684A1 (en) | 2006-09-28 |
KR20060103809A (ko) | 2006-10-04 |
CN1841929A (zh) | 2006-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100309723B1 (ko) | 집적 회로 장치 | |
JP5853104B2 (ja) | レベルシフト回路 | |
JP2006279273A (ja) | インタフェース回路 | |
US7627845B2 (en) | Macrocell, integrated circuit device, and electronic instrument | |
JP3971370B2 (ja) | アナログ/デジタル入力モードを提供する入出力バッファ | |
US7622954B2 (en) | Level shifter with memory interfacing two supply domains | |
JP4944214B2 (ja) | 周辺装置およびその動作方法 | |
EP1800288B1 (en) | Latch-based serial port output buffer | |
JP4041461B2 (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
US6894537B1 (en) | Apparatus and method for level shifting in power-on reset circuitry in dual power supply domains | |
JP2006270132A (ja) | 半導体集積回路装置 | |
JP5255244B2 (ja) | 入出力装置 | |
JPH08263185A (ja) | プログラム可能なプルアップバッファ | |
JP2002185299A (ja) | 半導体装置 | |
JP6030741B2 (ja) | レベルシフト回路 | |
JP4469798B2 (ja) | 集積回路装置、およびインバータ段の出力で出力信号を駆動するための方法 | |
JP2003298410A (ja) | 半導体集積回路 | |
JP3550168B2 (ja) | 半導体記憶装置 | |
JP3615189B2 (ja) | 入出力バッファ回路 | |
JP3737567B2 (ja) | コンピュータシステム | |
JP4150373B2 (ja) | パワースイッチic及びパワースイッチ制御方法 | |
JP3015460B2 (ja) | 半導体集積回路 | |
JP5695538B2 (ja) | 半導体装置 | |
KR100714400B1 (ko) | 확장 피씨아이 버퍼를 갖는 데이터 처리 시스템 | |
JP2001051971A (ja) | 入出力制御回路およびマイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100727 |