DE112021007687T5

DE112021007687T5 - Vorrichtung mit einer Komparatorschaltung

Info

Publication number: DE112021007687T5
Application number: DE112021007687.6T
Authority: DE
Inventors: Raik FIEDLER
Original assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Current assignee: Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date: 2021-05-20
Filing date: 2021-05-20
Publication date: 2024-03-07
Also published as: CN117999739A; TW202249425A; WO2022242868A1; US20240088881A1

Abstract

Eine Vorrichtung umfasst eine Komparatorschaltung und eine Takterzeugungsschaltung. Die Komparatorschaltung ist ausgebildet, um während einer ersten Vergleichsphase ein erstes Eingangssignal mit einem zweiten Eingangssignal zu vergleichen, um ein Vergleichsergebnis zu erhalten. Ferner wird ein Ausgangssignal ausgegeben, wobei ein Signalverlauf des Ausgangssignals das Vergleichsergebnis anzeigt. Während einer nachfolgenden Regenerationsphase wird zumindest ein Teil der Komparatorschaltung für eine nachfolgende zweite Vergleichsphase zurückgesetzt. Die Komparatorschaltung ist ausgebildet, um ein Taktsignal zu empfangen, und um basierend auf dem Taktsignal von der ersten Vergleichsphase in die Regenerationsphase zu wechseln. Die Takterzeugungsschaltung ist ausgebildet, um das Ausgangssignal oder ein hieraus abgeleitetes Signal zu empfangen, und um basierend auf dem Signalverlauf des Ausgangssignals das Taktsignal zu erzeugen, um die Komparatorschaltung abhängig vom Signalverlauf von der Vergleichsphase in die Regenerationsphase zu steuern.

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung mit einer Komparatorschaltung und einer Takterzeugungsschaltung, um aus einem Ausgangssignal der Komparatorschaltung ein Taktsignal für selbige zu erzeugen. Die vorliegende Erfindung bezieht sich insbesondere auf einen selbsttaktenden (engl.: self-clocked) dynamischen Komparator. Die vorliegende Erfindung bezieht sich ferner auf eine Schaltung und ein Prinzip eines energieeffizienten zeitdiskreten Komparators mit inhärenter Selbsttaktung, ohne die Notwendigkeit eines internen oder externen Oszillators zur Umschaltung zwischen der aktiven Vergleichsphase und der passiven Regenerationsphase.
Getaktete bzw. dynamische Komparatoren haben eine hohe Empfindlichkeit und Reaktionsgeschwindigkeit bei der Unterscheidung eingangsseitiger Differenzen und können diese Funktion mit sehr wenigen, kleinen Transistoren und damit auf sehr geringer Fläche bei gleichzeitig geringem Leistungsverbrauch realisieren. Aufgrund dieser Eigenschaften werden dynamische Komparatoren hauptsächlich in Analog-Digital-Umsetzern eingesetzt und sind damit Bestandteil vielfältiger Anwendungsgebiete [1].
Allerdings benötigt diese Komparatortopologie einen internen oder externen Taktgeber zur Umschaltung zwischen der passiven Regenerationsphase und der aktiven Vergleichsphase. Hierbei ergeben sich zwei Hauptprobleme.
Zum einen muss der Takt ausreichend schnell sein, um der Änderungsrate der Eingangssignale folgen zu können. Dabei ist zu beachten, dass die Empfindlichkeit des Komparators auch stark von der absoluten Differenz der Eingangssignale abhängt. Auf große Differenzen kann der Komparator schneller reagieren als auf sehr kleine. Falls die Taktfrequenz zu hoch gewählt ist, würde der Komparator also nicht rechtzeitig seinen Ausgang ändern können, bevor er wieder in die passive Regenerationsphase fällt und das Ausgangssignal wäre möglicherweise für die nachfolgenden Systemblöcke unbrauchbar bzw. fehlerbehaftet. Gleiches gilt für die Wahl einer zu langsamen Taktrate, welches aber im Systemdesign zu vermeiden ist und keine grundsätzliche Limitierung des Komparators darstellt.
Zum anderen gibt es asynchrone Systeme besonders im Bereich der Sensorik mit extrem geringen Leistungsbudgets, bei denen die Takterzeugung zusätzlich intern oder extern realisiert werden müsste und die Komplexität und Leistungsaufnahme, in Abhängigkeit der Zielfrequenz, des Gesamtsystems sich dadurch deutlich erhöhen würde.
Um diese Nachteile zu verhindern und gleichzeitig eine hohe Empfindlichkeit, bei kleiner Fläche und geringer Leistungsaufnahme zu gewährleisten, wäre eine selbstständige und dynamische Takterzeugung durch den Komparator vonnöten. Das in dieser Erfindungsmeldung vorgestellte Konzept kann diese Kriterien erfüllen.
Ein Komparator vergleicht zwei eingangsseitige Spannungen oder Ströme und gibt mit seinem Ausgangssignal an, welches der beiden Signale größer bzw. im Umkehrschluss, welches der beiden Signale kleiner ist. Da dieses Ausgangssignal nur zwei Zustände annehmen kann, (high oder low) spricht mach auch von einem 1-Bit Analog-zu-Digital-Umsetzer.
Im Vergleich dazu liefert ein Differenzverstärker, als Basis von Operationsverstärkern, eine einfache oder verstärkte Differenz der beiden Eingangssignale und damit ein analoges Ausgangssignal. Der Komparator kann somit als Sonderfall eines Differenzverstärkers betrachtet werden, in dem die interne Verstärkung der eingangsseitigen Differenz so groß ist, dass das Ausgangssignal an die jeweiligen Versorgungsschienen anschlägt und nur noch zwei Zustände einnehmen kann.
Weiterhin unterscheidet man in zeitkontinuierliche/statische und zeitdiskrete/getaktete Komparatoren. Ein Beispiel für einen statischen Komparator ist in 7 zu sehen. Hierbei handelt es sich um ein klassisches Differenzpaar mit aktiver Last (PMOS Stromspiegel). Die Dimensionierung der Eingangstransistoren M1a/M1b und der Lasttransistoren (M2a/M2b) muss für eine entsprechende Verstärkung der eingangsseitigen Differenz ausgelegt sein. Der Komparator befindet sich immer in einem aktiven Zustand und kann somit zu jedem Zeitpunkt die beiden Eingangssignale vergleichen. Damit einher geht aber auch ein kontinuierlicher Stromverbrauch abhängig von der Impedanz zwischen VDD und VSS.
In anderen Worten zeigt 7 ein klassisches Differenzpaar mit aktiver Last gemäß [2].
Eine Möglichkeit die interne Verstärkung möglichst groß zu gestalten, ist die Verwendung von kreuzgekoppelten PMOS oder NMOS Paaren oder beiden in Kombination als sogenanntes „Latch“ (Deutsch: Verriegelung). Ein solcher statisch verriegelter Komparator ist in 8 dargestellt.
Das eingangsseitige Differenzpaar M1a/M1b wirkt als Vorverstärker und die kreuzgekoppelten NMOS Transistoren M5a/M5b als Entscheider. Dadurch nehmen die Ausgangssignale Von und Vop immer entgegengesetzte Potentiale an. Aufgrund der positiven Rückkopplung zwischen M5a und M5b ist die interne Verstärkung so groß, dass kleine eingangsseitige Differenzen nicht ausreichen, um die Ausgangspotentiale zu verändern. Daher muss vor einer erneuten Vergleichsoperation das „Latch“ zurückgesetzt werden. Dies geschieht in der vorliegenden Schaltung mit den Transistoren M4a und M4b. In anderen Worten zeigt 8 einen statisch verriegelten Komparator gemäß [2].
Da in der Anwendung ein Komparator in der Regel mehrere Vergleichsoperationen hintereinander ausführen soll, liegt die Einführung eines periodischen Taktes zur Rücksetzung des „Latches“ nahe. Ein Beispiel für einen solchen zeitdiskreten/getakteten bzw. dynamischen Komparator ist in 9 zu sehen.
In anderen Worten zeigt 9 ein Beispiel eines bekannten dynamischen Komparators gemäß [2].
Das „Latch“ besteht dabei aus den kreuzgekoppelten Transistoren M3-M6 und über ein Taktsignal CLK wird der Komparator entweder in die passive Regenerationsphase (Von=Vop=VDD) oder die aktive Vergleichsphase (Von=0/1 und Vop=1/0) versetzt. Aufbauend auf diesem Prinzip gibt es auch wieder die Möglichkeit mit einem Vorverstärker und somit mehreren Stufen zu arbeiten. 10 zeigt eine exemplarische Realisierung, die grundsätzliche Arbeitsweise des dynamischen Komparators bleibt dabei unverändert.
Im Vergleich zu statischen Komparatoren können getaktete Komparatoren somit nur in der halben Periode des angelegten Taktes eine Vergleichsoperation ausführen. Dafür besticht diese Topologie mit minimalen statischen Leistungsverbrauch (Leckströme), da nur im Umschaltmoment der Taktperiode eine Umladung der Spannungspotentiale erfolgt. In anderen Worten zeigt 10 einen dynamischen 2-stufigen Komparator gemäß [2].
Wünschenswert wären demnach Komparatorschaltungen, die eine Taktanpassung ermöglichen, die sowohl einfach als auch fehlerunanfällig ist.
Eine Aufgabe der vorliegenden Erfindung besteht deshalb darin, eine einfache und fehlerunanfällige Taktanpassung einer Komparatorschaltung zu ermöglichen.
Diese Aufgabe wird durch den Gegenstand des unabhängigen Patentanspruchs gelöst.
Eine Kernidee der vorliegenden Erfindung besteht darin, erkannt zu haben, dass eine Regeneration der Komparatorschaltung im Anschluss an einen durchgeführten Vergleich und in Abhängigkeit des Vergleichs dazu führt, dass die Regeneration mehr vom Vergleich abhängt als von einem externen Taktsignal. Eine derartige Rückführung kann mit einfachen Mitteln bewerkstelligt werden und ermöglicht darüber hinaus eine Taktanpassung in Abhängigkeit der Geschwindigkeit des Vergleichs, was sowohl zu schnelle als auch zu langsame Taktraten vermeidet und insofern fehlerunanfällig ist.
Gemäß einem Ausführungsbeispiel umfasst eine Vorrichtung eine Komparatorschaltung, die ausgebildet ist, um während einer erste Vergleichsphase ein erstes Eingangssignal mit einem zweiten Eingangssignal zu vergleichen, um ein Vergleichsergebnis zu erhalten. Die Komparatorschaltung ist ausgebildet, um ein Ausgangssignal auszugeben, wobei ein Signalverlauf des Ausgangssignals das Vergleichsergebnis anzeigt. Die Komparatorschaltung ist ausgelegt, um während einer auf die Vergleichsphase nachfolgenden Regenerationsphase zumindest einen Teil der Komparatorschaltung für eine nachfolgende zweite Vergleichsphase zurückzusetzen. Dies erfolgt basierend auf einem empfangenen Taktsignal. Basierend auf dem Taktsignal wechselt die Komparatorschaltung von der ersten Vergleichsphase in die Regenerationsphase. Die Vorrichtung umfasst ferner eine Takterzeugungsschaltung, die ausgebildet ist, um das Ausgangssignal oder ein hieraus abgeleitetes Signal zu empfangen, und um basierend auf dem Signalverlauf des Ausgangssignals das Taktsignal zu erzeugen, um die Komparatorschaltung abhängig vom Signalverlauf von der Vergleichsphase in die Regenerationsphase zu steuern. Dies ermöglicht es, das Taktsignal dergestalt zu erhalten, dass das Vorliegen des Vergleichsergebnisses, erkennbar in dem Ausgangssignal, dazu führt, dass anschließend hieran die Regenerationsphase ausgelöst wird, was mit einfachen Mitteln möglich ist und zu einer fehlerunanfälligen Steuerung der Komparatorschaltung führt.
Gemäß einem Ausführungsbeispiel ist die Komparatorschaltung ausgebildet, um das Ausgangssignal als ein erstes Teilsignal und ein zweites Teilsignal bereitzustellen, etwa als differentieller Komparator. Die Komparatorschaltung ist ausgebildet, um das Vergleichsergebnis ausgehend von einem durch eine vorangehende Regenerationsphase erhaltenem Referenzzustand vermittels eines Pegelwechsels in ausschließlich einem aus dem ersten Teilsignal und dem zweiten Teilsignal anzuzeigen. Dies ermöglicht eine signalindividuelle Betrachtung der Informationen, was einen geringen Komplexitätsgrad ermöglicht.
Gemäß einem Ausführungsbeispiel ist die Vorrichtung ausgebildet, um das Taktsignal automatisch und in Abhängigkeit des ersten Eingangssignals und des zweiten Eingangssignals zu erzeugen. Hieraus kann die Vorrichtung das Taktsignal selbst erzeugen, wobei die Abhängigkeit von den Eingangssignalen es ermöglicht, fehlerunanfällig sowohl einen zu raschen Takt als auch einen zu langsamen Takt zu vermeiden.
Gemäß einem Ausführungsbeispiel ist die Takterzeugungsschaltung ausgebildet, um ausgelöst durch eine Pegeländerung des Ausgangssignals, die anzeigt, dass die Vergleichsphase abgeschlossen ist und das Vergleichsergebnis vorliegt, eine Pegeländerung in dem Taktsignal zu erzeugen, die einen Wechsel von der ersten Vergleichsphase in die Regenerationsphase auslöst. Eine derartige Abhängigkeit kann in einer breiten Vielfalt implementiert werden, ohne dass hierbei eine Fehleranfälligkeit erzeugt würde.
Gemäß einem Ausführungsbeispiel ist eine Vorrichtung so ausgestaltet, dass bei einem Abschluss der Regenerationsphase ein weiterer Pegelwechsel in dem Taktsignal bewirkt wird, der wiederum die zweite Vergleichsphase auslöst. Dergestalt kann eine Art Hin-Und-Her-Regelung des Taktsignals erhalten werden, bei dem ein Zustand der Komparatorschaltung das Taktsignal beeinflusst und das Taktsignal wiederum den nachfolgenden Zustand der Komparatorschaltung steuert.
Gemäß einem Ausführungsbeispiel ist eine Zeitdauer der Vergleichsphase von dem ersten Eingangssignal und dem zweiten Eingangssignal abhängig. Die Vorrichtung ist ausgebildet, um eine Taktrate des Taktsignals in Abhängigkeit der Zeitdauer der Vergleichsphase zu erzeugen. So können beispielsweise rasche Pegeländerungen in den Eingangssignalen ein rasches Vergleichsergebnis bewirken und somit eine geringe Zeitdauer der Vergleichsphase. Das Ausführungsbeispiel ermöglicht damit eine Anhebung der Taktrate verglichen mit langsameren Änderungsraten der Eingangssignale und somit eine automatische Taktanpassung, was im Sinne einer möglichst hochauflösenden Erfassung der abgetasteten Signale vorteilhaft ist.
Gemäß einem Ausführungsbeispiel ist die Takterzeugungsschaltung so ausgestaltet, dass ein erster Schaltungsabschnitt und zumindest ein zweiter Schaltungsabschnitt angeordnet ist. Der erste Schaltungsabschnitt ist ausgebildet, um an einem ersten Schaltungsabschnittausgang ein erstes Zwischensignal auszugeben, das anzeigt, ob ein Vergleichsergebnis vorliegt oder nicht. Der zweite Schaltungsabschnitt ist ausgebildet, um aus dem ersten Zwischensignal das Taktsignal abzuleiten. Dies ermöglicht die Konditionierung des Wechsels in die Regenerationsphase daran, ob das Vergleichsergebnis bereits vorliegt oder nicht.
Gemäß einem Ausführungsbeispiel ist der erste Schaltungsabschnitt als ein XOR-Gatter (also ein exklusives Oder) gebildet und dessen Eingänge ein erstes Teilsignal und ein zweites Teilsignal bilden, wobei die Komparatorschaltung das Vorliegen des Vergleichsergebnisses in ausschließlich einem aus den beiden Teilsignalen anzeigt. Dies kann logisch so verstanden werden, dass in dem Fall, dass eines der beiden Signale anzeigt, dass ein Ergebnis „größer als das andere Signal“ vorliegt, das Vergleichsergebnis vorliegt, egal in welchem der beiden Teilsignale das entsprechende Ergebnis angezeigt wird. Diese akkumulierte Information, was durch das XOR-Gatter möglich ist, kann als Grundlage für das Taktsignal genutzt werden.
Die Verarbeitung dieses entsprechenden durch eine solche XOR-Komponente erhaltenen Signals ist der Gegenstand weiterer Ausführungsbeispiele.
Diese beziehen sich zum einen darauf, dass eine Signalquelle vorgesehen ist, die ausgebildet ist, um für die Dauer eines Messintervalls zum Ausführen zumindest der ersten Vergleichsphase ein Steuersignal mit einem ersten Steuersignalpegel bereitzustellen. Gemäß dem Ausführungsbeispiel ist ein zweites XOR-Gatter Teil der Vorrichtung und eingangsseitig mit der Signalquelle und mit dem ersten Schaltungsabschnitt verbunden. Das zweite XOR-Gatter ist ausgebildet, um basierend auf einer Verknüpfung des Steuersignals mit dem ersten Steuersignal das Taktsignal bereitzustellen. Dies ermöglicht die Steuerung des Messintervalls durch die Signalquelle und somit die Vermeidung von Energieaufwänden, für Messungen, zu denen kein Ergebnis benötigt wird.
Im Rahmen dieses Ausführungsbeispiels kann die Signalquelle ausgebildet sein, um während des Messintervalls das Steuersignal mit einem ersten Signalpegel bereitzustellen, der logisch mit einem Ergebnissignalpegel des ersten Zwischensignals korrespondiert. Der erste Ergebnissignalpegel kann anzeigen, dass das Vergleichsergebnis vorliegt. Ein Regenerationspegel des ersten Zwischensignals zeigt dahingegen an, dass die Regenerationsphase ausgeführt ist und damit die Komparatorschaltung für eine erneute Messung bereit ist. Dieser Pegel ist von dem Ergebnissignalpegel verschieden. Die Signalquelle ist mit dem ersten Schaltungsabschnitt synchronisiert und eingerichtet, um zum Beenden des Messintervalls das Steuersignal auf einen zweiten Steuersignalpegel, der von dem ersten Steuersignalpegel verschieden ist, zu verändern, wobei der zweite Steuersignalpegel einen logischen Zustand aufweist, der mit einem logischen Zustand des Regenerationspegels korrespondiert. Durch eine derartige Synchronisierung kann erreicht werden, dass verhindert wird, dass eine neue Messung begonnen wird, also das Messintervall beendet wird. Gleichzeitig wird sichergestellt, dass der Komparator zum Beginn eines nachfolgenden Messintervalls regeneriert und für die Messung bereit ist.
Die Signalquelle ist dabei ausgebildet, um zum Beenden des Messintervalls das Steuersignal ausschließlich zu Zeitpunkten in den zweiten Steuersignalpegel zu ändern, zu denen das erste Zwischensignal den Regenerationspegel aufweist.
Gemäß einem anderen Ausführungsbeispiel ist die Signalquelle nicht notwendigerweise synchronisiert. Beispielsweise kann die Signalquelle ausgebildet sein, um für die Dauer eines Messintervalls zum Ausführen zumindest der ersten Vergleichsphase ein Steuersignal mit einem ersten Steuersignalpegel bereitzustellen. Der zweite Schaltungsabschnitt weist neben der Signalquelle ein zweites XOR-Gatter und ein drittes XOR-Gatter auf, wobei ein Ausgangssignal des dritten XOR-Gatters mit einem ersten Eingang des zweiten XOR-Gatters gekoppelt ist. Ein zweiter Eingang des zweiten XOR-Gatters ist mit dem ersten Schaltungsabschnittausgang gekoppelt, um das erste Zwischensignal zu empfangen. Das dritte XOR-Gatter ist ausgebildet, um an einem Signalausgang ein zweites Zwischensignal bereitzustellen. Das zweite XOR-Gatter ist ausgebildet, um basierend auf einer Verknüpfung des ersten Zwischensignals und des zweiten Zwischensignals das Taktsignal an einem Ausgang des zweiten XOR-Gatters bereitzustellen. Dieser Ausgang ist mit der Komparatorschaltung einerseits und dem ersten Eingang des dritten XOR-Gatters andererseits gekoppelt. Hierdurch kann erreicht werden, dass die Signalquelle, ob ihrer Asynchronität, nachfolgend synchronisiert wird, indem das beschriebene dritte XOR-Gatter entsprechende Pegelwechsel verzögert und sicherstellt, dass nach einem Messintervall noch eine Regenerationsphase ausgeführt wird.
Im Rahmen dieses Ausführungsbeispiels ist es möglich, die Signalquelle so auszugestalten, dass diese ausgebildet ist, um während des Messintervalls das Steuersignal mit einem ersten Signalpegel bereitzustellen, der logisch mit einem Ergebnissignalpegel des zweiten Zwischensignals korrespondiert, der anzeigt, dass das Vergleichsergebnis vorliegt. Ein Regenerationspegel des ersten Zwischensignals zeigt an, dass die Regenerationsphase ausgeführt ist und ist von dem Ergebnissignalpegel verschieden. Die Signalquelle ist ausgebildet, um ein Beenden des Messintervalls durch Ändern des Steuersignals auf einen zweiten Steuersignalpegel einzuleiten. Die Vorrichtung ist ausgebildet, um das zweite Zwischensignal durch die Kopplung mit dem Ausgang des zweiten XOR-Gatters vermittels des dritten XOR-Gatters bei einem Wechsel des Steuersignals auf dem zweiten Steuersignalpegel ausschließlich zu Zeitpunkten in einen logisch mit dem Regenerationspegel korrespondierenden Zustand zu ändern, zu denen das erste Zwischensignal den Regenerationspegel aufweist. Hierdurch wird ebenfalls verhindert, dass eine neue Messung begonnen wird und gleichzeitig sichergestellt, dass der Komparator regeneriert ist. Zwar wird hierfür ein zusätzliches XOR-Gatter gegenüber dem ersten Ausführungsbeispiel eingesetzt, im Gegenzug kann jedoch auf die Synchronisierung der Signalquelle verzichtet werden.
Beide Ausführungsbeispiele können so ausgestaltet werden, dass die Vorrichtung ausgebildet ist, um das Messintervall ausschließlich zu einem Zeitpunkt zu beenden, zu dem das erste Zwischensignal einen Regenerationspegel aufweist, der anzeigt, dass die Komparatorschaltung für eine nachfolgende Vergleichsphase regeneriert ist.
Eine weitere Möglichkeit wird in Ausführungsbeispielen dahingehend definiert, dass der zweite Schaltungsabschnitt eine Dauersignalquelle aufweist, die ausgebildet ist, um ein Konstantsteuersignal bereitzustellen, also ein Signal mit einer konstanten Amplitude. Ferner weist der zweite Schaltungsabschnitt eine Steuerungseinrichtung auf, die ausgebildet ist, um die Dauersignalquelle und die Komparatorschaltung für die Dauer eines Messintervalls zum Ausführen zumindest der ersten Vergleichsphase mit einer Energie zum Betrieb der Dauersignalquelle und der Komparatorschaltung zu versorgen. Der zweite Schaltungsabschnitt umfasst ferner ein zweites XOR-Gatter, das eingangsseitig mit der Dauersignalquelle und mit dem ersten Schaltungsabschnitt gekoppelt ist, und das ausgebildet ist, um basierend auf einer Verknüpfung des Konstantsteuersignals mit dem zweiten Zwischensignal das Taktsignal bereitzustellen. Dies ermöglicht, das Messintervall über Zeitdauern zu steuern, zu denen die Dauersignalquelle mit Energie versorgt wird.
Gemäß einem Ausführungsbeispiel kann die Steuerungseinrichtung ausgebildet sein, um bei einem Ende des Messintervalls die Dauersignalquelle abzuschalten und zumindest einen Teil der Komparatorschaltung abzuschalten, um einen zu einem vermittels der Regenerationsphase erhaltenen Referenzzustand vergleichbaren Zustand bei einem erneuten Anschalten der Komparatorschaltung für ein nachfolgendes Messintervall zu erhalten. In anderen Worten wird nicht notwendigerweise zum Ende des Messintervalls noch eine Regenerationsphase ausgeführt, sondern diese wird erhalten, indem ein entsprechender Teil der Komparatorschaltung vermittels des Abschaltens zurückgesetzt wird.
Eine weitere Ausführungsform bezieht sich darauf, den zweiten Schaltungsabschnitt so auszugestalten, dass dieser eine Inverterschaltung aufweist, die mit dem ersten Schaltungsabschnitt gekoppelt ist, und ausgebildet ist, um das erste Zwischensignal zu invertieren, um ein invertiertes Zwischensignal zu erhalten. Das Taktsignal kann basierend auf dem invertierten Zwischensignal erhalten werden, etwa basierend auf einer direkten Rückführung.
Im Rahmen dieses vierten Ausführungsbeispiels kann eine Steuerungseinrichtung der Vorrichtung ausgebildet sein, um einen Betrieb der Inverterschaltung nach einer Anzahl von zumindest einem Messintervall der Vorrichtung zu beenden, und um bei einem erneuten Anschalten des Teils der Komparatorschaltung einen zu einem vermittels der Regenerationsphase erhaltenen Referenzzustand vergleichbaren Zustand der Komparatorschaltung für ein nachfolgendes Messintervall zu erhalten. Bei einem erneuten Anschalten der Inverterschaltung kann das Taktsignal wieder erzeugt werden.
Ähnlich wie beim dritten Ausführungsbeispiel kann die Regenerationsphase zum Vorbereiten des nächsten Messintervalls somit durch Abschalten zumindest eines Teils der Komparatorschaltung erhalten werden, was ebenfalls einfach und fehlerunanfällig möglich ist.
Weitere Ausführungsbeispiele sind der Gegenstand weiterer abhängiger Patentansprüche.
Bevorzugte Ausgestaltungen der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen erläutert. Es zeigen dabei:

1 ein schematisches Blockschaltbild einer Vorrichtung gemäß einem Ausführungsbeispiel;
2a-b Wahrheitstabellen zu unterschiedlichen Zuständen einer Vorrichtung gemäß einem Ausführungsbeispiel;
3a ein schematisches Blockschaltbild einer Vorrichtung gemäß einem Ausführungsbeispiel, die eine synchron betriebene Signalquelle für eine Takterzeugung aufweist;
3b-d beispielhafte Darstellungen von Signalverläufen einzelner Signale in dem Ausführungsbeispiel aus 3a mit unterschiedlichen Endzeitpunkten eines Messintervalls;
4a ein schematisches Blockschaltbild einer Vorrichtung gemäß einem Ausführungsbeispiel, die eine asynchron betriebene Signalquelle für eine Takterzeugung aufweist;
4b eine schematische Darstellung von beispielhaften Signalen der Vorrichtung aus 4a;
5a ein schematisches Blockschaltbild einer Vorrichtung gemäß einem Ausführungsbeispiel, die eine Dauersignalquelle als Signalquelle aufweist;
5b eine schematische Darstellung von beispielhaften Signalen der Vorrichtung aus 5a;
6a ein schematisches Blockschaltbild einer Vorrichtung gemäß einem Ausführungsbeispiel, bei dem eine Takterzeugungsschaltung eine Inverterschaltung umfasst;
6b eine schematische Darstellung von beispielhaften Signalen der Vorrichtung aus 6a;
7 ein Blockschaltbild als Beispiel für einen bekannten statischen Komparator;
8 ein Blockschaltbild als Beispiel für einen bekannten statisch verriegelten Komparator;
9 ein Blockschaltbild als Beispiel für einen bekannten zeitdiskreten/getakteten bzw. dynamischen Komparator, der in Ausführungsbeispielen eingesetzt werden kann; und
10 ein Blockschaltbild als Beispiel für einen bekannten zeitdiskreten/getakteten bzw. dynamischen Komparator mit einem Vorverstärker, der in Ausführungsbeispielen eingesetzt werden kann.

Bevor nachfolgend Ausführungsbeispiele der vorliegenden Erfindung im Detail anhand der Zeichnungen näher erläutert werden, wird darauf hingewiesen, dass identische, funktionsgleiche oder gleichwirkende Elemente, Objekte und/oder Strukturen in den unterschiedlichen Figuren mit den gleichen Bezugszeichen versehen sind, so dass die in unterschiedlichen Ausführungsbeispielen dargestellte Beschreibung dieser Elemente untereinander austauschbar ist bzw. aufeinander angewendet werden kann.
Nachfolgend beschriebene Ausführungsbeispiele werden im Zusammenhang mit einer Vielzahl von Details beschrieben. Ausführungsbeispiele können jedoch auch ohne diese detaillierten Merkmale implementiert werden. Des Weiteren werden Ausführungsbeispiele der Verständlichkeit wegen unter Verwendung von Blockschaltbildern als Ersatz einer Detaildarstellung beschrieben. Ferner können Details und/oder Merkmale einzelner Ausführungsbeispiele ohne Weiteres mit einander kombiniert werden, solange es nicht explizit gegenteilig beschrieben ist.
Nachfolgende Ausführungsbeispiele beziehen sich stellenweise auf unterschiedliche Signalpegel von Signalen. Manche dieser Ausführungen beziehen sich dabei auf einen logischen Zustand dieses Signals beziehungsweise auf eine Interpretation dieses Signals hin zu einem logischen Zustand. Dies kann beispielsweise im Sinne eines An/Aus-Zustands erfolgen beziehungsweise im Sinne von wahr/falsch oder, vereinfacht, 0/1. Auch wenn weitere, zusätzliche Quantisierungsstufen hierbei nicht ausgeschlossen werden, so ist den Ausführungsbeispielen dabei gemein, dass ein entsprechender Signalpegel gegenüber einem Schwellwert verglichen wird und ein bestimmter Zustand durch einen Signalpegel angezeigt wird, etwa wahr oder falsch. Die exakte Signalamplitude ist dabei nicht einschränkend und kann sich in unterschiedlichen Ausgestaltungen der Erfindung unterscheiden.
Ausführungsbeispiele beziehen sich auf die Verwendung eines Komparators während einer Vergleichsphase und auf ein Rücksetzen oder Regenerieren des Komparators während einer Regenerationsphase. Insbesondere kommen dabei sogenannte differentielle, getaktete Komparatoren, also dynamische Komparatoren in Betracht. Diese können auf unterschiedliche Weise implementiert werden und können eine, zwei oder mehr Stufen aufweisen. Beispielhaft, aber nicht einschränkend, können beispielsweise die in 9 oder 10 dargestellten Komparatoren zum Einsatz kommen.
In anderen Worten, zur Lösung der vorangehend beschriebenen Herausforderungen, also Takterzeugung allgemein und dynamische Taktänderung in Abhängigkeit der Eingangssignale, (absolute Differenz + Änderungsrate) können die hierin beschriebenen Ausführungsbeispiele verwendet werden.
Zum einen sehen Ausführungsbeispiele vor, dass der dynamische Komparator seinen Takt zur Umschaltung der Operationsphasen (Vergleichsphase/Regenerationsphase) selbstständig beziehungsweise mit minimalen schaltungstechnischem Zusatz erzeugt. Hierbei bietet sich die Implementierung einer Rückkopplung zur Erzeugung einer dauerhaften Oszillation an. Weiterhin wird ermöglicht, dass der Takt auch in Abhängigkeit der Differenz und der Änderungsrate der Eingangssignale dynamisch angepasst wird, um die beiden Eingangssignale weder zu schnell noch zu langsam, also optimal, vergleichen zu können.
Die beschriebenen Ausführungsbeispiele führen beide Anforderungen zusammen, indem die Ausgänge des Komparators und somit das Ergebnis einer Vergleichsoperation als Startpunkt für die Rückkopplung dienen.
Manche der hierin beschriebenen Ausführungsbeispiele werden im Zusammenhang mit diskreten Komparatoren unter Verwendung wertdiskreter Signale, insbesondere des Taktsignals, etwa binär im Sinne von „0“/„1“ oder „high“/„low“ beschrieben. Die vorliegende Erfindung ist jedoch nicht hierauf beschränkt, sondern kann ohne Weiteres auch unter Verwendung analoger bzw. wertkontinuierlicher Signale angewendet werden, indem bspw. die Taktsignale der Komparatoren aus 7-10 durch analoge Bias-Signale ersetzen werden.
Hierdurch kann eine Komparatorkonfiguration erhalten werden, die auch als eine zeitkontinuierliche Konfiguration verstanden werden kann. In einer solchen Konfiguration kann eine getaktete Ansteuerung durch das Zu- und Abschalten einer Versorgungsspannung erreicht werden, etwa „vdd = high“ für eine aktive Vergleichsphase und „vdd = low“ für eine passive Regenationsphase, womit die Latchstrukturen zurückgesetzt werden können und somit wieder ein selbst-getakteter Komparator realisiert werden kann. Das bedeutet, das Ausgangssignal Taktsignal, „CLK“ hierin beschriebener Ausführungsbeispiele kann auch für das Anschalten oder Abschalten des Komparators genutzt werden, was für einige Komparatorschaltungen funktioniert, dabei gilt es zu vermeiden, dass floatende/schwebende Potentiale entstehen, die z. B. einen high-Pegel halten und diese sich nur über die unvermeidbaren Leckströme mit der Zeit auflösen würden. Es können aber alle Ansteuerungen auf dem definierten Setzen eines internen Netzes/Signals genutzt werden, um die positive Rückkopplung innerhalb des Latches aufzuheben.
1 zeigt ein schematisches Blockschaltbild einer Vorrichtung 10 gemäß einem Ausführungsbeispiel. Die Vorrichtung 10 umfasst eine Komparatorschaltung 12, die ausgebildet ist, um während einer Vergleichsphase ein erstes Eingangssignal 14₁ mit einem zweiten Eingangssignal 14₂ zu vergleichen, was durch ein Vergleichssymbol 16 angedeutet ist. Ein Vergleichsergebnis 18 zeigt an, welches der Eingangssignale 14₁ und 14₂ eine größere beziehungsweise kleinere Signalamplitude aufweist. Die Komparatorschaltung 12 ist ausgebildet, um ein Ausgangssignal 22 auszugeben. Ein Signalverlauf des Ausgangssignals 22 zeigt das Vergleichsergebnis 18 an. So kann ein Informationsgehalt des Ausgangssignals 22 beispielsweise einen Pegelwechsel umfassen, so dass ein Wechsel eines Signalpegels des Ausgangssignals 22 einerseits anzeigt, dass ein Vergleichsergebnis vorliegt und/oder anzeigt, welches der beiden Eingangssignale 14₁ und 14₂ den größeren beziehungsweise kleineren Pegelwert aufweist.
Obwohl hierin beschriebene Ausführungsbeispiele auf den Vergleich zweier Eingangssignale 14₁ und 14₂ bezogen sind, sind Ausführungsbeispiele nicht hierauf limitiert, so dass auch eine größere Anzahl von Eingangssignalen verglichen werden kann, beispielsweise unter Verwendung mehrstufiger Komparatoren.
Die Komparatorschaltung 12 ist ausgebildet, um während einer auf die Vergleichsphase nachfolgenden Regenerationsphase zumindest einen Teil der Komparatorschaltung für eine nachfolgende Vergleichsphase zurückzusetzen, wie es im Zusammenhang mit den 7-10 beschrieben ist. Die Regenerationsphase ermöglicht einen zuverlässigen Erhalt eines nachfolgenden Vergleichsergebnisses.
Die Komparatorschaltung 12 ist ausgebildet, um ein Taktsignal 24 zu empfangen, und um basierend auf dem Taktsignal 24 von der Vergleichsphase in die Regenerationsphase zu wechseln.
Während die Komparatorschaltung 12 zum Erhalt der Eingangssignale 14₁ und 14₂ Signaleingänge 26₁ und 26₂ aufweisen kann, kann das Taktsignal 24 an einem Signaleingang 26_T erhalten werden.
Unter Verweis auf 10 kann die Regenerationsphase beispielsweise dadurch eingestellt werden, dass die Potentiale Von und Vop auf ein bestimmtes Potential gesetzt werden, beispielsweise eine Betriebsspannung VDD.
Die Vorrichtung 10 umfasst ferner eine Takterzeugungsschaltung 28, die ausgebildet ist, um das Ausgangssignal 22 oder ein hieraus abgeleitetes, etwa verstärktes, gedämpftes oder anderweitig weiterverarbeitetes Signal unter Beibehalt des Informationsgehalts zu empfangen, und um basierend auf dem Signalverlauf des Ausgangssignals 22 das Taktsignal 24 zu erzeugen. Damit wird die Komparatorschaltung 12 abhängig vom Signalverlauf des Ausgangssignals 22 von der Vergleichsphase in die Regenerationsphase gesteuert.
Diese Rückkopplung ermöglicht es, die Vorrichtung 10 so auszugestalten, dass diese die Komparatorschaltung 12 erst bei Vorliegen des Vergleichsergebnisses 18 in die Regenerationsphase steuert, das bedeutet, nicht zu früh, aber so, dass beim Vorliegen des Vergleichsergebnisses 18 auch keine unnötigen Wartezeiten entstehen, also eine Rücksteuerung auch nicht zu spät erfolgt. Insbesondere kann in Betrachtung einer Abhängigkeit einer Zeitspanne, die benötigt wird, um das Vergleichsergebnis 18 zu erhalten, erkannt werden, dass auch eine dynamische Taktanpassung möglich ist. Es kann beispielsweise aufgrund der erläuterten Komparatorschaltungen eine Zeitdauer zum Erhalt des Vergleichsergebnisses von der Änderungsgeschwindigkeit der Eingangssignale 14₁ und/oder 14₂ abhängen. Diese Änderungsgeschwindigkeiten können über die Zeit veränderlich sein und/oder für verschiedene Anwendungen unterschiedlich sein, wobei Ausführungsbeispiele eine automatische Anpassung hierauf ermöglichen können.
Die 2a und 2b zeigen Wahrheitstabellen zu unterschiedlichen Zuständen einer Vorrichtung 30 gemäß einem Ausführungsbeispiel, die in 3a als schematisches Blockschaltbild dargestellt ist. Die 3a zeigt insofern ein Prinzipschaltbild einer Ausgestaltung der vorliegenden Erfindung. Das Ausführungsbeispiel der 3a zeigt insbesondere ein Prinzipschaltbild einer Verwendung eines synchronen Steuersignals. Die 3b, 3c und 3d zeigen beispielhafte Signalverläufe für dieses Ausführungsbeispiel. Ergänzend zeigen 2a eine Wahrheitstabelle für den dynamischen Komparator und 2b die Wahrheitstabelle für ein XOR-Gatter.
2a zeigt dabei eine Darstellung einer möglichen Wahrheitstabelle 20₁, die den Komparator 12 aus der Vorrichtung 30 der 3a beschreibt. Die 2b zeigt eine schematische Darstellung einer Wahrheitstabelle 20₂ eines XOR-Gatters XOR1, welches mit dem Bezugszeichen 32 versehen ist und zumindest einen Teil eines ersten Schaltungsabschnitts 34 bildet. Das XOR-Gatter 32 ist dabei ausgebildet, um ein erstes Ausgangssignal 22₁ und ein zweites Ausgangssignal 22₂ des Komparators 12 zu erhalten, die an Signalausgängen out1 beziehungsweise out2 bereitgestellt werden können und auf den Eingangssignalen 14₁ und 14₂, die am Signaleingang in1 beziehungsweise in2, 26₁/26₂ erhalten werden, basieren. Die Komparatorschaltung 12 ist ausgebildet, um das Ausgangssignal 22 aus 1 als ein erstes Teilsignal 22₁ und ein zweites Teilsignal 22₂ bereitzustellen. Die Komparatorschaltung 12 ist ausgebildet, um das Vergleichsergebnis 18 ausgehend von einem durch eine vorangehende Regenerationsphase erhaltenem Referenzzustand vermittels eines Pegelwechsels in ausschließlich einem der Teilsignale 22₁ oder 22₂ anzuzeigen, was im Zusammenhang mit den 3b, 3c und 3d noch erläutert wird. Dies kann auch so beschrieben werden, dass ausgehend von dem Referenzzustand das Vergleichsergebnis 18 dadurch angezeigt wird, dass lediglich eines der beiden Signale 22₁ oder 22₂ einen Pegelwechsel ausführt und dieser Pegelwechsel eindeutig interpretierbar ist als das damit assoziierte Signal, etwa out2 zu in2 und out1 zu in1 oder andersherum, größer oder kleiner ist als das andere Signal.
In 2a ist dieser Ablauf in unterschiedlichen Zeilen der Wahrheitstabelle 20₁ dargestellt. In einer ersten Zeile 36₁ ist die Komparatorschaltung 12 beispielsweise in dem Referenzzustand, die Eingangssignale 14₁ und 14₂ sind noch nicht von Belangen. Das Taktsignal 24 zeigt mit einem exemplarischen Wert von logisch 0 an, dass sich die Komparatorschaltung 12 in der Regenerationsphase befindet. Ausgehend hiervon sind die beiden Teilsignale 22₁ und 22₂ beispielsweise logisch 0, wobei die hierin beschriebenen logischen Zustände ohne Weiteres auch invertierbar sind, ohne die Funktionsweise hierin beschriebener Ausführungsbeispiele zu verlassen.
In einer zweiten Zeile 36₂ wird eine Vergleichsphase durchgeführt, bei der eine Signalamplitude des Signals 14₁ kleiner ist als eine Signalamplitude des Signals 14₂. In einer dritten Zeile 36₃ ist ein komplementärer Zustand dargestellt, bei dem eine Signalamplitude des Signals 14₁ größer ist als eine Signalamplitude des Eingangssignals 14₂. Die Vergleichsphase ist erkennbar durch den Wert logisch 1 des Taktsignals 24, auch beschrieben als Takt, engl.: clock, clk.
Unterschiede zwischen den Zeilen 36₂ und 36₃ ergeben sich aufbauend auf den unterschiedlichen Verhältnissen zwischen den Eingangssignalen 14₁ und 14₂ in den Teilsignalen 22₁ und 22₂. Während in der Zeile 36₂ das Teilsignal 22₂ anzeigt, dass das damit assoziierte Eingangssignal 14₂ größer ist als das Eingangssignal 14₁, zeigt in der Zeile 36₃ das Teilsignal 22₁ an, das mit dem Signalausgang out1 assoziierte Eingangssignal 14₁ sei größer als eine Signalamplitude des Eingangssignals 14₂.
Der Vollständigkeit halber wird auf die Zeile 36₄ hingewiesen, bei der beide Signalamplituden der Eingangssignale 14₁ und 14₂ in etwa gleich groß sind und dennoch eine Vergleichsphase ausgeführt wird, clk=1. Hieraus ergibt sich einer der Zustände, entweder 22₁=0 und 22₂=1 oder 22₁=1 und 22₂=0. Anders ausgedrückt wechselt lediglich eines der beiden Signale 22₁ und 22₂ in den anderen Zustand ausgehend vom Referenzzustand der Zeile 36₁.
Die Wahrheitstabelle 20₂ zeigt unterschiedliche Zustände des XOR-Gatters 32.
Nach ausgeführter Regenerationsphase, die in der Zeile 42₁ korrespondierend zur Zeile 36₁ dargestellt ist, empfängt das XOR-Gatter 32 zumindest vom Informationsgehalt her die Teilsignale 22₁ und 22₂. Dieser Zustand wird an einem Ausgang des XOR-Gatters als Ausgangssignal 38 mit einem ersten Zustand, beispielsweise logisch 0 angezeigt.
In den Zeilen 42₂ und 42₃, die mit den Zeilen 36₂ und 36₃ korrespondieren, kann das Verhalten der Komparatorschaltung 12 dahingegen, dass lediglich eines der Signale 22₁ und 22₂ den Zustand gewechselt hat, dazu führen, dass das Ausgangssignal 38 in beiden Fällen übereinstimmend den Zustand ausgehend vom Referenzzustand der Zeile 42₁ wechselt und somit das Vorliegen des Vergleichsergebnisses 18 in der Komparatorschaltung 12 anzeigt.
Die Zeile 43₄ korrespondiert mit einem theoretischen Zustand, bei dem beide Teilsignale 22₁ und 22₂ den Wert von logisch 1 aufweisen, was Ausführungsbeispiele jedoch aufgrund der Komparatorschaltung verhindern. In Ausführungsbeispielen ist vorgesehen, dass lediglich zu Zeiten zu denen das Taktsignal 24 den Wert „0“ aufweist, beide Ausgänge des Komparators gleich sind, was in den dargestellten Beispielen mit dem Wert „0“ beschrieben und in weiteren Ausführungsformen mit dem komplementären Zustand „1“ umgesetzt werden kann. In anderen Zuständen sind die Ausgänge des Komparators von einander verschieden.
Unter Betrachtung der 2a und 2b wird deutlich, dass ein Signalverlauf beziehungsweise Pegelwechsel in dem Ausgangssignal 22 beziehungsweise den Teilsignalen 22₁ und 22₂ unter Verwendung des Schaltungsabschnitts 34 so verarbeitet werden kann, dass ein Ausgangssignal 38, das nachfolgend auch als erstes Zwischensignal oder xor1 bezeichnet wird, erhalten werden kann, das anzeigt, ob ein Vergleichsergebnis vorliegt oder nicht. Der hierfür verwendete Schaltungsabschnittausgang 44 kann Teil des XOR-Gatters 32 sein, dies verhindert jedoch nicht die Nachbearbeitung des Signals in anderen Ausführungsformen, solange der Informationsgehalt des Signals 38 hiervon unbeeinflusst ist.
Die Vorrichtung 30 umfasst ferner einen weiteren Schaltungsabschnitt 46a, der ausgebildet ist, um aus dem Zwischensignal 38 das Taktsignal 24 abzuleiten.
Beispielsweise kann der Schaltungsabschnitt 34 als ein erstes XOR-Gatter gebildet sein und das erste Teilsignal 22₁ und das zweite Teilsignal 22₂ mit Eingängen dieses XOR-Gatters gekoppelt sein.
Diese Konfiguration aus Komparatorschaltung 12 und Schaltungsabschnitte 34 kann auch die Grundlage für weitere Ausgestaltungen sein, bei denen der Schaltungsabschnitt 46 anders ausgebildet ist.
Die Vorrichtung 30 ist dabei so ausgestaltet, dass der Schaltungsabschnitt 46a eine Signalquelle 48, die ausgebildet ist, um zumindest für die Dauer eines Messintervalls 52, das beispielsweise in den 3b, 3c und 3d dargestellt ist, während dem zumindest eine Vergleichsphase zum Erhalt zumindest eines Vergleichsergebnisses 18₁ bis 18₆ ein Steuersignal 54 mit einem ersten Steuersignalpegel 54_h bereitzustellen. Ferner weist der Schaltungsabschnitt 46a ein zweites XOR-Gatter 58 auf, das eingangsseitig mit der Signalquelle 48 zum Erhalt des Steuersignals 54 verbunden ist. Ferner ist das zweite XOR-Gatter mit dem Schaltungsabschnitt 34 und insbesondere dem XOR-Gatter 32 und dessen Ausgang 44 gekoppelt, um das Zwischensignal 38 zu empfangen. Das XOR-Gatter 58 ist ausgebildet, um basierend auf einer Verknüpfung des Steuersignals 54 mit dem Zwischensignal 38 das Taktsignal 24 bereitzustellen.
Unter Bezugnahme auf die 3b wird der Effekt des Steuersignals 54 näher erläutert.
Die 3b, 3c und 3d zeigen jeweils vier Graphen auf einer übereinstimmenden Zeitachse t, wobei in den unterschiedlichen Graphen unterschiedliche Signale der Vorrichtung 30 dargestellt sind. So sind einerseits die Eingangssignale 14₁ und 14₂ in exemplarischer Form und vergleichend zueinander dargestellt.
Ferner sind die Teilsignale 22₁ und 22₂ zum Anzeigen von beispielhaft sechs Vergleichsergebnissen 18₁ bis 18₆ dargestellt.
In einem eigenen Graphen ist das Steuersignal 54 der Signalquelle 48 dargestellt, dessen Pegel von beispielhaft „high“ 54_h eine Zeitdauer des Messintervalls 52 bestimmt. Das Messintervall 52 reicht dabei beispielsweise startend von einem Zeitpunkt t₁ bei in etwa 100 ns bis hin zu einem Zeitpunkt t₂ bei in etwa 204 ns.
In einem weiteren Graphen sind das Taktsignal 24 sowie das Zwischensignal 38 vergleichend dargestellt.
Ausgehend vom Zeitpunkt t₁ wechselt nun unter Bezugnahme auf die 3a das Steuersignal 54 zum Signalpegel 54_h, was unter Verweis auf die Wahrheitstabelle 20₂, auch wenn hier ein anderes XOR-Gatter dargestellt ist, bewirkt, dass das Taktsignal 24 ebenfalls zum High-Pegel wechselt, was zum Zeitpunkt t₃ dargestellt ist. Ein vergleichendes Ergebnis, das Vergleichsergebnis 18₁ der Eingangssignale 14₁ und 14₂, wird beispielhaft in dem Teilsignal 22₁ angezeigt, also mit einer zeitlichen Verzögerung, die zum Umschalten von Transistoren und dergleichen benötigt wird. Sobald daraufhin das Zwischensignal 38 die Auswertungsschwelle von beispielhaft in etwa 0,9 Volt bei einer 1,8 Volt-Technologie der Schaltung übersteigt, etwa zu einem Zeitpunkt t₄, wechselt das XOR-Gatter 58 in den in der Zeile 42₄ der Wahrheitstabelle 20₂ dargestellten Zustand, nämlich dass beide Eingangssignale einen High-Pegel, 1, aufweisen. Dadurch fällt das Taktsignal 24 wieder zum Low-Pegel und es beginnt aufgrund des Pegelwechsels die Regenerationsphase.
Dies kann bewirken, dass die Teilsignale 22₁ und 22₂ wieder in den Referenzzustand der Zeile 42₁ zurückkehren, was zum Zeitpunkt t₅ dargestellt ist, zu dem das Signal 22₁ wieder zu einem Low-Pegel 22₁I zurückkehrt. Nach Abschluss der Regenerationsphase, zu dem der Zustand der Zeile 42₁ erhalten wird, sind die beiden Signale 38 und 54 bezüglich ihres Pegels wieder voneinander verschieden, weswegen im Taktsignal 24 ein erneuter Pegelwechsel erfolgt, der rückgekoppelt zur Komparatorschaltung 12 eine erneute Vergleichsphase zum Erhalt des Vergleichsergebnisses 18₂ bewirkt.
Es wird daraus deutlich, dass das Vorliegen des Vergleichsergebnisses die Regenerationsphase einleitet und der Abschluss der Regenerationsphase wiederum die nächste Vergleichsphase.
Die Vorrichtung 30 umfasst somit eine selbstgetaktete Komparatorschaltung. Es wird ferner deutlich, dass bei kürzeren Zeitdauern zum Erhalt der Vergleichsergebnisse 18₁ bis 18₆ auch schneller in die jeweilige Regenerationsphase zurückgekehrt werden kann, so dass beispielsweise bei einem schnelleren Erhalt eine von sechs größerer Anzahl von Vergleichsergebnissen in dem Messintervall 52 erhalten werden könnte. Andersherum, sollte mehr Zeit zum Erhalt des Vergleichsergebnisses benötigt werden, werden eben weniger Ergebnisse erhalten, die Rücksetzung durch die Generationsphasen ist aber immer noch auf die Schaltung der 3a abgestimmt.
Die Signalquelle 48 kann ausgebildet sein, um zum Beenden des Messintervalls 52 das Steuersignal 54 ausschließlich zu Zeitpunkten in den Steuersignalpegel 54l zu ändern, zu denen das Zwischensignal 38 einen Low-Pegel 38_l aufweist, der auch als Regenerationspegel interpretiert werden kann. Während ein High-Pegel 38_h anzeigt, dass ein Vergleichsergebnis vorliegt, kann ein Low-Pegel anzeigen, dass der Referenzzustand erhalten wurde, oder vorliegt. Ein Betrieb bzw. Verhalten der Signalquelle kann insofern mit weiteren Schaltungskomponenten synchronisiert sein, weswegen die Signalquelle auch als synchronisierte Signalquelle bezeichnet werden kann.
Dadurch, dass die synchronisierte Signalquelle 48 lediglich zu Zeitpunkten das Steuersignal 54, auch bezeichnet als sync, in den Steuersignalpegel 54_l überführt, zu denen das Zwischensignal 38 den Pegel 38_l aufweist, wird verhindert, dass ein zusätzliches Vergleichsergebnis 18₇ erhalten wird, wie es beispielsweise anhand der 3c dargestellt ist. Dort ist gegenüber dem Signalverlauf der 3b lediglich eine fallende Flanke des Signals 54 vorgezogen auf einen Zeitpunkt t₂', wo das Zwischensignal 38 noch im Pegel 38_h ist. Hierdurch wird das sofortige Abschalten nicht zuverlässig verhindert, sondern es erfolgt eine weitere Vergleichsoperation, die zum Vergleichsergebnis 18₇ führt.
Demgegenüber zeigt die 3d Signale der Vorrichtung 30 in einer Konfiguration, zu der das Ende des Messintervalls 52 bei gleichem Start zum Zeitpunkt t₁ später erfolgt, nämlich bei in etwa 205 ns. Es wird deutlich, dass eine in 3b ersichtliche Erhöhung 62 des Taktsignals 24, die dort zwar folgenlos bleibt als Erhöhung 62' in der 3c aber ein erneutes Messintervall auslöst, in der 3d als Erhöhung 62" folgenlos bleibt, da hier der Pegel des Zwischensignals 38 bei 38_l ist.
Prinzipiell ist es möglich, das Messintervall 52 auch nicht zeitlich zu begrenzen, etwa wenn durchgehend Messungen gewünscht sind. Innerhalb des Messintervalls ist die Vorrichtung 30 ebenso wie die Vorrichtung 10 ausgebildet, um das Taktsignal 24 automatisch und in Abhängigkeit der Eingangssignale 14₁ und 14₂ zu erzeugen.
Die Takterzeugungsschaltung 28 ist ausgebildet, um ausgelöst durch eine Pegeländerung des Ausgangssignals, siehe Zeilen 36₂ beziehungsweise 36₃ der Wahrheitstabelle 20₁, ausgehend von der Zeile 36₁, welche anzeigt, dass die Vergleichsphase abgeschlossen ist und das Vergleichsergebnis 18 vorliegt, eine Pegeländerung in dem Taktsignal zu erzeugen, siehe die Zeilen 42₂ und 42₃ der Wahrheitstabelle 20₂. Die Pegeländerung in dem Taktsignal löst einen Wechsel von der Vergleichsphase in die Regenerationsphase aus. Ein Abschluss der Regenerationsphase löst wiederum einen Pegelwechsel in dem Taktsignal 24 aus, der eine nachfolgende Vergleichsphase auslöst. Sollte jedoch das Messintervall 52 zuvor beendet sein, wird die nächste Vergleichsphase erst im Rahmen eines darauffolgenden Messintervalls wieder ausgeführt. Dies kann auch kombinatorisch im Sinne eines An/Aus-Verhaltens ausgeführt werden, so dass die Takterzeugungsschaltung 28 beispielhaft ausgebildet ist, um ausgelöst durch eine Pegeländerung des Ausgangssignals 22, die anzeigt, dass die Vergleichsphase abgeschlossen ist und das Vergleichsergebnis 18 vorliegt, eine erste Pegeländerung in dem Taktsignal 24 zu erzeugen, beispielsweise eine steigende Flanke, die einen Wechsel von der ersten Vergleichsphase in die Regenerationsphase auslöst. Ein Abschluss der Regenerationsphase löst einen weiteren Pegelwechsel in dem Taktsignal 24 aus, welcher die nachfolgende Vergleichsphase auslöst.
Wie es erläutert wurde, kann eine Zeitdauer der Vergleichsphase von den Eingangssignalen 14₁ und 14₂ abhängig sein. Die Vorrichtung 10 und/oder 30 sowie andere hierin beschriebene Ausführungsbeispiele können ausgebildet sein, um eine Taktrate des Taktsignals 24 in Abhängigkeit der Zeitdauer der Vergleichsphase zu erzeugen.
In anderen Worten werden die differentiellen Ausgangssignale 22₁/22₂ bzw. out1 und out2 in ein nachfolgendes XOR-Gatter geleitet. Befindet sich der Komparator in seiner passiven Regenerationsphase sind beide Ausgänge auf dem gleichen Logikpegel und xor1 liefert eine logische 0. Ist der Komparator in seiner aktiven Vergleichsphase müssen sich beide Ausgänge voneinander unterscheiden.
Dies ist selbst dann der Fall, wenn beide Eingänge des Komparators das gleiche Signal anliegen haben. In diesem Fall wird durch das inhärente thermische Rauschen der Transistoren und die enorm große Verstärkung der internen positiven Rückkopplung eine Vergleichsoperation ausgelöst. Damit sind die Logikpegel am Eingang des nachfolgenden XOR-Gatters unterschiedlich und eine logische 1 wird ausgegeben.
Um sich aber nicht auf thermisches Rauschen zur Initialzündung der Selbstoszillation verlassen zu müssen und im Sinne der weiteren Anwendung auch eine Steuerung der Komparatoraktivität zu ermöglichen, wird ein zweites XOR-Gatter XOR2 dem ersten nachgeschaltet. Hierbei wird der zweite Eingang des zweiten XOR-Gatters mit einem synchronen Steuersignal „sync“ versehen. Dieses ist synchron, da es seinen Logikpegel nur ändern darf, wenn das generierte Zwischensignal 38 (xor1) logisch 0 ist. Erfolgt eine Änderung zu einem anderen Zeitpunkt kann die Selbstoszillation zwar gestoppt werden, aber die Ausgänge des Komparators ihren aktuellen Wert bis zur nächsten Aktivierung beibehalten. Dies könnte zu statischen Fehlern in der nachfolgenden Signalverarbeitungskette führen.
Ist der Ausgang des ersten XOR-Gatters XOR1 logisch 0 und das Steuersignal sync ebenfalls logisch 0, befindet sich der Komparator in seiner passiven Regenerationsphase beziehungsweise wird in dieser gehalten. Damit sind beide Ausgangsignale out1 und out2 logisch 0.
Ist der Ausgang des ersten XOR-Gatters logisch 0 und das Steuersignal logisch 1 gibt das zweite XOR-Gatter XOR2 eine logische 1 aus und der Komparator wird von seiner passiven Regenerationsphase in die aktive Vergleichsphase gesetzt. Als Ergebnis der Vergleichsoperation müssen sich dann beide Ausgangsignale out1 und out 2 logisch voneinander unterscheiden.
Ist der Ausgang des ersten XOR-Gatters logisch 1 und das Steuersignal logisch 1 gibt das zweite XOR-Gatter eine logische 0 aus und der Komparator wird von seiner aktiven Vergleichsphase in die passive Regenerationsphase gesetzt und der Oszillationszyklus beginnt von vorn.
Basierend auf den Wahrheitstabellen des Komparators und der XOR-Gatter in 3a kann dieser nun durch Rückkopplung dieses Logiksignals auf seinen Takteingang in eine Selbstoszillation versetzt werden. Das Steuersignal sync kann dabei zur Aktivierung oder Deaktivierung dieser Oszillationsschleife eingesetzt werden.
Ein dynamischer Komparator kann mit der Ergänzung von zwei XOR-Logikgattern und einem Steuersignal zum einen den benötigten Takt selbst erzeugen und diesen zum anderen dynamisch variieren. Ist die absolute Differenz der beiden eingangsseitigen Komparatorsignale groß, ändert sich der Ausgang des Komparators schneller als wenn die eingangsseitige Differenz klein ist. Da die Umschaltgeschwindigkeit des Taktes im vorliegenden Konzept aber direkt von dieser Änderung abhängig ist, kann die nächste Taktperiode erst nach einer erfolgten Vergleichsoperation ausgelöst werden. Der selbsterzeugte Takt kann damit niemals zu schnell sein und verändert sich gleichzeitig dynamisch in Abhängigkeit der Eingangssignale am Komparator.
Im Vergleich zum beschriebenen Stand der Technik kann der Takt eines dynamischen Komparators mit sehr geringem Aufwand hinsichtlich Komplexität und Energiebedarf erzeugt und gleichzeitig dynamisch an die optimale Taktfrequenz angepasst werden. Damit können die Vorteile eines dynamischen Komparators hinsichtlich hoher Empfindlichkeit und schneller Reaktionsgeschwindigkeit sowie geringem Platzbedarf und niedriger Leistungsaufnahme aufrechterhalten werden.
4a zeigt ein schematisches Blockschaltbild einer Vorrichtung 40 gemäß einem Ausführungsbeispiel, das gemäß der Vorrichtung 30 im Hinblick auf den Schaltungsabschnitt 46 verändert ist und einen gegenüber dem Schaltungsabschnitt 46a veränderten Schaltungsabschnitt 46b in der Takterzeugungsschaltung 28 aufweist. Das Ausführungsbeispiel ermöglicht, anstelle einer Signalquelle 48, die im Hinblick auf das Ende des Messintervalls 52 synchronisiert ist, auch eine unsynchronisierte Signalquelle 64 zu verwenden, die ein unsynchronisiertes beziehungsweise asynchrones Steuersignal 66 ausgeben kann. Sie Signalquelle 64 kann dabei dieselbe Signalquelle sein wie die Signalquelle 48 und sich lediglich bezüglich einer fehlenden Synchronisierung, also in der Betriebsart unterscheiden, kann aber auch eine andere Signalquelle sein.
Um die fehlende Synchronisierung auszugleichen, weist der Schaltungsabschnitt 46b ein weiteres XOR-Gatter 68 auf. Verglichen mit der Vorrichtung 30 empfängt das XOR-Gatter 68 sowohl das Taktsignal 24 zum Verknüpfen als auch das Steuersignal 66. Ein hieraus erhaltenes zweites Zwischensignal 72, bezeichnet als xor3, bildet in diesem Ausführungsbeispiel die Grundlage für einen Signaleingang des XOR-Gatters 58, anstelle des Steuersignals 54 der 3a.
Anders ausgedrückt weist der Schaltungsabschnitt 46b eine Signalquelle 64 auf, die ausgebildet ist, um für die Dauer des Messintervalls 52 zum Ausführen zumindest einer Vergleichsphase das Steuersignal 66 mit einem ersten Steuersignalpegel 66_h, siehe 4b, bereitzustellen. Ferner sind die XOR-Gatter 58 und 68 vorgesehen. Ein Ausgang des XOR-Gatters 68 ist mit einem Eingang des XOR-Gatters 58 gekoppelt. Ein weiterer Eingang des XOR-Gatters 58 ist mit dem Schaltungsabschnittausgang 44 gekoppelt, um das Zwischensignal 38 zu empfangen. Das XOR-Gatter 68 wiederum ist ausgebildet, um an einem Signalausgang 74 basierend aus der Verknüpfung der Signale 24 und 66 ein Zwischensignal 72, bezeichnet als xor3, bereitzustellen, welches den weiteren Eingang für das XOR-Gatter 58 bildet, in Substitut zum Signal 54 verglichen mit der 3a.
Das XOR-Gatter 58 ist dabei ausgebildet, um basierend auf einer Verknüpfung des Zwischensignals 38 und des Zwischensignals 72 das Taktsignal 24 an einem Ausgang 76 des XOR-Gatters 58 bereitzustellen, der wiederum mit der Komparatorschaltung einerseits und mit dem entsprechenden Eingang des XOR-Gatters 68 andererseits gekoppelt ist.
4b zeigt eine schematische Darstellung der Signale 14₁ und 14₂, 22₁ und 22₂, 24 und 66 sowie 38 und 72 in einem jeweiligen Diagramm mit übereinstimmender Zeitachse t.
Ein Start des Messintervalls 52 liegt ebenfalls bei t=100 ns, wobei der Zeitpunkt t₂ zu irgendeinem beliebigen Zeitpunkt erfolgen kann. Das Vergleichsergebnis 18₉ wird dabei von einer Erhöhung 24₉ des Taktsignals 24 ausgelöst, welches innerhalb des Messintervalls 52 liegt. Es wird daraus die zeitliche Verzögerung deutlich, die durch die Bauelemente implementiert wird.
Gegenüber der Signalquelle 48 kann die Signalquelle 64 ausgebildet sein, um während des Messintervalls 52 das Steuersignal 66 mit einem Signalpegel 66_h bereitzustellen, der logisch mit einem Ergebnissignalpegel 38_h des Zwischensignals 38 korrespondiert. Dieser zeigt an, dass ein jeweiliges Vergleichsergebnis anliegt. So kann beispielsweise eine Erhöhung 38₁ anzeigen, dass das Vergleichsergebnis 18₁ vorliegt. Wie es beispielsweise bei dem Vergleich der Signale 38 und 72 erkennbar ist, können unterschiedliche Signale unterschiedliche Pegel aufweisen und dennoch beide den jeweiligen High- beziehungsweise Low-Pegel aufweisen. Das bedeutet, logisch beziehungsweise interpretiert, korrespondiert eine Erhöhung 72₂ mit der Erhöhung 38₁.
Ein Regenerationspegel 38_l des Zwischensignals 38 zeigt an, dass die Regenerationsphase ausgeführt ist und ist von dem Ergebnissignalpegel 38_h verschieden. Die Signalquelle 64 ist ausgebildet, um ein Beenden des Messintervalls 52 durch Ändern des Steuersignals vom Steuersignalpegel 66_h auf einen hiervon verschiedenen Pegel 66_l zu ändern, beispielsweise zu reduzieren. Hierdurch wird das Beenden des Messintervalls eingeleitet. Die Vorrichtung ist ausgebildet, um das Zwischensignal 72 durch die Kopplung mit dem Ausgang des XOR-Gatters 58 durch das XOR-Gatter 68 bei einem Wechsel des Steuersignals 66 auf den Pegel 66_l ausschließlich zu Zeitpunkten in einen logisch mit dem Regenerationspegel 38_l korrespondierenden Zustand zu ändern, also den Zustand 72_l, zu denen das Zwischensignal 38 den Regenerationspegel 38_l aufweist. Hierdurch wird ebenfalls verhindert, dass eine neue Messung begonnen wird und gleichzeitig sichergestellt, dass der Komparator in einem nachfolgenden Vergleichsintervall regeneriert ist.
In 4b sind ferner Zeitverschiebungen Δt₁ und Δt₂ erkennbar, die eine Zeitdauer angeben, zwischen einer Abtastung der Eingangssignale 14₁ und 14₂, bis zum Vorliegen eines korrespondierenden Vergleichssignals 18₁ beziehungsweise 18₈.
Anders ausgedrückt übernimmt das XOR-Gatter 68 die Funktion eines Verzögerungsgliedes, um bei einem vorzeitigen Abschalten der asynchronen Signalquelle 64 das Zwischensignal 72 so lange noch auf einem aktiven Zustand zu halten, bis auch das Abschalten des Zwischensignals 38 eine fallende Flanke in dem Taktsignal 24 ermöglicht.
Sowohl die Vorrichtung 30 als auch die Vorrichtung 40 können ausgebildet sein, um das Messintervall 52 ausschließlich zu einem Zeitpunkt effektiv zu beenden, zu dem das Zwischensignal 38 einen Regenerationspegel 38_l aufweist, der anzeigt, dass die Komparatorschaltung für eine nachfolgende Vergleichsphase regeneriert ist. Dies kann im Falle der Vorrichtung 30 durch Synchronisierung der Signalquelle erfolgen oder durch ein Verzögerungsglied durch das XOR-Gatter 68.
In anderen Worten zeigt 4a ein Prinzipschaltbild mit asynchronem Steuersignal. 4b zeigt simulierte Signalverläufe für dieses Ausführungsbeispiel. Es kann in diesem Ausführungsbeispiel erkannt werden, dass durch Ergänzung eines zusätzlichen dritten XOR Gatters XOR3 die Kontrolle der Selbstoszillation auch mit einem asynchronen Steuersignal async realisiert werden kann. Das Prinzipschaltbild ist in 4a und die simulierten Signalverläufe in 4b zu sehen.
Grundsätzlich funktioniert die selbstoszillierende Regelschleife über die XOR Gatter XOR1 und XOR2, wie im vorherigen Beispiel beschrieben. Um aber auch eine Kontrolle mit einem asynchronen Steuersignal async realisieren zu können, wird das Taktsignal clk nicht nur an den Komparator, sondern auch an das dritte XOR-Gatter XOR3 angelegt. Damit ergeben sich zwei konkurrierende Schleifen, die an XOR2 zusammenlaufen.
Im Ausgangszustand sind async=0 und clk=0. Damit sind xor1=0 und xor3=0 und der Komparator befindet sich in seiner passiven Regenerationsphase.
Wird die Oszillation nun über async=1 aktiviert (xor1 bleibt erstmal weiterhin 0), springt clk auf logisch 1 und der Komparator wechselt in die aktive Vergleichsphase. Gleichzeitig muss sich aber xor3 auf 0 ändern, wodurch clk wieder auf 0 fällt. Da innerhalb der Logikgatter eine gewisse Laufzeit besteht, kommt die Änderung von clk über XOR3 erst dann, wenn der Komparator bereits lang genug eine 1 an seinem Takteingang gesehen hat.
Als Ergebnis der Vergleichsoperation unterscheiden sich die beiden Komparatorausgänge out1 und out2 logisch voneinander und xor1 springt auf 1. Währenddessen ändert sich xor3 über die Rückkopplung von XOR3 wieder zu 1 und clk wird wieder zu 0. Damit wechselt der Komparator wieder in die passive Regenerationsphase und der Kreislauf beginnt von vorn.
Da die Schleife über XOR3 grundsätzlich schneller ist als die Schleife über den Komparator ergibt sich ein Nachlaufeffekt beim Deaktivieren der Selbstoszillation über das Steuersignal async. Je nach Zeitpunkt der Abschaltung kann so noch eine weitere Vergleichsoperation durchgeführt werden, bevor der Komparator seine Funktion einstellt und beide Ausgänge wieder auf logisch 0 liegen.
5a zeigt ein schematisches Blockschaltbild einer Vorrichtung 50 gemäß einem Ausführungsbeispiel, die einen Schaltungsabschnitt 46c aufweist, der gegenüber dem Schaltungsabschnitt 46a aus 3a und dem Schaltungsabschnitt 46b aus 4a verändert ist. Verglichen mit der Darstellung der 3a weist der Schaltungsabschnitt 46c eine Dauersignalquelle 78 auf, die beispielsweise ausgebildet ist, um ein Konstantsteuersignal 82 bereitzustellen. In dem dargestellten Ausführungsbeispiel ist das Konstantsteuersignal dauerhaft mit einem Pegel von logisch 1 versehen, wobei diese Ausführung ohne Weiteres invertierbar, indem weitere Schaltungskomponenten ebenfalls invertiert werden. Anders als die synchrone Signalquelle 48 oder die asynchrone Signalquelle 64 kann die Dauersignalquelle 78 während eines Betriebs derselben dauerhaft das Signal 82 bereitstellen.
5b zeigt eine schematische Darstellung beispielhafter Signalverläufe der Vorrichtung 50 anhand dreier Gegenüberstellungen von Signalen, 14₁ und 14₂ einerseits, 22₁ und 22₂ andererseits sowie weiter der Signale 24, 38 und 82. Das Messintervall 52 kann anders als durch eine Steuerung der Signalquellen 48 beziehungsweise 64 durch ein Ein- und/oder Ausschalten der Dauersignalquelle 78 erfolgen, beispielsweise unter Verwendung eines Schalters 84. Das bedeutet, der Schalter 84 kann ausgebildet sein, um die Dauersignalquelle in einen Betriebszustand zu versetzen oder außerhalb eines Betriebszustandes. Der Schalter 84 kann beispielsweise als Leistungshalbleiter gebildet sein, aber auch eine andere Art von Schalter umfassen. Alternativ zu einem Versetzen der Dauersignalquelle 78 in einen Betrieb oder nicht, kann der Schalter 84 auch beispielsweise in einem Signalpfad des Konstantsteuersignals 82 hin zum XOR-Gatter 58 angeordnet sein, um dieses Signal zu unterbrechen, was jedoch möglicherweise zusätzliche Maßnahmen bedarf, um ein gültiges Potential für das XOR-Gatter 58 bereitzustellen.
In beiden Ausgestaltungen kann eine Steuerungseinrichtung 86 vorgesehen sein, die ausgebildet ist, um die Dauersignalquelle 78 und die Komparatorschaltung 12 für die Dauer des Messintervalls 52 zum Ausführen zumindest einer Vergleichsphase mit einer Energie zum Betrieb der Dauersignalquelle und der Komparatorschaltung zu versorgen. Alternativ oder zusätzlich kann auch lediglich das Dauersignal abgeschaltet werden und/oder das XOR-Gatter XOR2 bzw. 58 nicht mehr versorgt werden und/oder weitere, gegebenenfalls alle Blöcke bezüglich einer Energieversorgung abgeschaltet werden. So können in Ausführungsbeispielen die Bausteine so ausgestaltet sein, dass die gesamte Logik auf „high active“ ausgerichtet ist, das bedeutet, ein Signalpegel high mit einem Betrieb assoziiert ist. Ein Abschalten der Energieversorgung kann in einem derartigen Fall stets einen Low-Pegel erzeugen und somit die definierten und stabilen Ausgangszustände erzeugen.
Die Vorrichtung 50 umfasst das XOR-Gatter 58, das eingangsseitig mit der Dauersignalquelle 78 und mit dem Schaltungsabschnitt 34 gekoppelt ist. Das XOR-Gatter 58 ist ausgebildet, um basierend auf einer Verknüpfung des Konstantsteuersignals mit dem Zwischensignal 38 das Taktsignal 24 bereitzustellen. Schaltungstechnisch kann ein ähnlicher Effekt wie bei der Vorrichtung 30 erzielt werden, der definierte Zustand wird jedoch durch Deaktivierung der Komparatorschaltung 12 erhalten und/oder das Abschalten des Steuersignals wird über das Deaktivieren der Dauersignalquelle 78 erhalten.
Gemäß einem Ausführungsbeispiel ist die Steuerungseinrichtung 86 ausgebildet, um bei einem Ende des Messintervalls 52 die Dauersignalquelle 78 auszuschalten und zumindest einen Teil der Komparatorschaltung 12 ebenfalls abzuschalten, um einen zu einem vermittels der Regenerationsphase erhaltenen Referenzzustand vergleichbaren Zustand bei einem erneuten Anschalten der Komparatorschaltung 12 für ein nachfolgendes Messintervall zu erhalten.
Spannungsspitzen 88 in der 5b im Taktsignal 24 können sowohl bei einem Einschalten als auch bei einem Ausschalten der Versorgungsspannung, etwa VDD und möglicherweise verbleibenden Spannungsoffsets, im Ausschaltmoment erhalten werden und beruhen auf kapazitiven Kopplungen oder anderen Effekten.
Nach dem Prinzipschaltbild in 5a wird an den Eingang A des zweiten XOR Gatters ein konstantes Signal angelegt. Zur Aufrechterhaltung der Selbstoszillation sollte dieses Signal einen logischen High-Pegel aufweisen und kann zum Beispiel direkt über eine Verbindung zum positiven Versorgungspotential „vdd“ realisiert werden.
Unter der Annahme, dass alle in 5a gezeigten Funktionsblöcke über dieses Versorgungspotential betrieben werden, ergeben sich die simulierten Signalverläufe nach 5b.
Ohne anliegende Spannungsversorgung von vdd befinden sich alle internen Knoten auf 0V=vss=Masse. Mit dem Anlegen einer ausreichenden Versorgungsspannung vdd bei 100 ns liegen am Eingang von XOR2 zwei unterschiedliche Pegel an. Zum einen die 1 von vdd und zum anderen eine 0 von xor1. Damit muss das Signal clk von 0 zu 1 springen und der Komparator in die aktive Vergleichsphase wechseln.
Als Ergebnis dieser Vergleichsoperation haben die Ausgänge out1 und out2 unterschiedliche Logikpegel und xor1 springt zu 1. Damit liegen nun an den Eingängen von XOR2 gleiche Logikpegel an und clk springt zu 0, womit der Komparator in die passive Regenerationsphase wechselt. Somit werden beide Ausgänge out1 und out2 wieder zu 0, xor1 ebenfalls zu 0 und der Kreislauf beginnt von vorn.
Da keine Kontrolle über ein Steuersignal vorgesehen ist, kann diese Selbstoszillation nur durch Aussetzen der Versorgungsspannung vdd, wie beispielsweise bei 200 ns, unterbrochen werden.
Die Spitzen im Einschaltmoment von vdd und die verbleibenden Spannungsoffsets im Ausschaltmoment von vdd sind auf kapazitive Kopplungen und nicht ideale Schaltungsbauelemente zurückzuführen.
5a zeigt dabei ein Prinzipschaltbild mit konstantem Steuersignal und 5b simulierte Signalverläufe für dieses Ausführungsbeispiel.
6a zeigt ein schematisches Blockschaltbild einer Vorrichtung 60 gemäß einem Ausführungsbeispiel, bei dem die Takterzeugungsschaltung 28 einen gegenüber den Darstellungen in der 3a, 4a und 5a veränderten Schaltungsabschnitt 46d aufweist, der eine Inverterschaltung 92 umfasst.
Zum in 6a gezeigten Prinzipschaltbild eines Ausführungsbeispiels ohne zusätzliches Steuersignal zeigt 6b beispielhafte simulierte Signalverläufe.
Die Inverterschaltung 92 ist mit dem Schaltungsabschnitt 34 gekoppelt und ausgebildet, um das Zwischensignal 38 zu erhalten und zu invertieren, um ein invertiertes Zwischensignal zu erhalten, das das Taktsignal 24 darstellt. Weitere Zwischenverarbeitungen sind auch hier möglich. Das Ausführungsbeispiel basiert darauf, aufgrund der zeitlichen Verschiebung durch die Invertierung das Taktsignal basierend auf der Inversion des Zwischensignals 38 zu erhalten. Die Vorrichtung 60 kann die Steuerungseinrichtung 86 umfassen, die ausgebildet ist, um einen Betrieb der Inverterschaltung 92 nach einer Anzahl von zumindest einem Messintervall und/oder Vergleichsphasen zu beenden. Ferner ist die Steuerungsschaltung ausgebildet, um einen Betrieb zumindest eines Teils der Komparatorschaltung 12 zu beenden, wie es im Zusammenhang mit der Vorrichtung 50 beschrieben ist. Bei einem erneuten Anschalten des Teils der Komparatorschaltung weist diese einen zu einem vermittels der Regenerationsphase aus den 3a oder 4a erhaltenen Referenzzustand vergleichbaren Zustand der Komparatorschaltung für ein nachfolgendes Messintervall auf. Bei einem erneuten Anschalten der Inverterschaltung wird das Taktsignal 24 wieder erzeugt, insbesondere aufgrund der ebenfalls wieder aufgenommenen Betriebszustände der Komparatorschaltung 12.
Unter Verweis auf die Komparatorschaltung der 10 wird das Beenden des Betriebs der Komparatorschaltung beispielhaft erläutert. Die Ausführungen sind für andere Komparatorschaltungen im Zusammenhang mit hierin beschriebenen Ausführungsbeispielen ohne Weiteres übertragbar.
In 10 können für einen Ausgangszustand bspw. folgende Signale anliegen V_OP = 1; und V_ON = 0; und clkn = 0, wobei clkn das invertiere Signal clk beschreibt und in der 10 dargestellt ist als: $\bar{C L K}$
Dann kann das Versorgungspotential VDD auf 0 V abgesenkt werden, um den Betrieb zu deaktivieren. Über die geöffneten Transistoren Mt2 und M7 wird V_OP nun mit 0 V von VDD verbunden, dadurch wechselt V_OP auch zu 0 V. Die kreuzgekoppelte Latchstruktur bewirkt, dass der Transistor M8 leitend wird und V_ON zu VDD=0 V entladen wird.
Durch die Kopplung der ersten und zweiten Stufe über M11 und M12 (high active) könnte im Falle von clkn = 1 und clk=0 zum Beispiel der Fall eintreten, dass sich die Ausgänge V_OP und V_ON nicht sofort zurücksetzen würden, sondern erst der obige Fall eintritt, wenn eines der beiden Signale sich über Leckströme soweit entladen hat das es von den Invertern als low-Pegel interpretiert werden. Damit kann sich der obige Fall wieder einstellen und ein Referenzzustand erhalten werden.
Wird dahingegen der Komparator aus 9 betrachtet, so kann ein Ausgangszustand vorliegen für: V_OP= 1; V_ON = 0; und clk = 1. Vdd wird auf 0 V gezogen, also deaktiviert. Über den geöffneten Transistor M6 wird V_OP zu 0 V entladen, dadurch wird M5 leitend und V_ON bleibt auf 0 V. Falls clk zu irgendeinem Zeitpunkt auf 0 V sein sollte, werden V_OP und V_ON wie im normalen Operationsmodus mit VDD verbunden und in diesem Fall auf 0V gezogen.
In Ausführungsbeispielen kann ebenfalls vorgesehen sein, alle Funktionsblöcke, die Komparatorschaltung 12, das XOR-Gatter 32 und die Inverterschaltung 92 mit Energie zu versorgen oder diese Energieversorgung wieder zu entfernen, das heißt, abzuschalten. Technisch praktikabler kann es dabei sein, nur den Inverter über die Versorgung zu steuern. Hier kann der Referenzzustand wie folgt erhalten werden, wobei beispielhaft ein in 6b einsetzbarer CMOS-Inverter als Inverter 92 eingesetzt wird. Ist der Eingang des Inverters 92 in = 1, so ist der NMOS leitend und verbindet den Ausgang des Inverters mit VSS = 0V was für das Taktsignal bewirken kann, dass clk = 0 und der Komparator zurückgesetzt wird. Ist der Eingang des Inverters 92 in = 0, ist der PMOS leitend und verbindet den Ausgang des Inverters mit VDD = 0V, womit der Komparator zurückgesetzt wird, also der Referenzzustand erhalten wird. Das Taktsignal bleibt bevorzugt auf einem 0-Pegel, egal welches Vergleichsergebnis der Komparator liefert oder noch liefern kann.
6b zeigt eine schematische beispielhafte Darstellung von Signalverläufen der Signale 14₁, 14₂, 22₁ und 22₂ sowie 24 und 38 in Abhängigkeit einer an die Inverterschaltung 92 angelegten Versorgungsspannung 94 zum Betrieb derselben. Diese Zeitspanne kann das Messintervall 52 definieren, wobei wie auch in den anderen Ausführungsbeispielen problemlos zusätzliche, andere und/oder weitere Messintervalle vorgesehen sein können.
Ein Deaktivieren der Inverterschaltung 92 kann dazu führen, dass das Taktsignal 24 von einem den Regenerationszustand oder Referenzzustand anzeigenden Pegel 24_l nicht mehr abweicht und zu diesem zurückkehrt. Eine erneute Durchführung einer Vergleichsphase wird damit verhindert.
Das in 6a dargestellte Prinzipschaltbild stellt eine weitere mögliche Vereinfachung von Ausführungsbeispiel 3 dar. Das zweite XOR-Gatter wird durch einen einfachen Inverter ersetzt. In 6b sind die zugehörigen simulierten Signalverläufe zu sehen. Die grundsätzliche Steuerung der Selbstoszillation erfolgt wie im vorherigen Beispiel über das positive Versorgungspotential vdd.
Ohne anliegende Spannungsversorgung von vdd befinden sich alle internen Knoten auf 0V=vss=Masse. Mit dem Anlegen einer ausreichenden Versorgungsspannung vdd bei 100 ns kann der Inverter nun seine Funktion aufnehmen und das Signal xor1=0 invertieren. Damit muss das Signal clk von 0 zu 1 springen und der Komparator in die aktive Vergleichsphase wechseln.
Als Ergebnis dieser Vergleichsoperation haben die Ausgänge out1 und out2 unterschiedliche Logikpegel und xor1 springt zu 1. Damit liegt nun am Eingang des Inverters eine 1 an und clk springt zu 0, womit der Komparator in die passive Regenerationsphase wechselt. Somit werden beide Ausgänge out1 und out2 wieder zu 0, xor1 ebenfalls zu 0 und der Kreislauf beginnt von vorn.
Da keine Kontrolle über ein Steuersignal vorgesehen ist, kann diese Selbstoszillation nur durch Aussetzen der Versorgungsspannung vdd, wie beispielsweise bei 200 ns, unterbrochen werden.
Die Spitzen im Einschaltmoment von vdd und die verbleibenden Spannungsoffsets im Ausschaltmoment von vdd sind auf kapazitive Kopplungen und nicht ideale Schaltungsbauelemente zurückzuführen.
Im Vergleich zu Ausführungsbeispiel 3 sind die Pulsweiten von clk und damit auch out1 und out2 etwas kürzer, da die Signallaufzeit im Inverter etwas kürzer als in einem XOR-Gatter ist. Dadurch werden im vorliegenden Testfall 7 statt nur 6 Vergleichsoperationen durchgeführt.
6a zeigt ein Prinzipschaltbild eines Ausführungsbeispiels ohne zusätzliches Steuersignal und 6b zeigt simulierte Signalverläufe für dieses Ausführungsbeispiel.
Gegenüber bekannten Ansätzen ermöglichen es die vorangehend beschriebenen Ausführungsbeispiele, eine kostengünstige und komplexitätsarme Lösung für einen selbst-taktenden Komparator zu schaffen, der dennoch eine flexible Taktrate aufweist.
So wird bspw. in [3]: eine Realisierung eines Tracking-ADCs mit variabler Abtastrate vorgeschlagen, ein dynamischer Komparator ist dabei Teil des inneren iDACs. Die Taktrate/Abtastrate kann aufgrund fester Inverterketten zur Implementierung von Zeitverzögerungen/ Delays zwischen 12.5 MHz und 50 MHz umgeschaltet werden.
Demgegenüber ermöglichen Ausführungsbeispiele eine stufenlose Einstellung vieler bis aller Taktraten zwischen der technisch minimalen und maximalen Umschaltgeschwindigkeit des Komparators. Zur Steuerung der Umschaltung in [3] werden zwei zusätzliche Hilfskomparatoren und eine digitale Zustandsmaschine benötigt, In Ausführungsbeispielen genügt die Verwendung zweier (bei Verwendung eines synchronen Steuersignals) bzw. 3 (bei Verwendung eines asynchronen Steuersignal) XOR-Gatter bzw. eines Inverters.
In [4] wird eine Realisierung eines SAR (successive-approximation-register; sukzessives Annäherungsregister)-ADCs mit einphasigen dynamischen Komparator beschrieben. Der Takt braucht nicht invertiert zu werden eine erste Stufe des Komparators setzt die zweite Stufe zurück. Ausführungsbeispiele schaffen eine Rücksetzung mit einer einzelnen Komparatorstufe womit eine Trennung zwischen Vorverstärker und Latch nicht erforderlich ist. Gemäß [4] ist die Kontrolllogik des SAR ADCs asynchron, mit einem Steuersignal CLKS werden die Abtastschalter aktiviert und durch die nachfolgende asynchrone Logik und Verzögerungskette wird der dynamische Komparator mit dem Signal CLKC getaktet, dessen Ausgangssignale werden wieder über Logikgatter und eine Verzögerungskette zurückgekoppelt und ein neuer Taktzyklus beginnt. Nachteilig gegenüber den hierin beschriebenen Ausführungsbeispielen ist dabei, dass der entstehende Takt am Komparator nicht variabel ist und fest über die Verzögerungsketten eingestellt ist. Ferner wird gemäß [4] das Steuersignal CLKS extern getaktet (500kHz, 25% Duty Cycle) und ist so auf den Takt CLKC abgestimmt (über die Verzögerungsketten und das Propagation Delay der Logik) das immer nach einem vollen Durchlauf des SAR Registers (Schalter S1-S8) das Register wieder zurück gesetzt wird.
In [5] wird eine Realisierung eines dynamischen Komparators mit adaptiver zeitlicher Ablaufsequenz beschrieben. Die Lösung besteht aus einer getakteten Sample/Hold Stufe, einem Vorverstärker, dem eigentlichen dynamischen Komparator, verschiedenen Logikgattern und FlipFlops und einem RC Filter mit Spannungsverstärker. Hierdurch wird ein erheblicher schaltungstechnischer Aufwand und Umfang erforderlich. Ferner benötigt diese Lösung ein externes und in diesem Falle periodisches Taktsignal CKS (sowie die Invertierung CKSB davon) für die Sample/Hold Stufe und die Rücksetzung des FlipFlops 1012 welches wiederum zur Generierung des EOC-Signals („end of conversion“) benötigt wird. Darüber hinaus ist das NOR Gatter 1020 ebenfalls von CKS abhängig und wird von einem PMOS Transistor gespeist welcher als Biassignal das Ergebnis aus RC-Filter (weist nachteilig eine feste Zeitkonstante auf) und Spannungsverstärker (Differenzverstärkung von VR und VP) erhält. Die Regelschleife gemäß [5] beginnt eigentlich am NAND-Gatter 1011, dessen Eingänge werden aber über das Signal CK_LAT unabhängig von den beiden Komparatorausgängen DP und DN über die Schalter 1009 und 1010 periodisch auf VDD gezogen, womit der Vorteil einer Selbstanpassung des Taktes ebenfalls nicht erhalten wird.
Die vorangehend beschriebenen Ausführungsbeispiele gemäß den 3a-d einerseits, 4a und 4b andererseits und weiterhin der 5a und 5b und 6a und 6b sind so beschrieben, dass eine jeweils alternative Ausgestaltung des zweiten Schaltungsabschnitts 46 ausgeführt wird. So verhalten sich beispielsweise die Schaltungen der Vorrichtung 50 und 60 logisch gleich, sind aber unterschiedlich implementiert. Die Schaltung gemäß 4a kann im Prinzip die Funktionsweise der Schaltung aus 3a beinhalten. Wenn man auch mit einem asynchronen Steuersignal gemäß der 4a umgehen kann, dann kann auch mit einem synchronen Steuersignal gearbeitet werden. Das bedeutet, die Vorrichtung 40 kann ohne Weiteres auch mit einer synchronen Signalquelle betrieben werden. Alternativ oder zusätzlich kann ein Rücksetzen, bspw. des Komparators in den regenerierten Zustand, auch in den Vorrichtungen 30 und/oder 40 eingesetzt werden. Grundsätzlich kann jede der hierin beschriebenen Regelschleifen unabhängig voneinander implementiert werden. Unabhängig davon sind Kombinationen hieraus ohne Weiteres möglich. So kann beispielsweise ein generierter Takt des Taktsignals 24 unabhängig vom Konzept nicht nur für einen Komparator verwendet werden, sondern auch für mehrere, bevorzugt baugleiche oder zumindest gleichwirkende Komparatoren.
Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar.
Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.
Referenzen

[1]: Investigation of Comparator Topologies and their Usage in a Technology Independent Flash-ADC Testbed
[2]: An energy-efficient high-speed CMOS hybrid comparator with reduced delay time in 40-nm CMOS process
[3]: A Tracking ADC with Transient-Driven Self-Clocking for Digital DC-DC Converters
[4]: An energy-efficient SAR ADC using a single-phase clocked dynamic comparator with energy and speed enhanced technique
[5]: CN110391796A DYNAMIC COMPARATOR WITH ADAPTIVE TIMING SEQUENCE

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

CN 110391796 A [0154]

Claims

Vorrichtung mit: einer Komparatorschaltung (12), die ausgebildet ist, um während einer ersten Vergleichsphase ein erstes Eingangssignal (14₁) mit einem zweiten Eingangssignal (14₂) zu vergleichen, um ein Vergleichsergebnis (18) zu erhalten; und um ein Ausgangssignal (22) auszugeben, wobei ein Signalverlauf des Ausgangssignals (22) das Vergleichsergebnis (18) anzeigt; und um während einer nachfolgenden Regenerationsphase zumindest einen Teil der Komparatorschaltung (12) für eine nachfolgende zweite Vergleichsphase zurückzusetzen; wobei die Komparatorschaltung (12) ausgebildet ist, um ein Taktsignal (24) zu empfangen, und um basierend auf dem Taktsignal (24) von der ersten Vergleichsphase in die Regenerationsphase zu wechseln; und einer Takterzeugungsschaltung (28), die ausgebildet ist, um das Ausgangssignal (22) oder ein hieraus abgeleitetes Signal zu empfangen, und um basierend auf dem Signalverlauf des Ausgangssignals (22) das Taktsignal zu erzeugen; um die Komparatorschaltung (12) abhängig vom Signalverlauf von der Vergleichsphase in die Regenerationsphase zu steuern.
Vorrichtung gemäß Anspruch 1, bei der die Komparatorschaltung (12) ausgebildet ist, um das Ausgangssignal (22) als ein erstes Teilsignal (22₁) und ein zweites Teilsignal (22₂) bereitzustellen; und ausgebildet ist, um das Vergleichsergebnis (18) ausgehend von einem durch eine vorangehende Regenerationsphase erhaltenem Referenzzustand vermittels eines Pegelwechsels in ausschließlich einem aus dem ersten Teilsignal (22₁) und dem zweiten Teilsignal (22₂) anzuzeigen.
Vorrichtung gemäß Anspruch 1 oder 2, die ausgebildet ist, um das Taktsignal automatisch und in Abhängigkeit des ersten Eingangssignals (14₁) und des zweiten Eingangssignals (14₂) zu erzeugen.
Vorrichtung gemäß einem der vorangehenden Ansprüche, bei der die Takterzeugungsschaltung (28) ausgebildet ist, um ausgelöst durch eine Pegeländerung des Ausgangssignals (22), die anzeigt, dass die Vergleichsphase abgeschlossen ist und das Vergleichsergebnis (18) vorliegt, eine Pegeländerung in dem Taktsignal (24) zu erzeugen, die einen Wechsel von der ersten Vergleichsphase in die Regenerationsphase auslöst.
Vorrichtung gemäß einem der vorangehenden Ansprüche, bei der ein Abschluss der Regenerationsphase einen Pegelwechsel in dem Taktsignal (24) bewirkt, der die zweite Vergleichsphase auslöst.
Vorrichtung gemäß einem der vorangehenden Ansprüche, bei der die Takterzeugungsschaltung (28) ausgebildet ist, um ausgelöst durch eine Pegeländerung des Ausgangssignals (22), die anzeigt, dass die Vergleichsphase abgeschlossen ist und das Vergleichsergebnis (18) vorliegt, eine erste Pegeländerung in dem Taktsignal (24) zu erzeugen, die einen Wechsel von der ersten Vergleichsphase in die Regenerationsphase auslöst; und bei der ein Abschluss der Regenerationsphase einen zweiten Pegelwechsel in dem Taktsignal (24) bewirkt, der die zweite Vergleichsphase auslöst.
Vorrichtung gemäß einem der vorangehenden Ansprüche, bei der eine Zeitdauer der Vergleichsphase von dem ersten Eingangssignal (14₁) und dem zweiten Eingangssignal (14₂) abhängig ist; wobei die Vorrichtung ausgebildet ist, um eine Taktrate des Taktsignals (24) in Abhängigkeit der Zeitdauer der Vergleichsphase zu erzeugen.
Vorrichtung gemäß einem der vorangehenden Ansprüche, bei der die Takterzeugungsschaltung (28) einen ersten Schaltungsabschnitt (34) aufweist, der ausgebildet ist, um an einem ersten Schaltungsabschnittausgang (44) ein erstes Zwischensignal (38) auszugeben, das anzeigt, ob ein Vergleichsergebnis (18) vorliegt oder nicht; wobei die Vorrichtung einen zweiten Schaltungsabschnitt (46a-d) aufweist, der ausgebildet ist, um aus dem ersten Zwischensignal (38) das Taktsignal (24) abzuleiten.
Vorrichtung gemäß Anspruch 8, wobei die Komparatorschaltung (12) ausgebildet ist, um das Ausgangssignal (22) als ein erstes Teilsignal (22₁) und ein zweites Teilsignal (22₂) bereitzustellen; und ausgebildet ist, um das Vergleichsergebnis ausgehend von einem durch eine vorangehende Regenerationsphase erhaltenem Referenzzustand vermittels eines Pegelwechsels in ausschließlich einem aus dem ersten Teilsignal (22₁) und dem zweiten Teilsignal (22₂) anzuzeigen; wobei der erste Schaltungsabschnitt (34) als erstes XOR-Gatter (32) gebildet ist und das erste Teilsignal (22₁) und das zweite Teilsignal (22₂) mit Eingängen des ersten XOR-Gatters (32) gekoppelt sind.
Vorrichtung gemäß Anspruch 8 oder 9, bei der der zweite Schaltungsabschnitt (46a) Folgendes aufweist: eine Signalquelle (48), die ausgebildet ist, um für die Dauer eines Messintervalls (52) zum Ausführen zumindest der ersten Vergleichsphase ein Steuersignal (54) mit einem ersten Steuersignalpegel (54_h) bereitzustellen; ein zweites XOR-Gatter (58), das eingangsseitig mit der Signalquelle (48) und mit dem ersten Schaltungsabschnittausgang (44) verbunden ist; und das ausgebildet ist, um basierend auf einer Verknüpfung des Steuersignals (54) mit dem ersten Zwischensignal (38) das Taktsignal (24) bereitzustellen.
Vorrichtung gemäß Anspruch 10, bei der die Signalquelle (48) ausgebildet ist, um während des Messintervalls (52) das Steuersignal (54) mit einem ersten Signalpegel (54_h) bereitzustellen, der logisch mit einem Ergebnissignalpegel (38_h) des ersten Zwischensignals (38) korrespondiert, der anzeigt, dass das Vergleichsergebnis (18) vorliegt; wobei ein Regenerationspegel (38_l) des ersten Zwischensignals (38) anzeigt, dass die Regenerationsphase ausgeführt ist und dem Ergebnissignalpegel (38_h) verschieden ist; wobei die Signalquelle (48) mit dem ersten Schaltungsabschnitt (34) synchronisiert ist, und eingerichtet ist, um zum Beenden des Messintervalls (52) das Steuersignal (54) auf einen zweiten Steuersignalpegel (54_l) zu verändern, dessen logischer Zustand mit dem Regenerationspegel (38_l) korrespondiert; wobei die Signalquelle ausgebildet ist, um zum Beenden des Messintervalls das Steuersignal ausschließlich zu Zeitpunkten in den zweiten Steuersignalpegel zu ändern, zu denen das erste Zwischensignal den Regenerationspegel aufweist.
Vorrichtung gemäß Anspruch 8 oder 9, bei der der zweite Schaltungsabschnitt (46b) Folgendes aufweist: eine Signalquelle (64), die ausgebildet ist, um für die Dauer eines Messintervalls (52) zum Ausführen zumindest der ersten Vergleichsphase ein Steuersignal (66) mit einem ersten Steuersignalpegel (66_h) bereitzustellen; einem zweiten XOR-Gatter (58) und einem dritten XOR-Gatter (68); wobei ein Ausgang des dritten XOR-Gatters (68) mit einem ersten Eingang des zweiten XOR-Gatters (58) gekoppelt ist; und ein zweiter Eingang des zweiten XOR-Gatters (58) mit dem ersten Schaltungsabschnittausgang (34) gekoppelt ist, um das erste Zwischensignal (38) zu empfangen; wobei das dritte XOR-Gatter (68) ausgebildet ist, um an einem Signalausgang ein zweites Zwischensignal (72) bereitzustellen; wobei das zweite XOR-Gatter (58) ausgebildet ist, um basierend auf einer Verknüpfung des ersten Zwischensignals (38) und des zweiten Zwischensignals (72) das Taktsignal (24) an einem Ausgang des zweiten XOR-Gatters (58) bereitzustellen, der mit der Komparatorschaltung (12) einerseits und mit dem ersten Eingang des dritten XOR-Gatters (68) andererseits gekoppelt ist.
Vorrichtung gemäß Anspruch 12, bei der die Signalquelle (64) ausgebildet ist, um während des Messintervalls das Steuersignal (66) mit einem ersten Signalpegel (66_h) bereitzustellen, der logisch mit einem Ergebnissignalpegel (38_h) des ersten Zwischensignals (38) korrespondiert, der anzeigt, dass das Vergleichsergebnis (18) vorliegt; wobei ein Regenerationspegel (38_l) des ersten Zwischensignals (38) anzeigt, dass die Regenerationsphase ausgeführt ist und von dem Ergebnissignalpegel (38_h) verschieden ist; wobei die Signalquelle (64) ausgebildet ist, um ein Beenden des Messintervalls (52) durch Ändern des Steuersignals (66) auf einen zweiten Steuersignalpegel (66_l) einzuleiten; wobei die Vorrichtung ausgebildet ist, um das zweite Zwischensignal (72) durch die Koppelung mit dem Ausgang des zweiten XOR-Gatters (58) vermittels des dritten XOR-Gatters (68) bei einem Wechsel des Steuersignals (66) auf den zweiten Steuersignalpegel (66_l) ausschließlich zu Zeitpunkten in einen logisch mit dem Regenerationspegel (38_l) korrespondierenden Zustand zu ändern, zu denen das erste Zwischensignal (38) den Regenerationspegel (38_l) aufweist.
Vorrichtung gemäß einem der Ansprüche 10 bis 13, die ausgebildet ist, um das Messintervall (52) ausschließlich zu einem Zeitpunkt zu beenden, zu dem das erste Zwischensignal (38) einen Regenerationspegel (38_l) aufweist, der anzeigt, dass die Komparatorschaltung (12) für eine nachfolgende Vergleichsphase regeneriert ist.
Vorrichtung gemäß Anspruch 8 oder 9, bei der der zweite Schaltungsabschnitt (46c) Folgendes aufweist: eine Dauersignalquelle (78), die ausgebildet ist, um Konstantsteuersignal (82) bereitzustellen; eine Steuerungseinrichtung (86), die ausgebildet ist, um die Dauersignalquelle (78) und die Komparatorschaltung (12) für die Dauer eines Messintervalls (52) zum Ausführen zumindest der ersten Vergleichsphase mit einer Energie zum Betrieb der Dauersignalquelle (78) und der Komparatorschaltung (12) zu versorgen; ein zweites XOR-Gatter (58), das eingangsseitig mit der Dauersignalquelle (78) und mit dem ersten Schaltungsabschnittausgang (34) gekoppelt ist; und das ausgebildet ist, um basierend auf einer Verknüpfung des Konstantsteuersignals (82) mit dem ersten Zwischensignal (38) das Taktsignal (24) bereitzustellen.
Vorrichtung gemäß Anspruch 15, bei der die Steuerungseinrichtung (86) ausgebildet ist, um bei einem Ende des Messintervalls (52) die Dauersignalquelle (78) abzuschalten; und zumindest einen Teil der Komparatorschaltung (12) abzuschalten, um einen zu einem vermittels der Regenerationsphase erhaltenen Referenzzustand vergleichbaren Zustand bei einem erneuten Anschalten der Komparatorschaltung (12) für ein nachfolgendes Messintervall zu erhalten.
Vorrichtung gemäß Anspruch 8 oder 9, bei der der zweite Schaltungsabschnitt (46d) Folgendes aufweist: eine Inverterschaltung (92), die mit dem ersten Schaltungsabschnitt (34) gekoppelt ist, und ausgebildet ist, um das erste Zwischensignal (38) zu invertieren, um ein invertiertes Zwischensignal zu erhalten; und um das Taktsignal (24) basierend auf dem invertierten Zwischensignal zu erhalten.
Vorrichtung gemäß Anspruch 17, ferner umfassend eine Steuerungseinrichtung (86), die ausgebildet ist, um einen Betrieb der Inverterschaltung (92) nach einer Anzahl von zumindest einem Messintervall der Vorrichtung zu beenden; und um bei einem erneuten Anschalten der Inverterschaltung (92) einen zu einem vermittels der Regenerationsphase erhaltenen Referenzzustand vergleichbaren Zustand der Komparatorschaltung (12) für ein nachfolgendes Messintervall zu erhalten; und um bei einem erneuten Anschalten der Inverterschaltung (92) das Taktsignal (24) wieder zu erzeugen.