DE102018114952B4

DE102018114952B4 - Signal-gating-schaltung zur verwendung in digitalen schaltungen und verfahren dafür

Info

Publication number: DE102018114952B4
Application number: DE102018114952.2A
Authority: DE
Inventors: Kenneth W. Fernald; Chester Yu; Hegong Wei
Original assignee: Silicon Laboratories Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2017-06-21
Filing date: 2018-06-21
Publication date: 2022-05-12
Anticipated expiration: 2038-06-22
Also published as: CN109104175B; DE102018114952A1; CN109104175A; US10056899B1

Abstract

Signal-Gating-Schaltung (200) zur Gating eines Eingangssignals, umfassend:eine Logikschaltung (210) mit einem ersten Eingang zum Empfangen eines Stoppsignals, einem zweiten Eingang zum Empfangen des Eingangssignals und einem Ausgang zum Bereitstellen eines Zwischensignals in einem ersten vorbestimmten Logikzustand als Reaktion auf eine Aktivierung des Stoppsignals; undeinen Pulsstrecker (220) mit einem Eingang, der mit dem Ausgang der Logikschaltung gekoppelt ist, und einem Ausgang zum Lieferern eines Ausgangssignals, wobei der Pulsstrecker:das Ausgangssignal ohne Puls liefert, wenn die Breite eines Pulses des Zwischensignals kleiner als ein erster Betrag ist;das Ausgangssignal mit einem Puls mit einer ersten Pulsbreite liefert, die nach einem Start des Pulses des Zwischensignals beginnt und mit einer vorbestimmten Verzögerung nach dem Start des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der erste Betrag aber kleiner als ein zweiter Betrag ist; unddas Ausgangssignal mit einem Puls mit einer zweiten Pulsbreite liefert, der nach dem Beginn des Pulses des Zwischensignals beginnt und nach einem Ende des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der zweite Betrag ist.

Description

GEBIET DER OFFENBARUNG
Die vorliegende Offenlegung bezieht sich im Allgemeinen auf digitale Schaltungen, insbesondere auf digitale Schaltungen mit asynchronen Gating-Steuerungen.
HINTERGRUND
Bestimmte digitale Geräte, wie Mikrocontroller (Microcontroller Units, MCUs) unterstützen Low-Power-Modi, in denen ein Teil des Geräts effektiv deaktiviert wird, um Leistungsaufnahme zu reduzieren. Eine Methode zum Deaktivieren eines Abschnitts eines digitalen Geräts besteht darin, einen Teil des Abschnitts von seiner Stromquelle zu trennen (wodurch sowohl die Wirkleistung als auch die Verlustleistung verringert wird), während ein anderer Teil des Abschnitts eingeschaltet bleibt, um den Zustand der Logik aufrechtzuerhalten. Beispielsweise kann das digitale Gerät die Stromversorgung aller nicht sequentiellen Logikgatter (z.B. NANDs, NORs, etc.) und eines Teils der sequentiellen Logikgatter (z.B. Flip-Flops) unterbrechen, aber die Stromversorgung eines anderen Teils der Flip-Flops aufrechterhalten, um ihren Zustand beizubehalten. Eine solche Zustandserhaltung ermöglicht es dem gesperrten Teil des digitalen Geräts, den Betrieb ab diesem Zustand schnell fortzusetzen.
Im Allgemeinen muss der Zustand des zu sperrenden Geräteabschnittes eingefroren werden, bevor die Stromversorgung von der Logik getrennt wird. Dieser Zustand wird typischerweise dadurch erreicht, dass das Taktsignal, das dem Abschnitt der Logik zur Verfügung gestellt wird, zuerst gestoppt wird, indem es auf einen festen HOCH- oder NIEDRIG-Zustand gesetzt wird. Das Stoppen der Uhr erfolgt in der Regel so, dass kein ungültiger Taktpuls zur Logik erzeugt wird, z.B. eine HOCH- oder NIEDRIG-Zeit, die kleiner ist als die der verschiedenen in der Logik verwendeten Flip-Flops. Andernfalls kann der Zustand der Logik zerstört werden.
Die US 4 501 974 A betrifft eine integrierte Schaltung zur Impulsverlängerung. Die Schaltung beinhaltet einen On-Chip-Kondensator. Ein erstes Transistormittel, das einen Eingabetransistor und einen Emitterfolgertransistor beinhaltet, liefert einen Ladestrom an den Kondensator, um ihn auf eine erste Spannung aufzuladen, wenn ein Eingangssignalimpuls in einem ersten logischen Zustand ist. Ein Differentialtransistorpaar hat eine erste Eingabe, die mit dem Emitterfolgertransistor und dem Kondensator gekoppelt ist, und hat eine zweite Eingabe, die mit einer Referenzspannung gekoppelt ist, um eine erste Ausgabe zu erzeugen, wenn die Kondensatorspannung kleiner als die Referenzspannung ist, und um eine zweite Ausgabe zu erzeugen, wenn die Kondensatorspannung größer als die Referenzspannung ist. Ein zusätzlicher Transistor ist mit dem Kondensator gekoppelt, um den Kondensator zu entladen, wenn der Eingangssignalimpuls in einem zweiten logischen Zustand ist, der bewirkt, dass die Spannung am ersten Eingang des Differenzpaares unter die Referenzspannung fällt.
Die US 5 333 162 A betrifft eine hochauflösende Zählerschaltung, die einen Zeitablauf zwischen dem Auftreten eines anfänglichen und eines nachfolgenden elektrischen Impulses mit einer Auflösung von zwei Nanosekunden unter Verwendung eines Acht-Megahertz-Taktgebers misst. Die Schaltung beinhaltet einen Hauptzähler, der elektrische Impulse empfängt und ein Binärwort erzeugt - ein Maß für die Anzahl der Acht-Megahertz-Taktgeber, die zwischen den Signalen auftreten. Ein Paar von ersten und zweiten Impulsdehnern empfängt das Signal und erzeugt ein Paar von Ausgangssignalen, deren Breiten ungefähr das Vierundsechzigfache der Zeit zwischen dem Empfang der Signale durch die jeweiligen Impulsdehner und dem Empfang eines zweiten nachfolgenden Taktgebers durch die jeweiligen Impulsdehner betragen. Die Ausgangssignale werden anschließend an ein Paar von Start- und Stoppzählern geliefert, die ein Paar von binären Ausgangswörtern erzeugen, die das Maß für die Breite der Impulse mit einer Auflösung von zwei Nanosekunden darstellen. Fehler, die mit den Impulsdehnern verknüpft sind, werden durch Bereitstellen von Kalibrierungsdaten für beide Dehnungsschaltungen und Aufzeichnen von Start- und Stoppzählerwerten korrigiert. Die anfänglichen und nachfolgenden Streckersignale werden mit den Autokalibrierungsdaten kombiniert und an eine arithmetische Logikeinheit geliefert, um den Zeitablauf in Nanosekunden zwischen dem zu messenden elektrischen Impulspaar zu ermitteln.
Die DE 25 15 089 A1 betrifft ein Schaltungs-Anordnung zum Erfassen von Hochgeschwindigkeits-Impulsen. Die Schaltungs-Anordnung umfasst eine Schmitt-Trigger-Stufe, die eine Übertragungscharakteristik mit einem unbegrenzten Verstärkungsbereich aufweist, eine zweite Stufe, die mit der ersten Stufe gekoppelt ist, um eine bistabile Rückkopplungsschleife zu bilden, die eine Arbeitscharakteristik mit einer unbegrenzten Verstärkungsschleife aufweist.
KURZE ZUSAMMENFASSUNG
Die Erfindung stellt eine Signal-Gating-Schaltung zur Gating eines Eingangssignals, einen Pulsstrecker und ein Verfahren zur Gating eines Eingangssignals bereit, wie es in den unabhängigen Ansprüchen beansprucht wird. Ausführungen sind in den abhängigen Ansprüchen angegeben.
Figurenliste
Die vorliegende Offenbarung kann besser verstanden werden, und ihre zahlreichen Merkmale und Vorteile werden den Fachkundigen durch Verweis auf die beigefügten Zeichnungen deutlich gemacht, in denen:

1 im Blockschaltbild eine aus dem Stand der Technik bekannte Signal-Gating-Schaltung darstellt;
2 im Blockschaltbild eine Signal-Gating-Schaltung nach einer Ausführung der vorliegenden Erfindung darstellt;
3 ein Zeitdiagramm, das die Funktionsweise der Signal-Gating-Schaltung von 2 zeigt, darstellt;
4 in Teilblockschaltbild und Teilschaltbild einen Pulsstrecker, der als Pulsstrecker aus 2 verwendet werden kann, darstellt;
5 ein Zeitdiagramm, das den Betrieb der Pulsstrecker aus 4 zeigt, darstellt;
6 in Teilblockschaltbild und Teilschaltbild eine Beschleunigungsverzögerungsschaltung, die in der Verzögerungsschaltung des Pulsstreckers aus 4 verwendet werden kann, darstellt; und
7 ein Zeitdiagramm, das den Betrieb der Beschleunigungsverzögerungsschaltung aus 6 zeigt, darstellt.

Die Verwendung der gleichen Bezugszeichen in verschiedenen Zeichnungen weist auf ähnliche oder identische Einheiten hin. Wenn nicht anders angegeben, umfassen das Wort „gekoppelt“ und die dazugehörigen Verbformen sowohl den direkten als auch den indirekten elektrischen Anschluss mittels der in dem Stand der Technik bekannten Mitteln, und wenn nicht anders angegeben, impliziert jede Beschreibung des direkten Anschlusses auch die Verwendung geeigneter Formen des indirekten elektrischen Anschlusses.
AUSFÜHRLICHE BESCHREIBUNG
In einer Form enthält eine Signal-Gating-Schaltung zur Gating eines Eingangssignals eine Logikschaltung und einen Pulsstrecker. Die Logikschaltung hat einen ersten Eingang zum Empfang eines Stoppsignals, einen zweiten Eingang zum Empfang des Eingangssignals und einen Ausgang zum Bereitstellen eines Zwischensignals in einem ersten vorgegebenen Logikzustand als Reaktion auf eine Aktivierung des Stoppsignals. Der Pulsstrecker hat einen mit dem Ausgang der Logikschaltung gekoppelten Eingang und einen Ausgang zur Lieferung eines Ausgangssignals. Der Pulsstrecker liefert das Ausgangssignal ohne Puls, wenn die Breite eines Pulses des Zwischensignals kleiner als ein erster Betrag ist. Der Pulsstrecker liefert das Ausgangssignal mit einem Puls mit einer ersten Pulsbreite, der nach einem Start des Pulses des Zwischensignals beginnt und mit einer vorgegebenen Verzögerung nach dem Start des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der erste Betrag, aber kleiner als ein zweiter Betrag ist. Die Pulsstrecker liefert das Ausgangssignal mit einem Puls mit einer zweiten Pulsbreite, die nach dem Beginn des Pulses des Zwischensignals beginnt und nach einem Ende des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der zweite Betrag ist.
In einer anderen Form enthält ein Pulsstrecker eine selektive Treiberschaltung, ein statisches Latch, eine Metastabilitätsschaltung, ein dynamisches Latch und eine Verzögerungsschaltung. Die selektive Treiberschaltung hat einen Eingang zum Empfangen eines Eingangssignals, einen Steuereingang zum Empfangen eines Steuersignals und einen Ausgang zum Liefern eines Ausgangssignals in einem Logikzustand, der dem Eingangssignal entspricht, wenn das Steuersignal aktiv ist, und in einem Hochimpedanzzustand, wenn das Steuersignal inaktiv ist. Der statische Latch hat einen Eingang, der mit dem Ausgang der selektiven Treiberschaltung gekoppelt ist, und einen Ausgang. Das Metastabilitätsfilter hat erste und zweite Eingänge, die jeweils mit dem Eingang und dem Ausgang des statischen Latches gekoppelt sind, und erste und zweite Ausgänge. Das Metastabilitätsfilter liefert Signale an die ersten und zweiten Ausgänge in komplementären Logikzuständen als Reaktion auf mindestens eine vorbestimmte Spannungsdifferenz zwischen den ersten und dem zweiten Eingängen, ansonsten in einem vorbestimmten Logikzustand. Das dynamische Latch hat erste und zweite Eingänge, die jeweils mit den ersten und dem zweiten Ausgängen des Metastabilitätsfilters gekoppelt ist, und einen Ausgang. Das dynamische Latch liefert ein Signal an dessen Ausgang in dementsprechenden erste und zweite Logikzuständen, wenn der erste und zweite Ausgang des Metastabilitätsfilters in den komplementären Logikzuständen sind, und im Hochimpedanzzustand, wenn die ersten und zweiten Ausgänge des Metastabilitätsfilters in dem vorbestimmten Logikzustand sind Die Verzögerungsschaltung hat einen Eingang, der mit dem Ausgang des dynamischen Latches gekoppelt ist, und einen Ausgang, der mit dem Steuereingang der selektiven Treiberschaltung gekoppelt ist, um das Steuersignal zu liefern.
In einer anderen Form enthält ein Pulsstrecker eine selektive Treiberschaltung, ein statisches Latch, eine Metastabilitätsschaltung, ein dynamisches Latch und eine Verzögerungsschaltung. Die selektive Treiberschaltung hat einen Eingang zum Empfangen eines Eingangssignals, einen Steuereingang zum Empfangen eines Steuersignals und einen Ausgang zum Liefern eines Ausgangssignals in einem Logikzustand, der dem Eingangssignal entspricht, wenn das Steuersignal aktiv ist, wobei der Ausgang der selektiven Treiberschaltung in einem Hochimpedanzzustand ist, wenn das Steuersignal inaktiv ist. Der statische Latch hat einen Eingang, der mit dem Ausgang der selektiven Treiberschaltung gekoppelt ist, und einen Ausgang. Das Metastabilitätsfilter hat erste und zweite Eingänge, die jeweils mit dem Eingang und dem Ausgang des statischen Latches gekoppelt sind, und erste und zweite Ausgänge. Das Metastabilitätsfilter liefert Signale an die ersten und zweiten Ausgänge in komplementären Logikzuständen als Reaktion auf mindestens eine vorbestimmte Spannungsdifferenz zwischen den ersten und dem zweiten Eingängen, ansonsten in einem vorbestimmten Logikzustand. Das dynamische Latch hat erste und zweite Eingänge, die jeweils mit den ersten und dem zweiten Ausgängen des Metastabilitätsfilters gekoppelt ist, und einen Ausgang. Das dynamische Latch liefert ein Signal an dessen Ausgang in dementsprechenden erste und zweite Logikzuständen, wenn der erste und zweite Ausgang des Metastabilitätsfilters in den komplementären Logikzuständen sind, wobei der Ausgang des dynamisches Latches im Hochimpedanzzustand, wenn die ersten und zweiten Ausgänge des Metastabilitätsfilters in dem vorbestimmten Logikzustand sind Die Verzögerungsschaltung hat einen Eingang, der mit dem Ausgang des dynamischen Latches gekoppelt ist, und einen Ausgang, der mit dem Steuereingang der selektiven Treiberschaltung gekoppelt ist, um das Steuersignal zu liefern.
In einer anderen Form beinhaltet ein Verfahren zur Gating eines Eingangssignals ein Empfang des Eingangssignals und eines Stoppsignals. Ein Zwischensignal wird als Reaktion auf eine vorgegebene logische Operation zwischen dem Eingangssignal und dem Stoppsignal bereitgestellt. Ein Ausgangssignal ohne Puls wird bereitgestellt, wenn die Breite eines Pulses des Zwischensignals kleiner als ein erster Betrag ist. Das Ausgangssignal ist mit einem Puls mit einer ersten Pulsbreite versehen, die nach einem Start des Pulses des Zwischensignals beginnt und mit einer vorbestimmten Verzögerung nach dem Start des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der erste Betrag, aber kleiner als ein zweiter Betrag ist. Das Ausgangssignal ist mit einem Puls mit einer zweiten Pulsbreite versehen, die nach dem Beginn des Pulses des Zwischensignals beginnt und nach einem Ende des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der zweite Betrag ist.
1 zeigt im Blockschaltbild einer aus dem Stand der Technik bekannten Signal-Gating-Schaltung 100. Die Signal-Gating-Schaltung 100 enthält Flip-Flops 110 und 120 sowie ein UND-Gatter 130. Flip-Flop 110 ist ein D-Type Flip-Flop mit einem D-Eingang zum Empfang eines Steuersignals mit der Bezeichnung „STOP“, einem Echt-Takt-Eingang zum Empfang eines Taktsignals mit der Bezeichnung „CLK_IN“ und einem Q-Ausgang. Flip-Flop 120 ist ein D-Type Flip-Flop mit einem D-Eingang, der mit dem Ausgang des Flip-Flops 110 verbunden ist, einem komplementären Takteingang zum Empfang des CLK_IN-Signals und einem Q-Ausgang. UND-Gatter 130 hat einen Aktiv-NIEDRIG-Eingang, der mit dem Q-Ausgang der Flip-Flops 120 verbunden ist, einen Aktiv-HOCH-Eingang zum Empfang des CLK_IN-Signals und einen Ausgang zur Lieferung eines Gated-Clock-Signals mit der Bezeichnung „CLK_OUT“.
Die Signal-Gating-Schaltung 100 versucht eine Erzeugung eines ungültigen Taktsignals zu vermeiden, indem sie auf die nächste fallende Flanke des CLK_IN-Signals wartet und das CLK_OUT-Signal niedrig mittels eines UND-Gatters 130 erzwingt, sobald die fallende Flanke erkannt wird. Das STOP-Signal wird bei einem logischen HOCH aktiviert, um zu verlangen, dass das CLK_OUT-Signal gestoppt wird. Da das STOP-Signal als asynchron zu den Signalen CLK_IN und CLK_OUT angenommen wird, verwendet die Signal-Gating-Schaltung 100 Flip-Flops 110 und 120, um eine Version des STOP-Signals zu erzeugen, die mit der fallenden Flanke des CLK_IN-Signals synchronisiert ist.
Während die Signal-Gating-Schaltung 100 das Stoppen des Taktsignals während einer weniger signifikanten NIEDRIG-Periode synchronisiert, hat sie einen weiteren Nachteil: Das Gerät muss warten, bis sich das STOP-Signal durch beide Flip-Flops ausgebreitet hat, bevor das CLK_OUT-Signal tatsächlich gestoppt wird. Für bestimmte Anwendungsschaltungen, die relativ niederfrequente Taktsignale verwenden (z.B. 32kHz), kann die Signal-Gating-Schaltung 100 den Eintritt in einen Niedrigleistungszustand erheblich verzögern und damit Energie verschwenden.
BILD 2 zeigt im Blockschaltbild eine Signal-Gating-Schaltung 200 nach einer Ausführung der vorliegenden Erfindung. Die Signal-Gating-Schaltung 200 enthält ein UND-Gatter 210 und einen Pulsstrecker 220. Das UND-Gatter 210 hat einen Aktiv-NIEDRIG-Eingang zum Empfang des STOP-Signals, einen Aktiv-HOCH-Eingang zum Empfang des CLK_IN-Signals und einen Ausgang zur Bereitstellung eines Zwischensignals mit der Bezeichnung „X“. Der Pulsstrecker 220 hat einen Eingang, der mit dem Ausgang des UND-Gatters 210 verbunden ist, und einen Ausgang zur Bereitstellung des Signals CLK_OUT.
Im Grundsätzlichen gattert die Signal-Gating-Schaltung 200 das Eingangssignal (CLK_IN), um das Ausgangssignal (CLK_OUT) wie folgt bereitzustellen. Ohne nennenswerte zusätzliche Verzögerung gattert die Signal-Gating-Schaltung 200 das Eingangssignal zunächst (und in der Regel asynchron) in einen gewünschten logischen Zustand. In der Signal-Gating-Schaltung 200 gattert das UND-Gatter 210 das CLK_IN-Signal asynchron, um als Reaktion auf die Aktivierung des STOP-Signals ein Zwischensignal X in einem logischen niedrigen Zustand bereitzustellen, und um das Zwischensignal im logischen Zustand des CLK_IN-Signals bereitzustellen, wenn das STOP-Signal in einem logisch niedrigen Zustand inaktiv ist. In anderen Ausführungen kann das Eingangssignal so angesteuert werden, dass es das Zwischensignal in einem logisch hohen Zustand liefert, z.B. durch ein OR-Gatter. Die Signal-Gating-Schaltung 200 verwendet dann den Pulsstrecker 220, um zu gewährleisten, dass jeder ungültige Takt, der durch die Gatter-Operation von UND-Gatter 210 erzeugt wird, entweder entfernt oder gestreckt wird, um einen gültigen Takt zu bilden.
Wenn das UND-Gatter 210 das Zwischensignal mit einer Pulsbreite kleiner als ein erster Betrag liefert, liefert der Pulsstrecker 220 das Signal CLK_OUT ohne Puls, d.h. er unterdrückt jeden Puls, der so kurz ist, dass der Pulsstrecker 220 den Puls nicht zuverlässig strecken kann, um einen gültigen Takt an seinem Ausgang zu erzeugen.
Wenn das UND-Gatter 210 das Zwischensignal mit einer Pulsbreite größer als der erste Betrag, aber kleiner als ein zweiter Betrag liefert, liefert der Pulsstrecker 220 das CLK_OUT-Signal mit einem Puls, der nach (und in Reaktion auf) einem Start des Pulses des Zwischensignals beginnt und mit einer vorbestimmten Verzögerung nach dem Start des Pulse des Zwischensignals endet. Auf diese Weise stellt die Pulsstrecker 220 sicher, dass die Pulsbreite an seinem Ausgang ausreichend lang ist, um Fehlfunktionen zu vermeiden, z.B. durch eine Breite, die den zeitlichen Anforderungen der getakteten Schaltungen entspricht.
Wenn das UND-Gatter 210 das Zwischensignal mit einer Pulsbreite größer als der zweite Betrag liefert, stellt der Pulsstrecker 220 dem CLK_OUT-Signal mit einem Puls bereit, der nach (und als Reaktion auf) den Beginn des Pulses des Zwischensignals beginnt und nach (und in Reaktion auf) ein Ende des Pulses des Zwischensignals endet.
Somit stoppt die Signal-Gating-Schaltung 200 schnell und effizient das CLK_IN-Signal, ohne einen ungültigen Takt an die getaktete Logik zu erzeugen. In anderen Ausführungen kann die Signal-Gating-Schaltung 200 verwendet werden, um neben periodischen Taktsignalen mit den gleichen vorteilhaften Effekten auch andere Arten von Steuersignalen zu gattern, wie z.B. Resetsignale und Steuersignale an Schaltkreise, die auf die Breite der eingehenden Steuersignale reagieren. Beispiele für Letztere sind einige analoge Oszillatorschaltungen, die eine minimale Inaktivitätsdauer ihres Freigabesteuersignals benötigen, um ein deterministisches Anlaufverhalten bei der nächsten Freigabe des analogen Oszillators zu gewährleisten.
3 zeigt ein Zeitdiagramm 300, das den Betrieb des Signal-Gating-Schaltung 200 aus 2 zeigt. Im Zeitdiagramm 300 stellt die horizontale Achse die Zeit in Nanosekunden (ns) und die vertikale Achse die Amplitude verschiedener Signale in Volt dar. Das Zeitdiagramm 300 zeigt vier interessierende Wellenformen, darunter eine Wellenform 310 des CLK_IN-Signals, eine Wellenform 320 des STOP-Signals, eine Wellenform 330 des Zwischensignals und eine Wellenform 340 des CLK_OUT-Signals.
Im abgebildeten Zeitdiagramm ist das CLK-IN-Signal ein periodisches Taktsignal mit ca. 50% Tastverhältnis. In Zielanwendungen wird der Niedrig-Hoch-Übergang des CLK_IN-Signals häufig in getakteten Logikschaltungen verwendet. Die Wellenform 310 zeigt drei Niedrig-Hoch-Übergänge 311-313 des CLK-IN-Signals. Ebenso zeigt die Wellenform 320 drei Niedrig-Hoch-Übergänge 321-323 des STOP-Signals, die jeweils einen anderen Offset als ein entsprechender Niedrig-Hoch-Übergang des CLK_IN-Signals haben. Es ist zu beachten Sie, dass 3 die Erörterung vereinfacht, indem es drei Aktivierungen des STOP-Signals nach aufeinanderfolgenden Pulsen des CLK_IN-Signals veranschaulicht, aber in einer tatsächlichen Ausführung würde es wahrscheinlich einen beträchtlichen Zeitablauf zwischen aufeinanderfolgenden Aktivierungen des STOP-Signals geben.
Der erste Niedrig-Hoch-Übergang321 des STOP-Signals erfolgt sehr kurz nach dem entsprechenden Niedrig-Hoch-Übergang 311 des CLK_IN-Signals. Das UND-Gatter 210 liefert das Zwischensignal X als sehr kurzen Puls 331, dessen steigende Flanke durch den Niedrig-Hoch-Übergang 311 und dessen fallende Flanke durch den Niedrig-Hoch-Übergang 321 des STOP-Signals ausgelöst wird. In diesem Fall unterdrückt der Pulsstrecker 220 einen Puls 341 des Signals CLK_OUT, der mit gestrichelten Linien dargestellt wird. Der Pulsstrecker 220 liefert das CLK_OUT-Signal ohne Puls erst nach dem nächsten Niedrig-Hoch- Übergang des CLK_IN-Signals ( annehmend dass, das STOP-Signal inaktiv ist) , da die Breite des Zwischensignals zu kurz für den Pulsstrecker 220 ist, um die Breite zuverlässig auf eine gültige Breite zu strecken. Diese Unterdrückung eines solchen Pulses durch den Pulsstrecker 220 kann aufgrund der begrenzten Ansprechzeit der Schaltung Pulsstrecker 220, wie es von Fachleuten verstanden wird, geschehen.
Der zweite Niedrig-Hoch-Übergang 322 des STOP-Signals dauert länger nach dem entsprechenden Niedrig-Hoch-Übergang 312 des CLK_IN-Signals als der Niedrig-Hoch-Übergang 321 des STOP-Signals dauerte relativ zum Niedrig-Hoch-Übergang 311 des CLK_IN-Signals ab. Das UND-Gatter 210 liefert das Zwischensignal X als Puls 332 von mittlerer Dauer, d.h. die Breite von Puls 332 ist größer als der erste Betrag, aber kleiner als ein zweiter Betrag. Der Pulsstrecker 220 liefert einen Puls 342 des Signals CLK_OUT mit einer steigenden Flanke, die durch einen Niedrig-Hoch-Übergang 312 ausgelöst wird, und einer fallenden Flanke, die eine gewisse Verzögerung nach der steigenden Flanke auftritt. In diesem Fall verlängert der Pulsstrecker 220 den Hoch- Niedrig-Übergang von Puls 342 über den Niedrig-Hoch-Übergang 322 des STOP-Signals und über den Hoch- Niedrig-Übergang des Zwischensignals X hinaus. Damit liefert der Pulsstrecker 220 den Puls 342 des CLK_OUT-Signals mit einer zweiten Pulsbreite, die nach einem Niedrig-Hoch-Übergang des Zwischensignals X beginnt (und als Reaktion darauf) und mit der vorgegebenen Verzögerung nach dem Start des Pulses 342 des CLK_OUT-Signals endet.
Der dritte Niedrig-Hoch-Übergang 323 des STOP-Signals dauert noch länger nach dem entsprechenden Niedrig-Hoch-Übergang 313 des CLK_IN-Signals als der zweite Niedrig-Hoch-Übergang 322 des STOP-Signals dauerte relativ zum Niedrig-Hoch-Übergang 312 des CLK_IN-Signals. Das UND-Gatter 210 liefert das Zwischensignal X als Puls von relativ langer Dauer, d.h. die Pulsbreite des Zwischensignals X ist größer als der zweite Betrag. Die steigende Flanke des Pulses 343 wird durch den Niedrig- Hoch-Übergang 313 ausgelöst, während die fallende Flanke durch den Niedrig- Hoch-Übergang des STOP-Signals ausgelöst wird. In diesem Fall erlaubt der Pulsstrecker 200 dem STOP-Signal, das CLK_OUT-Signal fast sofort zu deaktivieren, da die Breite des Zwischensignals X lang genug ist, d.h. größer als der zweite Betrag ist.
Somit erlaubt die Signal-Gating-Schaltung 200 dem STOP-Signal die Erzeugung des CLK_OUT-Signals zu stoppen und gleichzeitig die Verbreitung von kurzen CLK_OUT-Pulsen zu verhindern, die zu einer Fehlfunktion des Schaltkreises führen können, während das STOP-Signal den CLK_OUT-Puls fast gleichzeitig nach der Aktivierung des STOP-Signals stoppt, wenn es dies tut, würde die Erzeugung eines Pulses, der so kurz ist, dass es zu einer Fehlfunktion des Schaltkreises führen kann, nicht verursacht.
Wie oben beschrieben, veranschaulicht das Zeitdiagramm 300 ein Szenario, bei dem hochgehende Pulse unterschiedlicher Dauer am Zwischensignal X erzeugt werden. Eine Signal-Gating-Schaltung nach anderen Ausführungsformen kann jedoch auch eine analoge Funktion in Bezug auf niedriggehende Pulse erfüllen, d.h. Pulse, die mit einem Übergang von hoch nach niedrig beginnen und mit einem Übergang von niedrig nach hoch enden.
4 zeigt in Teilblockschaltbild und Teilschaltbild einen Pulsstrecker 400, der als der Pulsstrecker 200 der 2 verwendet werden kann. Der Pulsstrecker 400 umfasst im Allgemeinen eine selektive Treiberschaltung 410, ein statisches Latch 420, ein Metastabilitätsfilter 430, eine dynamisches Latch 440, eine Verzögerungsschaltung 450 und einen Ausgangsinverter 460.
Die selektive Treiberschaltung 410 enthält die Transistoren 411-414. Transistor 411 ist ein P-Kanal-MOS-Transistor mit einer Source, die mit einem positiven Leistungsversorgungsspannungsanschluss gekoppelt ist, einem Gate, das mit einem Knoten mit der Bezeichnung „N6“ gekoppelt ist, und einem Drain. Der Transistor 412 ist ein P-Kanal-MOS-Transistor mit einer Source, die mit dem Drain des Transistors 411 gekoppelt ist, einem Gate zum Empfang eines Eingangssignals mit der Bezeichnung „IN“ und einem Drain, der mit einem Knoten mit der Bezeichnung „N1“ gekoppelt ist. Der Transistor 413 ist ein N-Kanal-MOS-Transistor mit einem Drain, der mit einem Knoten N1 gekoppelt ist, einem Gate zum Empfang des IN-Signals und einer Source. Der Transistor 414 ist ein N-Kanal-MOS-Transistor mit einem Drain, der mit die Source des Transistors 413 gekoppelt ist, einem Gate, das mit dem Knoten N6 gekoppelt ist, und einer Quelle, die mit Masse gekoppelt ist. Das Gate des Transistors 413 und das Gate des Transistors 412 können mit einem Eingang der selektiven Treiberschaltung zum Empfang des IN-Signals gekoppelt werden. Der Knoten N6 kann der Steuereingang der selektiven Treiberschaltung für den Empfang des Steuersignals sein. Der Knoten N1 kann der Ausgang der selektiven Treiberschaltung sein.
Das statische Latch 420 beinhaltet die Inverter 421 und 422. Der Inverter 421 hat einen Eingang, der mit dem Knoten N1 gekoppelt ist, und einen Ausgang, der mit einem Knoten mit der Bezeichnung „N2“ gekoppelt ist. Der Inverter 422 hat einen Eingang, der mit dem Knoten N2 gekoppelt ist, und einen Ausgang, der mit dem Knoten N1 gekoppelt ist. Der Knoten N1 kann der Eingang des statischen Latches sein. Der Knoten N2 kann der Ausgang des statischen Latches sein.
Metastabilitätsfilter 430 enthält Transistoren 431-434. Der Transistor 431 ist ein P-Kanal-MOS-Transistor mit einer Source, die mit dem Knoten N1 gekoppelt ist, einem Gate, das mit dem Knoten N2 gekoppelt ist, und einem Drain, der mit einem Knoten mit der Bezeichnung „N3“ gekoppelt ist. Der Transistor 432 ist ein N-Kanal-MOS-Transistor mit einem Drain, der mit dem Knoten N3 gekoppelt ist, einem Gate, das mit dem Knoten N2 gekoppelt ist, und einer Source, die mit Masse gekoppelt ist. Der Transistor 433 ist ein P-Kanal-MOS-Transistor mit einer Source, die mit dem Knoten N2 gekoppelt ist, einem Gate, das mit dem Knoten N1 gekoppelt ist, und einem Drain, der mit einem Knoten mit der Bezeichnung „N4“ gekoppelt ist. Der Transistor 434 ist ein N-Kanal-MOS-Transistor mit einem Drain, der mit dem Knoten N4 gekoppelt ist, einem Gate, das mit dem Knoten N1 gekoppelt ist, und einer Quelle, die mit Masse gekoppelt ist. Der Knoten N1 kann der erste Eingang des Metastabilitätsfilters 430 sein. Der Knoten N2 kann der zweite Eingang des Metastabilitätsfilters 430 sein. Der Knoten N3 kann der erste Ausgang des Metastabilitätsfilters 430 sein. Der Knoten N4 kann der zweite Ausgang des Metastabilitätsfilters 430 sein.
Das dynamische Latch 440 beinhaltet einen Inverter 441 und die Transistoren 442 und 443. Der Inverter 441 hat einen Eingang, der mit dem Knoten N3 gekoppelt ist, und einen Ausgang. Der Transistor 442 ist ein P-Kanal-MOS-Transistor mit einer Quelle, die mit dem positiven Leistungsversorgungsspannungsanschluss gekoppelt ist, einem Gate, das mit dem Ausgang des Inverters 441 gekoppelt ist, und einem Drain, der mit einem Knoten mit der Bezeichnung „N5“ gekoppelt ist. Der Transistor 443 ist ein N-Kanal-MOS-Transistor mit einem Drain, der mit dem Knoten N5 gekoppelt ist, einem Gate, das mit dem Knoten N4 gekoppelt ist, und einer Source, die mit Masse gekoppelt ist. Der Knoten N3 kann der erste Eingang des dynamischen Latches 440 sein. Der Knoten N4 kann der zweite Eingang des dynamischen Latches 440 sein. Der Knoten N5 kann Ausgang des dynamischen Latches 440 sein.
Die Verzögerungsschaltung 450 enthält einen Inverter 451, einen Widerstand 452, einen kapazitiven Teiler 453 und einen Hysterese-Inverter 456. Der Inverter 451 hat einen Eingang, der mit dem Knoten N5 gekoppelt ist, und einen Ausgang. Der Widerstand 452 hat eine erste Klemme, die mit dem Ausgang des Inverters 451 gekoppelt ist, und eine zweite Klemme. Der kapazitive Teiler 453 enthält die Kondensatoren 454 und 455. Der Kondensator 454 hat einen ersten Anschluss, der mit den positiven Leistungsversorgungsspannungsanschluss gekoppelt ist, und einen zweiten Anschluss, der mit dem zweiten Anschluss des Widerstandes 452 gekoppelt ist. Der Kondensator 455 hat eine erste Klemme, die mit der zweiten Klemme des Widerstandes 452 gekoppelt ist, und eine zweite Klemme, die mit Masse gekoppelt ist. Der Hysterese- Inverter 456 hat einen Eingang, der mit der zweiten Klemme des Widerstandes 453 gekoppelt ist, und einen Ausgang, der mit dem Knoten N6 gekoppelt ist. Der Knoten N5 kann der Eingang der Verzögerungsschaltung 450 sein. Knoten N6 kann der Ausgang der Verzögerungsschaltung 450 sein.
Der Ausgangsinverter 460 hat einen Eingang, der mit dem Knoten N5 gekoppelt ist, und einen Ausgang zur Lieferung eines Signals mit der Bezeichnung „OUT“.
Bei Verwendung des Pulsstreckers 400 in der Signal-Gating-Schaltung 200 von 2 ist das IN-Signal das Zwischensignal X und das OUT-Signal das CLK_OUT-Signal. Der Pulsstrecker 400 zeigt das für den Pulsstrecker 220 obig beschriebene Verhalten, d.h. er liefert das OUT-Signal ohne Puls, wenn die Breite eines Pulses des IN-Signals kleiner als ein erster Betrag ist, liefert das OUT-Signal mit einem Puls mit einer ersten Pulsbreite, der nach einem Start des Pulses des IN-Signals beginnt und mit einer bestimmten Verzögerung nach dem Start des Pulses des IN-Signals endet, wenn eine Pulsbreite des IN-Signals größer als der erste Betrag, aber kleiner als ein zweiter Betrag ist und liefert das OUT-Signal mit einem Puls mit einer zweiten Pulsbreite , die nach dem Beginn des Pulses des IN-Signals beginnt und nach einem Ende des Pulses des IN-Signals endet, wenn eine Pulsbreite des IN-Signals größer als der zweite Betrag ist.
Der erste Betrag bezieht sich auf die Ansprechzeit und die Geschwindigkeit der Schaltung des Pulsstreckers, während der zweite Betrag ein Teil einer Periode des CLK_IN-Signals ist, die sich auf die elektrischen Anforderungen für die Inbetriebnahme und die Haltezeit für den zuverlässigen Betrieb der Schaltungen in der verwendeten Prozesstechnik bezieht.
Die selektive Treiberschaltung 410 ist eine Invertierungsstufe, die den Knoten N1 bei niedrigem IN-Signal und niedriger Spannung am Knoten N6 selektiv ansteuert, den Knoten N1 bei hohem IN-Signal und hoher Spannung am Knoten N6 selektiv ansteuert und ansonsten seinen Ausgang in einen Hochimpedanzzustand versetzt. Die selektive Treiberschaltung 410 ist also eine invertierende Stufe, kann aber auch in anderen Ausführungen nicht invertierend sein. Der Transistor 411, dessen Gate mit dem Knoten N6 gekoppelt ist, und der Transistor 412, der das IN-Signal empfängt, sind in Reihe zwischen dem positiven Leistungsversorgungsspannungsanschluss und dem Knoten N1 geschaltet, aber in anderen Ausführungen kann die Reihenfolge umgekehrt werden. Ebenso sind der Transistor 413, der das IN-Signal empfängt, und der Transistor 414, dessen Gate mit dem Knoten N6 gekoppelt ist, in Reihe zwischen Knoten N1 und Masse geschaltet, aber in anderen Ausführungen kann auch deren Reihenfolge umgekehrt werden.
Das statische Latch 420 latcht und verstärkt den Zustand am Knoten N1 unter Einsatz von Back-to-Back-Invertern 421 und 422. Der Eingang und der Ausgang des statischen Latches 420, d.h. der Knoten N1 und N2, sind mit dem Metastabilitätsfilter 430 gekoppelt, um zu verhindern, dass sich unzulässige Logikzustände wegen Knoten N1 und N2 bleibend in der Nähe der Schaltpunkte der Inverter 421 und 422 auf das dynamische Latch 440 ausbreiten. Die Knoten N3 und N4 treiben ein dynamisches Latch 440 an, dessen Zustand den Ausgangszustand des Pulsstreckers 400 bestimmt. Die Spannung am Ausgang des dynamischen Latches 440, am Knoten N5, liefert auch das Rückmeldesignal über die Verzögerungsschaltung 450, um die Spannung am Knoten N6 zu bilden. In der abgebildeten Ausführung hält die Eingangskapazität des Ausgangsinverters 460 den Zustand des dynamischen Latches 440 im Hochimpedanzzustand. In anderen Ausführungen kann hierfür ein expliziter Kondensator verwendet werden.
Die Verzögerungsschaltung 450 bewirkt eine entsprechende Verzögerung, die bestimmt, wann der Pulsstrecker 400 in der Lage ist, den nächsten Übergang des IN-Signals zu erkennen. Durch die Aufteilung der benötigten Kapazität in zwei Kondensatoren, z.B. Kondensatoren 454 und 455, bei denen die Kondensatoren als kapazitiver Teiler der Versorgungsspannung wirken, ist die Verzögerungsschaltung 450 unempfindlicher gegen Transienten auf dem Pegel der Leistungsversorgung, da die Schaltschwelle des Hysterese-Inverters 456 ebenfalls etwa ein Dividieren-durch-2 der Versorgungsspannung ist. In anderen Ausführungen kann der Kondensator 454 oder 455 weglassen werden.
5 zeigt ein Zeitdiagramm 500, das den Betrieb des Pulsstreckers 400 von 4 zeigt. Im Zeitdiagramm 500 stellt die horizontale Achse die Zeit in ns und die vertikale Achse die Amplitude verschiedener Signale in Volt dar. Das Zeitdiagramm 500 zeigt sieben interessierende Wellenformen, darunter eine Wellenform 510 des IN-Signals, eine Wellenform 520 der Spannung am Knoten N1, eine Wellenform 530 der Spannung am Knoten N2, eine Wellenform 540 der Spannung am Knoten N3, eine Wellenform 550 der Spannung am Knoten N4, eine Wellenform 560 der Spannung am Knoten N5 und eine Wellenform 570 der Spannung am Knoten N6. Das Zeitdiagramm 500 zeigt auch zehn interessierende Zeitpunkte, nämlich die Zeiten t₀, t₁, t₁', t₂, t₃, t₄, t₅, t₆, t₇ und t₈. Das Zeitdiagramm 500 macht verständlicher die Beschreibung des Betriebs, indem es drei Aktivierungen des IN-Signals in drei verschiedenen Breiten darstellt. In einer vorliegenden Ausführung, wie z.B. einer Signal-Gating-Schaltung, würde es jedoch wahrscheinlich einen beträchtlichen Zeitablauf zwischen aufeinanderfolgenden Aktivierungen des STOP-Signals geben. Aus Gründen der Übersichtlichkeit gibt das Timing-Diagramm 500 nicht vor, die relativ kurzen Verbreitungsverzögerungen durch den Vorwärtspfad des Pulsstreckers 400 aufgrund von Geschwindigkeitsbegrenzungen einer bestimmten Technologie zu veranschaulichen.
Es wird zunächst betrachtet, dass das IN-Signal mit einer relativ großen Pulsbreite, z.B. weil das STOP-Signal inaktiv ist, wenn der Pulsstrecker 400 in der Signal-Gating-Schaltung 200 verwendet wird. Zum Zeitpunkt t₀, zu dem sich der Pulsstrecker 400 in einem stabilen Zustand befindet, ist das IN-Signal niedrig und sind die Knoten N1, N3, N5 und N6 hoch und die Knoten N2 und N4 niedrig. Der hohe Pegel am Knoten N6 macht den Transistor 414 leitfähig, so dass der Niedrig-Hoch-Übergang des IN-Signals zum Zeitpunkt t₁ dazu führt, dass die selektive Treiberschaltung s 410 den Knoten N1 niedrig ansteuert. Als Reaktion darauf, dass der Knoten N1 niedrig wird, treibt der Inverter 421 den Knoten N2 hoch und invertiert der Inverter 422 die Hochspannung, um die Niederspannung am Knoten N1 zu verstärken. Da die selektive Treiberschaltung 410 den Knoten N1 über die Transistoren 413 und 414 schnell gegen Masse entlädt und der Inverter 421 die Niederspannung schnell am Knoten N2 hoch invertiert, stellt das Metastabilitätsfilter 430 den Knoten N3 auf einen logisch NIEDRIG-Wert und den Knoten N4 auf einen logisch HOCH-Wert kurz danach zur Verfügung. Diese Spannungen machen den Transistor 442 nicht leitfähig und den Transistor 443 leitfähig und damit dynamisch latcht den Knoten N5 niedrig. Die Verzögerungsschaltung 450 verzögert jedoch die fallende Flanke des Knotens N6 bis zur Zeit t₁'. Die fallende Flanke von N6 bei t₁' deaktiviert den Transistor 414, aber nicht bevor das statische Latch 420 den niedrigen Pegel auf dem Knoten N1 erfasst und durch den Inverter 422 verstärkt. Zum Zeitpunkt t₂ kehrt das IN-Signal zu einem logischen NIEDRIG zurück, wodurch die Knoten N1, N3, N5 und (nach einer Verzögerung) N6 wieder HOCH sind, während die Knoten N2 und N4 NIEDRIG sind. In diesem Fall ist die Pulsbreite des IN-Signals die Zeitspanne zwischen den Zeiten t1 und t2 und überschreitet die Zeit zwischen t₁ und t₁'. Für eine Pulsbreite, die länger als die Zeit von t₁ bis t₁' ist, liefert der Pulsstrecker 400 dem OUT-Signal einen Puls, der nach (und in Reaktion auf) den Beginn des Pulses des IN-Signals beginnt und nach (und in Reaktion auf) ein Ende des Pulses des IN-Signals endet.
Betrachten Sie als nächstes den Fall, dass das IN-Signal eine kürzere Pulsbreite hat, z.B. weil das STOP-Signal nach einem Niedrig-Hoch-Übergang des IN-Signals aktiv wird, wenn der Pulsstrecker 400 in der Signal-Gating-Schaltung 200 verwendet wird, aber für eine Zeitdauer, die kürzer als die Zeit von t₁ bis t₁' ist. So geht z.B. das IN-Signal bei t3 hoch und bei t4 tief.
Vor der Zeit t3 ist das IN-Signal niedrig, die Knoten N1, N3, N5 und N6 sind hoch und die Knoten N2 und N4 sind niedrig. Der hohe Pegel auf dem Knoten N6 macht den Transistor 414 leitfähig, so dass der Niedrig- Hoch-Übergang des IN-Signals zum Zeitpunkt t3 dazu führt, dass der selektive Treiberkreis 410 den Knoten N1 NIEDRIG ansteuert. Als Reaktion darauf, dass Knoten N1 niedrig, Knoten N2 und N4 hoch und Knoten N3 und N5 niedrig sind. Aufgrund der Verzögerung der Verzögerungsschaltung 450 geht der Knoten N6 jedoch erst nach der Zeit t5, die nach dem Hoch- Niedrig-Übergang des IN-Signals zum Zeitpunkt t4 eintritt, auf NIEDRIG. Solange der Knoten N6 nicht niedrig ist, ist der selektive Treiberkreis 410 nicht so konfiguriert, dass er den Knoten N1 hoch ansteuert, wenn das IN-Signal zum Zeitpunkt t4 niedrig ist. Damit wird die Verbreitung des Hoch- Niedrig-Übergangs des IN-Signals zum Zeitpunkt t4 bis nach der fallenden Flanke des Knotens N6 verzögert, die ihrerseits eine Verzögerungszeit nach der steigenden Flanke des IN-Signals eintritt. Die Verzögerungszeit wird hauptsächlich durch die Antriebsstärke des Umrichters 451, die Werte von Widerstand 452 und Kondensatoren 454 und 455 sowie die Schwelle des Hysteresepuffers 456 bestimmt. Für eine Pulsbreite, die kürzer als die Zeit von t3 bis t5, aber länger als ein bestimmter kleinerer Betrag ist, liefert der Pulsstrecker 400 dem OUT-Signal einen Puls, der nach (und in Reaktion auf) den Beginn des Pulses des IN-Signals beginnt und mit einer vorbestimmten Verzögerung nach dem Beginn des Pulses des IN-Signals endet.
Schließlich ist der Fall zu berücksichtigen, dass das IN-Signal eine noch kürzere Pulsbreite hat, z.B. weil das STOP-Signal fast unmittelbar nach einem Niedrig-Hoch-Übergang des IN-Signals aktiv wird, wenn der Pulsstrecker 400 in der Signal-Gating-Schaltung 200 verwendet wird. In diesem Fall geht das IN-Signal bei t6 hoch und danach fast sofort wieder runter. Als Reaktion auf den Niedrig-Hoch-Übergang des IN-Signals beginnt die selektive Treiberschaltung 410 den Knoten N1 NIEDRIG zu treiben. Die fallende Flanke des IN-Signals kurz nach der Zeit t₆ bewirkt jedoch, dass der selektive Treiberkreis 410 den N1-Knoten stoppt und den N1-Knoten bei einer Spannung nahe der Schaltschwelle des Inverters 421 belässt, die durch den mittleren Pegel des N1-Signals zwischen den Zeiten t₆ und t₇ angezeigt wird. Dies wiederum bewirkt, dass der Ausgang des Inverters 421 am Knoten N2 sehr nahe an der Schaltschwelle des Inverters 422 liegt und sein Ausgang am Knoten N1 sehr nahe an der Schaltschwelle des Inverters 421 liegt. Somit kann das statische Latch 420 zwischen den Zeiten t6 und t7 als metastabil angesehen werden. Metastabilitätsfilter 430 erkennt diesen metastabilen Zustand, indem er erkennt, dass die Knoten N1 und N2 nahezu gleiche Spannungen haben, wodurch Metastabilitätsfilter 430 beide Knoten N3 und N4 in logisch NIEDRIG-Zustände treibt. Die logischen Niederspannungen an den Knoten N3 und N4 halten die beiden Transistoren 442 und 443 nicht leitend, so dass der Knoten N5 nicht in einen Logikzustand gebracht wird. Da es sich um einen hochohmigen Knoten handelt, behält der Knoten N5 während dieser Zeit seine Spannung. Das statische Latch 420 bleibt in einem metastabilen Zustand bis t₇, zu welchem Zeitpunkt es in N1 NIEDRIG und N2 HOCH annimmt. An dieser Stelle propagiert Metastabilitätsfilter 430 den neuen Zustand von dem statischen Latch 420 zu dem dynamischen Latch 440, wodurch der Knoten N5 zum Zeitpunkt t₇ den Zustand ändert.
5 zeigt den Betrieb des Pulsstreckers 400 als Reaktion auf hochgehende Pulse, d.h. Pulse, die mit einem Niedrig-Hoch-Übergang beginnen und mit einem Hoch-Niedrig-Übergang enden. Der Pulsstrecker 400 bewirkt auch einen analogen, komplementären Betrieb für niedriggehende Pulse, d.h. Pulse, die mit einem Hoch-Niedrig-Übergang beginnen und mit einem Niedrig-Hoch-Übergangenden. Mit anderen Worten, der Pulsstrecker 400 verwirft oder streckt sowohl hoch- als auch niedriggehende Pulse nach den oben beschriebenen allgemeinen Prinzipien.
Wie in 4 dargestellt ist, erzeugt die Verzögerungsschaltung 450 eine RC-Verzögerung, die die Erzeugung ihrer Ausgangsspannung am Knoten N6 auslöst, wenn die Spannung an den Kondensatoren 454 und 455 die Schaltschwelle (etwa die Hälfte der Versorgungsspannung) des Hysterese-Inverters 456 erreicht. Nachdem der Hysterese-Inverter 456 den Logikzustand geändert hat, steigt die Spannung an den Kondensatoren in Abhängigkeit von der Polarität des Eingangssignals weiter auf das Versorgungs- oder Massepotential zu. Sobald die Spannung an den Kondensatoren im Wesentlichen das Versorgungs- oder Massepotential erreicht hat, ist die Verzögerungsschaltung 450 bereit die nächste Verzögerung zu timen, die mit einem dem Pulsstrecker eingehenden Puls assoziiert ist. Tritt jedoch ein eingehender Puls auf, während der Kondensatorspannung der Verzögerungsschaltung, wie oben beschrieben, noch in Richtung Versorgungsspannung oder Masse geht, dann erzeugt die Verzögerungsschaltung nicht die richtige Verzögerung und der Pulsstrecker kann seine Ausgangspulsbreite nicht korrekt begrenzen. Um dieses potenzielle Problem zu lösen, kann der Pulsstrecker eine Kaskade von zwei speziellen Verzögerungsschaltungen verwenden, die hier als Beschleunigungsverzögerungsschaltungen bezeichnet werden, die jeweils mit einer Beschleunigungsfunktion ausgestattet sind, um die Rampenrate nach dem Auslösen des Ausgangsinverters jeder Beschleunigungsverzögerungsschaltung zu beschleunigen. Eine Ausführung einer der kaskadierten Beschleunigungsverzögerungsschaltungen wird nun beschrieben.
6 zeigt in Teilblockschaltbild und Teilschaltbild eine Beschleunigungsverzögerungsschaltung 600, die in (oder als) Verzögerungsschaltung 450 des Pulsstreckers 400 der 4 verwendet werden kann. Die Beschleunigungsverzögerungsschaltung 600 umfasst im Allgemeinen einen Inverter 610, ein Widerstands-Kondensator-Netzwerk 620, einen Inverter 630 und einen Rückführkreis 640. Der Inverter 610 hat einen Eingang zum Empfang eines Eingangssignals mit der Bezeichnung „I“ und einen Ausgang. Das RC-Netzwerk 620 enthält einen Widerstand 622 und einen Kondensator 624. Andere Ausführungen können einen kapazitiven Teiler für Kondensator 624 ähnlich den in BILD 4 gezeigten Kondensatoren 454 und 455 ersetzten. Der Widerstand 622 hat eine erste Klemme am Ausgang des Inverters 610 und eine zweite Klemme. Der Kondensator 624 hat eine erste Klemme, die mit der zweiten Klemme des Widerstandes 622 verbunden ist, und eine zweite Klemme, die mit Masse verbunden ist. Der Inverter 630 hat einen Eingang, der mit dem zweiten Anschluss des Widerstandes 622 verbunden ist, und einen zweiten Anschluss zur Bereitstellung eines Ausgangssignals mit der Bezeichnung „O“. Die Feedbackschaltung 640 enthält die Transistoren 642, 644, 646 und 648. Transistor 642 ist ein P-Kanal-MOS-Transistor mit einer Source, die mit dem positiven Leistungsversorgungsspannungsanschluss gekoppelt ist, einem Gate zum Empfang des I-Signals und einem Drain. Transistor 644 ist ein P-Kanal-MOS-Transistor mit einer Source, die mit dem Drain des Transistors 642 verbunden ist, einem Gate zum Empfang des O-Signals und einem Drain, der mit dem zweiten Anschluss des Widerstands 622 verbunden ist. Der Transistor 646 ist ein N-Kanal-MOS-Transistor mit einem Drain, der mit der zweiten Klemme des Widerstandes 622 verbunden ist, einem Gate zum Empfang des O-Signals und einer Source. Transistor 648 ist ein N-Kanal-MOS-Transistor mit einem Drain, der mit der Source des Transistors 646 verbunden ist, einem Gate zum Empfang des I-Signals und einer Source, die mit Masse verbunden ist. Das I-Signal kann vom Knoten N5 empfangen werden. Das O-Signal kann dem Knoten N6 geliefert werden.
Die Verzögerungsschaltung 600 ist der Verzögerungsschaltung 450 in dem Pulsstrecker 400 ähnlich, enthält jedoch eine Feedbackschaltung 640, die die Spannung am Kondensator 624 schnell an den Pluspol der Leistungsversorgung oder an Masse zieht, sobald der Inverter 630 auslöst.
7 zeigt ein Zeitdiagramm 700, das den Betrieb der Beschleunigungsverzögerungsschaltung 600 aus 6 zeigt. Im Zeitdiagramm 700 stellt die horizontale Achse die Zeit in ns und die vertikale Achse die Amplitude in Volt dar. Das Zeitdiagramm 700 zeigt die Wellenform 710 der Spannung an der ersten Klemme des Kondensators 624 relativ zur Masse. Das Zeitdiagramm 700 zeigt außerdem fünf Zeitpunkte, t₁, t₂, t₃, t₄ und t₅, und zwei interessierende Spannungen, VDD und VDD/2. Eine Wellenform 710 beginnt, wenn der Kondensator 624 bei etwa 0 Volt und vollständig entladen ist. Der Inverter 610 bewirkt, dass die Spannung an der ersten Klemme des Kondensators 624 nach einer RC-Zeitkonstante, die hauptsächlich durch die Werte des Widerstandes 622 und des Kondensators 624 bestimmt wird, ansteigt. Wenn jedoch die Spannung des ersten Anschlusses des Kondensators 624 zum Zeitpunkt t₁ VDD/2 erreicht, geht der Ausgang des Inverters 630 niedrig, und die Feedbackschleife 640 zieht den ersten Anschluss des Kondensators 622 über die Transistoren 642 und 644 schnell zum VDD, und somit erreicht die Spannung am ersten Anschluss des Kondensators 624 aufgrund der relativ hohen Ansteuerfähigkeit der Transistoren 642 und 644 schnell den VDD zum Zeitpunkt t₂.
Als Reaktion auf einen Niedrig-Hoch-Übergang des I-Signal zum ungefähr Zeitpunkt t₃ lässt der Inverter 610 die Spannung an der ersten Klemme des Kondensators 624 entsprechend der RC-Zeitkonstante fallen, die hauptsächlich durch die Werte von Widerstand 622 und Kondensator 624 bestimmt wird. Wenn diese Spannung VDD/2zum Zeitpunkt t₄ erreicht, geht jedoch der Ausgang des Inverters 630 hoch und die Feedbackschaltung 640 zieht den ersten Anschluss des Kondensators 622 über die Transistoren 646 und 648 schnell nach Masse, und die Spannung am ersten Anschluss des Kondensators 624 erreicht aufgrund der relativ hohen Ansteuerfähigkeit der Transistoren 646 und 648 schnell Masse zum Zeitpunkt t₅.
Werden zwei dieser Beschleunigungsverzögerungsschaltungen zu einer Feedbackschaltung in dem Pulsstrecker 400 kaskadiert, erreichen sie die gewünschte Gesamtverzögerung, bei der jeder der Beschleunigungsverzögerungsschaltungen etwa die Hälfte der gewünschten Gesamtverzögerung erreicht. Die Verzögerung der zweiten kaskadierten Beschleunigungsverzögerungsschaltung liefert die Zeit, die die erste Hochlaufverzögerungsschaltung benötigt, um ihre Kondensatorspannung auf die Versorgungsspannung bzw. auf Masse zu regeln und damit bereit zu sein, die nächste Verzögerung zu timen, die mit einem dem Pulsstrecker eingehenden Puls assoziiert ist. Durch die Kaskadierung von zwei Verzögerungsschaltungen mit jeweils einer Beschleunigungsfunktion sorgt der Pulsstrecker für eine ausreichend große Pulsbreite an ihren Ausgängen, unabhängig von der Zeit zwischen den eingehenden Pulsen.
Der oben genannte Gegenstand ist als erläuternd und nicht einschränkend zu betrachten, und die angefügten Ansprüche sollen alle Änderungen, Verbesserungen und andere Ausführungsformen abdecken, die in den wahren Anwendungsbereich der Ansprüche fallen. Beispielsweise kann der Pulsstrecker eine konventionelle Verzögerungsschaltung oder spezielle Beschleunigungsverzögerungsschaltungen verwenden, die das Problem eines zu früh eingehenden Pulses vermeiden. Die Reihenfolge der Signale an den Gattern der Pullup- und Pulldown-Transistorpaare im selektiven Treiberschaltung 410 und Feedbackschaltung 640 kann ebenfalls umgekehrt werden. Außerdem kann die Logikschaltung, die zur Erzeugung des Zwischensignals in der Signal-Gating-Schaltung 200 verwendet wird, den Ausgang als Reaktion auf die Aktivierung des STOP-Signals mit Hilfe eines entsprechenden Logikgatters entweder auf einen logischen NIEDRIG oder einen logischen HOCH setzen. Während die Signal-Gating-Logik in Form einer periodischen Takt-Gating-Schaltung beschrieben wurde, kann sie zum Gattern anderer ähnlichen Signale verwendet werden. Außerdem kann der Pulsstrecker selbst in anderen Schaltungen eingesetzt werden.

Claims

Signal-Gating-Schaltung (200) zur Gating eines Eingangssignals, umfassend: eine Logikschaltung (210) mit einem ersten Eingang zum Empfangen eines Stoppsignals, einem zweiten Eingang zum Empfangen des Eingangssignals und einem Ausgang zum Bereitstellen eines Zwischensignals in einem ersten vorbestimmten Logikzustand als Reaktion auf eine Aktivierung des Stoppsignals; und einen Pulsstrecker (220) mit einem Eingang, der mit dem Ausgang der Logikschaltung gekoppelt ist, und einem Ausgang zum Lieferern eines Ausgangssignals, wobei der Pulsstrecker: das Ausgangssignal ohne Puls liefert, wenn die Breite eines Pulses des Zwischensignals kleiner als ein erster Betrag ist; das Ausgangssignal mit einem Puls mit einer ersten Pulsbreite liefert, die nach einem Start des Pulses des Zwischensignals beginnt und mit einer vorbestimmten Verzögerung nach dem Start des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der erste Betrag aber kleiner als ein zweiter Betrag ist; und das Ausgangssignal mit einem Puls mit einer zweiten Pulsbreite liefert, der nach dem Beginn des Pulses des Zwischensignals beginnt und nach einem Ende des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der zweite Betrag ist.
Signal-Gating-Schaltung nach Anspruch 1, wobei der Pulsstrecker umfasst: eine selektive Treiberschaltung (410) mit einem Eingang zum Empfangen des Zwischensignals, einem Steuereingang (N6) zum Empfangen eines Steuersignals und einem Ausgang (N1) zum Liefern eines Ausgangssignals in einem Logikzustand, der dem Zwischensignal entspricht, wenn das Steuersignal aktiv ist, wobei der Ausgang der selektiven Treiberschaltung in einem Hochimpedanzzustand ist, wenn das Steuersignal inaktiv ist; eine statisches Latch (420) mit einem Eingang (N1), der mit dem Ausgang der selektiven Treiberschaltung gekoppelt ist, und einem Ausgang (N2); ein Metastabilitätsfilter (430) mit ersten (N1) und zweiten (N2) Eingängen, die jeweils mit dem Eingang und dem Ausgang des statischen Latches gekoppelt sind, und ersten und zweiten (N4) Ausgängen, wobei das Metastabilitätsfilter Signale an die ersten und zweiten Ausgänge in komplementären Logikzuständen als Reaktion auf mindestens eine vorbestimmte Spannungsdifferenz zwischen den ersten und zweiten Eingängen und ansonsten in einem zweiten vorbestimmten Logikzustand liefert; ein dynamisches Latch (440) mit ersten (N3) und zweiten (N4) Eingängen, die jeweils mit dem ersten und dem zweiten Ausgang des Metastabilitätsfilters gekoppelt sind, und einem Ausgang (N5), wobei das dynamische Latch ein Signal an dessen Ausgang in Logikzuständen, die ersten und zweiten Logikzuständen entsprechen, liefert, wenn die ersten und zweiten Ausgänge des Metastabilitätsfilters in den komplementären Logikzuständen sind, wobei der Ausgang des dynamisches Latches in dem Hochimpedanzzustand ist, wenn die ersten und zweiten Ausgänge des Metastabilitätsfilters in dem zweiten vorbestimmten Logikzustand sind; und eine Verzögerungsschaltung (450) mit einem Eingang, der mit dem Ausgang des dynamischen Latches gekoppelt ist, und einem Ausgang (N6), der mit dem Steuereingang der selektiven Treiberschaltung gekoppelt ist, um das Steuersignal zu liefern.
Signal-Gating-Schaltung nach Anspruch 2, wobei die selektive Treiberschaltung umfasst: ein erstes Paar von Transistoren, die zwischen einen ersten Leistungsversorgungsspannungsanschluss und den Ausgang der selektiven Treiberschaltung geschaltet sind, wobei das erste Paar von Transistoren einen ersten Transistor (411) mit einer Steuerelektrode zum Empfangen des Steuersignals in Reihe mit einem zweiten Transistor (412) mit einer Steuerelektrode zum Empfangen des Eingangssignals umfasst; und ein zweites Paar von Transistoren, das zwischen den Ausgang der selektiven Treiberschaltung und einen zweiten Leistungsversorgungsspannungsanschluss geschaltet ist, wobei das zweite Paar von Transistoren einen dritten Transistor (413) mit einer Steuerelektrode zum Empfangen des Eingangssignals in Reihe mit einem vierten Transistor (414) mit einer Steuerelektrode zum Empfangen des Steuersignals umfasst.
Signal-Gating-Schaltung nach Anspruch 3, wobei der erste Leistungsversorgungsspannungsanschluss eine positive Stromversorgungsspannung in Bezug auf den zweiten Leistungsversorgungsspannungsanschluss liefert, wobei die ersten und zweiten Transistoren P-Kanal-Metalloxid-Halbleiter-(MOS)-Transistoren umfassen und die dritten vierten Transistoren N-Kanal-MOS-Transistoren umfassen.
Signal-Gating-Schaltung nach einem der Ansprüche 2 bis 4, wobei das statische Latch umfasst: einen ersten Inverter (421) mit einem Eingang, der mit dem Eingang des statischen Latches gekoppelt ist, und einem Ausgang, der mit dem Ausgang des statischen Latches gekoppelt ist; und einen zweiten Inverter (422) mit einem Eingang, der mit dem Ausgang des statischen Latches gekoppelt ist, und einem Ausgang, der mit dem Eingang des statischen Latches gekoppelt ist.
Signal-Gating-Schaltung nach einem der Ansprüche 2 bis 5, wobei das Metastabilitätsfilter umfasst: einen ersten Transistor (431) mit einer ersten Stromelektrode, die mit dem ersten Eingang des Metastabilitätsfilters gekoppelt ist, einer Steuerelektrode, die mit dem zweiten Eingang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit dem ersten Ausgang des Metastabilitätsfilters gekoppelt ist; einen zweiten Transistor (432) mit einer ersten Stromelektrode, die mit der zweiten Stromelektrode des ersten Transistors gekoppelt ist, einer Steuerelektrode, die mit dem zweiten Eingang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit einem zweiten Leistungsversorgungsspannungsanschluss gekoppelt ist; einen dritten Transistor (433) mit einer ersten Stromelektrode, die mit dem zweiten Eingang des Metastabilitätsfilters gekoppelt ist, einer Steuerelektrode, die mit dem ersten Eingang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit dem zweiten Ausgang des Metastabilitätsfilters gekoppelt ist; und einen vierten Transistor (434) mit einer ersten Stromelektrode, die mit der zweiten Stromelektrode des dritten Transistors gekoppelt ist, einer Steuerelektrode, die mit dem ersten Eingang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit dem zweiten Leistungsversorgungsspannungsanschluss gekoppelt ist.
Signal-Gating-Schaltung nach Anspruch 6, wobei di ersten und dritten Transistoren P-Kanal-MOS-Transistoren umfassen und die zweiten und vierten Transistoren N-Kanal-MOS-Transistoren umfassen.
Signal-Gating-Schaltung nach einem der Ansprüche 2 bis 7, wobei das dynamische Latch umfasst: einen Inverter (441) mit einem Eingang, der mit dem ersten Ausgang des Metastabilitätsfilters gekoppelt ist, und einem Ausgang; einen ersten Transistor (442) mit einer ersten Stromelektrode, die mit einem ersten Leistungsversorgungsspannungsanschluss gekoppelt ist, einer Steuerelektrode, die mit dem Ausgang des Inverters gekoppelt ist, und einer zweiten Stromelektrode, die mit dem Ausgang des dynamischen Latches gekoppelt ist; und einen zweiten Transistor (443) mit einer ersten Stromelektrode, die mit der zweiten Stromelektrode des ersten Transistors gekoppelt ist, einer Steuerelektrode, die mit dem zweiten Ausgang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit einem zweiten Leistungsversorgungsspannungsanschluss gekoppelt ist.
Signal-Gating-Schaltung nach einem der Ansprüche 2 bis 8, wobei die Verzögerungsschaltung mindestens eine Beschleunigungsverzögerungsschaltung (600) umfasst, wobei jede Beschleunigungsverzögerungsschaltung Folgendes umfasst: einen ersten Inverter (610) mit einem Eingang, der mit dem Ausgang des dynamischen Latches gekoppelt ist, und einem Ausgang; ein RC-Netzwerk (620) mit einem Eingang, der mit dem Ausgang des ersten Inverters gekoppelt ist, und einem Ausgang; einen zweiten Inverter (630) mit einem Eingang, der mit dem Ausgang des RC-Netzwerks gekoppelt ist, und einem Ausgang; ein erstes Paar von Transistoren, die zwischen einen ersten Leistungsversorgungsspannungsanschluss und den Eingang des zweiten Inverters geschaltet sind, wobei das erste Paar von Transistoren einen ersten Transistor (642) mit einer Steuerelektrode zum Empfangen des Eingangssignals mit einem zweiten Transistor (644) mit einer Steuerelektrode, die mit dem Ausgang des zweiten Inverters gekoppelt ist, umfasst; und ein zweites Paar von Transistoren, die zwischen den Eingang des zweiten Inverters und einen zweiten Leistungsversorgungsspannungsanschluss geschaltet sind, wobei das zweite Paar von Transistoren einen dritten Transistor (646) mit einer Steuerelektrode, die mit dem Ausgang des zweiten Inverters in Reihe geschaltet ist, und einen vierten Transistor (648) mit einer Steuerelektrode zum Empfangen des Eingangssignals umfasst.
Pulsstrecker (220), umfassend: eine selektive Treiberschaltung (410) mit einem Eingang zum Empfangen eines Eingangssignals, einem Steuereingang (N6) zum Empfangen eines Steuersignals und einem Ausgang (N1) zum Liefern eines Ausgangssignals in einem Logikzustand, der dem Eingangssignal entspricht, wenn das Steuersignal aktiv ist, wobei der Ausgang der selektiven Treiberschaltung in einem Hochimpedanzzustand ist, wenn das Steuersignal inaktiv ist; ein statisches Latch (420) mit einem Eingang (N1), der mit dem Ausgang der selektiven Treiberschaltung gekoppelt ist, und einem Ausgang (N2); ein Metastabilitätsfilter (430) mit ersten (N1) und zweiten (N2) Eingängen, die jeweils mit dem Eingang und dem Ausgang des statischen Latch gekoppelt sind, und ersten (N3) und zweiten (N4) Ausgängen, wobei das Metastabilitätsfilter Signale an die ersten und zweiten Ausgänge in komplementären Logikzuständen als Reaktion auf mindestens eine vorbestimmte Spannungsdifferenz zwischen den ersten und zweiten Eingängen und ansonsten in einem vorbestimmten Logikzustand liefert; ein dynamisches Latch (440) mit ersten (N3) und zweiten (N4) Eingängen, die jeweils mit dem ersten und dem zweiten Ausgang des Metastabilitätsfilters gekoppelt sind, und einem Ausgang (N5), wobei das dynamisch Latch ein Signal an dessen Ausgang in Logikzuständen, die ersten und zweiten Logikzuständen entsprechen, liefert, wenn die ersten und der zweiten Ausgänge des Metastabilitätsfilters in den komplementären Logikzuständen sind, wobei der Ausgang des dynamisches Latches in dem Hochimpedanzzustand ist, wenn die ersten und zweiten Ausgänge des Metastabilitätsfilters in dem vorbestimmten Logikzustand sind; und eine Verzögerungsschaltung (450) mit einem Eingang, der mit dem Ausgang des dynamischen Latches gekoppelt ist, und einem Ausgang (N6), der mit dem Steuereingang der selektiven Treiberschaltung gekoppelt ist, um das Steuersignal zu liefern.
Pulsstrecker nach Anspruch 10, wobei die selektive Treiberschaltung umfasst: ein erstes Paar von Transistoren, die zwischen einen ersten Leistungsversorgungsspannungsanschluss und den Ausgang der selektiven Treiberschaltung geschaltet sind, wobei das erste Paar von Transistoren einen ersten Transistor (411) mit einer Steuerelektrode zum Empfangen des Steuersignals in Reihe mit einem zweiten Transistor (412) mit einer Steuerelektrode zum Empfangen des Eingangssignals umfasst; und ein zweites Paar von Transistoren, das zwischen den Ausgang der selektiven Treiberschaltung und einen zweiten Leistungsversorgungsspannungsanschluss in Reihe geschaltet ist, wobei das zweite Paar von Transistoren einen dritten Transistor (413) mit einer Steuerelektrode zum Empfangen des Eingangssignals in Reihe mit einem vierten Transistor (414) mit einer Steuerelektrode zum Empfangen des Steuersignals umfasst.
Pulsstrecker nach Anspruch 11, wobei der erste Leistungsversorgungsspannungsanschluss eine positive Stromversorgungsspannung in Bezug auf den zweiten Leistungsversorgungsspannungsanschluss liefert, wobei der erste und der zweite Transistor jeweils einen P-Kanal-Metalloxid-Halbleiter (MOS)-Transistor umfassen und der dritte und der vierte Transistor jeweils einen N-Kanal-MOS-Transistor umfassen.
Pulsstrecker nach einem der Ansprüche 10 bis 12, wobei das statische Latch umfasst: einen ersten Inverter (421) mit einem Eingang, der mit dem Eingang des statischen Latches gekoppelt ist, und einem Ausgang, der mit dem Ausgang des statischen Latches gekoppelt ist; und einen zweiten Inverter (422) mit einem Eingang, der mit dem Ausgang des statischen Latches gekoppelt ist, und einem Ausgang, der mit dem Eingang des statischen Latches gekoppelt ist.
Pulsstrecker nach einem der Ansprüche 10 bis 13, wobei das Metastabilitätsfilter umfasst: einen ersten Transistor (431) mit einer ersten Stromelektrode, die mit dem ersten Eingang des Metastabilitätsfilters gekoppelt ist, einer Steuerelektrode, die mit dem zweiten Eingang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit dem ersten Ausgang des Metastabilitätsfilters gekoppelt ist; einen zweiten Transistor (432) mit einer ersten Stromelektrode, die mit der zweiten Stromelektrode des ersten Transistors gekoppelt ist, einer Steuerelektrode, die mit dem zweiten Eingang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit einem Stromversorgungsspannungsanschluss gekoppelt ist; einen dritten Transistor (433) mit einer ersten Stromelektrode, die mit dem zweiten Eingang des Metastabilitätsfilters gekoppelt ist, einer Steuerelektrode, die mit dem ersten Eingang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit dem zweiten Ausgang des Metastabilitätsfilters gekoppelt ist; und einen vierten Transistor (434) mit einer ersten Stromelektrode, die mit der zweiten Stromelektrode des dritten Transistors gekoppelt ist, einer Steuerelektrode, die mit dem ersten Eingang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit dem Leistungsversorgungsspannungsanschluss gekoppelt ist.
Pulsstrecker nach Anspruch 14, wobei die ersten und dritten Transistoren P-Kanal-MOS-Transistoren umfassen und die zweiten und vierten Transistoren N-Kanal-MOS-Transistoren umfassen.
Pulsstrecker nach einem der Ansprüche 10 bis 15, wobei das dynamische Latch umfasst: einen Inverter (441) mit einem Eingang, der mit dem ersten Ausgang des Metastabilitätsfilters gekoppelt ist, und einem Ausgang; einen ersten Transistor (442) mit einer ersten Stromelektrode, die mit einem ersten Leistungsversorgungsspannungsanschluss gekoppelt ist, einer Steuerelektrode, die mit dem Ausgang des Inverters gekoppelt ist, und einer zweiten Stromelektrode, die mit dem Ausgang des dynamischen Latches gekoppelt ist; und einen zweiten Transistor (443) mit einer ersten Stromelektrode, die mit der zweiten Stromelektrode des ersten Transistors gekoppelt ist, einer Steuerelektrode, die mit dem zweiten Ausgang des Metastabilitätsfilters gekoppelt ist, und einer zweiten Stromelektrode, die mit einem zweiten Leistungsversorgungsspannungsanschluss gekoppelt ist.
Pulsstrecker nach einem der Ansprüche 10 bis 16, wobei die Verzögerungsschaltung mindestens eine Beschleunigungsverzögerungsschaltung (600) umfasst, wobei jede Beschleunigungsverzögerungsschaltung umfasst: einen Inverter (610) mit einem Eingang, der mit dem Ausgang des dynamischen Latches gekoppelt ist, und einem Ausgang; ein RC-Netzwerk (620) mit einem Eingang, der mit dem Ausgang des ersten Inverters gekoppelt ist, und einem Ausgang; einen zweiten Inverter (630) mit einem Eingang, der mit dem Ausgang des RC-Netzwerks gekoppelt ist, und einem Ausgang; ein erstes Paar von Transistoren, die zwischen einen ersten Leistungsversorgungsspannungsanschluss und den Eingang des zweiten Inverters geschaltet sind, wobei das erste Paar von Transistoren einen ersten Transistor (642) mit einer Steuerelektrode zum Empfangen des Eingangssignals und einen zweiten Transistor (644) mit einer Steuerelektrode, die mit dem Ausgang des zweiten Inverters gekoppelt ist, umfasst; und ein zweites Paar von Transistoren, die zwischen den Eingang des zweiten Inverters und einen zweiten Leistungsversorgungsspannungsanschluss geschaltet sind, wobei das zweite Paar von Transistoren einen dritten Transistor (646) mit einer Steuerelektrode, die mit dem Ausgang des zweiten Inverters in Reihe geschaltet ist, und einen vierten Transistor (648) mit einer Steuerelektrode zum Empfangen des Eingangssignals umfasst.
Verfahren zur Gating eines Eingangssignals, wobei das Verfahren umfasst: Empfang des Eingangssignals; Empfang eines Stoppsignals; Bereitstellen eines Zwischensignals als Reaktion auf eine vorbestimmte logische Operation zwischen dem Eingangssignal und dem Stoppsignal; Bereitstellen eines Ausgangssignals ohne Puls, wenn die Breite eines Pulses des Zwischensignals kleiner als ein erster Betrag ist; Bereitstellen des Ausgangssignals mit einem Puls mit einer ersten Pulsbreite, die nach einem Start des Pulses des Zwischensignals beginnt und mit einer vorbestimmten Verzögerung nach dem Start des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der erste Betrag aber kleiner als ein zweiter Betrag ist; und Bereitstellen des Ausgangssignals mit einem Puls mit einer zweiten Pulsbreite , die nach dem Beginn des Pulses des Zwischensignals beginnt und nach einem Ende des Pulses des Zwischensignals endet, wenn eine Pulsbreite des Zwischensignals größer als der zweite Betrag ist.
Verfahren nach Anspruch 18, wobei das Bereitstellen des Zwischensignals umfasst: Bereitstellen des Zwischensignals als Reaktion auf eine logische UND-Operation zwischen dem Eingangssignal und einem komplementären Signal des Stoppsignals.
Verfahren nach Anspruch 18 oder Anspruch 19, wobei die Bereitstellung des Ausgangssignals umfasst: selektives Invertieren des Zwischensignals als Reaktion auf ein Steuersignal, um ein selektiv invertiertes Signal bereitzustellen; statisches Latchen des selektiv invertierte Signals, um ein statisch gelatchtes Signal bereitzustellen; Filtern des selektiv invertierten Signals und des statisch gelatchten Signals unter Verwendung eines Metastabilitätsfilters (430), um erste und zweite Ausgangssignale in komplementären Logikzuständen als Reaktion auf mindestens eine vorbestimmte Spannungsdifferenz zwischen dem selektiv invertierten Signal und dem statisch gelatchten Signal bereitzustellen, und ansonsten in einem vorbestimmten Logikzustand bereitzustellen; dynamisches Latchen der ersten und zweiten Ausgangssignale, um das Ausgangssignal bereitzustellen; und Verzögern des Ausgangssignals, um das Steuersignal zu bilden.