CN201774514U - 一种可编程全数字移相双窄脉冲触发器 - Google Patents

Abstract

本实用新型公开一种可编程全数字移相双窄脉冲触发器，该触发器包括同步电压信号转换模块、可编程逻辑电路CPLD模块、可编程计数器82C54模块和脉冲放大模块；其连接方式为：首先经过同步变压器将三相正弦波引入同步电压信号转换模块转化为三相方波；再将三相方波信号送入可编程逻辑电路CPLD模块形成六路脉冲触发电平；该触发电平送入可编程计数器82C54模块中作为触发角α的启动命令信号，经过该模块存储寄存器减计数计算，最终输出六路1微秒宽度的脉冲触发信号；脉冲触发信号再送回可编程逻辑电路CPLD模块进行脉冲展宽和组合，形成六路双窄触发脉冲；最后经过脉冲放大模块隔离与放大，形成移相双窄触发脉冲。

Description

一种可编程全数字移相双窄脉冲触发器

技术领域

本实用新型属于先进制造与自动化控制领域，具体为一种可编程全数字移相双窄脉冲触发器。

背景技术：

随着大功率电力电子器件的发展，以晶闸管等电力电子器件构成的三相整流电源系统得到了广泛的应用。特别是三相全控整流桥，可实现功率可控调节，并且可以利用其逆变工作状态迅速将能量反馈回电网，使系统得到保护。三相桥式全控整流电路采用六只整流晶闸管，共阴极组的元件在各自电源电压的正半周导通，共阳极组的元件在其电源电压为负半周时导通。为使全控桥能够正常工作，每个控制角α触发时间必须一致，使共阴极组和共阳极组的晶闸管在任一瞬间各有一只处于导通状态(在换流期间有三只元件导通，其中两只处于换流状态)形成电流通路。为达目的，一般采用双窄脉冲触发，即在一个周期内对每一只晶闸管连续触发两次，以保证触发的可靠性。现有技术的触发器多利用模拟电子线路或数字芯片构成晶闸管触发电路。模拟电子线路的触发器体积大，精度低，灵活性差。数字芯片TCA785等数字脉冲虽然集成度较高，但是形成双窄脉冲时还需要与模拟电路配合，并且与微处理器连接电路复杂，控制困难。目前较新技术利用可编程计数芯片和可编程逻辑器件CPLD产生脉冲触发器，例如，张均华等发表的《基于CPLD的三相晶闸管数字移相触发器设计》(《工业加热》第33卷2004年第5期)采用CPLD与压频转换电路的结合方式；又例如，周熠发表的《可控硅三相全控桥数字移相触发系统的实现》(《武汉理工大学学报》(交通科学与工程版)第26卷2002年第6期)采用了定时器与数字集成芯片的组合方式。这两种方式均有不同的缺点：单独采用可编程逻辑器件CPLD需要做大量的系统编程，完成数据加载，计数触发等逻辑设计，设计周期长，时序电路设计复杂，容易产生竞争冒险；而单独采用可编程计数芯片时，虽然数据加载，计数等功能已经完成，但脉冲扩展，组合电路还需要用其它数字芯片配合完成，系统构成也复杂。

实用新型内容

针对现有技术的不足，本实用新型拟解决的技术问题是，提供一种可编程全数字移相双窄脉冲触发器，该触发器可用于产生三相全控整流电路中晶闸管门极的驱动脉冲，通过计算定时器的计数值，能够实现触发角α大小的精确控制和全数字化移相触发，具有触发脉冲可靠性强，控制精度高，对称性好，脉冲宽度、移向角度等参数可现场修改特点。

本实用新型解决所述技术问题的技术方案是，设计一种可编程全数字移相双窄脉冲触发器，其特征在于该触发器包括同步电压信号转换模块、可编程逻辑电路CPLD模块、可编程计数器82C54模块和脉冲放大模块；其连接方式为：首先经过同步变压器将三相正弦波引入同步电压信号转换模块，将正弦波转化为三相方波；再将转换后的三相方波信号送入可编程逻辑电路CPLD模块，形成六路脉冲触发电平；该触发电平送入可编程计数器82C54模块中作为触发角α的启动命令信号，触发角α的控制范围为0-150°，经过可编程计数器82C54模块存储寄存器减计数计算，最终输出六路1微秒宽度的脉冲触发信号；输出的脉冲触发信号再送回可编程逻辑电路CPLD模块进行脉冲展宽和组合，形成六路双窄触发脉冲；最后经过脉冲放大模块隔离与放大，形成移相双窄触发脉冲。

与现有技术比较，本实用新型可编程全数字移相双窄脉冲触发器采用可编程计数器82C54模块与现场可编程逻辑电路CPLD模块组合，利用可编程计数器82C54完成数据加载，触发等功能，利用可编程逻辑电路CPLD完成脉冲扩展，双窄脉冲组合等功能。这种设计方式使系统组合简单，可编程计数器82C54与可编程逻辑电路CPLD均可现场编程，修改脉冲宽度、移向角度等参数，实现对脉冲宽度的即时调节与控制，脉冲触发角α控制精度高，系统组合简单，抗干扰性能强。

附图说明

图1为本实用新型可编程全数字移相双窄脉冲触发器一种实施例的整体结构示意图；

图2为本实用新型可编程全数字移相双窄脉冲触发器一种实施例的同步电压采集电路模块结构示意图；

图3为本实用新型可编程全数字移相双窄脉冲触发器一种实施例的现场可编程逻辑电路CPLD模块结构示意图；

图4为本实用新型可编程全数字移相双窄脉冲触发器一种实施例的脉冲放大模块结构示意图。

具体实施方式

下面结合实施例及其附图进一步叙述本实用新型：

本实用新型设计的可编程全数字移相双窄脉冲触发器(简称触发器，参见图1-4)，其特征在于包括同步电压信号转换模块1、可编程逻辑电路CPLD模块2、可编程计数器82C54模块3和脉冲放大模块4四部分；其连接方式为：首先经过同步变压器将三相正弦波引入同步电压信号转换模块1，将正弦波转化为三相方波；再将转换后的三相方波信号送入可编程逻辑电路CPLD模块2，形成六路脉冲触发电平；该触发电平送入可编程计数器82C54模块3中作为触发角α的启动命令信号，触发角α的控制范围为0-150°，经过可编程计数器82C54模块3存储寄存器减计数计算，最终输出六路1微秒宽度的脉冲触发信号；输出的脉冲触发信号再送回可编程逻辑电路CPLD模块2进行脉冲展宽和组合，形成六路双窄触发脉冲；最后经过脉冲放大模块4隔离与放大，形成移相双窄触发脉冲。

所述同步电压采集电路模块1(参见图1、2)包括依次电连接的同步变压器11、阻容移相电路12和整形电路13。同步电压采集电路模块1的工作原理和过程是：首先380V三相进线电压经同步变压器11隔离，将三相进线线电压380V转换为20V后，送给阻容移相电路12，阻容移相电路12利用阻容电路相位滞后的特点，使每相电压的起始点对应三相电压的自然换相点，经过移相后进入整形电路13；整形电路13利用两只二极管反并限幅后，再经与零电位比较后，将三相正弦波变为方波信号；但此方波信号相位滞后于输入信号30°，输出幅值为5V，且对应三相进线电压的自然换相点，被送到可编程逻辑电路CPLD模块2。

所述可编程逻辑电路CPLD模块2(参见图1、3)主要由三部分逻辑单元构成，每部分单元均采用VHDL语言进行编程设计：脉冲触发检测单元21，脉冲扩展单元22和脉冲组合单元23(脉冲触发检测单元21单独产生零点脉冲作为可编程计数器82C54模块3的触发信号与本模块的其他两部分无关。脉冲扩展单元22完成由可编程计数器82C54模块3送入的1μs触发脉冲的展宽，并将展宽的脉冲送入脉冲组合单元23)。同步电压采集电路模块1输出的方波信号送入可编程逻辑电路CPLD模块2的脉冲触发检测单元21。通过单稳态触发电路，检测交流电压信号的正负过零点，并据此输出零点脉冲，对应三相电压的自然换向点，此零点脉冲送入可编程计数器82C54模块3。从可编程计数器82C54模块3输出的低电平触发脉冲宽度为1μs的窄脉冲，此脉冲送入脉冲扩展单元22。取反后送到D触发器的时钟输入端，三相方波信号送入D触发器的D端，当1μs的窄脉冲触发时，D触发器输出端电平翻转，形成触发脉冲前沿。脉冲宽度控制信号由定时信号产生，此信号送到D触发器的复位端，再此将D触发器输出端电平翻转，从而形成六路定时宽度的单窄触发脉冲。单窄触发脉冲送入脉冲组合单元23，按照脉冲顺序号，每个脉冲为前面的一个晶闸管补发脉冲，即可得到六路双窄脉冲。然后送至脉冲放大模块4。实施例的可编程逻辑电路CPLD模块2的内部核心器件为EPM7128芯片，具有门电路2500个，宏单元128个，逻辑阵列8块，外接引脚84个，封装PLCC-84。

所述可编程计数器82C54模块3用于产生触发脉冲，可编程计数器82C54模块把移相角的角度折算成对应的计数脉冲个数，通过硬件定时/计数器实现延时。本设计采用82C54的三个定时/计数器实现触发角相位的精确定位。82C54可编程定时器芯片计算得到触发角触发相位。82C54可编程定时器芯片内部含有3个16位的定时/计数器，触发时钟采用1MHz的外部时钟，可实现0.018°的相位精度。定时器工作于硬件启动选通脉冲输出方式，门控信号由可编程逻辑电路CPLD模块2输入的零点脉冲启动，待定时计数完毕后，输出1μs低电平脉冲，输出至可编程逻辑电路CPLD模块2，此低电平脉冲为触发脉冲α的前沿。利用定时器的锁存器功能，将计算后数据一次性写入，并予以保存，写入时不必判断计数进程；当无新数据产生或计算机忙于其它任务时，锁存器中的数据可反复使用；当计数结束时会自动装入计数器，待下次计数同步到来时开始计数。实施例的可编程计数器82C54模块3的内部具有三个独立的16位计数器，六种工作方式选择，能按照十进制或二进制减计数工作，计数时钟为8MHz。

所述脉冲放大模块4(参见图1、4)包括顺序连接的光耦隔离单元41、缓冲器单元42和脉冲功率放大单元43。经过可编程逻辑电路CPLD模块2送入的双窄脉冲先通过光耦隔离单元41隔离，送入缓冲器单元42进行信号适配，再送入脉冲功率放大单元43，用于完成对可编程逻辑电路CPLD模块2输出的6路双窄脉冲继续进行功率放大，可编程逻辑电路CPLD模块2脉冲单元输出的脉冲功率较小，需依次经过光耦隔离单元21、缓冲器单元42，脉冲功率放大单元43后才能用来触发晶闸管。触发脉冲由前级进入模块4内进一步经功率放大管放大后触发可控硅。

本实用新型的创新设计主要是82C54可编程定时器芯片与可编程逻辑电路CPLD组合结构和连接方式。这种设计可形成生双窄触发脉冲。所述可编程逻辑电路CPLD内部包括：脉冲触发检测单元21，脉冲扩展单元22和脉冲组合单元23三个部分，每部分单元均采用VHDL语言进行编程设计，这三部分程序结构设计及连接方法均为本实用新型的创新。

本实用新型触发器的工作原理和过程是：同步信号经过同步电压信号转换模块1将三相进线线电压380V隔离、降压后转换为20V同步信号，再经过虑波、移相、整形后将正弦信号变成三相方波信号送入可编程逻辑电路CPLD模块2。可编程逻辑电路CPLD模块2，检测交流电压信号的正负过零点，并据此输出零点脉冲送入可编程计数器82C54模块3。可编程计数器82C54模块3根据零点脉冲产生1μs触发脉冲，触发脉冲产生后又送回可编程逻辑电路CPLD模块2。可编程逻辑电路CPLD模块2再将触发脉冲展宽、组合形成六路双窄脉冲。六路双窄脉冲送入脉冲放大模块4，经过脉冲放大模块4的隔离和放大后，最终形成能够驱动主回路的双窄脉冲。

本实用新型未述及之处适用于现有技术。

与现有技术相比，本实用新型触发器采用可编程计数器82C54与现场可编程逻辑电路CPLD的巧妙组合，利用82C54产生触发脉冲，利用CPLD拓展脉冲宽度并形成双窄触发脉冲，提高了触发脉冲的稳定性、可靠性和精度。与现有数字移相技术相比，本实用新型触发器充分利用了CPLD的引脚到引脚的逻辑延迟时间短的特性(延迟时间在ns级)，与可编程计数器82C54(时钟10M)相结合，可获得高精度同步的触发信号；同时采用可编程逻辑电路CPLD模块，可根据现场不同要求，编程修改脉冲宽度，系统保密性强，易于调试，方便工业化使用。经调试使用，本实用新型触发器的六相触发脉冲一致性良好，输出平稳，无扰动，同时选用器件的集成度高，节省安装空间。

Claims (3)

1.一种可编程全数字移相双窄脉冲触发器，其特征在于该触发器包括同步电压信号转换模块、可编程逻辑电路CPLD模块、可编程计数器82C54模块和脉冲放大模块；其连接方式为：首先经过同步变压器将三相正弦波引入同步电压信号转换模块，将正弦波转化为三相方波；再将转换后的三相方波信号送入可编程逻辑电路CPLD模块，形成六路脉冲触发电平；该触发电平送入可编程计数器82C54模块中作为触发角α的启动命令信号，触发角α的控制范围为0-150°，经过可编程计数器82C54模块存储寄存器减计数计算，最终输出六路1微秒宽度的脉冲触发信号；输出的脉冲触发信号再送回可编程逻辑电路CPLD模块进行脉冲展宽和组合，形成六路双窄触发脉冲；最后经过脉冲放大模块隔离与放大，形成移相双窄触发脉冲。

2.根据权利要求1所述的可编程全数字移相双窄脉冲触发器，其特征在于所述可编程计数器82C54模块的内部具有三个独立的16位计数器，六种工作方式选择，能按照十进制或二进制减计数工作，计数时钟为8MHz。

3.根据权利要求1所述的可编程全数字移相双窄脉冲触发器，其特征在于所述可编程逻辑电路CPLD模块的内部核心器件为EPM7128芯片，具有门电路2500个，宏单元128个，逻辑阵列8块，外接引脚84个，封装PLCC-84。

Images