CN110391796A - 自适应时序的动态比较器 - Google Patents

自适应时序的动态比较器 Download PDF

Info

Publication number
CN110391796A
CN110391796A CN201910474197.5A CN201910474197A CN110391796A CN 110391796 A CN110391796 A CN 110391796A CN 201910474197 A CN201910474197 A CN 201910474197A CN 110391796 A CN110391796 A CN 110391796A
Authority
CN
China
Prior art keywords
latch
electrically connected
output
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910474197.5A
Other languages
English (en)
Other versions
CN110391796B (zh
Inventor
王远卓
沈泊
李建
万熊熊
周银
刘杰
钟琪
姚海平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Cool Core Microelectronics Co Ltd
Original Assignee
Shanghai Cool Core Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Cool Core Microelectronics Co Ltd filed Critical Shanghai Cool Core Microelectronics Co Ltd
Priority to CN201910474197.5A priority Critical patent/CN110391796B/zh
Publication of CN110391796A publication Critical patent/CN110391796A/zh
Application granted granted Critical
Publication of CN110391796B publication Critical patent/CN110391796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种自适应时序的动态比较器，包括输入采样保持电路(100)、预放大器(101)、输出锁存器(102)和转换完成信号脉宽锁定反馈通路(103)；其中转换完成信号脉宽锁定反馈通路(103)包括锁存器输出有效检测电路(104)、转换完成脉宽产生电路(105)、脉宽电流转换电路(106)和锁存器时钟产生电路(107)。与现有技术相比，本发明自适应时序的动态比较器具有以下优点：能自动生成控制锁存器工作时间的时钟信号，该信号宽度由锁存器的工作速度决定。同时该比较器也通过环路锁定比较器输出有效至下次采样之间的时间隔来调节比较器预放大器的输出电压建立时间，从而达到提高比较器最高工作频率，克服工艺，电源电压，工作温度的影响。

Description

自适应时序的动态比较器
技术领域
本发明属于集成电路技术领域，具体涉及到一种自适应时序的动态比较器。
背景技术
比较器在集成电路领域被广泛的应用于模拟信号到数字信号的转换过程中。在现代高速低功耗电路设计中，动态比较器因为较低的功耗而被广泛应用于各类模数转换电路中。伴随着现代集成电路中信号带宽以及模数转换工作频率的快速提高，对比较器的工作速率也提出了更高的要求
现有技术，中国发明专利《一种正反馈隔离动态锁存比较器》(申请号：201610381483.3)公开一种正反馈隔离动态锁存比较器，包括交叉耦合输入单元、输入复位单元、CMOS隔离开关单元、交叉耦合锁存结构单元、锁存复位单元、输出整形单元和正反馈单元。交叉耦合输入将输入电压信号转换成电流，交叉耦合锁存结构和锁存复位完成比较功能；CMOS隔离开关将交叉耦合输入和交叉耦合锁存结构在复位阶段隔离，降低踢回噪声的影响；输入复位在复位阶段将交叉耦合输入的输出端复位；正反馈由输出整形的输出控制，在比较阶段增大放电电流；CLK和NCLK为两相不交叠时钟，为整个动态锁存比较器提供时序。本发明能够显著提高动态锁存比较器的速度和精度，并使得功耗有所改善。
但是现有技术中的传统的动态比较器固定分配采样，放大和锁存的时间，为了应对工艺，电源电压，工作温度的变化需要在各区间保留较大的时间裕度，从而限制了比较器本身的最高工作频率。
发明内容
针对现有技术中的缺陷，本发明目的在于提供一种在一个比较器工作周期内有效分配时间的自适应时序的动态比较器。
为解决上述技术问题，本发明提供一种自适应时序的动态比较器，包括输入采样保持电路(100)、预放大器(101)、输出锁存器(102)和转换完成信号脉宽锁定反馈通路(103)；其中
转换完成信号脉宽锁定反馈通路(103)包括锁存器输出有效检测电路(104)、转换完成脉宽产生电路(105)、脉宽电流转换电路(106)和锁存器时钟产生电路(107)；
锁存器输出有效检测电路(104)的输入端与输出锁存器(102)的输出端电连接，锁存器输出有效检测电路(104)的输出端分别与转换完成脉宽产生电路(105)和锁存器时钟产生电路(107)的输入端电连接；
转换完成脉宽产生电路(105)的输出端分别与脉宽电流转换电路(106)和锁存器时钟产生电路(107)的输入端电连接；
脉宽电流转换电路(106)的输出端与锁存器时钟产生电路(107)电连接；
锁存器时钟产生电路(107)的输出端分别与输出锁存器(102)和输出有效检测电路(104)的输入端电连接。
优选地，锁存器输出有效检测电路(104)包括：
与非门(1011)，输出锁存器(102)的输出端DP和输出端DN分别与与非门(1011)的输入端电连接，与非门(1011)的输出端分别与转换完成脉宽产生电路(105)和锁存器时钟产生电路(107)的输入端电连接；
第一反相器(1008)，锁存器时钟产生电路(107)的输出端与第一反相器(1008)的输入端电连接，第一反相器(1008)的输出端分别通过第一锁存器输出上拉开关(1009)及第二锁存器输出上拉开关(1010)与与非门(1011)的输入端电连接。
优选地，转换完成脉宽产生电路(105)包括：
第二反相器(1013)，第二反相器(1013)的输入端与采样时钟CKS电连接；
标准单元锁存器(1012)，标准单元锁存器(1012)的RN引脚与第二反相器(1013)的输出端电连接，标准单元锁存器(1012)的CK引脚与与非门(1011)的输出端电连接，标准单元锁存器(1012)的D引脚与电源VDD电连接，标准单元锁存器(1012)的Q引脚分别与脉宽电流转换电路(106)和锁存器时钟产生电路(107)的输入端电连接。
优选地，脉宽电流转换电路(106)包括：
RC滤波器，标准单元锁存器(1012)的Q引脚与RC滤波器的输入端电连接；
电压放大器(1016)，电压放大器(1016)的正相输入端与RC滤波器的输出端电连接；
分压组件，分压组件的一端与RC滤波器电连接，分压组件的另一端与电源VDD电连接，电压放大器(1016)的反相输入端与分压组件电连接；
PMOS电流输出级(1019)，PMOS电流输出级(1019)的源极与电源VDD电连接，PMOS电流输出级(1019)的栅极与电压放大器(1016)的输出端电连接，PMOS电流输出级(1019)的漏极与锁存器时钟产生电路(107)电连接。
优选地，RC滤波器包括：
滤波电阻(1014)，标准单元锁存器(1012)的Q引脚与滤波电阻(1014)的一端电连接，电压放大器(1016)的正相输入端与滤波电阻(1014)的另一端电连接；
滤波电容(1015)，滤波电容(1015)的正极与滤波电阻(1014)的另一端电连接，滤波电容(1015)的负极接地。
优选地，分压组件包括：
第一电源分压电阻(1017)，第一电源分压电阻(1017)的一端与滤波电容(1015)的负极电连接，第一电源分压电阻(1017)的另一端与电压放大器(1016)的反相输入端电连接；
第二电源分压电阻(1018)，第二电源分压电阻(1018)的一端与电压放大器(1016)的反相输入端电连接，第二电源分压电阻(1018)的另一端与电源VDD电连接。
优选地，锁存器时钟产生电路(107)包括：
三输入或非门(1020)，三输入或非门(1020)的三个输入端分别与标准单元锁存器(1012)的Q引脚、采样时钟CKS及与非门(1011)的输出端电连接，电流输出级(1019)的漏极与三输入或非门(1020)电连接；
时钟缓冲器(1021)，时钟缓冲器(1021)的输入端与三输入或非门(1020)的输出端电连接，时钟缓冲器(1021)的输出端分别与输出锁存器(102)及第一反相器(1008)的输入端电连接。
优选地，输入采样保持电路(100)包括：
第一输入组件，第一输入组件连接输入信号Vip与预放大器(101)；
第二输入组件，第二输入组件连接输入信号Vin与预放大器(101)；
底板开关(1007)，底板开关(1007)的两端分别与第一输入组件及第二输入组件连接。
优选地，第一输入组件包括：
第一底板采样开关(1001)，第一底板采样开关(1001)的一端与输入信号Vip电连接；
第一采样电容(1005)，第一采样电容(1005)的正极与第一底板采样开关(1001)的另一端电连接，第一采样电容(1005)的负极与预放大器(101)的第一输入端电连接；
第一顶板采样开关(1003)，第一顶板采样开关(1003)连接固定偏置电压VCM与预放大器(101)的第一输入端；
底板开关(1007)的一端与第一底板采样开关(1001)的另一端电连接。
优选地，第二输入组件包括：
第二底板采样开关(1002)，第二底板采样开关(1002)的一端与输入信号Vin电连接；
第二采样电容(1006)，第二采样电容(1006)的正极与第二底板采样开关(1002)的另一端电连接，第二采样电容(1006)的负极与预放大器(101)的第二输入端电连接；
第二顶板采样开关(1004)，第二顶板采样开关(1004)连接固定偏置电压VCM与预放大器(101)的第二输入端；
底板开关(1007)的另一端与第二底板采样开关(1002)的另一端电连接。
与现有技术相比，本发明自适应时序的动态比较器具有以下优点：能自动生成控制锁存器工作时间的时钟信号，该信号宽度由锁存器的工作速度决定。同时该比较器也通过环路锁定比较器输出有效至下次采样之间的时间隔来调节比较器预放大器的输出电压建立时间，从而达到提高比较器最高工作频率，克服工艺，电源电压，工作温度的影响。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征目的和优点将会变得更明显。
图1为本发明所述自适应时序的动态比较器的架构示意图；
图2为本发明所述自适应时序的动态比较器工作时序示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和修改。
如图1～图2所示，本发明提出的自适应时序的动态比较器输入采样保持电路100，预放大器AMP101，输出锁存器102和转换完成信号(EOC)脉宽锁定反馈通路103，其中：输入采样保持电路100的输入为比较器正负输入信号Vip、Vin，其输出Vc与预放大器101的输入相连，预放大器101的正负输出端Vop、Von与输出锁存器102的输入相连，输出锁存器102的输出与EOC信号脉宽锁定反馈通路103的输入相连。EOC信号脉宽锁定反馈通路103的另一路输入为采样时钟CKS，其输出连接到到输出锁存器102的时钟输入端CK_LAT。
EOC信号脉宽锁定反馈通路103由锁存器输出有效检测电路104，EOC脉宽产生电路105，脉宽电流转换电路106和锁存器时钟产生电路107组成。锁存器输出有效检测电路104输入端连接到锁存器102的输出DP、DN，其输出比较器有效信号CMP_RDY同时连接到EOC脉宽产生电路105和锁存器时钟产生电路107的输入端。EOC脉宽产生电路105输入为采样时钟CKS与锁存器输出有效检测电路104输出信号CMP_RDY，其输出信号EOC同时连接到脉宽电流转换电路106和锁存器时钟产生电路107的输入端。脉宽电流转换电路106输出的电流连接到锁存器时钟产生电路107的输入端。锁存器时钟产生电路107的输出CK_LAT则分别连接到输出锁存器102和输出有效检测电路104的输入端。
输入采样保持电路100包括底板采样开关S11001、S21002，顶板采样开关S31003、S41004，采样电容C11005、C21006和底板开关1007。
底板采样开关S11001、S21002把输入信号Vip、Vin与采样电容C11005、C21006相连；顶板采样开关S31003、S41004把固定偏置电压VCM与预放大器101的输入相连。
预放大器100的输入连接到采样保持电路的输出，输出连接到锁存器102的输入。
输出锁存器102，其输入为预放大器101的输出，其输出DP、DN连接到输出有效检测电路104；由信号CK_LAT控制锁存器的开启或关闭，其输出在CK_LAT为低时呈现高阻状态。
EOC信号脉宽锁定反馈通路103由锁存器输出有效检测电路104，EOC脉宽产生电路105，脉宽电流转换电路106和锁存器时钟产生电路107组成。锁存器输出有效检测电路104输入端连接到锁存器102的输出DP、DN，其输出比较器有效信号CMP_RDY同时连接到EOC脉宽产生电路105和锁存器时钟产生电路107的输入端。EOC脉宽产生电路105输入为采样时钟CKS与锁存器输出有效检测电路104输出信号CMP_RDY，其输出信号EOC同时连接到脉宽电流转换电路106和锁存器时钟产生电路107的输入端。脉宽电流转换电路106输出的电流连接到锁存器时钟产生电路107的输入端。锁存器时钟产生电路107的输出CK_LAT则分别连接到输出锁存器102和输出有效检测电路104的输入端。
在EOC信号脉宽锁定反馈通路103工作过程中，锁存器输出有效检测电路104监测锁存器102的输出DP、DN，当其中任意一个信号为低时即判断比较器输出有效，将输出信号CMP_RDY置高。CMP_RDY信号被送至锁存器时钟产生电路107的或非门输入端，直接将其输出CK_LAT拉低。同时CMP_RDY与采样时钟被送至EOC脉宽产生电路105，输出脉冲信号EOC，其宽度代表比较器完成一次比较后的等待时间。EOC脉冲宽度通过脉宽电流转换电路106转化为锁存器时钟产生电路107中或非门1020上拉电流的大小来控制CK_LAT上升沿的延时。锁存器时钟产生电路107在采样时钟CKS下降沿拉高信号CK_LAT，其延时由EOC信号宽度转换而来的电流大小控制；在CMP_RDY的上升沿拉低CK_LAT，同时将比较器的输出信号置高。
锁存器输出有效检测电路104由反相器1008，锁存器输出上拉开关1009～1010，与非门1011组成；当锁存器输出信号DP、DN任一为低时将CMP_RDY置高。
EOC脉冲产生电路105由带复位开关的标准单元锁存器1012，反相器1013以及上拉电源组成；其输入为CMP_RDY与采样时钟CKS，生成EOC的脉冲宽度正比于CMP_RDY上升沿到CKS上升沿的间隔。带复位开关的标准单元锁存器1012可以由任意电路结构锁存器实现，只需满足锁存以及复位功能的实现即可。
脉宽电流转换电路106由RC滤波器1014～1015，电压放大器1016，电源分压电阻1017～1018及PMOS电流输出级1019组成；ECO信号的脉宽经过滤波转化为直流电平，并将其与电源分压电阻1017～1018输出电平的差值放大后作用于PMOS1019的栅极，PMOS1019漏极的输出电流大小反比与EOC信号的脉宽。
锁存器时钟产生电路107由三输入或非门1020及时钟缓冲器1021组成；
或非门输入为CKS，EOC和CMP_RDY，经过缓冲器输出CK_LAT。锁存器时钟CK_LAT的上升沿由采样时钟CKS的下降沿经过或非门1020和缓冲器1021的时延得到；CK_LAT的下降沿由CMP_RDY的上升沿经过或非门1020与缓冲器1021的时延得到，该时延正比于脉宽电流转换电路106的输出电流。
传统的动态比较器固定分配采样，放大和锁存的时间。为了应对工艺，电源电压，工作温度的变化需要在各区间保留较大的时间裕度，从而限制了比较器本身的最高工作频率。为了解决该问题，本发明提出了如图1所示的自适应时序的动态比较器。除了传统动态比较器所含的采样保持电路、预放大器、锁存器之外，本发明所述结构中还包含了EOC信号脉宽锁定反馈通路103。此部分电路通过锁存器输出检测电路104监测锁存器102的输出DP、DN，当其中任意一个信号为低时即判断比较器输出有效，将输出信号CMP_RDY置高。CMP_RDY信号被送至锁存器时钟产生电路107的或非门输入端，直接将其输出CK_LAT拉低。同时CMP_RDY与采样时钟CKS被送至EOC脉宽产生电路105，输出脉冲信号EOC，其宽度代表比较器完成一次比较后的等待时间。EOC脉冲宽度通过脉宽电流转换电路106转化为锁存器时钟产生电路107中或非门的上拉电流的大小，通过其控制CK_LAT上升沿的延时。锁存器时钟产生电路107在采样时钟CKS下降沿拉高信号CK_LAT，其延时由EOC信号宽度转换而来的电流大小控制；在CMP_RDY的上升沿拉低CK_LAT，同时将比较器的输出信号DP、DN置高。图2所示为在一个时钟周期内，比较器各个模块的工作时序，在图中分别用Ts代表采样时间，Ta代表预放大器101的建立时间，Tl代表锁存器102的工作时间，其包含了锁存器输出拉低所需时间t1和由锁存器时钟生成电路107和输出有效检测电路104所造成的时延t2和t3，Te代表EOC信号的宽度，T代表比较器一个完整周期的总时间。跟据等式Te＝T-Ts-Ta-Tl，Te由环路锁定，Te/T的值由电源分压所得的基准电压VR确定。此时，Tl与Ta的和固定，当锁存器102工作时间Tl较短时，采样保持电路100和预放大器101的输出建立时间Ta会变长，反之亦然。该特性有效的利用了每个完整比较器工作周期内的所有时间，有利于提高比较器的最高工作频率。
本发明提出的自适应时序的动态比较器，其EOC信号脉宽锁定反馈通路实现形式并不局限于将脉宽信号转换为电流信号来控制时延的方式。任何将信号脉宽转换延时控制信号的电路形式都可用于本发明所提出的电路结构中。

Claims (10)

1.一种自适应时序的动态比较器，其特征在于，包括输入采样保持电路(100)、预放大器(101)、输出锁存器(102)和转换完成信号脉宽锁定反馈通路(103)；其中
转换完成信号脉宽锁定反馈通路(103)包括锁存器输出有效检测电路(104)、转换完成脉宽产生电路(105)、脉宽电流转换电路(106)和锁存器时钟产生电路(107)；
锁存器输出有效检测电路(104)的输入端与输出锁存器(102)的输出端电连接，锁存器输出有效检测电路(104)的输出端分别与转换完成脉宽产生电路(105)和锁存器时钟产生电路(107)的输入端电连接；
转换完成脉宽产生电路(105)的输出端分别与脉宽电流转换电路(106)和锁存器时钟产生电路(107)的输入端电连接；
脉宽电流转换电路(106)的输出端与锁存器时钟产生电路(107)电连接；
锁存器时钟产生电路(107)的输出端分别与输出锁存器(102)和输出有效检测电路(104)的输入端电连接。
2.根据权利要求1所述的自适应时序的动态比较器，其特征在于，锁存器输出有效检测电路(104)包括：
与非门(1011)，输出锁存器(102)的输出端DP和输出端DN分别与与非门(1011)的输入端电连接，与非门(1011)的输出端分别与转换完成脉宽产生电路(105)和锁存器时钟产生电路(107)的输入端电连接；
第一反相器(1008)，锁存器时钟产生电路(107)的输出端与第一反相器(1008)的输入端电连接，第一反相器(1008)的输出端分别通过第一锁存器输出上拉开关(1009)及第二锁存器输出上拉开关(1010)与与非门(1011)的输入端电连接。
3.根据权利要求2所述的自适应时序的动态比较器，其特征在于，转换完成脉宽产生电路(105)包括：
第二反相器(1013)，第二反相器(1013)的输入端与采样时钟CKS电连接；
标准单元锁存器(1012)，标准单元锁存器(1012)的RN引脚与第二反相器(1013)的输出端电连接，标准单元锁存器(1012)的CK引脚与与非门(1011)的输出端电连接，标准单元锁存器(1012)的D引脚与电源VDD电连接，标准单元锁存器(1012)的Q引脚分别与脉宽电流转换电路(106)和锁存器时钟产生电路(107)的输入端电连接。
4.根据权利要求3所述的自适应时序的动态比较器，其特征在于，脉宽电流转换电路(106)包括：
RC滤波器，标准单元锁存器(1012)的Q引脚与RC滤波器的输入端电连接；
电压放大器(1016)，电压放大器(1016)的正相输入端与RC滤波器的输出端电连接；
分压组件，分压组件的一端与RC滤波器电连接，分压组件的另一端与电源VDD电连接，电压放大器(1016)的反相输入端与分压组件电连接；
PMOS电流输出级(1019)，PMOS电流输出级(1019)的源极与电源VDD电连接，PMOS电流输出级(1019)的栅极与电压放大器(1016)的输出端电连接，PMOS电流输出级(1019)的漏极与锁存器时钟产生电路(107)电连接。
5.根据权利要求4所述的自适应时序的动态比较器，其特征在于，RC滤波器包括：
滤波电阻(1014)，标准单元锁存器(1012)的Q引脚与滤波电阻(1014)的一端电连接，电压放大器(1016)的正相输入端与滤波电阻(1014)的另一端电连接；
滤波电容(1015)，滤波电容(1015)的正极与滤波电阻(1014)的另一端电连接，滤波电容(1015)的负极接地。
6.根据权利要求5所述的自适应时序的动态比较器，其特征在于，分压组件包括：
第一电源分压电阻(1017)，第一电源分压电阻(1017)的一端与滤波电容(1015)的负极电连接，第一电源分压电阻(1017)的另一端与电压放大器(1016)的反相输入端电连接；
第二电源分压电阻(1018)，第二电源分压电阻(1018)的一端与电压放大器(1016)的反相输入端电连接，第二电源分压电阻(1018)的另一端与电源VDD电连接。
7.根据权利要求6所述的自适应时序的动态比较器，其特征在于，锁存器时钟产生电路(107)包括：
三输入或非门(1020)，三输入或非门(1020)的三个输入端分别与标准单元锁存器(1012)的Q引脚、采样时钟CKS及与非门(1011)的输出端电连接，电流输出级(1019)的漏极与三输入或非门(1020)电连接；
时钟缓冲器(1021)，时钟缓冲器(1021)的输入端与三输入或非门(1020)的输出端电连接，时钟缓冲器(1021)的输出端分别与输出锁存器(102)及第一反相器(1008)的输入端电连接。
8.根据权利要求1所述的自适应时序的动态比较器，其特征在于，输入采样保持电路(100)包括：
第一输入组件，第一输入组件连接输入信号Vip与预放大器(101)；
第二输入组件，第二输入组件连接输入信号Vin与预放大器(101)；
底板开关(1007)，底板开关(1007)的两端分别与第一输入组件及第二输入组件连接。
9.根据权利要求8所述的自适应时序的动态比较器，其特征在于，第一输入组件包括：
第一底板采样开关(1001)，第一底板采样开关(1001)的一端与输入信号Vip电连接；
第一采样电容(1005)，第一采样电容(1005)的正极与第一底板采样开关(1001)的另一端电连接，第一采样电容(1005)的负极与预放大器(101)的第一输入端电连接；
第一顶板采样开关(1003)，第一顶板采样开关(1003)连接固定偏置电压VCM与预放大器(101)的第一输入端；
底板开关(1007)的一端与第一底板采样开关(1001)的另一端电连接。
10.根据权利要求9所述的自适应时序的动态比较器，其特征在于，第二输入组件包括：
第二底板采样开关(1002)，第二底板采样开关(1002)的一端与输入信号Vin电连接；
第二采样电容(1006)，第二采样电容(1006)的正极与第二底板采样开关(1002)的另一端电连接，第二采样电容(1006)的负极与预放大器(101)的第二输入端电连接；
第二顶板采样开关(1004)，第二顶板采样开关(1004)连接固定偏置电压VCM与预放大器(101)的第二输入端；
底板开关(1007)的另一端与第二底板采样开关(1002)的另一端电连接。
CN201910474197.5A 2019-05-31 2019-05-31 自适应时序的动态比较器 Active CN110391796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910474197.5A CN110391796B (zh) 2019-05-31 2019-05-31 自适应时序的动态比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910474197.5A CN110391796B (zh) 2019-05-31 2019-05-31 自适应时序的动态比较器

Publications (2)

Publication Number Publication Date
CN110391796A true CN110391796A (zh) 2019-10-29
CN110391796B CN110391796B (zh) 2023-04-14

Family

ID=68285256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910474197.5A Active CN110391796B (zh) 2019-05-31 2019-05-31 自适应时序的动态比较器

Country Status (1)

Country Link
CN (1) CN110391796B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022242868A1 (en) 2021-05-20 2022-11-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Apparatus comprising a comparator circuit
US11909401B2 (en) 2019-10-11 2024-02-20 University Of Washington Input driven self-clocked dynamic comparator

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318457A (ja) * 2006-05-25 2007-12-06 Sony Corp コンパレータ並びにａ／ｄ変換器
US20090237119A1 (en) * 2008-03-24 2009-09-24 Nec Electronics Corporation Semiconductor integrated circuit
US20120119790A1 (en) * 2010-11-17 2012-05-17 Industrial Technology Research Institute Dynamic comparator based comparison system
JP2013183399A (ja) * 2012-03-05 2013-09-12 Handotai Rikougaku Kenkyu Center:Kk ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路
CN104242879A (zh) * 2013-06-20 2014-12-24 西安电子科技大学 一种用于高速模数转换器的高速低失调动态比较器
CN105978565A (zh) * 2016-05-19 2016-09-28 英特格灵芯片(天津)有限公司 可反馈调整比较器噪声以提高转换速度的模数转换器
CN106026996A (zh) * 2016-06-01 2016-10-12 桂林电子科技大学 一种正反馈隔离动态锁存比较器
JP2017046046A (ja) * 2015-08-24 2017-03-02 富士通株式会社 コンパレータ、電子回路、及びコンパレータの制御方法
CN107800413A (zh) * 2017-11-20 2018-03-13 北京华大九天软件有限公司 一种低失调高速动态比较器
CN108667447A (zh) * 2018-04-13 2018-10-16 上海华力集成电路制造有限公司 锁存器电路
CN109586695A (zh) * 2018-11-14 2019-04-05 重庆邮电大学 一种高速动态比较器的电路
US20190334514A1 (en) * 2015-09-25 2019-10-31 China Electronic Technology Corporation, 24Th Research Institute High-speed low-power-consumption dynamic comparator

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318457A (ja) * 2006-05-25 2007-12-06 Sony Corp コンパレータ並びにａ／ｄ変換器
US20090237119A1 (en) * 2008-03-24 2009-09-24 Nec Electronics Corporation Semiconductor integrated circuit
US20120119790A1 (en) * 2010-11-17 2012-05-17 Industrial Technology Research Institute Dynamic comparator based comparison system
JP2013183399A (ja) * 2012-03-05 2013-09-12 Handotai Rikougaku Kenkyu Center:Kk ダイナミックコンパレータのためのオフセット電圧補正回路とそれを用いたダイナミックコンパレータ回路
CN104242879A (zh) * 2013-06-20 2014-12-24 西安电子科技大学 一种用于高速模数转换器的高速低失调动态比较器
JP2017046046A (ja) * 2015-08-24 2017-03-02 富士通株式会社 コンパレータ、電子回路、及びコンパレータの制御方法
US20190334514A1 (en) * 2015-09-25 2019-10-31 China Electronic Technology Corporation, 24Th Research Institute High-speed low-power-consumption dynamic comparator
CN105978565A (zh) * 2016-05-19 2016-09-28 英特格灵芯片(天津)有限公司 可反馈调整比较器噪声以提高转换速度的模数转换器
CN106026996A (zh) * 2016-06-01 2016-10-12 桂林电子科技大学 一种正反馈隔离动态锁存比较器
CN107800413A (zh) * 2017-11-20 2018-03-13 北京华大九天软件有限公司 一种低失调高速动态比较器
CN108667447A (zh) * 2018-04-13 2018-10-16 上海华力集成电路制造有限公司 锁存器电路
CN109586695A (zh) * 2018-11-14 2019-04-05 重庆邮电大学 一种高速动态比较器的电路

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
FAZLE RABBI等: "Design of a Low-Power Ultra High Speed Dynamic Latched Comparator in 90-nm CMOS Technology", 《2018 INTERNATIONAL CONFERENCE ON COMPUTER, COMMUNICATION, CHEMICAL, MATERIAL AND ELECTRONIC ENGINEERING (IC4ME2)》 *
S VADIVEL等: "Low Power Two Stage Dynamic Comparator Circuit Design for Analog to Digital Converters", 《2018 INTERNATIONAL CONFERENCE ON COMPUTER COMMUNICATION AND INFORMATICS (ICCCI)》 *
于光文: "用于高速高精度流水线ADC的关键电路设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 *
卫秦啸: "高性能CMOS比较器的设计与应用", 《中国优秀硕士学位论文全文数据库工程科技Ⅱ辑》 *
廉鹏飞: "用于宽带无线通信系统的SAR ADC研究与实现", 《中国博士学位论文全文数据库信息科技辑》 *
李靖坤第: "高速低功耗CMOS动态锁存比较器的设计", 《华侨大学学报(自然科学版)》 *
谢磊等: "一个低电压低功耗10位30MS/s流水线A/D转换器", 《固体电子学研究与进展》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11909401B2 (en) 2019-10-11 2024-02-20 University Of Washington Input driven self-clocked dynamic comparator
WO2022242868A1 (en) 2021-05-20 2022-11-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Apparatus comprising a comparator circuit
DE112021007687T5 (de) 2021-05-20 2024-03-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Vorrichtung mit einer Komparatorschaltung

Also Published As

Publication number Publication date
CN110391796B (zh) 2023-04-14

Similar Documents

Publication Publication Date Title
CN104113303B (zh) 50%占空比时钟产生电路
CN209105014U (zh) 电感型开关电源转换器及其负载电流检测电路
CN104124968A (zh) 一种用于流水线型模数转换器的时钟占空比校准电路
CN107124166B (zh) 一种低功耗高速零电流开关
CN109687872A (zh) 用于sar_adc的高速数字逻辑电路及采样调节方法
CN102820863B (zh) 应用于d类音频放大器中的双阈值自动增益控制电路
CN110391796A (zh) 自适应时序的动态比较器
CN106972861A (zh) 一种模数转换器
CN104253613B (zh) 一种sar adc的低压超低功耗高精度比较器
CN110417245A (zh) 一种具有自动脉宽拓展功能的交流耦合控制电路
CN101814919A (zh) 模拟数字转换器
CN105099159B (zh) 一种用于dc‑dc变换器的快速启动电路
CN106067787A (zh) 一种应用于电荷泵系统的时钟产生电路
CN109995356A (zh) 一种基于电容的信号隔离传输电路
CN110048706A (zh) 一种模拟信号隔离转换电路
CN106130335A (zh) 应用于boost拓扑开关电源的自适应软启动电路
CN101159417A (zh) 侦测电源转换器的输入电压的电路与方法
CN208571909U (zh) 一种自举电路
CN108241129A (zh) 开关电源输出滤波电容监测装置及方法
CN103762989B (zh) 数模转换电路
CN101582693A (zh) 时钟数据恢复器的频率检测电路与方法
CN109116086A (zh) 一种负载电流检测电路
CN208797832U (zh) 负载电流检测电路及包含该电路的dc/dc变换系统
CN202713276U (zh) 数模转换器
CN205490493U (zh) 一种带有反馈并行数据接口的高速串行器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 501, No.308 Songhu Road, Yangpu District, Shanghai 200082

Applicant after: SHANGHAI ARTOSYN MICROELECTRONIC Co.,Ltd.

Address before: Room 208, 234 Songhu Road, Yangpu District, Shanghai, 200082

Applicant before: SHANGHAI ARTOSYN MICROELECTRONIC Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 230088 Building B2, Phase 3, Hefei Innovation Industrial Park, Intersection of Jiangjunling Road and Wanshui Road, High-tech Zone, Hefei City, Anhui Province

Applicant after: Hefei Kuxin Microelectronics Co.,Ltd.

Address before: Room 501, No.308 Songhu Road, Yangpu District, Shanghai 200082

Applicant before: SHANGHAI ARTOSYN MICROELECTRONIC Co.,Ltd.

GR01 Patent grant
GR01 Patent grant