CN109586695A - 一种高速动态比较器的电路 - Google Patents

一种高速动态比较器的电路 Download PDF

Info

Publication number
CN109586695A
CN109586695A CN201811354625.2A CN201811354625A CN109586695A CN 109586695 A CN109586695 A CN 109586695A CN 201811354625 A CN201811354625 A CN 201811354625A CN 109586695 A CN109586695 A CN 109586695A
Authority
CN
China
Prior art keywords
nmos tube
tube
comparator
phase inverter
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811354625.2A
Other languages
English (en)
Other versions
CN109586695B (zh
Inventor
袁军
唐晓斌
周怡
刘东旭
吕韦喜
张涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN201811354625.2A priority Critical patent/CN109586695B/zh
Publication of CN109586695A publication Critical patent/CN109586695A/zh
Application granted granted Critical
Publication of CN109586695B publication Critical patent/CN109586695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明请求保护一种高速动态比较器的电路，包括输入管、偏置管、动态锁存电路、重置管、反相器。本发明目的在于提高比较器的速度，即降低比较器的延时。本发明采用NMOS管M1以及NMOS管M2作为输入将两个比较电压转化为电流，将电流输入偏置管与动态锁存器之间，将电流差值进一步放大形成互补电流，NMOS管M3以及NMSO管M4提供稳定的偏置电路，并将电流转化为电压，通过反相器I1以及反相器I2输出，从而实现一种高速动态比较器的电路。降低了电路的延时，提高了比较器的速度。

Description

一种高速动态比较器的电路
技术领域
本发明属于微电子技术领域，具体涉及一种高速动态比较器的电路。
背景技术
比较器电路是集成电路系统的重要模块，比较器电路主要实现电压的比较功能，广泛应用于振荡器，时钟缓冲电路以及ADC电路等。
图1为一种传统的CMOS比较器结构，其基本思路是在比较阶段利用NMOS管M1与NMOS管M2作为输入管，将比较器输入电压转化为电流，送入动态锁存电路，最后经过反相器输出比较结果。该电路采用延时器控制NMOS管M3与NMOS管M4的偏置，在实际应用中延时器的设置很难把握。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种降低电路的延时，提高比较器的速度的高速动态比较器的电路。本发明的技术方案如下：
一种高速动态比较器的电路，其包括：包括输入管、偏置管、动态锁存电路、重置管及反相器，所述反相器包括反相器I1、反相器I2及反相器I3，其中，所述输入管的信号输出端连接于偏置管和动态锁存器电路之间，所述动态锁存器电路的输出端分别连接着反相器I1以及反相器I2的输入端，最后在所述反相器I1以及反相器I2的输出端产生比较器的输出结果；
所述输入管在比较器比较阶段，将输入电压信号转换为电流信号，所述偏置管在比较器比较阶段生成稳定的电流偏置，所述动态锁存电路在比较器比较阶段将输入电流信号的差值扩大并转化为电压信号，所述重置管在比较器重置状态将比较器输出电压置低位，所述反相器I1以及反相器I2将动态锁电路的电压信号取反输出并提供一个大负载能力，所述反相器I3在比较器重置状态提供一个电流释放通路到外部电路GND。
进一步的，所述输入管包括：NMOS管M1、NMOS管M2，所述偏置管包括NMOS管M3、NMOS管M4，所述动态锁存电路包括NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8，所述重置管包括PMOS管M9、PMOS管M10、PMOS管M11，反相器包括反相器I1、反相器I2以及反相器I3，其中NMOS管M1的源极分别与NMOS管M2的源极以及NMOS管M11的漏极相连，NMOS管M1的漏极分别与NMOS管M3的漏极以及NMOS管M5的源极相连，NMOS管M1的栅极与比较器的输入端(IN+)相连，NMOS管M2的漏极分别与NMOS管M4的漏极以及NMOS管M6的源极相连，NMOS管M2的栅极与比较器的输入端(IN-)相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的栅极分别与NMOS管M4的栅极、PMOS管M9的栅极、PMOS管M10的栅极、反相器I3的输入端以及外部控制信号CLK相连，NMOS管M4的源极与外部地线GND相连,NMOS管M5的漏极分别与PMOS管M7的漏极、PMOS管M9的漏极、PMOS管M8的栅极、NMOS管M6的栅极以及反相器I1的输入端相连，NMOS管M5的栅极分别与NMOS管M6的漏极、PMOS管M8的漏极、PMOS管M10的漏极、PMOS管M7的栅极以及反相器I2的输入端相连，PMOS管M7的源极分别与PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极、PMOS管M7的衬底、PMOS管M8的衬底、PMOS管M9的衬底、PMOS管M10的衬底以及外部电源VDD相连，NMOS管M1的衬底分别与NMOS管M2的衬底、NMOS管M3的衬底、NMOS管M4的衬底、NMOS管M5的衬底、NMOS管M6的衬底、NMOS管M11的源极、NMOS管M11的衬底以及外部地线GND相连，反相器I1的输出端与比较器的输出端(OUT+)相连，反相器I2的输出端与比较器的输出端(OUT-)相连，反相器I3的输出端与NMOS管M11的栅极。
进一步的，当CLK为低电位时，PMOS管M9、PMOS管M10以及NMOS管M11导通，NMOS管M3与NMOS管M4截止，比较器两端均输出低电位，实现重置功能；当CLK为高电位时，PMOS管M9、PMOS管M10以及NMOS管M11截止，NMOS管M3与NMOS管M4导通并提供一个较大的直流偏置，此时比较器两端输入(IN+,IN-)不等的电压，分别通过NMOS管M1以及NMOS管M2，将电压放大并转换为电流。电流通过NMOS管M5、NMOS管M6、PMOS管M7以及PMOS管M8，再次扩大差值，并转换为电压，最后通过反向器I1以及反相器I2输出一个互补的电压信号，实现电压比较。
进一步的，比较器两端输出低电位；当CLK为高电位时，当比较器输入端IN+的电位高于IN-时，比较器输出端OUT+输出高电位，输出端OUT-输出低电位，当比较器输入端IN-的电位高于IN+时，比较器输出端OUT-输出高电位，输出端OUT+输出低电位；该比较器电路具有锁存功能，当比较器输出互补信号之后，在CLK的电位保持高电位不变的情况下，改变比较器输入端的信号，不会改变比较器的输出信号。
本发明的优点及有益效果如下：
本发明通过提供一种高速动态比较器的电路，对比传统动态比较器(图1)，本发明的创新点在于控制信号的改变，改变电路状态，从而实现一种高速动态比较器的电路。在传统比较器(图1)中，NMOS管M11的控制信号为CLK1，本发明通过反相器I3将其转换为互补信号，从而NMOS管M11的工作状态与传统比较器相反，NMOS管M11在CLK为低电位(重置状态)时打开可以快速拉低NMOS管M1和NMOS管M2的源极电位，在CLK为高电位(比较状态)关端，可以使NMOS管M1与NMOS管M2的电流没有放电环路，从而加速比较状态，达到高速的目的。同时，传统比较器(图1)，NMOS管M3与NMOS管M4的控制信号为CLK1的延时信号CLK2，在实际电路设计以及仿真结果表明，该延时信号对比较器的速度有较大的影响，本发明则将NMOS管M3与NMOS管M4的控制信号修改为CLK，并且由于NMOS管M11的控制状态改变，所以此时NMOS管M3与NMOS管M4可以在不加延时的情况下，提供一个正确的时序，从而避免延时器的使用，增加电路的可靠性。从而实现一种高速动态比较器的电路。
附图说明
图1是传统的比较器电路原理图；
图2为本发明提供优选实施例的一种高速低功耗的比较器电路原理图；
图3为本发明提供优选实施例的一种高速低功耗的比较器的延时仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实施例中通过NMOS管将输入电压转化为电流，通过NMOS管M3、NMOS管M4、NMOS管M5以及NMOS管M6，将输入电流输入动态锁存电路，并转化为电流，期间实现输入级与动态锁存输出级的分离，实现高速低功耗的动态比较器。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种高速动态比较器的电路，如图2所示，包括输入管(1)、偏置管(2)、动态锁存电路(3)、重置管(4)、反相器(5)；
其中，所述比较器电路，所述输入管的信号输出端接所述偏置管以及所述动态锁存器电路之间，所述动态锁存器电路的输出端接所述反相器I1以及反相器I2的输入端，最后在所述反相器I1以及反相器I2的输出端产生比较器的输出结果。
作为一种优选的技术方案，如图2所示，所述比较器电路包括：NMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、反相器I1、反相器I2以及反相器I3，其中NMOS管M1的源极分别与NMOS管M2的源极以及NMOS管M11的漏极相连，NMOS管M1的漏极分别与NMOS管M3的漏极以及NMOS管M5的源极相连，NMOS管M1的栅极与比较器的输入端(IN+)相连，NMOS管M2的漏极分别与NMOS管M4的漏极以及NMOS管M6的源极相连，NMOS管M2的栅极与比较器的输入端(IN-)相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的栅极分别与NMOS管M4的栅极、PMOS管M9的栅极、PMOS管M10的栅极、反相器I3的输入端以及外部控制信号CLK相连，NMOS管M4的源极与外部地线GND相连,NMOS管M5的漏极分别与PMOS管M7的漏极、PMOS管M9的漏极、PMOS管M8的栅极、NMOS管M6的栅极以及反相器I1的输入端相连，NMOS管M5的栅极分别与NMOS管M6的漏极、PMOS管M8的漏极、PMOS管M10的漏极、PMOS管M7的栅极以及反相器I2的输入端相连，PMOS管M7的源极分别与PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极、PMOS管M7的衬底、PMOS管M8的衬底、PMOS管M9的衬底、PMOS管M10的衬底以及外部电源VDD相连，NMOS管M1的衬底分别与NMOS管M2的衬底、NMOS管M3的衬底、NMOS管M4的衬底、NMOS管M5的衬底、NMOS管M6的衬底、NMOS管M11的源极、NMOS管M11的衬底以及外部地线GND相连，反相器I1的输出端与比较器的输出端(OUT+)相连，反相器I2的输出端与比较器的输出端(OUT-)相连，反相器I3的输出端与NMOS管M11的栅极。
所述比较器电路中反相器I1、反相器I2以及反相器I3是现有技术。
进一步的，所述比较器电路中，当CLK为为低电位时，比较器两端输出低电位；当CLK为高电位时，当比较器输入端IN+的电位高于IN-时，比较器输出端OUT+输出高电位，输出端OUT-输出低电位，当比较器输入端IN-的电位高于IN+时，比较器输出端OUT-输出高电位，输出端OUT+输出低电位。该比较器电路具有锁存功能，当比较器输出互补信号之后，在CLK的电位保持高电位不变的情况下，改变比较器输入端的信号，不会改变比较器的输出信号。
图3为本发明的高速动态比较器的延时特性仿真曲线，其中横坐标为时间T，纵坐标为电压V。仿真结果显示，在输入IN+为912.5mV，IN-为887.5mV的情况下，以高电位达到VDD/2为标准，时间仅需48.9pS,功耗为188.3uW。
本申请的上述实施例中，一种高速动态比较器的电路，包括输入管、偏置管、动态锁存电路、重置管、反相器。本申请实施例利用NMOS管将电压转化为电流，并直接将电流输入动态锁存器，从而降低延迟，将输入级与动态锁存输出级分离，从而降低功耗，动态锁存器输出端接反相器增加负载能力，实现CLK高电位时比较功能，利用PMOS管M9、PMOS管M10在CLK低电位时，实现比较器复位功能，NMOS管M11在复位状态形成电流通路，拉低NMOS管M1和NMOS管M2的源极电压。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (4)

1.一种高速动态比较器的电路，其特征在于，包括：包括输入管(1)、偏置管(2)、动态锁存电路(3)、重置管(4)及反相器(5)，所述反相器(5)包括反相器I1、反相器I2及反相器I3，其中，所述输入管(1)的信号输出端连接于偏置管(2)和动态锁存器电路(3)之间，所述动态锁存器电路(3)的输出端分别连接着反相器I1以及反相器I2的输入端，最后在所述反相器I1以及反相器I2的输出端产生比较器的输出结果；
所述输入管(1)在比较器比较阶段，将输入电压信号转换为电流信号，所述偏置管(2)在比较器比较阶段生成稳定的电流偏置，所述动态锁存电路(3)在比较器比较阶段将输入电流信号的差值扩大并转化为电压信号，所述重置管(4)在比较器重置状态将比较器输出电压置低位，所述反相器I1以及反相器I2将动态锁电路的电压信号取反输出并提供一个大负载能力，所述反相器I3在比较器重置状态提供一个电流释放通路到外部电路GND。
2.根据权利要求1所述的一种高速动态比较器的电路，其特征在于，所述输入管(1)包括：NMOS管M1、NMOS管M2，所述偏置管(2)包括NMOS管M3、NMOS管M4，所述动态锁存电路(3)包括NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8，所述重置管(4)包括PMOS管M9、PMOS管M10、PMOS管M11，反相器(5)包括反相器I1、反相器I2以及反相器I3，其中NMOS管M1的源极分别与NMOS管M2的源极以及NMOS管M11的漏极相连，NMOS管M1的漏极分别与NMOS管M3的漏极以及NMOS管M5的源极相连，NMOS管M1的栅极与比较器的输入端(IN+)相连，NMOS管M2的漏极分别与NMOS管M4的漏极以及NMOS管M6的源极相连，NMOS管M2的栅极与比较器的输入端(IN-)相连，NMOS管M3的源极与外部地线GND相连，NMOS管M3的栅极分别与NMOS管M4的栅极、PMOS管M9的栅极、PMOS管M10的栅极、反相器I3的输入端以及外部控制信号CLK相连，NMOS管M4的源极与外部地线GND相连,NMOS管M5的漏极分别与PMOS管M7的漏极、PMOS管M9的漏极、PMOS管M8的栅极、NMOS管M6的栅极以及反相器I1的输入端相连，NMOS管M5的栅极分别与NMOS管M6的漏极、PMOS管M8的漏极、PMOS管M10的漏极、PMOS管M7的栅极以及反相器I2的输入端相连，PMOS管M7的源极分别与PMOS管M8的源极、PMOS管M9的源极、PMOS管M10的源极、PMOS管M7的衬底、PMOS管M8的衬底、PMOS管M9的衬底、PMOS管M10的衬底以及外部电源VDD相连，NMOS管M1的衬底分别与NMOS管M2的衬底、NMOS管M3的衬底、NMOS管M4的衬底、NMOS管M5的衬底、NMOS管M6的衬底、NMOS管M11的源极、NMOS管M11的衬底以及外部地线GND相连，反相器I1的输出端与比较器的输出端(OUT+)相连，反相器I2的输出端与比较器的输出端(OUT-)相连，反相器I3的输出端与NMOS管M11的栅极。
3.根据权利要求2所述的一种高速动态比较器的电路，其特征在于，当CLK为低电位时，PMOS管M9、PMOS管M10以及NMOS管M11导通，NMOS管M3与NMOS管M4截止，比较器两端均输出低电位，实现重置功能；当CLK为高电位时，PMOS管M9、PMOS管M10以及NMOS管M11截止，NMOS管M3与NMOS管M4导通并提供一个较大的直流偏置，此时比较器两端输入(IN+,IN-)不等的电压，分别通过NMOS管M1以及NMOS管M2，将电压放大并转换为电流。电流通过NMOS管M5、NMOS管M6、PMOS管M7以及PMOS管M8，再次扩大差值，并转换为电压，最后通过反向器I1以及反相器I2输出一个互补的电压信号，实现电压比较。
4.根据权利要求3所述的一种高速动态比较器的电路，其特征在于，当CLK为为低电位时，比较器两端输出低电位；当CLK为高电位时，当比较器输入端IN+的电位高于IN-时，比较器输出端OUT+输出高电位，输出端OUT-输出低电位，当比较器输入端IN-的电位高于IN+时，比较器输出端OUT-输出高电位，输出端OUT+输出低电位；该比较器电路具有锁存功能，当比较器输出互补信号之后，在CLK的电位保持高电位不变的情况下，改变比较器输入端的信号，不会改变比较器的输出信号。
CN201811354625.2A 2018-11-14 2018-11-14 一种高速动态比较器的电路 Active CN109586695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811354625.2A CN109586695B (zh) 2018-11-14 2018-11-14 一种高速动态比较器的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811354625.2A CN109586695B (zh) 2018-11-14 2018-11-14 一种高速动态比较器的电路

Publications (2)

Publication Number Publication Date
CN109586695A true CN109586695A (zh) 2019-04-05
CN109586695B CN109586695B (zh) 2022-02-11

Family

ID=65922458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811354625.2A Active CN109586695B (zh) 2018-11-14 2018-11-14 一种高速动态比较器的电路

Country Status (1)

Country Link
CN (1) CN109586695B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391796A (zh) * 2019-05-31 2019-10-29 上海酷芯微电子有限公司 自适应时序的动态比较器
CN112526581A (zh) * 2020-11-26 2021-03-19 重庆邮电大学 一种适用于辐射检测前端读出电路的时间甄别器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088146B1 (en) * 2004-11-03 2006-08-08 National Semiconductor Corporation Apparatus and method for high-speed half-latch with low overdrive voltage
CN202750074U (zh) * 2012-04-20 2013-02-20 西安华迅微电子有限公司 一种高速比较器
CN107493093A (zh) * 2017-08-21 2017-12-19 中国电子科技集团公司第二十四研究所 一种高速低功耗动态亚稳态抑制比较器
CN108494406A (zh) * 2018-03-23 2018-09-04 上海唯捷创芯电子技术有限公司 一种高速动态锁存型比较器、芯片及通信终端
CN108494388A (zh) * 2018-03-22 2018-09-04 中国电子科技集团公司第二十四研究所 一种高速低噪声动态比较器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088146B1 (en) * 2004-11-03 2006-08-08 National Semiconductor Corporation Apparatus and method for high-speed half-latch with low overdrive voltage
CN202750074U (zh) * 2012-04-20 2013-02-20 西安华迅微电子有限公司 一种高速比较器
CN107493093A (zh) * 2017-08-21 2017-12-19 中国电子科技集团公司第二十四研究所 一种高速低功耗动态亚稳态抑制比较器
CN108494388A (zh) * 2018-03-22 2018-09-04 中国电子科技集团公司第二十四研究所 一种高速低噪声动态比较器
CN108494406A (zh) * 2018-03-23 2018-09-04 上海唯捷创芯电子技术有限公司 一种高速动态锁存型比较器、芯片及通信终端

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110391796A (zh) * 2019-05-31 2019-10-29 上海酷芯微电子有限公司 自适应时序的动态比较器
CN110391796B (zh) * 2019-05-31 2023-04-14 合肥酷芯微电子有限公司 自适应时序的动态比较器
CN112526581A (zh) * 2020-11-26 2021-03-19 重庆邮电大学 一种适用于辐射检测前端读出电路的时间甄别器

Also Published As

Publication number Publication date
CN109586695B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
WO2017049989A1 (zh) 一种高速低功耗动态比较器
CN104113303B (zh) 50%占空比时钟产生电路
US20040027185A1 (en) High-speed differential sampling flip-flop
CN103973274B (zh) 锁存比较器
CN105680834A (zh) 一种高速低功耗的动态比较器
CN107124166B (zh) 一种低功耗高速零电流开关
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN103178813A (zh) 一种低失调全动态比较器
US10963222B2 (en) True random number generator with stable node voltage
CN109586695A (zh) 一种高速动态比较器的电路
CN108649951A (zh) 一种具有相位自动调节功能的两相时钟信号产生电路
CN108880479A (zh) 一种动态偏置电流优化的运算放大器
CN109586694A (zh) 一种高速低功耗的比较器电路
CN106612119A (zh) 一种比较器及模数转化器
CN206259921U (zh) 一种快速响应动态锁存比较器
CN112311389B (zh) 电荷泵电流失配补偿电路、电荷泵及锁相环
CN112532246A (zh) 低压低功耗共模电压变化不敏感的二级全动态比较器
Shubhanand et al. Design and simulation of a high speed CMOS comparator
CN216819829U (zh) 高速采样电路及包含该高速采样电路的SerDes接收机、芯片
WO2022033006A1 (zh) 比较器
CN111929522B (zh) 状态检测电路及控制检测方法
CN102710242B (zh) 一种应用于高频pll的片内上电复位检测电路
CN107872204A (zh) 一种低功耗小面积大增益的新型tda电路
CN112003594A (zh) 一种低功耗的动态比较器电路
CN103871474B (zh) 读操作控制信号发生器及其工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant