CN108494406A - 一种高速动态锁存型比较器、芯片及通信终端 - Google Patents

一种高速动态锁存型比较器、芯片及通信终端 Download PDF

Info

Publication number
CN108494406A
CN108494406A CN201810242985.7A CN201810242985A CN108494406A CN 108494406 A CN108494406 A CN 108494406A CN 201810242985 A CN201810242985 A CN 201810242985A CN 108494406 A CN108494406 A CN 108494406A
Authority
CN
China
Prior art keywords
module
nmos transistor
output
pmos transistor
high speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810242985.7A
Other languages
English (en)
Other versions
CN108494406B (zh
Inventor
林升
白云芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wei Jiechuan Rump Electron Technology Co Ltd
Original Assignee
Shanghai Wei Jiechuan Rump Electron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wei Jiechuan Rump Electron Technology Co Ltd filed Critical Shanghai Wei Jiechuan Rump Electron Technology Co Ltd
Priority to CN201810242985.7A priority Critical patent/CN108494406B/zh
Publication of CN108494406A publication Critical patent/CN108494406A/zh
Application granted granted Critical
Publication of CN108494406B publication Critical patent/CN108494406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Abstract

本发明公开了一种高速动态锁存型比较器、芯片及通信终端。该高速动态锁存型比较器包括偏置模块、输入模块、交叉耦合锁存模块、第一复位模块、第二复位模块、第一输出模块和第二输出模块，偏置模块与输入模块连接，输入模块分别与交叉耦合锁存模块、第一输出模块和第二输出模块连接，交叉耦合锁存模块与第一复位模块和第二复位模块连接。在本高速动态锁存型比较器中，将输入模块的第二PMOS晶体管和第三PMOS晶体管的衬底端分别作为同相输入端和反相输入端，并利用第二PMOS晶体管和第三PMOS晶体管的栅跨导和衬底偏置效应引入的背栅跨导提升该高速动态锁存型比较器的响应速度。

Description

一种高速动态锁存型比较器、芯片及通信终端
技术领域
本发明涉及一种高速动态锁存型比较器，同时也涉及包括该高速动态锁存型比较器的集成电路芯片及相应的通信终端，属于模拟集成电路技术领域。
背景技术
随着数字技术与半导体技术的快速发展，大量的模拟信号都需要转换为数字信号来处理，模数转换器(ADC)作为连接模拟信号数字信号的桥梁，扮演着愈发重要的角色，信息传播的高速发展同样对模数转换器提出了更高的要求。
比较器作为模数转换器的核心模块，其精度、延时、功耗、失调等指标对整个模数转换器的性能有至关重要的影响，甚至影响整个系统的性能。其中，在低功耗高速模数转换器中通常采用动态锁存型比较器。该动态锁存型比较器是一种特殊的比较器结构，其通过动态锁存技术可以实现较高的比较速度，这种比较器只有在输出翻转的一瞬间会消耗能量，而其它时刻均静止无能量消耗。
如图1所示，现有的动态锁存型比较器主要由三个PMOS晶体管、四个NMOS晶体管和两个反相器组成，Vinp和Vinn分别为比较器的同相输入和反相输入端，OUTp和OUTn为比较器的同相输出端和反相输出端，CLK为比较器的控制时钟。该动态锁存型比较器由于输入晶体管M1和M2的衬底偏置效应会降低比较器的响应速度，通常将输入晶体管M1和M2的衬底与源极相连接以降低衬底偏置效应。为了进一步提升动态锁存型比较器的响应速度，需要对现有的动态锁存型比较器的结构进行改进。
发明内容
本发明所要解决的首要技术问题在于提供一种高速动态锁存型比较器。
本发明所要解决的另一技术问题在于提供一种包括该高速动态锁存型比较器的集成电路芯片及相应的通信终端。
为了实现上述发明目的，本发明采用下述的技术方案：
根据本发明实施例的第一方面，提供一种高速动态锁存型比较器，包括偏置模块、输入模块、交叉耦合锁存模块、第一复位模块、第二复位模块、第一输出模块和第二输出模块，所述偏置模块与所述输入模块连接，所述输入模块分别与所述交叉耦合锁存模块、所述第一输出模块和所述第二输出模块连接，所述交叉耦合锁存模块与所述第一复位模块和所述第二复位模块连接；
所述偏置模块用于为所述输入模块提供偏置电流；
所述输入模块用于分别将接入的正向输入信号和反向输入信号转换为对应的电流信号输入到所述交叉耦合锁存模块中；
所述第一复位模块与所述第二复位模块用于分别接入时钟信号，通过所述时钟信号控制所述交叉耦合锁存模块实现所述高速动态锁存型比较器的复位功能和比较功能，并通过所述第一输出模块和所述第二输出模块输出正向输出信号和反向输出信号。
其中较优地，所述偏置模块采用第一PMOS晶体管；所述第一PMOS晶体管的源极连接电源，栅极连接偏置电压，漏极连接所述输入模块。
其中较优地，所述输入模块包括第二PMOS晶体管和第三PMOS晶体管，所述第二PMOS晶体管的源极分别与所述第三PMOS晶体管的源极和所述第一PMOS晶体管的漏极连接，所述第二PMOS晶体管和所述第三PMOS晶体管的栅极和漏极分别与所述交叉耦合锁存模块连接，所述第二PMOS晶体管的漏极分别与所述第一输出模块和所述第三PMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极分别与所述第二输出模块和所述第二PMOS晶体管的栅极连接。
其中较优地，所述第二PMOS晶体管的衬底端作为同相输入端，用于接入正向输入信号；所述第三PMOS晶体管的衬底端作为反相输入端，用于接入反向输入信号，使得所述第二PMOS晶体管和所述第三PMOS晶体管的栅跨导和衬底偏置效应引入的背栅跨导提升所述高速动态锁存型比较器的响应速度。
其中较优地，所述交叉耦合锁存模块包括第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管的栅极分别与所述第二PMOS晶体管的栅极、所述第三PMOS晶体管的漏极、所述第二输出模块、所述第二NMOS晶体管的漏极连接，所述第二NMOS晶体管的栅极分别与所述第三PMOS晶体管的栅极、所述第二PMOS晶体管的漏极、所述第一输出模块和所述第一NMOS晶体管的漏极连接，所述第一NMOS晶体管和所述第二NMOS晶体管的源极分别接地，所述第一NMOS晶体管的漏极与所述第一复位模块连接，所述第二NMOS晶体管的漏极与所述第二复位模块连接。
其中较优地，所述第一复位模块采用第三NMOS晶体管，所述第三NMOS晶体管的栅极接入时钟信号，所述第三NMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接，所述第三NMOS晶体管的源极接地；
所述第二复位模块采用第四NMOS晶体管，所述第四NMOS晶体管的栅极接入时钟信号，所述第四NMOS晶体管的漏极与所述第二NMOS晶体管的漏极连接，所述第四NMOS晶体管M6的源极接地；
通过所述时钟信号分别控制所述第三NMOS晶体管和所述第四NMOS晶体管的通断。
其中较优地，所述第一输出模块采用第一反相器，所述第二输出模块采用第二反相器，所述第一反相器的输出端作为同相输出端，用于输出正向输入信号，所述第二反相器的输出端作为反相输出端，用于输出反向输出信号。
其中较优地，当所述时钟信号为高电平时，所述第三NMOS晶体管和所述第四NMOS晶体管导通，所述正向输出信号和所述反向输出信号分别通过所述第三NMOS晶体管和所述第四NMOS晶体管均被拉低到地，使得所述交叉耦合锁存模块处于复位阶段；
当所述时钟信号为低电平时，所述第三NMOS晶体管和所述第四NMOS晶体管截止，所述正向输入信号通过所述交叉耦合锁存模块实现对地断开以控制反向输入信号拉低到地，所述反向输入信号通过所述交叉耦合锁存模块实现对地断开以控制所述正向输出信号拉低到地，并且所述正向输入信号与所述反向输入信号被所述交叉耦合锁存模块锁存，通过所述第一输出模块和所述第二输出模块输出正向输出信号和反向输出信号。
根据本发明实施例的第二方面，提供一种集成电路芯片，包括上述的高速动态锁存型比较器。
根据本发明实施例的第三方面，提供一种通信终端，包括上述的高速动态锁存型比较器。
在本发明所提供的高速动态锁存型比较器中，将输入模块的第二PMOS晶体管和第三PMOS晶体管的衬底端分别作为本高速动态锁存型比较器的同相输入端和反相输入端，分别接入正向输入信号和反向输入信号；并利用第二PMOS晶体管和第三PMOS晶体管的栅跨导和衬底偏置效应引入的背栅跨导对本高速动态锁存型比较器的响应速度产生积极的贡献，有效提升了该高速动态锁存型比较器的响应速度。
附图说明
图1为现有动态锁存型比较器的电路原理图；
图2为本发明所提供的高速动态锁存型比较器的电路原理图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。
如图2所示，本发明所提供的高速动态锁存型比较器包括偏置模块1、输入模块2、交叉耦合锁存模块3、第一复位模块4、第二复位模块5、第一输出模块6和第二输出模块7。其中，偏置模块1与输入模块1连接，输入模块1分别与交叉耦合锁存模块3、第一输出模块6和第二输出模块7连接，交叉耦合锁存模块3与第一复位模块4和第二复位模块5连接。
其中，偏置模块1采用第一PMOS晶体管Mb，该第一PMOS晶体管Mb的源极连接电源电压VDD，第一PMOS晶体管Mb的栅极连接偏置电压Vbias，第一PMOS晶体管Mb的漏极连接输入模块2。偏置模块1用于分别为输入模块2、交叉耦合锁存模块3、第一复位模块4、第二复位模块5、第一输出模块6和第二输出模块7提供偏置电流，使其能够正常工作。
输入模块2包括第二PMOS晶体管M1和第三PMOS晶体管M2，第二PMOS晶体管M1的源极分别与第三PMOS晶体管M2的源极和第一PMOS晶体管Mb的漏极连接；第二PMOS晶体管M1的衬底端作为同相输入端，用于接入正向输入信号Vinp；第三PMOS晶体管M2的衬底端作为反相输入端，用于接入反向输入信号Vinn；第二PMOS晶体管M1和第三PMOS晶体管M2的栅极和漏极分别与交叉耦合锁存模块3连接，并且，第二PMOS晶体管M1的漏极分别与第一输出模块6和第三PMOS晶体管M2的栅极连接；第三PMOS晶体管M2的漏极分别与第二输出模块7和第二PMOS晶体管M1的栅极连接。通过输入模块2分别将接入的正向输入信号Vinp和反向输入信号Vinn转化成对应的电流信号，并对该电流信号进行放大后输出。并且，采用输入模块2的第二PMOS晶体管M1和第三PMOS晶体管M2的衬底端分别接入正向输入信号Vinp和反向输入信号Vinn，这样第二PMOS晶体管M1和第三PMOS晶体管M2的栅跨导和衬底偏置效应引入的背栅跨导均对本高速动态锁存型比较器的响应速度产生积极的贡献，有效提升了该高速动态锁存型比较器的响应速度。
交叉耦合锁存模块3用于完成本高速动态锁存型比较器的比较功能和复位功能，并在比较阶段加快放电速度。该交叉耦合锁存模块3包括第一NMOS晶体管M3和第二NMOS晶体管M4，第一NMOS晶体管M3的栅极分别与第二PMOS晶体管M1的栅极、第三PMOS晶体管M2的漏极、第二输出模块7、第二NMOS晶体管M4的漏极连接；第二NMOS晶体管M4的栅极分别与第三PMOS晶体管M2的栅极、第二PMOS晶体管M1的漏极、第一输出模块6和第一NMOS晶体管M3的漏极连接。因此，第一NMOS晶体管M3的栅极和漏极与第二NMOS晶体管M4的栅极和漏极实现交叉耦合；第一NMOS晶体管M3和第二NMOS晶体管M4的源极分别接地，第一NMOS晶体管M3的漏极与第一复位模块4连接，第二NMOS晶体管M4的漏接与第二复位模块5连接。
第一复位模块4与第二复位模块5用于接入时钟信号CLK，并通过时钟信号CLK控制交叉耦合锁存模块3在复位阶段进行复位。并且，通过时钟信号CLK还可以控制交叉耦合锁存模块3进入比较阶段，从而实现本高速动态锁存型比较器的比较功能。其中，第一复位模块4采用第三NMOS晶体管M5，第二复位模块5采用第四NMOS晶体管M6。第三NMOS晶体管M5的栅极作为时钟信号输入端，用于接入时钟信号CLK，通过时钟信号CLK控制第三NMOS晶体管M5的通断。第三NMOS晶体管M5的漏极与第一NMOS晶体管M3的漏极连接。第四NMOS晶体管M6的栅极作为时钟信号输入端，用于接入时钟信号CLK，通过时钟信号CLK控制第四NMOS晶体管M6的通断。第四NMOS晶体管M6的漏极与第二NMOS晶体管M4的漏极连接。第三NMOS晶体管M5和第四NMOS晶体管M6的源极分别接地。
第一输出模块6采用第一反相器inv1，第二输出模块7采用第二反相器inv2。第一反相器inv1的输出端作为同相输出端OUTp，第二反相器inv2的输出端作为反相输出端OUTn。通过第一反相器inv1和第二反相器inv2将输出的正向输出信号和反向输出信号转化为二进制形式的数字信号进行输出，并增加输出数字信号的驱动能力。
本发明所提供的高速动态锁存型比较器的工作过程为：当时钟信号CLK为高电平时，即时钟信号CLK为逻辑1(即电压值为VDD)时，第一复位模块4和第二复位模块5中的第三NMOS晶体管M5和第四NMOS晶体管M6导通，正向输出信号和反向输出信号分别通过第三NMOS晶体管M5和第四NMOS晶体管M6均被拉低到地实现使本高速动态锁存型比较器进入复位阶段，此时，同相输出端OUTp和反相输出端OUTn均输出逻辑1。
当时钟信号CLK为低电平时，即时钟信号CLK为逻辑0(即电压值为0)时，第一复位模块4和第二复位模块5中的第三NMOS晶体管M5和第四NMOS晶体管M6截止，本高速动态锁存型比较器进入比较阶段，正向输入信号Vinp与反向输入信号Vinn分别输入到交叉耦合锁存模块3中进行比较。以正向输入信号Vinp>反向输入信号Vinn为例，此时正向输入信号Vinp上升速度慢于反向输入信号Vinn，随着反向输入信号Vinn的不断升高，当其达到预设值时，第一NMOS晶体管M3导通，从而将正向输入信号Vinp拉低到地，而第二NMOS晶体管M4维持截止状态，使得反向输入信号Vinn呈现高电平，并被交叉耦合锁存模块3锁存。因此，第一反相器inv1的同相输出端OUTp输出逻辑1，反相输出端OUTn输出逻辑0。
反之，反向输入信号Vinn>正向输入信号Vinp时，此时反向输入信号Vinn上升速度慢于正向输入信号Vinp，随着正向输入信号Vinp的不断升高，当其达到预设值时，第二NMOS晶体管M4导通，从而将反向输入信号Vinn拉低到地，而第一NMOS晶体管M3维持截止状态，使得正向输入信号Vinp呈现高电平，并被交叉耦合锁存模块3锁存。因此，第一反相器inv1的同相输出端OUTp输出逻辑0，反相输出端OUTn输出逻辑1。
为了使本发明所提供的高速动态锁存型比较器的技术方案更加清晰明确，下面以一个实施例为典型示例进行详细说明。
本实施例采用0.11um CMOS工艺实现，其中，第一PMOS晶体管Mb的宽长比为1um/0.2um，第二PMOS晶体管M1和第三PMOS晶体管M2的宽长比为1um/0.2um，第一NMOS晶体管M3～第四NMOS晶体管M6的宽长比为1.2um/0.2um，直流电源的输出电压VDD为1.2V。利用本发明所提供的高速动态锁存型比较器进行实验，当该高速动态锁存型比较器的输入信号差为1V时，高速动态锁存型比较器输出的响应延时仅为1.5ns。
在本发明所提供的高速动态锁存型比较器中，将输入模块的第二PMOS晶体管和第三PMOS晶体管的衬底端分别作为本高速动态锁存型比较器的同相输入端和反相输入端，分别接入正向输入信号和反向输入信号；并利用第二PMOS晶体管和第三PMOS晶体管的栅跨导和衬底偏置效应引入的背栅跨导对本高速动态锁存型比较器的响应速度产生积极的贡献，有效提升了该高速动态锁存型比较器的响应速度。
本发明所提供的高速动态锁存型比较器可以被用在集成电路芯片中。对于该集成电路芯片中使用的高速动态锁存型比较器的具体结构，在此就不再一一详述了。
另外，上述高速动态锁存型比较器还可以被用在通信终端中，作为模拟集成电路的重要组成部分。这里所说的通信终端是指可以在移动环境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE、FDD_LTE等多种通信制式的计算机设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。此外，本发明所提供的技术方案也适用于其他模拟集成电路应用的场合，例如通信基站等。
以上对本发明所提供的高速动态锁存型比较器、芯片及通信终端进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。

Claims (10)

1.一种高速动态锁存型比较器，其特征在于包括偏置模块、输入模块、交叉耦合锁存模块、第一复位模块、第二复位模块、第一输出模块和第二输出模块，所述偏置模块与所述输入模块连接，所述输入模块分别与所述交叉耦合锁存模块、所述第一输出模块和所述第二输出模块连接，所述交叉耦合锁存模块与所述第一复位模块和所述第二复位模块连接；
所述偏置模块用于为所述输入模块提供偏置电流；
所述输入模块用于分别将接入的正向输入信号和反向输入信号转换为对应的电流信号输入到所述交叉耦合锁存模块中；
所述第一复位模块与所述第二复位模块用于分别接入时钟信号，通过所述时钟信号控制所述交叉耦合锁存模块实现所述高速动态锁存型比较器的复位功能和比较功能，并通过所述第一输出模块和所述第二输出模块输出正向输出信号和反向输出信号。
2.如权利要求1所述的高速动态锁存型比较器，其特征在于：
所述偏置模块采用第一PMOS晶体管；所述第一PMOS晶体管的源极连接电源，栅极连接偏置电压，漏极连接所述输入模块。
3.如权利要求2所述的高速动态锁存型比较器，其特征在于：
所述输入模块包括第二PMOS晶体管和第三PMOS晶体管，所述第二PMOS晶体管的源极分别与所述第三PMOS晶体管的源极和所述第一PMOS晶体管的漏极连接，所述第二PMOS晶体管和所述第三PMOS晶体管的栅极和漏极分别与所述交叉耦合锁存模块连接，所述第二PMOS晶体管的漏极分别与所述第一输出模块和所述第三PMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极分别与所述第二输出模块和所述第二PMOS晶体管的栅极连接。
4.如权利要求3所述的高速动态锁存型比较器，其特征在于：
所述第二PMOS晶体管的衬底端作为同相输入端，用于接入正向输入信号；所述第三PMOS晶体管的衬底端作为反相输入端，用于接入反向输入信号，使得所述第二PMOS晶体管和所述第三PMOS晶体管的栅跨导和衬底偏置效应引入的背栅跨导提升所述高速动态锁存型比较器的响应速度。
5.如权利要求4所述的高速动态锁存型比较器，其特征在于：
所述交叉耦合锁存模块包括第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管的栅极分别与所述第二PMOS晶体管的栅极、所述第三PMOS晶体管的漏极、所述第二输出模块、所述第二NMOS晶体管的漏极连接，所述第二NMOS晶体管的栅极分别与所述第三PMOS晶体管的栅极、所述第二PMOS晶体管的漏极、所述第一输出模块和所述第一NMOS晶体管的漏极连接，所述第一NMOS晶体管和所述第二NMOS晶体管的源极分别接地，所述第一NMOS晶体管的漏极与所述第一复位模块连接，所述第二NMOS晶体管的漏极与所述第二复位模块连接。
6.如权利要求5所述的高速动态锁存型比较器，其特征在于：
所述第一复位模块采用第三NMOS晶体管；所述第三NMOS晶体管的栅极接入时钟信号，所述第三NMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接，所述第三NMOS晶体管的源极接地；
所述第二复位模块采用第四NMOS晶体管，所述第四NMOS晶体管的栅极接入时钟信号，所述第四NMOS晶体管的漏极与所述第二NMOS晶体管的漏极连接，所述第四NMOS晶体管的源极接地；
通过所述时钟信号分别控制所述第三NMOS晶体管和所述第四NMOS晶体管的通断。
7.如权利要求6所述的高速动态锁存型比较器，其特征在于：
所述第一输出模块采用第一反相器，所述第二输出模块采用第二反相器；所述第一反相器的输出端作为同相输出端，用于输出正向输入信号，所述第二反相器的输出端作为反相输出端，用于输出反向输出信号。
8.如权利要求7所述的高速动态锁存型比较器，其特征在于：
当所述时钟信号为高电平时，所述第三NMOS晶体管和所述第四NMOS晶体管导通，所述正向输出信号和所述反向输出信号分别通过所述第三NMOS晶体管和所述第四NMOS晶体管均被拉低到地，使得所述交叉耦合锁存模块处于复位阶段；
当所述时钟信号为低电平时，所述第三NMOS晶体管和所述第四NMOS晶体管截止，所述正向输入信号通过所述交叉耦合锁存模块实现对地断开以控制反向输入信号拉低到地，所述反向输入信号通过所述交叉耦合锁存模块实现对地断开以控制所述正向输出信号拉低到地，并且所述正向输入信号与所述反向输入信号被所述交叉耦合锁存模块锁存，通过所述第一输出模块和所述第二输出模块输出正向输出信号和反向输出信号。
9.一种集成电路芯片，其特征在于所述集成电路芯片中包括权利要求1～8中任意一项所述的高速动态锁存型比较器。
10.一种通信终端，其特征在于所述通信终端中包括权利要求1～8中任意一项所述的高速动态锁存型比较器。
CN201810242985.7A 2018-03-23 2018-03-23 一种高速动态锁存型比较器、芯片及通信终端 Active CN108494406B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810242985.7A CN108494406B (zh) 2018-03-23 2018-03-23 一种高速动态锁存型比较器、芯片及通信终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810242985.7A CN108494406B (zh) 2018-03-23 2018-03-23 一种高速动态锁存型比较器、芯片及通信终端

Publications (2)

Publication Number Publication Date
CN108494406A true CN108494406A (zh) 2018-09-04
CN108494406B CN108494406B (zh) 2022-03-18

Family

ID=63319579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810242985.7A Active CN108494406B (zh) 2018-03-23 2018-03-23 一种高速动态锁存型比较器、芯片及通信终端

Country Status (1)

Country Link
CN (1) CN108494406B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109586695A (zh) * 2018-11-14 2019-04-05 重庆邮电大学 一种高速动态比较器的电路
CN110098824A (zh) * 2019-05-09 2019-08-06 中国电子科技集团公司第二十四研究所 基于衬底增强型的比较器及电子设备
WO2020057269A1 (zh) * 2018-09-17 2020-03-26 中国电子科技集团公司第二十四研究所 一种高速可再生比较器电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572474A (en) * 1995-07-18 1996-11-05 Cypress Semiconductor Corporation Pseudo-differential sense amplifier
CN1304213A (zh) * 1999-12-08 2001-07-18 三星电子株式会社 高速动态锁存器
EP1391994A2 (en) * 2002-08-23 2004-02-25 Broadcom Corporation Comparator array having means for fast metastability resolution
US20040105033A1 (en) * 2002-12-02 2004-06-03 Broadcom Corporation Amplifier assembly including variable gain amplifier, parallel programmable amplifiers, and AGC
US7061421B1 (en) * 2005-03-31 2006-06-13 Silicon Laboratories Inc. Flash ADC with variable LSB
CN101893908A (zh) * 2010-07-08 2010-11-24 西安启芯微电子有限公司 灌入/拉出电流快速响应线性电压调节器及调节方法
CN103036538A (zh) * 2012-12-06 2013-04-10 国民技术股份有限公司 校准比较器失调电压的电路及其方法
CN105680834A (zh) * 2016-01-11 2016-06-15 中国科学技术大学先进技术研究院 一种高速低功耗的动态比较器
CN106160744A (zh) * 2016-07-07 2016-11-23 合肥工业大学 一种应用在低电压环境中的高速动态锁存比较器
CN106374929A (zh) * 2016-12-02 2017-02-01 桂林电子科技大学 一种快速响应动态锁存比较器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572474A (en) * 1995-07-18 1996-11-05 Cypress Semiconductor Corporation Pseudo-differential sense amplifier
CN1304213A (zh) * 1999-12-08 2001-07-18 三星电子株式会社 高速动态锁存器
EP1391994A2 (en) * 2002-08-23 2004-02-25 Broadcom Corporation Comparator array having means for fast metastability resolution
US20040105033A1 (en) * 2002-12-02 2004-06-03 Broadcom Corporation Amplifier assembly including variable gain amplifier, parallel programmable amplifiers, and AGC
US7061421B1 (en) * 2005-03-31 2006-06-13 Silicon Laboratories Inc. Flash ADC with variable LSB
CN101893908A (zh) * 2010-07-08 2010-11-24 西安启芯微电子有限公司 灌入/拉出电流快速响应线性电压调节器及调节方法
CN103036538A (zh) * 2012-12-06 2013-04-10 国民技术股份有限公司 校准比较器失调电压的电路及其方法
CN105680834A (zh) * 2016-01-11 2016-06-15 中国科学技术大学先进技术研究院 一种高速低功耗的动态比较器
CN106160744A (zh) * 2016-07-07 2016-11-23 合肥工业大学 一种应用在低电压环境中的高速动态锁存比较器
CN106374929A (zh) * 2016-12-02 2017-02-01 桂林电子科技大学 一种快速响应动态锁存比较器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020057269A1 (zh) * 2018-09-17 2020-03-26 中国电子科技集团公司第二十四研究所 一种高速可再生比较器电路
CN109586695A (zh) * 2018-11-14 2019-04-05 重庆邮电大学 一种高速动态比较器的电路
CN110098824A (zh) * 2019-05-09 2019-08-06 中国电子科技集团公司第二十四研究所 基于衬底增强型的比较器及电子设备
CN110098824B (zh) * 2019-05-09 2020-10-09 中国电子科技集团公司第二十四研究所 基于衬底增强型的比较器及电子设备
WO2020224289A1 (zh) * 2019-05-09 2020-11-12 中国电子科技集团公司第二十四研究所 基于衬底增强型的比较器及电子设备
US11664794B2 (en) 2019-05-09 2023-05-30 No.24 Research Institute Of China Electronics Technology Group Corporation Substrate-enhanced comparator and electronic device

Also Published As

Publication number Publication date
CN108494406B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US9960753B2 (en) Apparatus and method for low power fully-interruptible latches and master-slave flip-flops
Kim An area and energy efficient ultra-low voltage level shifter with pass transistor and reduced-swing output buffer in 65-nm CMOS
US9270270B2 (en) Clock gating circuit for reducing dynamic power
US9350327B2 (en) Flip-flops with low clock power
CN105262478B (zh) 一种基于e‑tspc结构的低功耗2/3分频器电路
CN108494406A (zh) 一种高速动态锁存型比较器、芯片及通信终端
CN104009736B (zh) 低功耗主从触发器
US11664794B2 (en) Substrate-enhanced comparator and electronic device
US9425771B2 (en) Low area flip-flop with a shared inverter
US8643411B1 (en) System for generating gated clock signals
CN105391444B (zh) 一种分频电路和电子装置
Lo et al. Designing an ultralow-voltage phase-locked loop using a bulk-driven technique
US6456110B1 (en) Voltage level shifter having zero DC current and state retention in drowsy mode
US5675263A (en) Hot-clock adiabatic gate using multiple clock signals with different phases
US20160077544A1 (en) Clock gating circuits and circuit arrangements including clock gating circuits
US9679623B2 (en) Stacked clock-generation circuit
CN110324027B (zh) 一种具有电平移位功能的比较器
TWI827389B (zh) 時脈門控單元
Shylu et al. Design of low power dynamic comparator with reduced kickback noise using clocked PMOS technique
US8604853B1 (en) State retention supply voltage distribution using clock network shielding
CN215818082U (zh) 一种低功耗频率比较器
Zhang et al. A novel CML latch for ultra high speed applications
Lee et al. A dynamic leakage and slew rate compensation circuit for 40-nm CMOS mixed-voltage output buffer
CN214504253U (zh) 一种低输入电源幅度的电平转换电路
Liang et al. A low-power D-type flip-flop with active inductor and forward body biasing techniques in 40-nm CMOS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant