CN101252351A - 比较器电路 - Google Patents

比较器电路 Download PDF

Info

Publication number
CN101252351A
CN101252351A CNA2007101691793A CN200710169179A CN101252351A CN 101252351 A CN101252351 A CN 101252351A CN A2007101691793 A CNA2007101691793 A CN A2007101691793A CN 200710169179 A CN200710169179 A CN 200710169179A CN 101252351 A CN101252351 A CN 101252351A
Authority
CN
China
Prior art keywords
circuit
mentioned
input
amplifying circuit
comparator circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101691793A
Other languages
English (en)
Other versions
CN101252351B (zh
Inventor
内田俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN101252351A publication Critical patent/CN101252351A/zh
Application granted granted Critical
Publication of CN101252351B publication Critical patent/CN101252351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Abstract

本发明提供一种可进行高速动作且高精度地消除偏移电压的比较器电路。其中设置有第二放大电路，第二放大电路将放大电路的输出进行放大并反馈到放大电路的输入中，当比较器电路对输入电压进行取样时，通过第二放大电路反馈并提高增益来消除偏移。进而，使放大电路的增益低于第二放大电路的增益，当比较器电路对输入电压进行比较时，通过切断第二放大电路的反馈，可高速地进行比较动作。

Description

比较器电路
技术领域
本发明涉及一种装配在半导体装置中的比较器电路。
背景技术
图5是现有的比较器电路的电路图。图6是表示现有的开关的导通关断的时间图。
比较器电路的输入端子，经由开关14和输入电容10，连接到放大器增益a的第一放大器11的反相输入端子上。开关14和输入电容10的连接点，经由开关15而接地。第一放大器11的非反相输入端子接地。第一放大器11的输入端子，经由锁存电路13连接到比较器电路的输入端子。另外，第一放大器11的输出端子，经由开关16连接到第一放大器11的反相输入端子。
开关14和开关16利用图6中示出的时钟信号Φ1进行导通关断控制，开关15利用时钟信号Φ2进行导通关断控制，锁存电路13是利用时钟信号Φ2，放大第一放大器11的输出端子的电压而成为锁存电路。
下面，阐述关于现有的比较器电路的取样状态的动作。图7是表示出现有的比较器电路的取样状态的电路图。
当时钟信号Φ1变高而时钟信号Φ2变低时，比较器电路变为图7示出的电路并变成取样状态。比较器电路的输入端子的输入电压Vin被取样到输入电容10。
这里，在取样状态下，当第一放大器11的反相输入端子的电压取为XN1，第一放大器11的输出端子的电压取为Vo1，第一放大器11的放大器增益取为a，比较器电路的输入端子的输入电压取为Vin，偏移电压(offset voltage)取为VOFF以及输入电容10的电荷取为Q1时，XN1表示为：
XN1＝a(0-XN1+VOFF)...(1)
从而XN1＝[a/(1+a)]VOFF...(2)。
另外，Q1成为：
Q1＝C(XN1-Vin)＝C[[a/(1+a)]VOFF-Vin]...(3)
下面，说明现有的比较器电路的保持和比较状态的动作。图8是表示现有的比较器电路的保持和比较状态的电路图。
当时钟信号Φ2变高而时钟信号Φ1变低时，比较器电路变为图8示出的电路并成为保持和比较状态。比较器电路的输入端子接地，取样到输入电容10的输入电压Vin，由第一放大器11进行比较动作，输入锁存电路13中。
这里，在保持和比较状态下，当第一放大器11的反相输入端子的电压取为XN2，第一放大器11的输出端子的电压取为Vo2，输入电容10的电荷取为Q2时，Q2就成为：
Q2＝C(XN2-0)＝CXN2    ...(4)。
按照电荷保存定律，由于Q1与Q2相等，所以XN2就成为：
Q2＝CXN2＝Q1＝C[[a/(1+a)]VOFF-Vin]  ...(5)
XN2＝[a/(1+a)]VOFF-Vin...(6)。
另外，Vo2表示为：
Vo2＝a(0-XN2+VOFF)...(7)
将式(6)代入式(7)，得到Vo2为：
Vo2＝a Vin+[a/(1+a)]VOFF...(8)。
式(8)的Vo2被输入到锁存电路13中，并与时钟信号Φ2同步后，被很大地放大，以成为锁存电路。
另外，具有偏移调整端子的比较器电路也是公知的(例如，参照专利文献1)。
[专利文献1]日本特开平07-092204号公报
当现有的比较器电路要彻底消除第一放大器11的偏移电压VOFF时，必须提高放大器增益a。
但是，当加快时钟信号Φ1和Φ2的频率，高速地使第一放大器11动作时，由于第一放大器11的动作不随动，所以放大器增益a就降低。当放大器增益a降低时，如式(8)所示，存在不能彻底消除偏移电压VOFF的问题。
发明内容
本发明着眼于上述问题，提供了一种能高精度地消除偏移电压，同时能高速动作的比较器电路。
为了解决上述问题，本发明的比较器电路是这样构成的，通过在输入电容中取样保持输入电压，来消除放大电路的偏移，其特征在于，包括：第二放大电路，其将上述放大电路的输出放大后反馈到上述放大电路的输入中，当上述比较器电路将上述输入电压进行取样时，通过上述第二放大电路反馈并提高增益，来消除偏移。
另外，使放大电路的增益低于第二放大电路的增益，当比较器电路比较输入电压时，通过切断第二放大电路的反馈可进行高速的比较动作。
本发明由于在放大电路的输出中追加了在取样时动作的第二放大电路，因此，在取样时能对比较器电路的输入端子的输入电压提高增益，从而可以高精度地消除放大电路的偏移电压。
另外，本发明由于在保持和比较时能对比较器电路的输入端子的输入电压降低放大器增益，因此，可高速地进行比较动作。
附图说明
图1是本发明的比较器电路的电路图。
图2是表示本发明的比较器电路的、开关的导通关断的时间图。
图3是表示本发明的比较器电路的、取样状态的电路图。
图4是表示本发明的比较器电路的、保持和比较状态的电路图。
图5是现有的比较器电路的电路图。
图6是表示现有的比较器电路的、开关的导通关断的时间图。
图7是表示现有的比较器电路的、取样状态的电路图。
图8是表示现有的比较器电路的、保持和比较状态的电路图。
符号说明
20  输入电容
21  第一放大器
22  第二放大器
23  锁存电路
24、25、26  开关
具体实施方式
下面，参照附图说明本发明的实施方式
图1是本发明实施方式的比较器电路的电路图。图2是表示本发明实施方式的比较器电路的、开关的导通关断的时间图。
本发明实施方式的比较器电路具有：开关24和25；取样保持用的输入电容20；作为放大器增益a的放大电路的第一放大器21；作为放大器增益A的第二放大电路的第二放大器22；和锁存电路23。
开关24连接在比较器电路的输入端子VIN和输入电容20的一侧端子之间。开关25连接在接地和输入电容20的一侧端子之间。输入电容20的另一侧端子连接在第一放大器21的反相输入端子。第一放大器21的非反相输入端子接地。第一放大器21的输出端子经由锁存电路23连接在比较器电路的输出端子OUT上。另外，第一放大器21的输出端子连接在第二放大器22的输入端子上。第二放大器22的输出端子经由开关26连接在第一放大器21的反相输入端子上。
第一放大器21的放大器增益a(例如，10倍)被设定为比第二放大器22的放大器增益A(例如，100倍)低。于是，在取样状态下使用第一放大器21和第二放大器22，在保持和比较状态下仅使用第一放大器21。
开关24和开关26根据图2示出的时钟信号Φ1进行导通关断控制。开关25根据图2示出的时钟信号Φ2进行导通关断控制。锁存电路23根据时钟信号Φ2，放大并锁存第一放大器21的输出端子的电压。如图2所示，时钟信号Φ1的相位和时钟信号Φ2的相位是互补的。另外，时钟信号Φ1和时钟信号Φ2存在同时变低的期间。因此，存在全部的开关同时变为关断的期间。
下面，说明本发明实施方式的比较器电路的取样状态的动作。图3是表示本发明实施方式的比较器电路的取样状态的电路图。
当时钟信号Φ1变高而时钟信号Φ2变低时，开关24和开关26导通而开关25关断，比较器电路变为图3示出的电路并成为取样状态。比较器电路的输入端子的输入电压Vin，被取样到输入电容20。另外，基于将第一放大器21的放大器增益a和第二放大器22的放大器增益A进行相乘得到的放大器增益aA的反馈，从第二放大器22的输出端子到第一放大器21的反相输入端子被实施。
这里，在取样状态下，当第一放大器21的反相输入端子的电压取为XN1，第一放大器21的输出端子的电压取为Vo1，第一放大器21的放大器增益取为a，第二放大器22的放大器增益取为A，比较器电路的输入端子的输入电压取为Vin，偏移电压取为VOFF以及输入电容20的电荷取为Q1时，XN1表示为：
XN1＝aA(0-XN1+VOFF)...(9)
从而XN1＝[aA/(1+aA)]VOFF...(10)。
另外，Q1成为：
Q1＝C(XN1-Vin)＝C[[aA/(1+aA)]VOFF-Vin]...(11)
下面，说明本发明实施方式的比较器电路的保持和比较状态的动作。图4是表示本发明实施方式的比较器电路的保持和比较状态的电路图。
当时钟信号Φ2变高而时钟信号Φ1变低时，开关24和开关26关断而开关25导通，比较器电路变为图4示出的电路并为成为保持和比较状态。比较器电路的输入端子接地，取样到输入电容20的输入电压Vin，由第一放大器21进行比较动作后，输入到锁存电路23。
这里，在保持和比较状态下，当第一放大器21的反相输入端子的电压取为XN2，第一放大器21的输出端子的电压取为Vo2，输入电容20的电荷取为Q2时，Q2表示为：
Q2＝C(XN2-0)＝CXN2    ...(12)。
按照电荷保存定律，由于Q1与Q2相等，所以XN2就成为：
Q2＝CXN2＝Q1＝C[[a/(1+a)]VOFF-Vin]  ...(13)
XN2＝[aA/(1+aA)]VOFF-Vin...(14)。
另外，Vo2表示为：
Vo2＝a(0-XN2+VOFF)...(15)
将式(14)代入式(15)，得到Vo2为：
Vo2＝a Vin+[a/(1+aA)]VOFF...(16)。
式(16)的Vo2被输入到锁存电路23中，并与时钟信号Φ2同步后被很大地放大。其结果，比较器电路的输入端子的电压基本上变为电源电压或接地电压。
这里，由于A＞＞a，
从而a/(1+aA)≈0  ...(17)
成立，
因此Vo2≈aVin...(18)
成立。
如上所述，由于在放大电路的输出中追加了取样时动作的第二放大电路，所以取样时能对比较器电路的输入端子的输入电压提高增益，从而可以高精度地消除放大电路的偏移电压。
另外，由于在保持和比较时能对比较器电路的输入端子的输入电压Vin降低放大器增益，因此，可以高速地进行比较动作。进而，具有如下效果，即从比较器电路的输入端子VIN看到的镜像电容(mirror capacitor)变小。
但是，本发明实施方式的比较器电路，虽然第一放大器21的非反相输入端子接地，但是施加适当的电位也是可以的。另外，虽然开关25连接在输入电容20和接地之间，但是连接在输入电容20和适当的电位之间也是可以的。
本发明的比较器电路，适用于要求高速且高精度实行比较动作的AD转换器和DA转换器。

Claims (5)

1.一种比较器电路，通过在输入电容中取样保持输入电压，来消除放大电路的偏移，
其特征在于，
包括：第二放大电路，将上述放大电路的输出放大后反馈到上述放大电路的输入中，
当上述比较器电路对上述输入电压进行取样时，通过上述第二放大电路反馈并提高增益，来消除偏移。
2.权利要求1所述的比较器电路，其特征在于，
通过使上述放大电路的增益低于上述第二放大电路的增益，能高速地进行比较动作。
3.一种比较器电路，其特征在于，包括：
比较器电路输入端子；
输入电容，一端经由第一开关与上述比较器电路输入端子连接并经由第二开关接地；
放大电路，第一输入端子与上述输入电容的另一端连接，第二输入端子与比较电位连接；
第二放大电路，输入端子与上述放大电路的输出端子连接，输出端子经由第三开关与上述放大电路的第一输入端子连接；以及
锁存电路，输入端子与上述放大电路的输出端子连接，输出端子与比较器电路的输出端子连接。
4.权利要求3所述的比较器电路，其特征在于，
在取样保持动作中上述第三开关变为连接状态，在比较动作中上述第三开关变为切断状态。
5.权利要求3或4所述的比较器电路，其特征在于，
上述放大电路的增益低于上述第二放大电路的增益。
CN2007101691793A 2006-12-21 2007-12-21 比较器电路 Active CN101252351B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006344413 2006-12-21
JP2006344413 2006-12-21
JP2006-344413 2006-12-21
JP2007-291686 2007-11-09
JP2007291686 2007-11-09
JP2007291686A JP5191214B2 (ja) 2006-12-21 2007-11-09 コンパレータ回路

Publications (2)

Publication Number Publication Date
CN101252351A true CN101252351A (zh) 2008-08-27
CN101252351B CN101252351B (zh) 2012-07-04

Family

ID=39704724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101691793A Active CN101252351B (zh) 2006-12-21 2007-12-21 比较器电路

Country Status (4)

Country Link
US (1) US7755399B2 (zh)
JP (1) JP5191214B2 (zh)
KR (1) KR101232489B1 (zh)
CN (1) CN101252351B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102778910A (zh) * 2011-05-08 2012-11-14 曹先国 高电压基准
CN105743507A (zh) * 2016-02-02 2016-07-06 东南大学 一种应用于流水线型adc的低功耗比较器
CN105869676A (zh) * 2015-02-09 2016-08-17 力晶科技股份有限公司 电压产生电路、调节器电路及半导体存储装置
CN106571785A (zh) * 2015-10-08 2017-04-19 九旸电子股份有限公司 以太网络供电设备的增益电路
CN107195267A (zh) * 2016-03-09 2017-09-22 株式会社半导体能源研究所 半导体装置、显示装置及电子设备

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252331B1 (ko) * 2006-03-21 2013-04-08 캠브리지 아날로그 테크놀로지스, 인크. 비교기, 검출기, 그 회로 및 오프셋 제거방법
US8305131B2 (en) 2006-03-21 2012-11-06 Maxim Integrated, Inc. Passive offset and overshoot cancellation for sampled-data circuits
KR20120058057A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 오프셋 제거 회로, 샘플링 회로 및 이미지 센서
CN102647189B (zh) * 2012-05-22 2014-12-10 成都启臣微电子有限公司 动态比较器
US20180098015A1 (en) * 2015-04-14 2018-04-05 Center For Integrated Smart Sensors Foundation Method and apparatus for embodying adc and pga using common amplifier
JP6608645B2 (ja) * 2015-08-11 2019-11-20 学校法人大阪産業大学 積分回路、電圧比較回路および電圧時間変換回路
US10320297B2 (en) * 2017-10-25 2019-06-11 Infineon Technologies Ag Body-diode conduction detector for adaptive controlling of the power stage of power converters
JP7153479B2 (ja) * 2018-06-19 2022-10-14 ラピスセミコンダクタ株式会社 コンパレータ回路
JP2021186455A (ja) * 2020-06-03 2021-12-13 パナソニック株式会社 脈拍検出装置及び脈拍検出方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4302689A (en) * 1979-08-02 1981-11-24 John Fluke Mfg. Co., Inc. Sample and hold circuit
US4578646A (en) * 1984-02-08 1986-03-25 Hitachi, Ltd Integral-type small signal input circuit
NL8501492A (nl) * 1985-05-24 1986-12-16 Philips Nv Bemonster- en houd-schakelinrichting.
GB2195068B (en) * 1986-09-10 1991-01-23 Motorola Inc Switched capacitor filters
US4894620A (en) * 1988-04-11 1990-01-16 At&T Bell Laboratories Switched-capacitor circuit with large time constant
JP2762542B2 (ja) * 1989-04-05 1998-06-04 日本電気株式会社 コンパレータ回路
JPH03146878A (ja) * 1989-11-01 1991-06-21 Hitachi Ltd コンパレータ
US5331222A (en) * 1993-04-29 1994-07-19 University Of Maryland Cochlear filter bank with switched-capacitor circuits
JPH0792204A (ja) 1993-09-27 1995-04-07 Toshiba Corp コンパレータ回路
JP3673058B2 (ja) * 1997-04-08 2005-07-20 株式会社東芝 コンパレータ回路
US6037809A (en) * 1998-06-02 2000-03-14 General Electric Company Apparatus and method for a high frequency clocked comparator and apparatus for multi-phase programmable clock generator
JP2000183703A (ja) * 1998-12-10 2000-06-30 Nec Corp コンパレータ
JP3737346B2 (ja) * 2000-08-28 2006-01-18 シャープ株式会社 サンプルホールド増幅回路とそれを用いたパイプライン型ａｄ変換器およびパイプライン型ｄａ変換器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102778910A (zh) * 2011-05-08 2012-11-14 曹先国 高电压基准
CN105869676A (zh) * 2015-02-09 2016-08-17 力晶科技股份有限公司 电压产生电路、调节器电路及半导体存储装置
CN105869676B (zh) * 2015-02-09 2019-11-12 力晶积成电子制造股份有限公司 电压产生电路及调节器电路
CN106571785A (zh) * 2015-10-08 2017-04-19 九旸电子股份有限公司 以太网络供电设备的增益电路
CN106571785B (zh) * 2015-10-08 2018-11-20 九旸电子股份有限公司 以太网络供电设备的增益电路
CN105743507A (zh) * 2016-02-02 2016-07-06 东南大学 一种应用于流水线型adc的低功耗比较器
CN105743507B (zh) * 2016-02-02 2018-09-18 东南大学 一种应用于流水线型adc的低功耗比较器
CN107195267A (zh) * 2016-03-09 2017-09-22 株式会社半导体能源研究所 半导体装置、显示装置及电子设备
CN107195267B (zh) * 2016-03-09 2021-08-24 株式会社半导体能源研究所 半导体装置、显示装置及电子设备

Also Published As

Publication number Publication date
CN101252351B (zh) 2012-07-04
KR20080058267A (ko) 2008-06-25
US7755399B2 (en) 2010-07-13
US20080197887A1 (en) 2008-08-21
JP2008178079A (ja) 2008-07-31
KR101232489B1 (ko) 2013-02-12
JP5191214B2 (ja) 2013-05-08

Similar Documents

Publication Publication Date Title
CN101252351B (zh) 比较器电路
US8299837B1 (en) Integrator-based common mode stabilization method applied to pseudo-differential switched-capacitor circuit
CN103178852A (zh) 一种高速采样前端电路
CN100594671C (zh) 一种前置差分放大器输入范围扩展方法及前置差分放大器
CN109613201B (zh) 管道腐蚀度测量仪信号补偿电路
US10581396B2 (en) Electric transmission cable module and transmission loss compensation circuit
US7538605B2 (en) Amplifier device capable of reducing offset voltage
KR20110035934A (ko) 자기 센서 회로
JP5473525B2 (ja) コンパレータベース／ゼロクロスベーススイッチドキャパシタ回路において非直線性を除去すると共にオフセット誤差をキャンセルするためのシステム及び方法
CN111295837B (zh) 电容耦合斩波器放大器
EP2974008B1 (en) Buffer amplifier circuit
KR20110101063A (ko) 스위치드 커패시터 앰프
US7405625B1 (en) Common-mode control structures and signal converter systems for use therewith
US20110156759A1 (en) Sample and hold circuit and method for controlling the same
US7719350B1 (en) Bandpass sample-and-hold circuit
CN101145761A (zh) 功率放大器温度补偿装置和方法
US10615750B1 (en) Preamplifier circuit with floating transconductor
US9900018B1 (en) Methods and systems for reducing transient kickback from an analog-to-digital converter
Satapathy et al. A low kickback noise and low power dynamic comparator
US10148238B2 (en) Amplifier circuit and multipath nested miller amplifier circuit
CN101262258A (zh) 微波发信机的检波装置
CN214675080U (zh) 一种微电流信号放大电路
CN216595483U (zh) 直流多普勒雷达校准装置
US8773198B2 (en) Auto-zero amplifier and sensor module using same
CN117008677B (zh) 一种电压输出驱动电路、转换器及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160314

Address after: Chiba County, Japan

Patentee after: DynaFine Semiconductor Co.,Ltd.

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: DynaFine Semiconductor Co.,Ltd.

CP01 Change in the name or title of a patent holder
CP02 Change in the address of a patent holder

Address after: Nagano

Patentee after: ABLIC Inc.

Address before: Chiba County, Japan

Patentee before: ABLIC Inc.

CP02 Change in the address of a patent holder