TWI791009B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI791009B
TWI791009B TW107102073A TW107102073A TWI791009B TW I791009 B TWI791009 B TW I791009B TW 107102073 A TW107102073 A TW 107102073A TW 107102073 A TW107102073 A TW 107102073A TW I791009 B TWI791009 B TW I791009B
Authority
TW
Taiwan
Prior art keywords
doped region
region
electrostatic discharge
gate
contact portion
Prior art date
Application number
TW107102073A
Other languages
English (en)
Other versions
TW201933444A (zh
Inventor
蔡政原
Original Assignee
力智電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力智電子股份有限公司 filed Critical 力智電子股份有限公司
Priority to TW107102073A priority Critical patent/TWI791009B/zh
Priority to CN201810281735.4A priority patent/CN110060994A/zh
Publication of TW201933444A publication Critical patent/TW201933444A/zh
Application granted granted Critical
Publication of TWI791009B publication Critical patent/TWI791009B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Noodles (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)

Abstract

一種半導體元件，包括基底、靜電放電保護多晶矽層、閘極接觸部及源極接觸部。基底定義有閘極襯墊區域。靜電放電保護多晶矽層設置於基底上且位於閘極襯墊區域中。靜電放電保護多晶矽層包括第一摻雜區~第四摻雜區。第一摻雜區、第二摻雜區與第四摻雜區具有第一電性且第三摻雜區具有第二電性。第二摻雜區環繞第一摻雜區、第三摻雜區環繞第二摻雜區且第四摻雜區環繞第三摻雜區。第一摻雜區的摻雜濃度高於第二摻雜區的摻雜濃度。閘極接觸部設置於第一摻雜區上方且連接第一摻雜區及第二摻雜區。源極接觸部設置於第四摻雜區上方且連接第四摻雜區。

Description

半導體元件
本發明與半導體元件有關，特別是關於一種具有靜電放電保護功能之半導體元件。
習知具有靜電放電保護功能之半導體元件，以金氧半場效電晶體開關元件為例，通常將靜電放電保護元件環繞配置於面積較大的源極或汲極的周邊，此種配置方式會使靜電放電電流經過周邊電路，導致靜電放電的反應時間較長，並使得元件設計較為複雜。
因此，先前技術將靜電放電保護元件配置於半導體元件的閘極襯墊區域內，其優點在於：當靜電放電事件發生時可在閘極端排除而無須經過周邊電路，故可縮短反應時間且元件設計較為簡單，但由於閘極襯墊區域之面積相對較源極/汲極的襯墊區域來得小，故也使得靜電放電保護元件ESD所提供的防護相當有限。
請參照圖1A及圖1B，圖1A及圖1B分別繪示習知具有靜電放電保護功能之半導體元件的上視圖及剖面圖。
如圖1A所示，靜電放電保護元件ESD可設置於金氧半場效電晶體之閘極金屬層GM周圍。如圖1B所示，習知的靜電放電保護元件ESD之靜電放電保護多晶矽層可包括第一摻雜區N-POLY、第二摻雜區P-POLY及第三摻雜區N-POLY。第一摻雜區N-POLY與第二摻雜區P-POLY之間以及第二摻雜區P-POLY與第三摻雜區N- POLY之間均形成有PN接面。閘極金屬層GM設置於第一摻雜區N-POLY上方並且兩者透過第二絕緣層ILD電性隔離，而第一摻雜區N-POLY及第三摻雜區N-POLY分別透過閘極接觸部GCT及源極接觸部SCT耦接閘極金屬層GM與外部的源極金屬層SM。
當半導體元件1正常工作時，由於其工作電壓通常會低於靜電放電保護元件ESD的崩潰電壓，所以靜電放電保護元件ESD兩端的閘極金屬層GM與源極金屬層SM彼此不導通；當靜電放電事件發生時，靜電放電保護元件ESD中的PN接面會因崩潰而導通，使得靜電放電電流IESD會從閘極金屬層GM經由閘極接觸部GCT進入靜電放電保護元件ESD，再經由源極接觸部SCT進入源極金屬層SM流出。
然而，習知的靜電放電保護元件ESD在閘極金屬層GM下方的第一摻雜區N-POLY僅是大片的N型多晶矽，並未提供任何功能。換言之，靜電放電電流IESD僅能依靠位於閘極金屬層GM下方的閘極接觸部GCT疏導至靜電放電保護元件ESD，但閘極接觸部GCT之導電面積有限使得電阻值較高，其所能提供的靜電放電保護能力相當有限。
有鑑於此，本發明提供一種半導體元件，以解決先前技術所述及的問題。
本發明之一較佳具體實施例為一種半導體元件。於此實施例中，半導體元件包括基底、靜電放電保護多晶矽層、閘極接觸部及源極接觸部。基底定義有閘極襯墊區域。靜電放電保護多晶矽層設置於基底上且位於閘極襯墊區域中。靜電放電保護多晶矽層包括第一摻雜區、第二摻雜區、第三摻雜區及第四摻雜區。第一摻雜區、第二摻雜區與第四摻雜區具有第一電性且第三摻雜區 具有第二電性。第二摻雜區環繞第一摻雜區、第三摻雜區環繞第二摻雜區且第四摻雜區環繞第三摻雜區。第一摻雜區的摻雜濃度高於第二摻雜區的摻雜濃度。閘極接觸部設置於第一摻雜區上方且連接第一摻雜區及第二摻雜區。源極接觸部設置於第四摻雜區上方且連接第四摻雜區。
在本發明之一實施例中，半導體元件還包括閘極金屬層，設置於閘極接觸部上方。
在本發明之一實施例中，半導體元件還包括第一絕緣層，設置於基底與靜電放電保護多晶矽層之間。
在本發明之一實施例中，半導體元件還包括第二絕緣層，設置於靜電放電保護多晶矽層與閘極金屬層之間，且閘極接觸部位於第二絕緣層中。
在本發明之一實施例中，第一接觸部以整片式設置於第一摻雜區上方。
在本發明之一實施例中，當靜電放電事件發生時，第二摻雜區、第三摻雜區及第四摻雜區之間的複數個環狀PN接面崩潰，致使第二摻雜區與第四摻雜區彼此導通，靜電放電電流從第一金屬層流入並依序經由第一接觸部與第一摻雜區及第二摻雜區而流至第四摻雜區。
在本發明之一實施例中，半導體元件進一步包括源極金屬層，設置於源極接觸部上方，並透過源極接觸部電性連接第四摻雜區。
在本發明之一實施例中，閘極接觸部與源極接觸部均為線狀，且閘極接觸部的線寬大於源極接觸部的線寬。
相較於先前技術，本發明之具有靜電放電保護功能的半導體元件可達到下列優點及功效：
(1)將閘極接觸部以整片式設置，藉以增大靜電放電電流能夠進入靜電放電保護元件的電流入口面積，使得靜電放電保護元件能更有效率地疏導靜電放電電流，故可提升其靜電放電保護能力；以及(2)調整位於閘極下方中心區域的靜電放電保護多晶矽層之摻雜濃度分佈，使其中心處的摻雜濃度高於邊緣處的摻雜濃度，藉以讓靜電放電電流之路徑能夠較為平均分散而不致於過度集中。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
1~2:半導體元件
ESD:靜電放電保護元件
N-POLY:第一摻雜區、第三摻雜區
P-POLY:第二摻雜區
SUB:基底
OXI:第一絕緣層
POLY:靜電放電保護多晶矽層
GCT:閘極接觸部
SCT:源極接觸部
ILD:第二絕緣層
GM:閘極金屬層
SM:源極金屬層
R1~R4:第一摻雜區~第四摻雜區
PV:第三絕緣層
ER:閘極襯墊區域
IESD:靜電放電電流
AA’、BB’:剖面
圖1A及圖1B分別繪示習知具有靜電放電保護功能之半導體元件的上視圖及剖面圖。
圖2A繪示本發明之一較佳具體實施例中之半導體元件2的剖面圖。
圖2B繪示半導體元件2中之靜電放電保護多晶矽層POLY包括第一摻雜區R1、第二摻雜區R2、第三摻雜區R3及第四摻雜區R4的上視圖。
圖2C繪示閘極接觸部GCT及源極接觸部SCT分別設置於第一摻雜區R1及第四摻雜區R4上方的上視圖。
現在將詳細參考本發明的示範性實施例，並在附圖中說明所述示範性實施例的實例。在圖式及實施方式中所使用相同或類似標號的元件/構件是用來代表相同或類似部分。
根據本發明的一較佳具體實施例為一種半導體元件。於此實施例中，半導體元件可以是設置有靜電放電保護元件的 金氧半場效電晶體，但不以此為限。
請參照圖2A至圖2C，圖2A繪示本發明之一較佳具體實施例中之半導體元件2的剖面圖；圖2B繪示半導體元件2中之靜電放電保護多晶矽層POLY包括第一摻雜區R1、第二摻雜區R2、第三摻雜區R3及第四摻雜區R4的上視圖；圖2C繪示閘極接觸部GCT及源極接觸部SCT分別設置於第一摻雜區R1及第四摻雜區R4上方的上視圖。
如圖2A所示，半導體元件2包括基底SUB、第一絕緣層OXI、靜電放電保護多晶矽層POLY、閘極接觸部GCT、源極接觸部SCT、第二絕緣層ILD、閘極金屬層GM、源極金屬層SM及第三絕緣層PV。
基底SUB定義有閘極襯墊區域(Gate Pad Region)ER。靜電放電保護多晶矽層POLY設置於基底SUB上且位於閘極襯墊區域ER中。第一絕緣層OXI設置於基底SUB與靜電放電保護多晶矽層POLY之間。
如圖2A及圖2B所示，靜電放電保護多晶矽層POLY包括第一摻雜區R1、第二摻雜區R2、第三摻雜區R3及第四摻雜區R4。第一摻雜區R1、第二摻雜區R2與第四摻雜區R4具有第一電性且第三摻雜區R3具有第二電性，亦即第三摻雜區R3之電性異於第一摻雜區R1、第二摻雜區R2與第四摻雜區R4之電性。
舉例而言，第一摻雜區R1、第二摻雜區R2與第四摻雜區R4可透過摻雜具有第一電性之N型摻雜物之方式形成N型摻雜區，而第三摻雜區R3可透過摻雜具有第二電性之P型摻雜物之方式形成P型摻雜區，但不以此為限。
第二摻雜區R2環繞第一摻雜區R1、第三摻雜區R3環繞第二摻雜區R2且第四摻雜區R4環繞第三摻雜區R3，亦即靜電放 電保護多晶矽層POLY由內而外依序為：第一摻雜區R1、第二摻雜區R2、第三摻雜區R3及第四摻雜區R4，藉以形成多個環狀PN接面，例如第二摻雜區R2與第三摻雜區R3之間的環狀PN接面以及第三摻雜區R3與第四摻雜區R4之間的環狀PN接面。
需說明的是，本發明之第一摻雜區R1的摻雜濃度會高於第二摻雜區R2的摻雜濃度，亦即如圖2B所示之靜電放電保護多晶矽層POLY之第一摻雜區R1(中心處)的摻雜濃度會高於第二摻雜區R2(邊緣處)的摻雜濃度。藉此，當靜電放電電流進入靜電放電保護多晶矽層POLY時，於靜電放電保護多晶矽層POLY中之靜電放電電流路徑可達到平均分散的效果，而不致於有電流過度集中之情事發生。
於實際應用中，由於第一摻雜區R1與第二摻雜區R2均具有第一電性，因此，第一摻雜區R1可被加入摻雜物並透過擴散方式來達到第一摻雜區R1的第一摻雜濃度高於第二摻雜區R2的第二摻雜濃度之摻雜濃度分佈，但不以此為限。
如圖2A及圖2C所示，閘極接觸部GCT設置於第一摻雜區R1上方且連接第一摻雜區R1及第二摻雜區R2；源極接觸部SCT設置於第四摻雜區R4上方且連接第四摻雜區R4。閘極金屬層GM設置於閘極接觸部GCT上方。源極金屬層SM設置於源極接觸部SCT上方，並透過源極接觸部SCT電性連接第四摻雜區R4。第三絕緣層PV設置於閘極金屬層GM與源極金屬層SM，用以電性隔離閘極金屬層GM與源極金屬層SM。
第二絕緣層ILD設置於靜電放電保護多晶矽層POLY與閘極金屬層GM之間，且閘極接觸部GCT位於第二絕緣層ILD中。此外，第二絕緣層ILD亦設置於靜電放電保護多晶矽層POLY與源極金屬層SM之間，且源極接觸部SCT位於第二絕緣層ILD中。
在一實施例中，本發明之閘極接觸部GCT以整片式設置於第一摻雜區R1上方，藉以在靜電放電事件發生時能增大靜電放電電流進入靜電放電保護多晶矽層POLY的電流入口面積。於另一實施例中，本發明之閘極接觸部GCT與源極接觸部SCT均為線狀，且閘極接觸部GCT的線寬大於源極接觸部SCT的線寬。
當半導體元件2正常工作時，由於其工作電壓通常會低於靜電放電保護多晶矽層POLY中之該些環狀PN接面的崩潰電壓，所以該些環狀PN接面並不會崩潰，使得閘極金屬層GM與源極金屬層SM彼此不導通。
當靜電放電事件發生時，靜電放電保護多晶矽層POLY中之第二摻雜區R2與第三摻雜區R3之間的環狀PN接面以及環狀PN接面與第四摻雜區R4之間的環狀PN接面均會崩潰而使得第二摻雜區R2與第四摻雜區R4彼此導通，從閘極金屬層GM流入的靜電放電電流IESD會透過閘極接觸部GCT進入靜電放電保護多晶矽層POLY中之第一摻雜區R1及第二摻雜區R2而流至第四摻雜區R4，然後再透過源極接觸部SCT進入源極金屬層SM後流出，藉以提供靜電放電保護之功能。
由於本發明之閘極接觸部GCT是以整片式設置，增大了靜電放電電流IESD能夠進入靜電放電保護元件的電流入口面積，使得從閘極金屬層GM進入的靜電放電電流IESD可更容易地透過整片式的閘極接觸部GCT進入靜電放電保護多晶矽層POLY。此外，由於本發明之靜電放電保護多晶矽層POLY中之第一摻雜區R1的第一摻雜濃度會高於第二摻雜區R2的第二摻雜濃度，亦使得靜電放電電流IESD在靜電放電保護多晶矽層POLY中之電流路徑能變得較為平均分散而不致於有電流過度集中之情事發生。
相較於先前技術，本發明之具有靜電放電保護功能 的半導體元件可達到下列優點及功效：
(1)將閘極接觸部以整片式設置，藉以增大靜電放電電流能夠進入靜電放電保護元件的電流入口面積，使得靜電放電保護元件能更有效率地疏導靜電放電電流，故可提升其靜電放電保護能力；以及 (2)調整位於閘極下方中心區域的靜電放電保護多晶矽層之摻雜濃度分佈，使其中心處的摻雜濃度高於邊緣處的摻雜濃度，藉以讓靜電放電電流之路徑能夠較為平均分散而不致於過度集中。
藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
2‧‧‧半導體元件
SUB‧‧‧基底
OXI‧‧‧第一絕緣層
POLY‧‧‧靜電放電保護多晶矽層
GCT‧‧‧閘極接觸部
SCT‧‧‧源極接觸部
ILD‧‧‧第二絕緣層
GM‧‧‧閘極金屬層
SM‧‧‧源極金屬層
R1~R4‧‧‧第一摻雜區~第四摻雜區
PV‧‧‧第三絕緣層
ER‧‧‧閘極襯墊區域

Claims (8)

  1. 一種半導體元件，包括：一基底，定義有一閘極襯墊區域；一靜電放電保護多晶矽層，設置於該基底上且位於該閘極襯墊區域中，該靜電放電保護多晶矽層包括一第一摻雜區、一第二摻雜區、一第三摻雜區及第四摻雜區，該第一摻雜區、第二摻雜區與該第四摻雜區具有一第一電性且該第三摻雜區具有一第二電性，該第二摻雜區環繞該第一摻雜區、該第三摻雜區環繞該第二摻雜區且該第四摻雜區環繞該第三摻雜區，其中該第一摻雜區的摻雜濃度高於該第二摻雜區的摻雜濃度；一閘極接觸部，設置於該第一摻雜區上方，且連接該第一摻雜區及該第二摻雜區；以及一源極接觸部，設置於該第四摻雜區上方，且連接該第四摻雜區。
  2. 如申請專利範圍第1項所述之半導體元件，還包括：一閘極金屬層，設置於該閘極接觸部上方。
  3. 如申請專利範圍第1項所述之半導體元件，還包括：一第一絕緣層，設置於該基底與該靜電放電保護多晶矽層之間。
  4. 如申請專利範圍第2項所述之半導體元件，還包括：一第二絕緣層，設置於該靜電放電保護多晶矽層與該閘極金屬層之間，且該閘極接觸部位於該第二絕緣層中。
  5. 如申請專利範圍第1項所述之半導體元件，其中該第一接觸部係以整片式設置於該第一摻雜區上方。
  6. 如申請專利範圍第1項所述之半導體元件，其中當一靜電放電事件發生時，該第二摻雜區、該第三摻雜區及該第四摻雜區之間的多個環狀PN接面崩潰，致使該第二摻雜區與該第四摻雜區彼此導通，一靜電放電電流從該第一金屬層流入並依序經由該第一接觸部與該第一摻雜區及該第二摻雜區而流至該第四摻雜區。
  7. 如申請專利範圍第1項所述之半導體元件，進一步包括：一源極金屬層，設置於該源極接觸部上方，並透過該源極接觸部電性連接該第四摻雜區。
  8. 如申請專利範圍第1項所述之半導體元件，其中該閘極接觸部與該源極接觸部均為線狀，且該閘極接觸部的線寬大於該源極接觸部的線寬。
TW107102073A 2018-01-19 2018-01-19 半導體元件 TWI791009B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107102073A TWI791009B (zh) 2018-01-19 2018-01-19 半導體元件
CN201810281735.4A CN110060994A (zh) 2018-01-19 2018-04-02 半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107102073A TWI791009B (zh) 2018-01-19 2018-01-19 半導體元件

Publications (2)

Publication Number Publication Date
TW201933444A TW201933444A (zh) 2019-08-16
TWI791009B true TWI791009B (zh) 2023-02-01

Family

ID=67315462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107102073A TWI791009B (zh) 2018-01-19 2018-01-19 半導體元件

Country Status (2)

Country Link
CN (1) CN110060994A (zh)
TW (1) TWI791009B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201802679A (zh) * 2016-04-15 2018-01-16 半導體能源硏究所股份有限公司 半導體裝置、電子構件及電子裝置
TW201803110A (zh) * 2016-03-16 2018-01-16 精工半導體有限公司 半導體裝置以及半導體裝置的製造方法
TW201803131A (zh) * 2016-03-18 2018-01-16 半導體能源研究所股份有限公司 半導體裝置、半導體晶圓及電子裝置
TW201802795A (zh) * 2016-03-09 2018-01-16 半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201802795A (zh) * 2016-03-09 2018-01-16 半導體能源硏究所股份有限公司 半導體裝置、顯示裝置及電子裝置
TW201803110A (zh) * 2016-03-16 2018-01-16 精工半導體有限公司 半導體裝置以及半導體裝置的製造方法
TW201803131A (zh) * 2016-03-18 2018-01-16 半導體能源研究所股份有限公司 半導體裝置、半導體晶圓及電子裝置
TW201802679A (zh) * 2016-04-15 2018-01-16 半導體能源硏究所股份有限公司 半導體裝置、電子構件及電子裝置

Also Published As

Publication number Publication date
TW201933444A (zh) 2019-08-16
CN110060994A (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
US4100561A (en) Protective circuit for MOS devices
KR100341379B1 (ko) 보호 회로를 갖는 반도체 장치
US9018705B2 (en) ESD transistor
US20070073807A1 (en) Latch-up free vertical TVS diode array structure using trench isolation
US9780003B2 (en) Bipolar junction transistor formed on fin structures
KR20030096026A (ko) 정전기 방전 보호 소자
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
US20190006347A1 (en) Method of manufacturing a semiconductor device
US8049278B2 (en) ESD protection for high voltage applications
KR20070080841A (ko) 반도체 장치
CN107316900B (zh) 双载流子接面晶体管布局结构
US20080169513A1 (en) Emitter Ballasting by Contact Area Segmentation in ESD Bipolar Based Semiconductor Component
TWI791009B (zh) 半導體元件
CN101364596A (zh) 半导体器件
CN114784116A (zh) 具有低夹断电压的半导体器件
TWI575759B (zh) 半導體裝置佈局結構
CN110690211B (zh) 静电放电防护结构及静电放电强健型半导体装置
US5608236A (en) Semiconductor device
TW202002286A (zh) 半導體元件
TWI791325B (zh) 靜電放電保護裝置及其操作方法
CN220253242U (zh) 一种sgt电路以及电子设备
JP2012028380A (ja) 半導体装置
KR200308025Y1 (ko) 반도체장치의 정전방전입력보호회로의 레이아웃
TWI742221B (zh) 溝槽金氧半導體元件及其製造方法
TWI705550B (zh) 具有 esd保護元件的半導體裝置