CN114784116A - 具有低夹断电压的半导体器件 - Google Patents

具有低夹断电压的半导体器件 Download PDF

Info

Publication number
CN114784116A
CN114784116A CN202210149364.0A CN202210149364A CN114784116A CN 114784116 A CN114784116 A CN 114784116A CN 202210149364 A CN202210149364 A CN 202210149364A CN 114784116 A CN114784116 A CN 114784116A
Authority
CN
China
Prior art keywords
well region
gate
edge gate
edge
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210149364.0A
Other languages
English (en)
Inventor
傅达平
连延杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN202210149364.0A priority Critical patent/CN114784116A/zh
Publication of CN114784116A publication Critical patent/CN114784116A/zh
Priority to US18/170,034 priority patent/US20230261116A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种具有低夹断电压的半导体器件，该半导体器件包括结型场效应晶体管。其中结型场效应晶体管包括半导体衬底，形成于半导体衬底中的第一阱区，第一边缘栅，第二边缘栅，源极和漏极。其中第一边缘栅和第二边缘栅形成于第一阱区中，且第一边缘栅的深度，第二边缘栅的深度和第一阱区的深度相同，其中源极和漏极形成于第一阱区中。

Description

具有低夹断电压的半导体器件
技术领域
本发明涉及半导体器件，尤其涉及低夹断电压的结型场效应晶体管及其制作方法。
背景技术
结型场效应晶体管因可以耐一定高压以及具有固定的夹断电压而广泛地应用于启动电路或者恒流源电路，目前随着效率的提高，结型场效应晶体管的夹断电压在不断降低。在一些低功耗的恒流源电路中，要求结型场效应晶体管的夹断电压降低到1.2V左右。目前，通常通过改变结型场效应晶体管栅极或者阱区的掺杂浓度来降低夹断电压，这样需要增加额外的掩膜版和工艺步骤，增加了结型场效应晶体管的制造成本。
因此，需要一种结型场效应晶体管，既不增加掩膜版，也可以降低夹断电压。
发明内容
本发明一实施例提出了一种半导体器件，所述半导体器件包括结型场效应晶体管，所述结型场效应晶体管包括：半导体衬底；第一阱区，形成于半导体衬底中；第一边缘栅和第二边缘栅，形成于第一阱区中；以及源极和漏极，形成于第一阱区中。
本发明一实施例提出了一种制作半导体器件的方法，所述方法包括：在半导体衬底上形成第一阱区；采用同一张掩膜版同时形成第一边缘栅，第二边缘栅以及第二阱区，其中第一边缘栅和第二边缘栅在第一阱区内，第一边缘栅的深度，第二边缘栅的深度和第二阱区的深度相同；以及通过离子注入在第一阱区内分别形成结型场效应晶体管的源极和结型场效应晶体管的漏极。
根据本发明提供的结型场效应晶体管，既不增加掩膜版，也可以降低夹断电压，可以进一步提供系统的效率。
附图说明
为了更好的理解本发明，将根据以下附图对本发明的实施例进行描述，这些附图仅用于示例。附图通常仅示出实施例中的部分特征，并且附图不一定是按比例绘制的。
图1给出了根据本发明一实施例的结型场效应晶体管100的结构示意图。
图2给出了图1所示的结型场效应晶体管100的俯视图。
图3给出了图1所示的结型场效应晶体管100沿图2中AA’线的剖面图。
图4给出了图1所示的结型场效应晶体管100沿图2中BB’线的剖面图。
图5给出了根据本发明一实施例的结型场效应晶体管500的结构示意图。
图6给出了图5所示的结型场效应晶体管500的俯视图。
图7给出了图5所示的结型场效应晶体管500沿图6中CC’线的剖面图。
图8给出了图5所示的结型场效应晶体管500沿图6中DD’线的剖面图。
图9给出了根据本发明一实施例的半导体器件900的剖面示意图。
图10给出了根据本发明一实施例的制作半导体器件的方法1000的流程图。
不同示意图中的相同的附图标记表示相同或者相似的部分或特征。
具体实施方式
下面将详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是，不必采用这些特定细节来实行本发明。在其它实施例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
在本公开的说明书及权利要求书中，若采用了诸如“左、右、内、外、上、下、之上、之下”等一类词，均只是为了便于描述，而不表示组件/结构的必然或者永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的，例如，以使的本公开的实施例可以在不同于本说明书描绘的方向下仍可以运作。在本公开的上下文中，将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者他们之间可以存在居中层/元件。此外“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。“一个/这个/那个”并不用于特指单数，而可能涵盖复数形式。整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”、“示例”不一定都指同一个实施例或者示例。本领域普通技术人员应该理解，在本公开说明书的一个或者多个实施例中公开的各个具用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
在本说明书中，用“+”和“-”来描述掺杂区的相对浓度，但这并不用于限制掺杂区的浓度范围，也不对掺杂区进行其他方面的限定。例如，下文中描述为N+或者N-的掺杂区，亦可以称为N型掺杂区，描述为P+或者P-的掺杂区，亦可以称为P型掺杂区。
图1给出了根据本发明一实施例的结型场效应晶体管100的结构示意图。结型场效应晶体管100包括：半导体衬底101，具有第一导电类型(例如：图1中示意为P型)；阱区102，具有与所述的第一导电类型相反的第二导电类型(例如：图1中示意为N型)；源极103，具有第二导电类型；漏极104，具有第二导电类型；第一边缘栅105a，具有第一导电类型；以及第二边缘栅105b，具有第一导电类型。在一实施例中，半导体衬底101也称为背栅101。在图1的实施例中，结型场效应晶体管100是N沟道结型场效应晶体管。在图1所示实施例中，第一边缘栅105a和第二边缘栅105b还通过金属互联层耦接在一起，此处为了简明示意，没有示意出金属互联层。在一实施例中，第一边缘栅105a，第二边缘栅105b以及背栅101通过金属互联层耦接在一起。在一实施例中，第一边缘栅105a和第二边缘栅105b的掺杂浓度在1×1017cm-3-9×1017cm-3之间。在一实施例中，阱区102的的掺杂浓度为1×1016cm-3-9×1016cm-3之间。在图1所示的实施例中，第一导电类型是P型，第二导电类型是N型，应当知晓的是，在其它实施例中，第一导电类型可以是N型，第二导电类型是P型。
继续图1的描述，所述结型场效应晶体管100的工作原理是：第一边缘栅105a和第二边缘栅105b都施加一个负电压，在漏极104施加一个正电压，在源极103和漏极104之间的阱区102中会形成沟道，沟道中流过电流，其中第一边缘栅105a和阱区102形成的PN结，以及第二边缘栅105b和阱区102形成的PN结均反偏。且随着施加于第一边缘栅105a和第二边缘栅105b上的负电压的绝对值的增加，阱区102内的空间电荷区增宽，沟道宽度变窄，沟道电阻增加，当施加于第一边缘栅105a和第二边缘栅105b上的负电压增加到一定值时，阱区102内的空间电荷区将沟道夹断，沟道中流过的电流几乎为零，通常将此时施加于第一边缘栅105a和第二边缘栅105b上的负电压的值称为夹断电压VP。在图1所示的实施例中，改变第一边缘栅105a和第二边缘栅105b两者间的间距，可以改变结型场效应晶体管100的夹断电压VP。其中第一边缘栅105a和第二边缘栅105b两者间的间距越小，夹断电压VP越小。
图2给出了图1所示的结型场效应晶体管100的俯视图。下面将对结型场效应晶体管100分别沿图2中的切割线AA’和BB’剖面进行介绍。
图3给出了图1所示的结型场效应晶体管100沿图2中AA’的剖面图。在图3中，阱区102的深度标识为H102，第一边缘栅105a的深度标识为Ha，第二边缘栅105b的深度标识为Hb，从图3可以看到，阱区102的深度与和第一边缘栅105a的深度以及第二边缘栅105b的深度相同。在一实施例中，其中第一边缘栅105a的深度，第二边缘栅105b的深度大于阱区102的深度。在一实施例中，第一边缘栅105a的深度，第二边缘栅105b的深度小于阱区102的深度，第一边缘栅105a和第二边缘栅105b通过金属电气连接。在图3中，第一边缘栅105a和第二边缘栅105b两者间的间距标识为D105，第一边缘栅105a和第二边缘栅105b两者间的间距越小，夹断电压VP越小。在一实施例中，第一边缘栅105a和第二边缘栅105b两者的间距在0.5μm-2.5μm。在一实施例中，结型场效应晶体管100的夹断电压在1.1V-8V之间。在图3所示实施例中，其中第一边缘栅105a和第二边缘栅105b具有第一导电类型。
图4给出了图1所示的结型场效应晶体管100沿图2中BB’线的剖面图。在图4所示的实施例中，源极103的掺杂浓度大于阱区102的掺杂浓度。在一实施例中，源极103和漏极104的掺杂浓度在1×1020cm-3-1×1022cm-3。在图4所示实施例中，阱区102，源极103，漏极104具有第二导电类型。
图5给出了根据本发明一实施例的结型场效应晶体管500的结构示意图。和图1所示的结型场效应晶体管100相比，结型场效应晶体管500还包括表面栅505c，表面栅505c位于第一边缘栅105a和第二边缘栅105b之间的阱区102内，表面栅505c的深度小于阱区102的深度。在图5中，表面栅505c和第一边缘栅105a，第二边缘栅105b的掺杂类型相同，且表面栅505c和第一边缘栅105a有公共区，表面栅505c和第二边缘栅105b也有公共区，也就是说，表面栅505c和第一边缘栅105a，以及第二边缘栅105b具有物理连接，且因掺杂类型相同而具有电气连接。在图5所示的实施例中，表面栅505c和第一边缘栅105a包括相同的部分，表面栅505c和第二边缘栅105b也包括相同的部分(图5不便示意出相同部分，在后续图7中示意)。结型场效应晶体管500的工作原理如下：第一边缘栅105a，第二边缘栅105b，以及表面栅505c都施加一个负电压，在漏极104施加一个正电压，在源极103和漏极104之间的阱区102中会形成沟道，沟道中流过电流，其中第一边缘栅105a和阱区102形成的PN结，第二边缘栅105b和阱区102形成的PN结，以及表面栅505c和阱区102形成的PN结均反偏。且随着施加于第一边缘栅105a，第二边缘栅105b和边缘栅505c上的负电压的绝对值的增加，阱区102内的空间电荷区增宽，沟道宽度变窄，沟道电阻增加，当施加于第一边缘栅105a，第二边缘栅105b以及边缘栅505c上的负电压增加到夹断电压VP时，阱区102内的空间电荷区将沟道夹断，沟道中流过的电流几乎为零。与结型场效应晶体管100相比，由于表面栅505c与阱区102形成的PN结让沟道更容易夹断，因此结型场效应晶体管500的夹断电压VP比结型场效应晶体管100的夹断电压VP更低。在一实施例中，表面栅505c的掺杂浓度高于第一边缘栅105a，以及第二边缘栅105b的掺杂浓度。在一实施例中，第一边缘栅105a和第二边缘栅105b的掺杂浓度在1×1017cm-3左右，表面栅505c的掺杂浓度在1×1020cm-3-1×1022cm-3。在图5所示实施例中，第一边缘栅105a，第二边缘栅105b以及表面栅505c的导电类型相同，表面栅505c和第一边缘栅105a有公共区，和第二边缘栅105b也有公共区，因此表面栅505c与第一边缘栅105a以及第二边缘栅105b因物理上的连接还具有电气联系，不需要金属互联。应当理解的是，在一些实施例中，第一边缘栅105a，第二边缘栅105b以及表面栅505c采用金属互联，可以取得更好的电气连接特性，此处为了简明示意，没有示意出金属互联层。在一实施例中，第一边缘栅105a，第二边缘栅105b，表面栅505c以及背栅101通过金属互联层耦接在一起。
图6给出了图5所示的结型场效应晶体管500的俯视图。下面将对结型场效应晶体管500分别沿图6中的切割线CC’和DD’剖面进行介绍。
图7给出了图5所示的结型场效应晶体管500沿图6中CC’面的剖面示意图。在图7中，表面栅505c的深度标识为Hc，从图7中可以看出表面栅505c的深度小于第一边缘栅105a的深度，也小于第二边缘栅105b的深度。从图7可以看到，表面栅505c位于第一边缘栅105a和第二边缘栅105b之间的阱区102内，并且和第一边缘栅105a和第二边缘栅105b有重叠。在图7所示的实施例中，表面栅505c和第一边缘栅105a包括相同的部分，如图中所示的第一公共区105ac。表面栅505c和第二边缘栅105b包括相同的部分，如图中所示的第二公共区105bc。在图7所示实施例中，其中第一边缘栅10Sa，第二边缘栅105b和表面栅505c具有第一导电类型。
图8给出了图5所示的结型场效应晶体管500沿图6中DD’线的剖面图。在图8中，表面栅505c的深度标识为Hc，阱区102的深度标识为H102，其中表面栅505c的深度小于阱区102的深度。在一实施例中，表面栅505c的深度小于阱区102的深度的一半。在图8所示实施例中，第一阱区102，源极103，漏极104具有第二导电类型。
图9给出了根据本发明一实施例的半导体器件900的剖面示意图。半导体器件900包括结型场效应晶体管800，N型金属氧化物半导体场效应晶体管(简称NMOS管)700以及P型金属氧化物半导体场效应晶体管(简称PMOS管)600。在图9所示的实施例中，结型场效应晶体管800和结型场效应晶体管500结构相同，图9所示的结型场效应晶体管800和图7所示的结型场效应晶体管500的剖面图实质相同，应当理解的是，在其它实施例中，结型场效应晶体管800也可以和图1所示的结型场效应晶体管100结构相同。在图9中，结型场效应晶体管800形成于半导体衬底801上，结型场效应晶体管800包括第一阱区802，第一阱区802形成于半导体衬底801中。结型场效应晶体管800包括第一边缘栅805a和第二边缘栅805b，第一边缘栅805a和第二边缘栅805b均形成于第一阱区802中。在图9中，第一边缘栅805a的深度标识为Ha，第二边缘栅805b的深度标识为Hb，第一阱区802的深度标识为H802，在图8所示的实施例中，第一边缘栅805a的深度，第二边缘栅805b的深度以及第一阱区802的深度相同。结型场效应晶体管800还包括表面栅805c，在图9中，表面栅805c的深度标识为Hc，表面栅805c的深度小于第一阱区802的深度。在一实施例中，表面栅805c的深度小于第一阱区802的深度的一半。结型场效应晶体管800还包括形成于第一阱区802中的源极和漏极，在图9中，因为所选择的切面关系没有示意出源极和漏极，可以参考图8所示的结型场效应晶体管500的源极103和漏极104。
继续图9的说明，NMOS管700形成于第二阱区701中，NMOS管700包括源端702，漏端703以及硅栅704。在图9中，所述源端702和漏端703具有第二导电类型(例如：图9中示意为N型)，第二阱区701是第一导电类型(例如：图9中示意为P型)，硅栅704通常采用淀积和刻蚀硅材料形成。第二阱区701和第一边缘栅805a以及第二边缘栅805b同时形成，也就是说，第二阱区701和第一边缘栅805a以及第二边缘栅805b采用同一张掩膜版(P阱掩膜版)形成。在图9中，第二阱区701的深度标识为H701，在图9所示的实施例中，第二阱区701的深度和第一边缘栅805a的深度以及第二边缘栅805b的深度相同。
在标准CMOS工艺中，用于形成P阱的P阱掩膜版或者形成N阱的N阱掩膜版是形成基本半导体器件，例如NMOS管，PMOS管不可缺少的掩膜版，通畅，NMOS管和PMOS管是分别形成于P阱，N阱中的，故P阱掩膜版以及N阱掩膜版是标准CMOS工艺中现有的，不可减少的掩膜版。图9所示的实施例利用现有的形成第二阱区701的P阱掩膜版形成第一边缘栅805a和第二边缘栅805b，不需要增加额外的掩膜版。
继续图9的说明，半导体器件1000还包括P型金属氧化物半导体场效应晶体管(简称PMOS管)600。PMOS管600形成于第三阱区601中，PMOS管600包括源端602，漏端603以及硅栅604，在图9中，第三阱区601的深度标识为H601，源端602的深度以及漏端603的深度均标识为H1。在图9中，第三阱区601是第二导电类型(例如：图9中示意为N型)，所述源端602和漏端603具有第一导电类型(例如：图9中示意为P型)，硅栅604通常采用淀积和刻蚀硅材料形成。需要说明的是第三阱区601虽然和第一阱区802具有相同的导电类型，但是第三阱区601和第一阱区802是通过不同的掩膜版形成的，第三阱区601和第一阱区802两者的掺杂浓度通常是不一样，第三阱区601的深度和第一阱区802的深度通常是不一样。在图9中，结型场效应晶体管800的表面栅805c和PMOS管600的源端602和漏端603可以采用同一个掩模板同时生成，即利用现有的用于形成602和603的掩膜版形成表面栅805c。在另一实施例中，结型场效应晶体管800的表面栅805c和PMOS管600的源端602和漏端603可以采用不同的掩模板生成，采用单独的掩膜版形成表面栅805c可以更好的调节结型场效应晶体管800的一些电学特性，例如夹断电压VP。在一实施例中，表面栅805c，源端602以及漏端603的导电类型相同。在图9所示的实施例中，表面栅805c的深度，源端602的深度以及漏端603的深度相同。
图10给出了根据本发明一实施例的制作半导体器件的方法1000的流程图。方法1000包括步骤S1-S3，下面将参考半导体器件900对各个步骤进行描述。步骤S1：在半导体衬底801上形成第一阱区802。步骤S2：采用同一张掩膜版(P阱掩膜版)同时形成第一边缘栅805a，第二边缘栅805b以及第二阱区701。其中第一边缘栅805a和第二边缘栅805b在第一阱区802内，第一边缘栅805a的深度，第二边缘栅805b的深度和第二阱区701的深度相同。步骤S3包括步骤S3a，步骤S3b以及步骤S3c，步骤S3a：通过离子注入在第一阱区802内分别形成结型场效应晶体管800的源极和结型场效应晶体管800的漏极。在一实施例中，第一阱区802的导电类型是N型，第二阱区701的导电类型是P型。在另一实施例中，第一阱区802的导电类型是P型，第二阱区701的导电类型是N型。步骤S3b：在第二阱区701中形成金属氧化物半导体场效应晶体管700的源端702和漏端703。步骤S3c：第一阱区802内形成表面栅805c。在一实施例中，表面栅805c和第一边缘栅805a有公共区805ac，表面栅805c和第二边缘栅805b有公共区805bc，且表面栅805c的深度小于第一阱区802的深度。在一实施例中，第一边缘栅805a，第二边缘栅805b以及表面栅805c的导电类型相同。
采用本发明中的结型场效应晶体管，在不用额外增加掩膜版的情况下，利用标准CMOS工艺中用于形成阱区的掩膜版形成第一边缘栅和第二边缘栅，使得结型场效应晶体管的夹断电压更低，即在不增加结型场效应晶体管制造成本的前提下降低了夹断电压。
上述的一些特定实施例仅仅以示例性的方式对本发明实施例的高压期间及其制造方法进行了说明。这些实施例不是完全详尽的，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其它可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其它变化和修改并不超出本发明的精神和权利要求限定的保护范围。

Claims (20)

1.一种半导体器件，所述半导体器件包括结型场效应晶体管，所述结型场效应晶体管包括：
半导体衬底；
第一阱区，形成于半导体衬底中；
第一边缘栅和第二边缘栅，形成于第一阱区中；以及
源极和漏极，形成于第一阱区中。
2.如权利要求1所述的半导体器件，其中第一边缘栅的深度，第二边缘栅的深度和第一阱区的深度相同。
3.如权利要求1所述的半导体器件，其中第一边缘栅的深度，第二边缘栅的深度大于第一阱区的深度。
4.如权利要求1所述的半导体器件，其中第一边缘栅的深度，第二边缘栅的深度小于第一阱区的深度，第一边缘栅和第二边缘栅通过金属电气连接。
5.如权利要求1所述的半导体器件，其中第一边缘栅和第二边缘栅具有第一导电类型，第一阱区，源极，漏极具有第二导电类型。
6.如权利要求1所述的半导体器件，其中第一边缘栅和第二边缘栅两者的间距为0.5μm-2.5μm。
7.如权利要求1所述的半导体器件，其中第一边缘栅和第二边缘栅两者间的间距越小，结型场效应晶体管的夹断电压越小。
8.如权利要求7所述的结型场效应晶体管，其中夹断电压为1.1V-8V。
9.如权利要求1所述的半导体器件，所述结型场效应晶体管还包括表面栅，表面栅形成于第一阱区中，表面栅和第一边缘栅有公共区，表面栅和第二边缘栅有公共区。
10.如权利要求9所述的半导体器件，其中表面栅的深度小于第一阱区的深度。
11.如权利要求9所述的半导体器件，其中表面栅，第一边缘栅和第二边缘栅具有第一导电类型，第一阱区，源极，漏极具有第二导电类型。
12.如权利要求9所述的半导体器件，还包括第一金属氧化物半导体场效应晶体管，所述第一金属氧化物半导体场效应晶体管包括：
第二阱区，形成于半导体衬底中；以及
第一源端和第一漏端，形成于第二阱区中；
其中第一边缘栅，第二边缘栅和第二阱区采用同一张掩膜版同时形成。
13.如权利要求12所述的半导体器件，还包括第二金属氧化物半导体晶体管，所述第二金属氧化物半导体场效应晶体管包括：
第三阱区，形成于半导体衬底中；以及
第二源端和第二漏端，形成于第三阱区中；
其中表面栅和第二源端和第二漏端采用同一张掩膜版同时形成，第一阱区和第三阱区导电类型相同，第一边缘栅，第二边缘栅，表面栅，第二阱区，第二源端和第二漏端的导电类型相同。
14.如权利要求1所述的半导体器件，还包括第一金属氧化物半导体场效应晶体管，所述第一金属氧化物半导体场效应晶体管包括：
第二阱区，形成于半导体衬底中；以及
源端和漏端，形成于第二阱区中；
其中第一边缘栅，第二边缘栅和第二阱区采用同一张掩膜版同时形成。
15.如权利要求14所述的半导体器件，其中第一边缘栅，第二边缘栅和第二阱区的导电类型相同。
16.一种制作半导体器件的方法，所述方法包括：
在半导体衬底上形成第一阱区；
采用同一张掩膜版同时形成第一边缘栅，第二边缘栅以及第二阱区，其中第一边缘栅和第二边缘栅在第一阱区内；以及
通过离子注入在第一阱区内分别形成结型场效应晶体管的源极和结型场效应晶体管的漏极。
17.如权利要求16所述的方法，其中第一阱区的导电类型和第二阱区的导电类型不同。
18.如权利要求16所述的方法，还包括在第二阱区中形成金属氧化物半导体场效应晶体管的源端和漏端。
19.如权利要求16所述的方法，还包括在第一阱区内形成表面栅，表面栅和第一边缘栅有公共区，表面栅和第二边缘栅有公共区，且表面栅的深度小于第一阱区的深度。
20.如权利要求19所述的方法，其中第一边缘栅，第二边缘栅，表面栅以及第二阱区的导电类型相同。
CN202210149364.0A 2022-02-17 2022-02-17 具有低夹断电压的半导体器件 Pending CN114784116A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210149364.0A CN114784116A (zh) 2022-02-17 2022-02-17 具有低夹断电压的半导体器件
US18/170,034 US20230261116A1 (en) 2022-02-17 2023-02-16 Semiconductor device with low pinch-off voltage and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210149364.0A CN114784116A (zh) 2022-02-17 2022-02-17 具有低夹断电压的半导体器件

Publications (1)

Publication Number Publication Date
CN114784116A true CN114784116A (zh) 2022-07-22

Family

ID=82423538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210149364.0A Pending CN114784116A (zh) 2022-02-17 2022-02-17 具有低夹断电压的半导体器件

Country Status (2)

Country Link
US (1) US20230261116A1 (zh)
CN (1) CN114784116A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072709A (zh) * 2023-03-09 2023-05-05 中芯先锋集成电路制造(绍兴)有限公司 结型场效应晶体管及其制造方法、芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116072709A (zh) * 2023-03-09 2023-05-05 中芯先锋集成电路制造(绍兴)有限公司 结型场效应晶体管及其制造方法、芯片

Also Published As

Publication number Publication date
US20230261116A1 (en) 2023-08-17

Similar Documents

Publication Publication Date Title
US11069805B2 (en) Embedded JFETs for high voltage applications
US8304827B2 (en) Semiconductor device having on a substrate a diode formed by making use of a DMOS structure
JP3158738B2 (ja) 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
KR100883701B1 (ko) 상보형 금속 산화막 반도체 장치
US7777294B2 (en) Semiconductor device including a high-breakdown voltage MOS transistor
KR102056094B1 (ko) Ｊｆｅｔ 부분을 포함하는 다이오드 소자에 관련된 방법 및 장치
US20130109139A1 (en) Junction-field-effect-transistor devices and methods of manufacturing the same
KR101480601B1 (ko) 웰 영역들을 갖는 집적 회로 디바이스들 및 그 형성방법
US9741844B2 (en) Lateral double-diffused MOS transistor having deeper drain region than source region
US20100163990A1 (en) Lateral Double Diffused Metal Oxide Semiconductor Device
US7164160B2 (en) Integrated circuit device with a vertical JFET
US8476672B2 (en) Electrostatic discharge protection device and method for fabricating the same
TWI721140B (zh) 半導體裝置以及半導體裝置的製造方法
CN114784116A (zh) 具有低夹断电压的半导体器件
CN103531629B (zh) 用于mos晶体管的设备和方法
TWI597838B (zh) 半導體元件及其製造方法
TW202032788A (zh) 半導體結構及其製造方法
JP6401394B2 (ja) 高電圧ｐ型横方向二重拡散金属酸化物半導体電界効果トランジスタ
US20170271453A1 (en) Semiconductor device and method of manufacturing the same
CN103681662A (zh) 半导体结构及其制造方法与操作方法
CN102044494B (zh) 半导体器件的制造方法
US20220231165A1 (en) High-Voltage Semiconductor Devices
TWI655746B (zh) 二極體與二極體串電路
JPH1041402A (ja) 過電流保護形ｄｍｏｓ ｆｅｔ
JPS6235666A (ja) Ｍｏｓトランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination