JP6764890B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6764890B2
JP6764890B2 JP2018039494A JP2018039494A JP6764890B2 JP 6764890 B2 JP6764890 B2 JP 6764890B2 JP 2018039494 A JP2018039494 A JP 2018039494A JP 2018039494 A JP2018039494 A JP 2018039494A JP 6764890 B2 JP6764890 B2 JP 6764890B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
metal oxide
semiconductor film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018039494A
Other languages
English (en)
Other versions
JP2018113459A (ja
Inventor
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018113459A publication Critical patent/JP2018113459A/ja
Application granted granted Critical
Publication of JP6764890B2 publication Critical patent/JP6764890B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Description

半導体装置および半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
例えば、トランジスタの活性層として、電子キャリア濃度が1018/cm未満である
インジウム(In)、ガリウム(Ga)、および亜鉛(Zn)を含む非晶質酸化物を用い
たトランジスタが開示されている(特許文献1参照)。
酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタより
も動作速度が高く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの
、電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、光BT
試験前後において、トランジスタのしきい値電圧は変動してしまう。これに対して、特許
文献2および特許文献3では、酸化物半導体を用いたトランジスタのしきい値電圧のシフ
トを抑制するために、酸化物半導体層の上部面または下部面の少なくとも一面に設けた界
面安定化層によって酸化物半導体層の界面における電荷トラップを防止する技術が開示さ
れている。
特開2006−165528号公報 特開2010−16347号公報 特開2010−16348号公報
しかしながら、特許文献2または特許文献3で開示されたトランジスタは、界面安定化層
として、ゲート絶縁層および保護層と同質性を有する層を用いており、活性層との界面の
状態を良好に保つことができないため、活性層と界面安定化層との界面における電荷トラ
ップを抑制することが困難である。特に、界面安定化層と活性層が同等のバンドギャップ
を有する場合には、電荷の蓄積が容易に起こりえる。
したがって、酸化物半導体を用いたトランジスタは、未だ十分な信頼性を有しているとは
言えない。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、高信頼性化することを目的の一とする。
開示する発明の一態様は、酸化物半導体膜のゲート電極とは反対側(バックチャネル側)
に、酸化物半導体膜と接して金属酸化物膜が存在し、且つ該金属酸化物膜は酸化物半導体
膜と同種の成分でなることを技術的思想とするものである。つまり、開示する発明の一態
様は、金属酸化物膜および酸化物半導体膜とは異なる成分でなる絶縁膜と、金属酸化物膜
と、酸化物半導体膜と、が積層された構造を備えている。ここで、「酸化物半導体膜と同
種の成分」とは、酸化物半導体膜の構成元素から選択される一または複数の金属元素を含
むことを意味する。
このような積層構造を備えることにより、半導体装置の動作などに起因して生じうる電荷
などが、上述の絶縁膜と酸化物半導体膜との界面に捕獲されることを十分に抑制すること
ができるのである。この効果は、酸化物半導体膜と相性の良い材料によって構成された金
属酸化物膜を酸化物半導体膜と接する態様で存在させることで、半導体装置の動作などに
起因して生じうる電荷などが酸化物半導体膜と金属酸化物膜との界面に捕獲されることを
抑制し、さらに、界面に電荷の捕獲中心が形成されうる材料を用いて構成された絶縁膜を
金属酸化物膜と接する態様で存在させることにより、金属酸化物膜と絶縁膜との界面に上
述の電荷を捕獲させることができるというメカニズムによるものである。
すなわち、金属酸化物膜のみでは、電荷が多量に生じる状況において酸化物半導体膜との
界面における電荷の捕獲を抑制するのが困難になるところ、金属酸化物膜と接する態様の
絶縁膜を設けることにより、金属酸化物膜と絶縁膜との界面に優先的に電荷を捕獲し、酸
化物半導体膜と金属酸化物膜との界面における電荷の捕獲を抑制することができるのであ
る。このように、開示する発明の一態様に係る効果は、絶縁膜と、金属酸化物膜と、酸化
物半導体膜と、が積層された構造に起因するものであって、金属酸化物膜と、酸化物半導
体膜と、の積層構造が生ずる効果とは異質のものであるということができる。
そして、酸化物半導体膜の界面における電荷の捕獲を抑制し、電荷の捕獲中心を酸化物半
導体膜から遠ざけることができるという上述の効果により、半導体装置の動作不具合を抑
制し、半導体装置の信頼性を向上させることができるのである。
なお、上述のメカニズムから、金属酸化物膜は十分な厚みを有していることが望ましい。
金属酸化物膜が薄い場合には、金属酸化物膜と絶縁膜との界面に捕獲される電荷の影響が
大きくなる場合があるためである。例えば、金属酸化物膜は、酸化物半導体膜よりも厚く
するのが好適である。
また、絶縁性を有する金属酸化物膜は、ソース電極およびドレイン電極と酸化物半導体膜
との接続を妨げない態様で形成されるので、ソース電極またはドレイン電極と、酸化物半
導体膜との間に金属酸化物膜が存在する場合と比較して抵抗の増大を防ぐことができる。
よって、トランジスタの電気的特性の低下を抑制することができる。
なお、酸化物半導体は薄膜形成工程において、酸素の過不足などによる化学量論的組成か
らのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度が
変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気的
特性の変動要因となる。したがって、熱処理によって、水素、水分、水酸基または水素化
物(水素化合物ともいう)などの不純物を酸化物半導体より排除し、かつ不純物の排除工
程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給す
ることによって、酸化物半導体膜を高純度化および電気的にi型(真性)化する。
i型(真性)の酸化物半導体とは、n型不純物である水素を酸化物半導体から除去し、酸
化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりi型(
真性)の酸化物半導体、またはi型(真性)に限りなく近い酸化物半導体としたものであ
る。
なお、酸化物半導体膜をi型化する工程において、酸化物半導体膜と同種の成分でなる金
属酸化物膜も同時にi型化することも可能である。開示する発明の一態様において、酸化
物半導体膜に接して設けられた金属酸化物膜は、水分や水素等の不純物が十分に低減され
、電気的にi型化した金属酸化物膜であるのが望ましい。
高純度化された酸化物半導体膜を有するトランジスタは、しきい値電圧やオン電流などの
電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の
変動も少ない。
以下に、本発明の一態様について具体的に説明する。
本発明の一態様は、第1の絶縁膜と、第1の絶縁膜上において該第1の絶縁膜と接する金
属酸化物膜と、金属酸化物膜と接する酸化物半導体膜と、酸化物半導体膜と接するソース
電極およびドレイン電極と、酸化物半導体膜、ソース電極、およびドレイン電極と接する
ゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有する半導体装置である。
また、本発明の一態様は、第1の絶縁膜と、第1の絶縁膜上において該第1の絶縁膜と接
する金属酸化膜と、金属酸化膜上のソース電極およびドレイン電極と、金属酸化物膜、ソ
ース電極、およびドレイン電極と接する酸化物半導体膜と、酸化物半導体膜、ソース電極
、およびドレイン電極と接するゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有す
る半導体装置である。
上記において、金属酸化物膜は、酸化物半導体膜の構成元素から選択される一または複数
の金属元素の酸化物を含んで構成されることが好ましい。
また、上記において、金属酸化物膜のエネルギーギャップは、酸化物半導体膜のエネルギ
ーギャップより大きいことが好ましい。また、金属酸化物膜の伝導帯の下端のエネルギー
は、酸化物半導体膜の伝導帯の下端のエネルギーより高いことが好ましい。
上記において、金属酸化物膜は、酸化ガリウムを含んで構成されることが好ましい。また
、上記において、第1の絶縁膜は、酸化シリコンを含んで構成されることが好ましい。ま
た、上記において、ゲート絶縁膜は、酸化シリコンまたは酸化ハフニウムを含んで構成さ
れることが好ましい。
上記において、酸化物半導体膜のチャネル長方向の側端部と金属酸化物膜のチャネル長方
向の側端部が一致する構造とすることもできる。
なお、上記において、ソース電極とドレイン電極の間隔によって決定されるトランジスタ
のチャネル長Lは、10nm以上10μm以下、例えば、0.1μm〜0.5μmとする
ことができる。もちろん、チャネル長Lは、1μm以上であっても構わない。また、チャ
ネル幅Wについても、10nm以上とすることができる。
本発明の一形態により、安定した電気特性を有するトランジスタが提供される。
または、本発明の一形態により、電気特性が良好で信頼性の高いトランジスタを有する半
導体装置が提供される。
半導体装置の一態様を示す平面図および断面図 酸化物半導体膜および金属酸化物膜を有するトランジスタにおけるバンド図 半導体装置の一態様を示す図 半導体装置の作製工程の一例を示す図 半導体装置の作製工程の一例を示す図 半導体装置の一形態を説明する図 半導体装置の一形態を説明する図 半導体装置の一形態を説明する図 半導体装置の一形態を説明する図 電子機器を示す図
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
(実施の形態1)
本実施の形態では、半導体装置および半導体装置の作製方法の一形態を、図1乃至図5を
用いて説明する。
〈半導体装置の構成例〉
図1には、開示する発明の一態様に係る半導体装置の例として、トランジスタ110の平
面図および断面図を示す。ここで、図1(A)は平面図であり、図1(B)および図1(
C)はそれぞれ、図1(A)におけるA−B断面およびC−D断面に係る断面図である。
なお、図1(A)では、煩雑になることを避けるため、トランジスタ110の構成要素の
一部(例えばゲート絶縁膜212、など)を省略している。
図1に示すトランジスタ110は、基板200上の、絶縁膜202、金属酸化物膜204
、酸化物半導体膜206、ソース電極208a、ドレイン電極208b、ゲート絶縁膜2
12、ゲート電極214を含む。図1に示すトランジスタにおいて、酸化物半導体膜20
6は、金属酸化物膜204上に接して設けられている。
ここで、金属酸化物膜204は、酸化物半導体膜206と同種の成分でなる酸化物を用い
るのが望ましい。具体的には、酸化物半導体膜の構成元素から選択される一または複数の
金属元素の酸化物でなる膜である。このような材料は酸化物半導体膜206との相性が良
く、これを金属酸化物膜204に用いることで、酸化物半導体膜との界面の状態を良好に
保つことができるからである。つまり、上述の材料を金属酸化物膜204に用いることで
、酸化物半導体膜とこれに接する金属酸化物膜の界面(ここでは、金属酸化物膜204と
酸化物半導体膜206との界面)における電荷の捕獲を抑制することができるのである。
なお、酸化物半導体膜206を活性層として用いる関係上、金属酸化物膜204のエネル
ギーギャップは、酸化物半導体膜206のエネルギーギャップより大きいことが求められ
る。また、金属酸化物膜204と酸化物半導体膜206の間には、最低限、室温(20℃
)において、酸化物半導体膜206からキャリアが流出しない程度のエネルギー障壁の形
成が求められる。例えば、金属酸化物膜204の伝導帯の下端と、酸化物半導体膜206
の伝導帯の下端とのエネルギー差、あるいは酸化物半導体膜206の価電子帯の上端と金
属酸化物膜204の価電子帯の上端とのエネルギー差は0.5eV以上であるのが望まし
く、0.7eV以上であるとより望ましい。また、1.5eV以下であると望ましい。
具体的には、例えば、酸化物半導体膜206にIn−Ga−Zn−O系の材料を用いる場
合には、酸化ガリウムを含む材料などを用いて金属酸化物膜204を形成すればよい。な
お、酸化ガリウムとIn−Ga−Zn−O系の材料を接触させた場合のエネルギー障壁は
、伝導帯側で約0.8eVとなり、価電子帯側で約0.95eVとなる。
なお、酸化ガリウムは、GaOxとも表記され、xの値は化学量論比よりも酸素が過剰と
なるのが好ましい。例えば、xの値を1.4以上2.0以下とするのが好ましく、xの値
を1.5以上1.8以下とするのが好ましい。金属酸化物膜として用いる場合、酸化ガリ
ウム膜は、水素や水などの不純物が十分に低減された膜であるのが望ましい。ただし、酸
化ガリウム膜中に、イットリウムなどの3族元素、ハフニウムなどの4族元素、アルミニ
ウムなどの13族元素、シリコンなどの14族元素、窒素、などの水素以外の不純物元素
を含ませることで、酸化ガリウムのエネルギーギャップを拡大させて絶縁性を高めても良
い。不純物を含まない酸化ガリウム膜のエネルギーギャップは4.9eVであるが、上述
の不純物を、例えば0原子%を超えて20原子%以下程度含ませることで、そのエネルギ
ーギャップを6eV程度まで拡大することができる。
なお、電荷の発生源や捕獲中心を低減するという観点からは、金属酸化物膜における水素
や水などの不純物は十分に低減されたものであるのが望ましい。この思想は、酸化物半導
体膜における不純物低減の思想と共通するものである。
また、絶縁膜202には、金属酸化物膜204と接触させることによって、その界面に電
荷の捕獲中心が形成されうる材料を用いるのが望ましい。このような材料を絶縁膜202
に用いることで、電荷は絶縁膜202と金属酸化物膜204との界面に捕獲されるため、
金属酸化物膜204と酸化物半導体膜206の界面での電荷捕獲を十分に抑制することが
できるようになる。
具体的には、絶縁膜202やゲート絶縁膜212は、酸化シリコン、窒化シリコン、酸化
アルミニウム、窒化アルミニウム、これらの混合材料、などを用いればよい。例えば、金
属酸化物膜204に酸化ガリウムを含む材料を用いる場合には、絶縁膜202やゲート絶
縁膜212には、酸化シリコンや窒化シリコンなどを用いるのが好適である。また、金属
酸化物膜204と接する関係上、絶縁膜202やゲート絶縁膜212のエネルギーギャッ
プは、金属酸化物膜204のエネルギーギャップより大きいことが望ましい。
なお、絶縁膜202と金属酸化物膜204との界面に電荷の捕獲中心を形成することがで
きるのであれば、絶縁膜202やゲート絶縁膜212の材料を上述のものに限定する必要
はない。また、絶縁膜202と金属酸化物膜204との界面に、電荷の捕獲中心が形成さ
れる処理を行っても良い。このような処理としては、例えば、プラズマ処理や元素の添加
処理(イオン注入など)がある。
トランジスタ110上には、さらに第2の絶縁膜が設けられていても良い。また、ソース
電極208aやドレイン電極208bと配線とを電気的に接続させるために、絶縁膜20
2、金属酸化物膜204、ゲート絶縁膜212、などには開口が形成されていても良い。
また、酸化物半導体膜206の下方に、さらに、第2のゲート電極を有していても良い。
なお、酸化物半導体膜206は島状に加工されていることが望ましいが、島状に加工され
ていなくても良い。
図2は、上述のトランジスタ110、すなわち、ゲート電極側から絶縁膜、酸化物半導体
膜、金属酸化物膜および絶縁膜を接合した構造、におけるエネルギーバンド図(模式図)
である。図2では、絶縁膜、金属酸化物膜、酸化物半導体膜のいずれもが真性であるとい
う理想的な状況を仮定し、絶縁膜として酸化シリコン(バンドギャップEg8eV〜9e
V)を、金属酸化物膜として酸化ガリウム(バンドギャップEg4.9eV)を、酸化物
半導体膜としてIn−Ga−Zn−O系非単結晶膜(バンドギャップEg3.15eV)
を用いた場合について示している。なお、酸化シリコンの真空準位と伝導帯下端のエネル
ギー差は0.95eVであり、酸化ガリウムの真空準位と伝導帯下端のエネルギー差は3
.5eVであり、In−Ga−Zn−O系非単結晶膜の真空準位と伝導帯下端のエネルギ
ー差は4.3eVである。
図2に示すように、酸化物半導体膜のゲート電極側(チャネル側)には、酸化物半導体膜
と絶縁膜との界面には約3.35eVおよび約2.5eVのエネルギー障壁が存在する。
同様に、酸化物半導体膜のゲート電極とは反対側(バックチャネル側)にも、酸化物半導
体膜と金属酸化物膜との界面に約0.8eVおよび約0.95eVのエネルギー障壁が存
在する。酸化物半導体膜と絶縁膜との界面、および酸化物半導体膜と金属酸化物膜との界
面において、このようなエネルギー障壁が存在することにより、酸化物半導体膜と絶縁膜
との界面、および酸化物半導体膜と金属酸化物膜との界面においてキャリアの移動は妨げ
られるため、キャリアは酸化物半導体膜から絶縁膜、または酸化物半導体膜から金属酸化
物膜に移動することなく、酸化物半導体膜中を移動する。つまり、酸化物半導体膜を、酸
化物半導体膜よりもバンドギャップが大きい材料(ここでは、金属酸化物膜と絶縁膜)で
挟むように設けることにより、キャリアは酸化物半導体膜中を移動することになる。
図3(A)乃至図3(D)に、トランジスタ110とは異なる構成のトランジスタの断面
構造を示す。図3(A)乃至図3(D)では、開示する発明の一態様に係るトランジスタ
として、トップゲート型のトランジスタを示している。
図3(A)に示すトランジスタ120は、基板200上に、絶縁膜202、金属酸化物膜
204、酸化物半導体膜206、ソース電極208a、ドレイン電極208b、ゲート絶
縁膜212、ゲート電極214を含む点で、トランジスタ110と共通している。トラン
ジスタ120とトランジスタ110との相違は、酸化物半導体膜206と、ソース電極2
08aやドレイン電極208bが接続する位置である。すなわち、トランジスタ120で
は、酸化物半導体膜206の下部において、酸化物半導体膜206と、ソース電極208
aやドレイン電極208bとが接している。その他の構成要素については、図1のトラン
ジスタ110と同様である。詳細は、図1に関する記載を参酌することができる。
図3(B)に示すトランジスタ130は、上述の各構成要素を含む点で、図3(A)に示
すトランジスタ120と共通している。トランジスタ130とトランジスタ120との相
違は、絶縁膜202が凸形状を有し、ソース電極208a、及びドレイン電極208bの
形成位置、金属酸化物膜204が島状の形状を有している点などが異なる。その他の構成
要素については、図3(A)と同様である。
図3(C)に示すトランジスタ140は、上述の各構成要素を含む点で、図3(B)に示
すトランジスタ130と共通している。トランジスタ140とトランジスタ130との相
違は、絶縁膜202が平坦な形状を有し、金属酸化物膜204が凸形状を有する点である
。なお、基板200が絶縁膜202の機能を有する場合には、絶縁膜202は設けなくと
も良い。その他の構成要素については、図3(B)と同様である。
図3(D)に示すトランジスタ150は、上述の各構成要素を含む点で、それぞれ、図1
、図3(A)乃至図3(C)に示すトランジスタ110、トランジスタ120、トランジ
スタ130、トランジスタ140、と共通している。図3(D)に示すトランジスタ15
0と、図1、図3(A)乃至図3(C)に示すトランジスタ110、トランジスタ120
、トランジスタ130、トランジスタ140との相違は、絶縁膜202、及び金属酸化物
膜204が島状に加工されているか否かである。その他の構成要素については、図1、図
3(A)乃至図3(C)と同様である。
〈トランジスタの作製工程の例〉
以下、図4および図5を用いて、図1および図3(A)に示すトランジスタの作製工程の
例について説明する。
〈トランジスタ110の作製工程〉
図4(A)乃至図4(D)を用いて、図1に示すトランジスタ110の作製工程の一例に
ついて説明する。なお、図3(D)に示すトランジスタ150の作製工程は、酸化物半導
体膜206の形状に合わせて金属酸化物膜204などを加工する点を除き、トランジスタ
110の作製工程と同様である。
まず、基板200上に絶縁膜202を形成し、絶縁膜202上に接するように、金属酸化
物膜204を形成する(図4(A)参照)。
基板200の材質等に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐
熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、
サファイア基板などを、基板200として用いることができる。また、シリコンや炭化シ
リコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物
半導体基板、SOI基板などを適用することも可能であり、これらの基板上に半導体素子
が設けられたものを、基板200として用いてもよい。
また、基板200として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接的にトランジスタを作り込んでもよいし、他の基板にトラ
ンジスタを形成した後、これを剥離し、可撓性基板に転置しても良い。なお、トランジス
タを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離
層を形成すると良い。
絶縁膜202には、金属酸化物膜204と接触させることによって、その界面に電荷の捕
獲中心が形成されうる材料を用いるのが望ましい。このような材料を絶縁膜202に用い
ることで、電荷は絶縁膜202と金属酸化物膜204との界面に捕獲されるため、金属酸
化物膜204と酸化物半導体膜206の界面での電荷捕獲を十分に抑制することができる
ようになる。
具体的には、絶縁膜202には、シリコン酸化物、シリコン窒化物、アルミニウム酸化物
、アルミニウム窒化物、これらの混合材料、などを用いればよい。例えば、金属酸化物膜
204にガリウム酸化物を含む材料を用いる場合には、絶縁膜202には、シリコン酸化
物やシリコン窒化物などを用いるのが好適である。また、金属酸化物膜204と接する関
係上、絶縁膜202のエネルギーギャップは、金属酸化物膜204のエネルギーギャップ
より大きいことが望ましい。
なお、絶縁膜202と金属酸化物膜204との界面に電荷の捕獲中心を形成することがで
きるのであれば、絶縁膜202の材料を上述のものに限定する必要はない。また、絶縁膜
202と金属酸化物膜204との界面に、電荷の捕獲中心が形成される処理を行っても良
い。このような処理としては、例えば、プラズマ処理や元素の添加処理(イオン注入など
)がある。
絶縁膜202の作製方法に特に限定はないが、例えば、プラズマCVD法やスパッタリン
グ法などの成膜方法を用いて絶縁膜202を作製することができる。また、絶縁膜202
は、上述の材料を含む絶縁膜の単層構造としても良いし、積層構造としても良い。
なお、基板200として上述の如き絶縁材料を含むものを用いる場合には、基板200を
絶縁膜202として扱うことができる。つまり、ここで言及するところの絶縁膜202を
省略することも可能である。この場合、基板200は、酸化シリコンなどを用いたもので
あるとより望ましい。
金属酸化物膜204には、酸化物半導体膜206と同種の成分でなる酸化物を用いるのが
望ましい。このような材料は酸化物半導体膜206との相性が良く、これを金属酸化物膜
204に用いることで、酸化物半導体膜との界面の状態を良好に保つことができるからで
ある。つまり、上述の材料を金属酸化物膜204に用いることで、酸化物半導体膜とこれ
に接する金属酸化物膜の界面(ここでは、金属酸化物膜204と酸化物半導体膜206と
の界面)における電荷の捕獲を抑制することができるのである。
なお、酸化物半導体膜206を活性層として用いる関係上、金属酸化物膜204のエネル
ギーギャップは、酸化物半導体膜206のエネルギーギャップより大きいことが求められ
る。また、金属酸化物膜204と酸化物半導体膜206の間には、最低限、室温(20℃
)において、酸化物半導体膜206からキャリアが流出しない程度のエネルギー障壁の形
成が求められる。例えば、金属酸化物膜204の伝導帯の下端と、酸化物半導体膜206
の伝導帯の下端とのエネルギー差、あるいは、金属酸化物膜204の価電子帯の上端と、
酸化物半導体膜206の価電子帯の上端とのエネルギー差は0.5eV以上であるのが望
ましく、0.7eV以上であるとより望ましい。また、1.5eV以下であると望ましい
なお、電荷の発生源や捕獲中心を低減するという観点からは、金属酸化物膜における水素
や水などの不純物は十分に低減されたものであるのが望ましい。この思想は、酸化物半導
体膜における不純物低減の思想と共通するものである。
金属酸化物膜204は、水、水素等の不純物を混入させない方法を用いて成膜することが
好ましい。金属酸化物膜204に水素が含まれると、その水素の酸化物半導体膜206へ
の侵入、又は水素による酸化物半導体膜206中の酸素の引き抜き、が生じ酸化物半導体
膜206のバックチャネルが低抵抗化(n型化)してしまい、寄生チャネルが形成される
おそれがある。よって、金属酸化物膜204はできるだけ水素を含まない膜になるように
、成膜方法に水素を用いないことが重要である。
よって、金属酸化物膜204は、スパッタリング法によって成膜するのが好ましく、成膜
する際に用いるスパッタガスとしては、水素、水、水酸基又は水素化物などの不純物が除
去された高純度ガスを用いることが好ましい。
次に、金属酸化物膜204上に酸化物半導体膜を形成し、当該酸化物半導体膜を加工して
島状の酸化物半導体膜206を形成する(図4(B)参照)。
酸化物半導体膜は、水素や水などが混入しにくい方法で作製するのが望ましい。例えば、
スパッタリング法などを用いて作製することができる。また、酸化物半導体膜の厚さは、
3nm以上30nm以下とするのが望ましい。酸化物半導体膜を厚くしすぎると(例えば
、膜厚を50nm以上)、トランジスタがノーマリーオンとなってしまうおそれがあるた
めである。
酸化物半導体膜に用いる材料としては、四元系金属酸化物であるIn−Sn−Ga−Zn
−O系の材料や、三元系金属酸化物であるIn−Ga−Zn−O系の材料、In−Sn−
Zn−O系の材料、In−Al−Zn−O系の材料、Sn−Ga−Zn−O系の材料、A
l−Ga−Zn−O系の材料、Sn−Al−Zn−O系の材料、二元系金属酸化物である
In−Zn−O系の材料、Sn−Zn−O系の材料、Al−Zn−O系の材料、Zn−M
g−O系の材料、Sn−Mg−O系の材料、In−Mg−O系の材料、In−Ga−O系
の材料、一元系金属酸化物であるIn−O系の材料、Sn−O系の材料、Zn−O系の材
料などを用いることができる。また、上記の材料にSiOを含ませてもよい。ここで、
例えば、In−Ga−Zn−O系の材料とは、インジウム(In)、ガリウム(Ga)、
亜鉛(Zn)を有する酸化物半導体、という意味であり、その組成比は特に問わない。ま
た、InとGaとZn以外の元素、例えば、SiOを含んでいてもよい。
また、酸化物半導体膜は、化学式InMO(ZnO)(m>0)で表記される材料を
用いた薄膜とすることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれ
た一または複数の金属元素を示す。例えば、Mとして、Ga、GaおよびAl、Gaおよ
びMn、またはGaおよびCoなどを用いることができる。
また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に
換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=1
5:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)と
する。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比が
In:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
本実施の形態では、酸化物半導体膜を、In−Ga−Zn−O系の金属酸化物ターゲット
を用いたスパッタリング法により形成する。
酸化物半導体としてIn−Ga−Zn−O系の材料を用いる場合、用いるターゲットとし
ては、例えば、組成比として、In:Ga:ZnO=1:1:1[mol比
]の金属酸化物ターゲットを用いることができる。なお、ターゲットの材料および組成比
を上述に限定する必要はない。例えば、In:Ga:ZnO=1:1:2[
mol比]の組成比の金属酸化物ターゲットを用いることもできる。
金属酸化物ターゲットの充填率は、90%以上100%以下、好ましくは95%以上99
.9%以下とする。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体膜は緻密な膜とすることができる。
成膜の雰囲気は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または、希ガ
スと酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜への水素、水、水酸基
、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に
除去された高純度ガスを用いた雰囲気とすることが望ましい。
例えば、酸化物半導体膜は、次のように形成することができる。
まず、減圧状態に保持された成膜室内に基板200を保持し、基板温度を100℃以上6
00℃以下好ましくは200℃以上400℃以下とする。基板200が加熱された状態で
成膜を行うことで、酸化物半導体膜に含まれる不純物濃度を低減することができる。また
、スパッタリングによる損傷を軽減することができる。
次に、成膜室内の残留水分を除去しつつ、水素および水分などの不純物が十分に除去され
た高純度ガスを導入し、上記ターゲットを用いて基板200上に酸化物半導体膜を成膜す
る。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、イオン
ポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが望まし
い。また、排気手段は、ターボ分子ポンプにコールドトラップを加えたものであってもよ
い。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水(HO)など
の水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)などが除去されてい
るため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例として、基板とターゲットの間との距離を100mm、圧力を0.6Pa
、直流(DC)電源を0.5kW、成膜雰囲気を酸素(酸素流量比率100%)雰囲気と
することができる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パー
ティクル、ごみともいう)が軽減でき、膜厚分布も均一となるため好ましい。
なお、酸化物半導体膜をスパッタリング法により形成する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、金属酸化物膜204の表面に付着している粉状
物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは、基板
に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法である。
なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
酸化物半導体膜の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、当該酸
化物半導体膜をエッチングすることによって行うことができる。上述のマスクは、フォト
リソグラフィなどの方法を用いて形成することができる。または、インクジェット法など
の方法を用いてマスクを形成しても良い。なお、酸化物半導体膜を加工する際に、金属酸
化物膜204の加工などをあわせて行うことで、図4(D)に示すトランジスタ110を
作製することができる。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
い。もちろん、これらを組み合わせて用いてもよい。
その後、酸化物半導体膜に対して、熱処理(第1の熱処理)を行うことが望ましい。この
第1の熱処理によって酸化物半導体膜中の、過剰な水素(水や水酸基を含む)を除去し、
酸化物半導体膜の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる
。第1の熱処理の温度は、250℃以上650℃以下、好ましくは450℃以上600℃
以下、または基板の歪み点未満とする。
さらに、この第1の熱処理によって、金属酸化物膜204中の過剰な水素(水や水酸基を
含む)を除去することも可能である。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
450℃、1時間の条件で行うことができる。この間、酸化物半導体膜は大気に触れさせ
ず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、GRTA(Gas Rap
id Thermal Anneal)装置、LRTA(Lamp Rapid The
rmal Anneal)装置等のRTA(Rapid Thermal Anneal
)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。
GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、第1の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい
。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第1の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
なお、不活性ガス雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等
)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(
すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
いずれにしても、第1の熱処理によって不純物を低減し、i型(真性半導体)またはi型
に限りなく近い酸化物半導体膜を形成することで、極めて優れた特性のトランジスタを実
現することができる。
ところで、上述の熱処理(第1の熱処理)には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、例えば、酸化物半導体膜を島状に加工した後などのタイミングにおい
て行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず
複数回行っても良い。
なお、ここでは、酸化物半導体膜を島状に加工した後に、第1の熱処理を行う構成につい
て説明したが、開示する発明の一態様はこれに限定して解釈されない。第1の熱処理を行
った後に、酸化物半導体膜を加工しても良い。
次いで、金属酸化物膜204および酸化物半導体膜206上に、ソース電極およびドレイ
ン電極(これと同じ層で形成される配線を含む)を形成するための導電膜を形成し、当該
導電膜を加工して、ソース電極208aおよびドレイン電極208bを形成する(図4(
C)参照)。なお、ここで形成されるソース電極208aの端部とドレイン電極208b
の端部との間隔によって、トランジスタのチャネル長Lが決定されることになる。
ソース電極208aおよびドレイン電極208bに用いる導電膜としては、例えば、Al
、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上述した元
素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)
等を用いることができる。また、Al、Cuなどの金属膜の下側または上側の一方または
双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、
窒化モリブデン膜、窒化タングステン膜)を積層させた構成を用いても良い。
また、ソース電極208aおよびドレイン電極208bに用いる導電膜は、導電性の金属
酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In等)
、酸化スズ(SnO等)、酸化亜鉛(ZnO等)、酸化インジウム酸化スズ合金(In
―SnO等、ITOと略記する)、酸化インジウム酸化亜鉛合金(In
ZnO等)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることが
できる。
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エ
ッチングに用いるレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレ
ーザ光などを用いるとよい。
なお、チャネル長L=25nm未満の露光を行う場合には、例えば、数nm〜数10nm
と極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて、レ
ジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度
も大きい。したがって、後に形成されるトランジスタのチャネル長Lを微細化することが
可能であり、回路の動作速度を高めることができる。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチング工程
を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有す
る形状となり、アッシングによってさらに形状を変形させることができるため、異なるパ
ターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。つまり、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体膜206の一部がエッチングされ、溝部
(凹部)を有する酸化物半導体膜となることもある。
その後、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体膜の表面に付着した吸着水などを除去してもよい。
次に、ソース電極208aおよびドレイン電極208bを覆い、かつ、酸化物半導体膜2
06の一部と接するように、ゲート絶縁膜212を形成する(図4(D)参照)。
ゲート絶縁膜212も、絶縁膜202と同様である。ただし、トランジスタのゲート絶縁
膜として機能することを考慮して、酸化ハフニウムなどの比誘電率が高い材料を採用して
も良い。
ゲート絶縁膜212の形成後には、第2の熱処理を行うのが望ましい。第2の熱処理の温
度は、250℃以上700℃以下、好ましくは450℃以上600℃以下、または基板の
歪み点未満とする。第2の熱処理のタイミングは、特に限定されない。例えば、ゲート電
極214の形成後に第2の熱処理を行ってもよい。または、第1の熱処理に続けて第2の
熱処理を行っても良いし、第1の熱処理に第2の熱処理を兼ねさせても良いし、第2の熱
処理に第1の熱処理を兼ねさせてもよい。
第2の熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1
ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウムな
ど)の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、
または希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.9999
9%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすること
が好ましい。
また、この熱処理によって、金属酸化物膜204中の不純物も同時に除去され、高純度化
されうる。
上述のように、第1の熱処理と第2の熱処理の少なくとも一方を適用することで、酸化物
半導体膜206を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。高純度化された酸化物半導体膜206中ではドナーに由来するキャリアが極めて
少なく(ゼロに近い)、キャリア濃度は1×1014/cm未満、好ましくは1×10
12/cm未満、さらに好ましくは1×1011/cm未満である。
その後、ゲート電極214を形成する(図4(D)参照)。ゲート電極214は、モリブ
デン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等
の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。なお、
ゲート電極214は、単層構造としても良いし、積層構造としても良い。
以上の工程でトランジスタ110が形成される(図4(D)参照)。
〈トランジスタ120の作製工程〉
図5(A)乃至図5(D)を用いて、図3(A)に示すトランジスタ120の作製工程の
一例について説明する。
まず、基板200上に絶縁膜202を形成し、絶縁膜202上に接するように、金属酸化
物膜204を形成する(図5(A)参照)。詳細については、トランジスタ110の作製
工程に関する記載を参酌できる。
次に、金属酸化物膜204上に、ソース電極およびドレイン電極(これと同じ層で形成さ
れる配線を含む)を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極
208aおよびドレイン電極208bを形成する(図5(B)参照)。詳細については、
トランジスタ110の作製工程に関する記載を参酌できる。
次に、金属酸化物膜204上に、ソース電極208aおよびドレイン電極208bと接続
する酸化物半導体膜を形成し、当該酸化物半導体膜を加工して島状の酸化物半導体膜20
6を形成する(図4(C)参照)。詳細については、トランジスタ110の作製工程に関
する記載を参酌できる。
次に、ソース電極208aおよびドレイン電極208bを覆い、かつ、酸化物半導体膜2
06と接するようにゲート絶縁膜212を形成し、その後、ゲート電極214を形成する
(図4(D)参照)。ゲート絶縁膜212およびゲート電極214の詳細については、ト
ランジスタ110の作製工程に関する記載を参酌できる。
以上の工程でトランジスタ120が形成される(図4(D)参照)。
本実施の形態に係るトランジスタは、酸化物半導体膜の下面部に、酸化物半導体膜と同種
の成分でなる金属酸化物膜が積層され、さらに、金属酸化物膜において酸化物半導体膜と
接する面と対向する面には、金属酸化物膜及び酸化物半導体膜とは異なる成分でなる絶縁
膜が接して設けられている。このように酸化物半導体膜と相性の良い材料によって構成さ
れた金属酸化物膜を酸化物半導体膜と接する態様で存在させることで、半導体装置の動作
などに起因して生じうる電荷などが酸化物半導体膜と金属酸化物膜との界面に捕獲される
ことを抑制し、さらに、界面に電荷の捕獲中心が形成されうる材料を用いて構成された絶
縁物を金属酸化物膜と接する態様で存在させることにより、金属酸化物膜と絶縁物との界
面に上述の電荷を捕獲させることができる。これによって、酸化物半導体膜への電荷の影
響を緩和することができるため、酸化物半導体膜界面への電荷トラップに起因するトラン
ジスタのしきい値変動を抑制することができる。
また、トランジスタの活性層に用いる酸化物半導体膜は、熱処理によって、水素、水分、
水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体より排除し、か
つ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料で
ある酸素を供給することによって、酸化物半導体膜を高純度化及び電気的にi型(真性)
化されたものである。このように高純度化された酸化物半導体膜を含むトランジスタは、
電気的特性変動が抑制されており、電気的に安定である。
なお、酸化物半導体膜の界面に電荷がトラップされると、トランジスタのしきい値電圧は
シフトする(例えば、バックチャネル側に正電荷がトラップされると、トランジスタのし
きい値電圧は負方向にシフトする)が、このような電荷捕獲の要因の一つとして、陽イオ
ン(またはその原因たる原子)の移動およびトラップのモデルを仮定することができる。
そして、酸化物半導体を用いたトランジスタにおいては、このような陽イオン源として、
水素原子が考えられる。開示する発明では、高純度化した酸化物半導体を用い、また、こ
れが金属酸化物膜と絶縁膜との積層構造に接する構成を採用しているため、上述のモデル
において想定される水素に起因する電荷捕獲さえも抑制できるのである。なお、上述のモ
デルは、水素のイオン化率が例えば10%程度で成立しうると考えられている。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
(実施の形態2)
実施の形態1で例示したトランジスタを用いて表示機能を有する半導体装置(表示装置と
もいう)を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図6(A)において、第1の基板4001上に設けられた画素部4002を囲むようにし
て、シール材4005が設けられ、第2の基板4006によって封止されている。図6(
A)においては、第1の基板4001上のシール材4005によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成さ
れた信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えら
れる各種信号及び電位は、FPC(Flexible printed circuit
)4018a、4018bから供給されている。
図6(B)及び図6(C)において、第1の基板4001上に設けられた画素部4002
と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。
また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられて
いる。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシ
ール材4005と第2の基板4006とによって、表示素子と共に封止されている。図6
(B)及び図6(C)においては、第1の基板4001上のシール材4005によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路4003が実装されている。図6(B)及び図6(C
)においては、別途形成された信号線駆動回路4003と、走査線駆動回路4004また
は画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている
また図6(B)及び図6(C)においては、信号線駆動回路4003を別途形成し、第1
の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Ch
ip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape A
utomated Bonding)方法などを用いることができる。図6(A)は、C
OG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、
図6(B)は、COG方法により信号線駆動回路4003を実装する例であり、図6(C
)は、TAB方法により信号線駆動回路4003を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むIC等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもし
くはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が
設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装
されたモジュールも全て表示装置に含むものとする。
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態1または2のいずれかで一例を示したトランジスタを適用することがで
きる。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(
発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro
Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図7乃至図9を用いて説明する。図7乃至図9は、図6(
B)のM−Nにおける断面図に相当する。
図7乃至図9で示すように、半導体装置は接続端子電極4015及び端子電極4016を
有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子
と異方性導電膜4019を介して、電気的に接続されている。
接続端子電極4015は、第1の電極層4030と同じ導電膜から形成され、端子電極4
016は、トランジスタ4010、トランジスタ4011のソース電極及びドレイン電極
と同じ導電膜で形成されている。
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、
トランジスタを複数有しており、図7乃至図9では、画素部4002に含まれるトランジ
スタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示して
いる。
本実施の形態では、トランジスタ4010、トランジスタ4011として、実施の形態1
で示したトランジスタを適用することができる。トランジスタ4010、トランジスタ4
011は、電気的特性変動が抑制されており、電気的に安定である。よって、図7乃至図
9で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができ
る。
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図7に表示素子として液晶素子を用いた液晶表示装置の例を示す。図7において、表示素
子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶
層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜
4032、及び絶縁膜4033が設けられている。第2の電極層4031は第2の基板4
006側に設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008
を介して積層する構成となっている。
また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために5重量%以上のカイラル剤を混合させた液晶組成物を用いることができる。ブ
ルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く
、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を
設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こさ
れる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減する
ことができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、1×10Ω・cm以上であり、好ましくは1×10
Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明
細書における固有抵抗率の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状態
における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製するこ
とができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−P
lane−Switching)モード、FFS(Fringe Field Swit
ching)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(AntiFerroelectric Liq
uid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、MVA(Multi−Domain Vertical Alignme
nt)モード、PVA(Patterned Vertical Alignment)
モード、ASVモードなどを用いることができる。また、画素(ピクセル)をいくつかの
領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射
防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、バックライトとして複数の発光ダイオード(LED)を用いて、時間分割表示方式
(フィールドシーケンシャル駆動方式)を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは
赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)
、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機E
L素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図8に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子4
513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。
なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電
極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取
り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層
4031及び隔壁4510上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板400
1、第2の基板4006、及びシール材4005によって封止された空間には充填材45
14が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材
でパッケージング(封入)することが好ましい。
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エ
チレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、
位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)も呼ばれており、紙と
同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能とい
う利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と
、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移
動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む
)とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
図9に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図9
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボー
ル表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し
、電極層間に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方
法である。
トランジスタ4010と接続する第1の電極層4030と、第2の基板4006に設けら
れた第2の電極層4031との間には黒色領域4615a及び白色領域4615bを有し
、周りに液体で満たされているキャビティ4612を含む球形粒子4613が設けられて
おり、球形粒子4613の周囲は樹脂等の充填材4614で充填されている。第2の電極
層4031が共通電極(対向電極)に相当する。第2の電極層4031は、共通電位線と
電気的に接続される。
なお、図7乃至図9において、第1の基板4001、第2の基板4006としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、FRP(Fiberglas
s−Reinforced Plastics)板、PVF(ポリビニルフルオライド)
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
絶縁層4021は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の
、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有
機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リン
ガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法(インクジェット法、スクリ
ーン印刷、オフセット印刷等)、ロールコーティング、カーテンコーティング、ナイフコ
ーティング等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対
向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第1の電極層4030、第2の電極層4031は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。
)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
また、第1の電極層4030、第2の電極層4031はタングステン(W)、モリブデン
(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(N
b)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタ
ン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、
又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる
また、第1の電極層4030、第2の電極層4031として、導電性高分子(導電性ポリ
マーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態1で例示したトランジスタを適用することで、信頼性の高い半導
体装置を提供することができる。なお、実施の形態1で例示したトランジスタは上述の表
示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、LSI等
の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など
様々な機能を有する半導体装置に適用することが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
(実施の形態3)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用すること
ができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう
)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。
図10(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体300
2、表示部3003、キーボード3004などによって構成されている。実施の形態1ま
たは2で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコ
ンピュータとすることができる。
図10(B)は、携帯情報端末(PDA)であり、本体3021には表示部3023と、
外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用
の付属品としてスタイラス3022がある。実施の形態1または2で示した半導体装置を
適用することにより、より信頼性の高い携帯情報端末(PDA)とすることができる。
図10(C)は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体27
01および筐体2703の2つの筐体で構成されている。筐体2701および筐体270
3は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図10(C)では表示部2705)に文章を表示し、左側の
表示部(図10(C)では表示部2707)に画像を表示することができる。実施の形態
1または2で示した半導体装置を適用することにより、信頼性の高い電子書籍2700と
することができる。
また、図10(C)では、筐体2701に操作部などを備えた例を示している。例えば、
筐体2701において、電源2721、操作キー2723、スピーカー2725などを備
えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部など
を備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持た
せた構成としてもよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図10(D)は、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成さ
れている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォ
ン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子
2808などを備えている。また、筐体2800には、携帯型情報端末の充電を行う太陽
電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐
体2801内部に内蔵されている。実施の形態1または2で示した半導体装置を適用する
ことにより、信頼性の高い携帯電話とすることができる。
また、表示パネル2802はタッチパネルを備えており、図10(D)には映像表示され
ている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能であ
る。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図
10(D)のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図10(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、
接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056な
どによって構成されている。実施の形態1または2で示した半導体装置を適用することに
より、信頼性の高いデジタルビデオカメラとすることができる。
図10(F)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、
筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示
することが可能である。また、ここでは、スタンド9605により筐体9601を支持し
た構成を示している。実施の形態1または2で示した半導体装置を適用することにより、
信頼性の高いテレビジョン装置9600とすることができる。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向
(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
110 トランジスタ
120 トランジスタ
130 トランジスタ
140 トランジスタ
150 トランジスタ
200 基板
202 絶縁膜
204 金属酸化物膜
206 酸化物半導体膜
208a ソース電極
208b ドレイン電極
212 ゲート絶縁膜
214 ゲート電極
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカー
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカー
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
3001 本体
3002 筐体
3003 表示部
3004 キーボード
3021 本体
3022 スタイラス
3023 表示部
3024 操作ボタン
3025 外部インターフェイス
3051 本体
3053 接眼部
3054 操作スイッチ
3055 表示部(B)
3056 バッテリー
3057 表示部(A)
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4018a FPC
4019 異方性導電膜
4021 絶縁層
4030 電極層
4031 電極層
4032 絶縁膜
4033 絶縁膜
4510 隔壁
4511 電界発光層
4513 発光素子
4514 充填材
4612 キャビティ
4613 球形粒子
4614 充填材
4615a 黒色領域
4615b 白色領域
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド

Claims (3)

  1. インジウムとガリウムと亜鉛と酸素を有する酸化物半導体膜と、
    前記酸化物半導体膜上のゲート電極と、
    前記ゲート電極と前記酸化物半導体膜との間のゲート絶縁膜と、
    前記酸化物半導体膜上のソース電極及びドレイン電極と、
    前記酸化物半導体膜の下面と接する金属酸化物膜と、
    前記金属酸化物膜の下面と接する絶縁膜と、を有し、
    前記酸化物半導体膜は、前記ゲート絶縁膜と接する領域を有し、
    前記酸化物半導体膜及び前記ゲート絶縁膜は、前記ゲート電極と前記金属酸化物膜とに挟まれ、
    前記絶縁膜は、窒化シリコンを有し、
    前記金属酸化物膜は、ガリウムと酸素を有し、
    前記金属酸化物膜のエネルギーギャップは、前記酸化物半導体膜のエネルギーギャップよりも大きいことを特徴とする半導体装置。
  2. インジウムとガリウムと亜鉛と酸素を有する酸化物半導体膜と、
    前記酸化物半導体膜上のゲート電極と、
    前記ゲート電極と前記酸化物半導体膜との間のゲート絶縁膜と、
    前記酸化物半導体膜上のソース電極及びドレイン電極と、
    前記酸化物半導体膜の下面と接する金属酸化物膜と、
    前記金属酸化物膜の下面と接する絶縁膜と、を有し、
    前記酸化物半導体膜は、前記ゲート絶縁膜と接する領域を有し、
    前記酸化物半導体膜及び前記ゲート絶縁膜は、前記ゲート電極と前記金属酸化物膜とに挟まれ、
    前記絶縁膜は、窒化シリコンを有し、
    前記金属酸化物膜は、GaOxを有し、
    前記金属酸化物膜のエネルギーギャップは、前記酸化物半導体膜のエネルギーギャップよりも大きいことを特徴とする半導体装置。
  3. 請求項1又は請求項2において、
    前記金属酸化物膜は、0原子%を超えて20原子%以下の濃度の不純物元素を含むことを特徴とする半導体装置。
JP2018039494A 2010-04-02 2018-03-06 半導体装置 Active JP6764890B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010086449 2010-04-02
JP2010086449 2010-04-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017001515A Division JP6305581B2 (ja) 2010-04-02 2017-01-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019201451A Division JP2020021960A (ja) 2010-04-02 2019-11-06 トランジスタ

Publications (2)

Publication Number Publication Date
JP2018113459A JP2018113459A (ja) 2018-07-19
JP6764890B2 true JP6764890B2 (ja) 2020-10-07

Family

ID=44708584

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2011078585A Active JP5728271B2 (ja) 2010-04-02 2011-03-31 半導体装置
JP2015077463A Active JP6075926B2 (ja) 2010-04-02 2015-04-06 半導体装置の作製方法
JP2017001515A Active JP6305581B2 (ja) 2010-04-02 2017-01-09 半導体装置
JP2018039494A Active JP6764890B2 (ja) 2010-04-02 2018-03-06 半導体装置
JP2019201451A Withdrawn JP2020021960A (ja) 2010-04-02 2019-11-06 トランジスタ

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2011078585A Active JP5728271B2 (ja) 2010-04-02 2011-03-31 半導体装置
JP2015077463A Active JP6075926B2 (ja) 2010-04-02 2015-04-06 半導体装置の作製方法
JP2017001515A Active JP6305581B2 (ja) 2010-04-02 2017-01-09 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019201451A Withdrawn JP2020021960A (ja) 2010-04-02 2019-11-06 トランジスタ

Country Status (2)

Country Link
US (2) US8884282B2 (ja)
JP (5) JP5728271B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR102141064B1 (ko) 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101881729B1 (ko) 2010-04-16 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 반도체 장치를 제작하기 위한 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101689378B1 (ko) 2010-04-23 2016-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012172746A1 (en) 2011-06-17 2012-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
KR102479944B1 (ko) 2012-04-13 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9391096B2 (en) * 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9276125B2 (en) 2013-03-01 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI581317B (zh) * 2014-11-14 2017-05-01 群創光電股份有限公司 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
CN113990756A (zh) 2015-05-22 2022-01-28 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
KR20170080996A (ko) * 2015-12-31 2017-07-11 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
JP6877319B2 (ja) * 2017-11-15 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6810946B1 (ja) 2020-02-12 2021-01-13 国立研究開発法人農業・食品産業技術総合研究機構 トバモウイルス抵抗性トマト植物、トバモウイルス抵抗性トマト植物の生産方法、トマト植物におけるトバモウイルス抵抗性の付与方法、トバモウイルス抵抗性トマト植物のスクリーニング方法およびトマト植物におけるトバモウイルス抵抗性の検出方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
US20070044714A1 (en) 2005-08-31 2007-03-01 Applied Materials, Inc. Method and apparatus for maintaining a cross sectional shape of a diffuser during processing
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
KR100690925B1 (ko) 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP2009033004A (ja) 2007-07-30 2009-02-12 Fujifilm Corp 薄膜素子とその製造方法、半導体装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100918404B1 (ko) * 2008-03-03 2009-09-24 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 평판 표시 장치
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
JP5548395B2 (ja) * 2008-06-25 2014-07-16 株式会社半導体エネルギー研究所 Soi基板の作製方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
JP5731244B2 (ja) 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011118510A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR102141064B1 (ko) 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101465192B1 (ko) 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP2017085150A (ja) 2017-05-18
JP6075926B2 (ja) 2017-02-08
JP2020021960A (ja) 2020-02-06
US9793412B2 (en) 2017-10-17
JP2018113459A (ja) 2018-07-19
US20110240992A1 (en) 2011-10-06
JP2015144311A (ja) 2015-08-06
JP5728271B2 (ja) 2015-06-03
JP6305581B2 (ja) 2018-04-04
JP2011228693A (ja) 2011-11-10
US20150060852A1 (en) 2015-03-05
US8884282B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
JP6936365B2 (ja) 半導体装置
JP6764890B2 (ja) 半導体装置
JP6759401B2 (ja) 半導体装置
JP6771618B2 (ja) 半導体装置
JP6360224B2 (ja) 半導体装置
JP6200468B2 (ja) 半導体装置
JP6049973B2 (ja) 半導体装置の作製方法及び半導体装置
JP2020150266A (ja) 表示装置
JP2017011286A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190710

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191115

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6764890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250