JP2017011286A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2017011286A
JP2017011286A JP2016160655A JP2016160655A JP2017011286A JP 2017011286 A JP2017011286 A JP 2017011286A JP 2016160655 A JP2016160655 A JP 2016160655A JP 2016160655 A JP2016160655 A JP 2016160655A JP 2017011286 A JP2017011286 A JP 2017011286A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
layer
transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016160655A
Other languages
English (en)
Other versions
JP6273330B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017011286A publication Critical patent/JP2017011286A/ja
Application granted granted Critical
Publication of JP6273330B2 publication Critical patent/JP6273330B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を作製する。【解決手段】酸化物半導体層４０３を有するトランジスタ４１０において、ゲート絶縁層４０２を酸化ガリウム膜として、酸化物半導体層と接する構成とする。また、酸化物半導体層の上下を挟むように酸化ガリウム膜を配置することによって信頼性を向上する。また、ゲート絶縁層は、酸化ガリウム膜と酸化ハフニウム膜の積層構造としてもよい。【選択図】図１

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いら
れている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
しかし、酸化物半導体は薄膜形成工程において、酸素の過不足などによる化学量論的組成
からのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度
が変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気
的特性の変動要因となる。
また、酸化物半導体層と接する絶縁層の材料のエネルギーギャップが、酸化物半導体層の
材料と比べて十分大きいと、酸化物半導体層と絶縁層の界面に電荷がたまりやすい。
例えば、絶縁層の材料のエネルギーギャップが、酸化物半導体層の材料と比べて十分大き
いと、酸化物半導体層のバックチャネル側に電荷がたまり、寄生チャネルが発生する恐れ
がある。寄生チャネルが発生すると、しきい値変動などを引き起こし、信頼性を低下させ
る恐れがある。
このような問題に鑑み、酸化物半導体層を用いた半導体装置に安定した電気的特性を付与
し、信頼性の高い半導体装置を作製することを課題の一とする。
本明細書で開示する本発明の一態様は、ゲート電極と、金属酸化物膜からなるゲート絶縁
層と、ゲート絶縁層と接し、ゲート電極と重なる酸化物半導体層と、酸化物半導体層と接
するソース電極及びドレイン電極とを有することを特徴とする半導体装置である。金属酸
化物膜からなるゲート絶縁層としてガリウム元素を含む絶縁材料を用い、具体的には膜厚
３ｎｍ以上３００ｎｍ以下の酸化ガリウム膜を用いる。
トランジスタを組み込んだ集積回路を電子機器に搭載する場合、例えば液晶パネルの画素
部においては使用する液晶のモードにもよるが５Ｖ〜１０Ｖの駆動電圧が用いられるため
、画素部に配置されるトランジスタには５Ｖ〜１０Ｖの駆動電圧で動作するに適した構造
とすることが望ましいとされている。従って、液晶パネルにおいて、ガリウム元素を含む
絶縁層をゲート絶縁層とする場合、膜厚は５０ｎｍ以上５００ｎｍ以下、好ましくは６０
ｎｍ以上３００ｎｍ以下とする。
ガリウム元素を含むゲート絶縁層は、液晶表示装置に限らず、ＬＳＩにトランジスタを搭
載する場合、高速動作を行うため、膜厚は３ｎｍ以上５０ｎｍ以下、好ましくは５ｎｍ以
上２０ｎｍ以下とする。また、パワーデバイスなどの高耐圧のトランジスタに用いる場合
、５０ｎｍ以上５００ｎｍ以下、好ましくは１００ｎｍ以上３００ｎｍ以下のガリウム元
素を含むゲート絶縁層とする。
また、ゲート絶縁層は積層構造としてもよく、その場合、ハフニウムを含む絶縁層との積
層としてもよい。積層とする場合には、酸化物半導体層に接する層をガリウム元素を含む
絶縁層とし、その膜厚は３ｎｍ以上３０ｎｍ以下、好ましくは３ｎｍ以上１０ｎｍ以下と
する。また、積層とする場合、ハフニウムを含む絶縁層の膜厚は、３ｎｍ以上１００ｎｍ
以下、好ましくは１０ｎｍ以上２０ｎｍ以下とする。
なお、酸化物半導体層は薄膜形成工程において、酸素の過不足などによる化学量論的組成
からのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度
が変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気
的特性の変動要因となる。したがって、水素、水分、水酸基または水素化物（水素化合物
ともいう）などの不純物を酸化物半導体より意図的に排除し、かつ不純物の排除工程によ
って同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給すること
によって、酸化物半導体層を高純度化および電気的にＩ型（真性）化する。
また、酸化物半導体層だけでなく、ゲート絶縁層も水素、水分、水酸基または水素化物（
水素化合物ともいう）などの不純物を意図的に排除し、酸化ガリウムからなるゲート絶縁
層を高純度化させる。
高純度化された酸化物半導体層及び高純度化されたゲート絶縁層を有するトランジスタは
、しきい値電圧やオン電流などの電気的特性に温度依存性がほとんど見られない。また、
光劣化によるトランジスタ特性の変動も少ない。
また、ガリウム元素を含む絶縁層で薄膜トランジスタの酸化物半導体層の上下を挟む構成
としてもよく、その構成は、ゲート電極と、第１の金属酸化物膜からなるゲート絶縁層と
、ゲート絶縁層と接し、ゲート電極と重なる酸化物半導体層と、酸化物半導体層と接する
第２の金属酸化物膜と、酸化物半導体層と接するソース電極及びドレイン電極とを有する
ことを特徴とする半導体装置である。
例えば、ボトムゲート型のトランジスタの場合、ゲート絶縁層としてガリウム元素を含む
絶縁層を用い、さらに酸化物半導体層上にガリウム元素を含む絶縁層を配置する場合には
、酸化物半導体層上に接する絶縁層として用いる。即ち、ガリウム元素を含む絶縁層で酸
化物半導体層の上下を挟む構成となる。
また、トップゲート型のトランジスタの場合、ゲート絶縁層としてガリウム元素を含む絶
縁層を用い、さらに酸化物半導体層の下にガリウム元素を含む絶縁層を配置する場合には
、基板と接する下地絶縁層として用いる。即ち、ガリウム元素を含む絶縁層で酸化物半導
体層の上下を挟む構成となり、その構成は、基板上に第１の金属酸化物膜と、第１の金属
酸化物膜上にソース電極及びドレイン電極と、第１の金属酸化物膜、ソース電極、及びド
レイン電極上に酸化物半導体層と、酸化物半導体層上に第２の金属酸化物膜からなるゲー
ト絶縁層と、ゲート絶縁層を介して酸化物半導体層と重なるゲート電極とを有し、第１の
金属酸化物膜及び第２の金属酸化物膜は酸化ガリウム膜であることを特徴とする半導体装
置である。
また、デュアルゲート型のトランジスタの場合、ガリウム元素を含む第１のゲート絶縁層
とガリウム元素を含む第２のゲート絶縁層で酸化物半導体層の上下を挟む構成となり、そ
の構成は、基板上に第１のゲート電極と、第１のゲート電極上に第１の金属酸化物膜から
なる第１のゲート絶縁層と、第１のゲート絶縁層上に第１のゲート電極と重なる酸化物半
導体層と、酸化物半導体層上に接するソース電極及びドレイン電極と、酸化物半導体層、
ソース電極、及びドレイン電極上に第２の金属酸化物膜からなる第２のゲート絶縁層と、
第２のゲート絶縁層上に第２のゲート電極とを有し、第１の金属酸化物膜及び第２の金属
酸化物膜は酸化ガリウム膜であることを特徴とする半導体装置である。デュアルゲート型
のトランジスタの場合、第１のゲート電極と第２のゲート電極とで酸化物半導体層の上下
を挟む構成となり、外部からの光の入射を効果的に遮光することができる。従って、酸化
物半導体層に光が照射されることによるトランジスタの電気特性変動を抑制することがで
きる。
なお、上記各構成において、トランジスタのソース電極とドレイン電極の間隔によって決
定されるトランジスタのチャネル長Ｌは、１０ｎｍ以上１０μｍ以下、例えば、０．１μ
ｍ〜０．５μｍとすることができる。もちろん、チャネル長Ｌは、１μｍ以上であっても
構わない。また、チャネル幅Ｗについても、１０ｎｍ以上とすることができる。
本発明の一形態により、安定した電気特性を有するトランジスタが提供される。
または、本発明の一形態により、電気特性が良好で信頼性の高いトランジスタを有する半
導体装置が提供される。
本発明の一態様を示す断面図。 本発明の一態様を示す断面工程図。 本発明の一態様を示す断面工程図。 本発明の一態様を示す断面工程図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す
。本明細書に開示する半導体装置に適用できるトランジスタの構造は特に限定されず、例
えばゲート電極が、ゲート絶縁層を介して、酸化物半導体層の上側に配置されるトップゲ
ート構造、又はゲート電極が、ゲート絶縁層を介して、酸化物半導体層の下側に配置され
るボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トラン
ジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダ
ブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャ
ネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極を有する、デュアル
ゲート型でもよい。
なお、図１（Ａ）乃至（Ｄ）にトランジスタの断面構造の一例を以下に示す。図１（Ａ）
乃至（Ｄ）に示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化
物半導体を用いることのメリットは、トランジスタのオン状態における電界効果移動度の
最大値（５ｃｍ２／Ｖｓｅｃ以上、好ましくは１０ｃｍ２／Ｖｓｅｃ以上１５０ｃｍ２／
Ｖｓｅｃ以下）が比較的優れていることである。
図１（Ａ）に示すトランジスタ４１０は、ボトムゲート構造のトランジスタの一つであり
、逆スタガ型トランジスタともいう。
トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲート電極４０１、酸化ガリ
ウム膜からなるゲート絶縁層４０２、酸化物半導体層４０３、ソース電極４０５ａ、及び
ドレイン電極４０５ｂを含む。また、トランジスタ４１０を覆い、酸化物半導体層４０３
に接する絶縁膜４０７が設けられている。絶縁膜４０７上にはさらに保護絶縁層４０９が
形成されている。
ゲート絶縁層４０２に用いる酸化ガリウム膜は、ＧａＯｘ（ただしＸ＞０）とも表記され
、酸素が化学量論比よりも過剰となるようｘの値を設定するのが好ましい。例えば、ｘの
値を１．４以上２．０以下とするのが好ましく、ｘの値を１．５以上１．８以下とするの
がより好ましい。ただし、酸化ガリウム膜中に、イットリウムなどの３族元素、ハフニウ
ムなどの４族元素、アルミニウムなどの１３族元素、シリコンなどの１４族元素、窒素、
などの水素以外の不純物元素を含ませることで、酸化ガリウムのエネルギーギャップを拡
大させて絶縁性を高めても良い。不純物を含まない酸化ガリウム膜のエネルギーギャップ
は４．９ｅＶであるが、上述の不純物を、例えば０を超えて２０原子％以下程度含ませる
ことで、そのエネルギーギャップを６ｅＶ程度まで拡大することができる。
図１（Ｂ）に示すトランジスタ４３０はボトムゲート型のトランジスタであり、絶縁表面
を有する基板である基板４００上に、ゲート電極４０１、酸化ガリウム膜からなるゲート
絶縁層４０２、ソース電極４０５ａ、ドレイン電極４０５ｂ、及び酸化物半導体層４０３
を含む。また、トランジスタ４３０を覆い、酸化物半導体層４０３に接する絶縁膜４０７
が設けられている。絶縁膜４０７上にはさらに保護絶縁層４０９が形成されている。
トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極４０１
上に接して設けられ、ソース電極４０５ａ、ドレイン電極４０５ｂは、ゲート絶縁層４０
２上に接して設けられている。そして、ゲート絶縁層４０２、及びソース電極４０５ａ、
ドレイン電極４０５ｂ上に酸化物半導体層４０３が設けられている。
図１（Ｃ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの一つである
。トランジスタ４４０は、絶縁表面を有する基板４００上に、絶縁膜４３７、酸化物半導
体層４０３、ソース電極４０５ａ、及びドレイン電極４０５ｂ、酸化ガリウム膜からなる
ゲート絶縁層４０２、ゲート電極４０１を含み、ソース電極４０５ａ、ドレイン電極４０
５ｂにそれぞれ配線層４３６ａ、配線層４３６ｂが接して設けられ電気的に接続している
。
図１（Ｄ）に示すトランジスタ４２０は、デュアルゲート構造のトランジスタの一つであ
る。トランジスタ４２０は、絶縁表面を有する基板４００上に、ゲート電極４０１、酸化
ハフニウム膜（比誘電率ε＝１５）からなる第１のゲート絶縁層５０７ａ、酸化ガリウム
膜（比誘電率ε＝１０．２）からなる第２のゲート絶縁層５０７ｂ、酸化物半導体層４０
３、ソース電極４０５ａ、及びドレイン電極４０５ｂを含む。また、トランジスタ４２０
を覆い、酸化物半導体層４０３に接する酸化ガリウムからなる第１の絶縁膜５１６が設け
られている。第１の絶縁膜５１６上にはさらに酸化ハフニウム膜からなる第２の絶縁膜５
２６が形成されている。
酸化物半導体層をトランジスタのチャネル形成領域を含む半導体層に用いた場合、半導体
装置の製造工程によっては、トランジスタのしきい値電圧がマイナス側、或いはプラス側
にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を
用いたトランジスタでは、トランジスタ４２０のように、第２の絶縁膜５２６上に第２の
ゲート電極５０８を設けてデュアルゲート型の構造とし、しきい値電圧の制御を行うこと
のできる構成が好適であり、ゲート電極４０１または第２のゲート電極５０８の電位を制
御することにより所望の値のしきい値電圧に制御することができる。また、ゲート電極４
０１及び第２のゲート電極５０８は、外部からの光の照射を遮断し、酸化物半導体層４０
３に光が照射されることによるトランジスタの電気特性変動を抑制することができる。
酸化物半導体層４０３を用いたトランジスタ４１０、４２０、４３０、４４０は、比較的
高い電界効果移動度が得られるため、高速駆動が可能である。
酸化物半導体層４０３に用いる材料としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ
−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、
Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化
物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｍ
ｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ
系酸化物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んで
もよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ
）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比
はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一ま
たは複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、また
はＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、バリウ
ムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
ゲート電極４０１、配線層４３６ａ、配線層４３６ｂ、及び第２のゲート電極５０８の材
料は、Ｍｏ、Ｔｉ、Ｃｒ、Ｔａ、Ｗ、Ａｌ、Ｃｕ、Ｎｄ、Ｓｃ等の金属材料またはこれら
を主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
ソース電極４０５ａ、ドレイン電極４０５ｂに用いる導電膜としては、例えば、Ａｌ、Ｃ
ｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元
素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）
等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双
方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒
化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。
酸化物半導体層の上方に接して設けられる絶縁膜４０７、及び第１の絶縁膜５１６は、代
表的には酸化ガリウム膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、
または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化物半
導体層の下方に接して設けられる絶縁膜４３７、ゲート絶縁層４０２、及び第２ゲート絶
縁層５０７ｂは、代表的には酸化ガリウム膜、酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができ
る。
また、酸化物半導体層の上方に設けられる保護絶縁層４０９、及び第２の絶縁膜５２６は
、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化アルミニウム膜、酸化窒
化アルミニウム膜、ハフニウムを含むｈｉｇｈ−ｋ膜などを用いることができる。ハフニ
ウムを含むｈｉｇｈ−ｋ膜としては、例えば酸化ハフニウム膜、珪酸ハフニウム膜、珪酸
ハフニウムオキシナイトライド膜、ハフニウムアルミネート膜などを用いることができる
。
〈トランジスタ４１０の作製工程〉図２（Ａ）乃至図２（Ｅ）を用いて、図１（Ａ）に示
すトランジスタ４１０の作製工程の一例について説明する。
まず、基板４００上にゲート電極４０１を形成する。
基板４００の材質等に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐
熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、
サファイア基板などを、基板４００として用いることができる。また、シリコンや炭化シ
リコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物
半導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子
が設けられたものを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接的にトランジスタを作り込んでもよいし、他の基板にトラ
ンジスタを形成した後、これを剥離し、可撓性基板に転置しても良い。なお、トランジス
タを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離
層を形成すると良い。
次いで、ゲート電極４０１を覆うゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、スパッタリング法などを用い、酸化ガリウムからなるターゲット
を用いて成膜する。ゲート絶縁層４０２は、水素や水などが混入しにくい方法で作製する
のが望ましい。ゲート絶縁層４０２の膜厚は５０ｎｍ以上５００ｎｍ以下、好ましくは６
０ｎｍ以上３００ｎｍ以下とする。
次いで、ゲート絶縁層４０２上に接するように、酸化物半導体膜５３０を形成する（図２
（Ａ）参照）。本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物
ターゲットを用いたスパッタリング法により形成する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物
ターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１［ｍｏｌ数比］の酸化物ターゲットを用いることができる。なお、ターゲットの材料
および組成を上述に限定する必要はない。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１
：１：２［ｍｏｌ数比］の組成比の酸化物ターゲットを用いることもできる。酸化物ター
ゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下とす
る。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は
緻密な膜とすることができるためである。
酸化物半導体膜５３０は、水素や水などが混入しにくい方法で作製するのが望ましい。成
膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガス
と酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜への水素、水、水酸基、
水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除
去された高純度ガスを用いた雰囲気とすることが望ましい。例えば、スパッタリング法な
どを用いて作製することができる。また、酸化物半導体膜の厚さは、３ｎｍ以上３０ｎｍ
以下とするのが望ましい。酸化物半導体膜を厚くしすぎると（例えば、膜厚を５０ｎｍ以
上）、トランジスタがノーマリーオンとなってしまうおそれがあるためである。なお、ゲ
ート絶縁層４０２、及び酸化物半導体膜５３０は、大気に触れさせることなく連続して成
膜するのが好ましい。
例えば、酸化物半導体膜は、次のように形成することで酸化物半導体膜への水素、水、水
酸基、水素化物などの混入を防ぐことができる。
まず、減圧状態に保持された成膜室内に基板４００を保持し、基板温度を１００℃以上６
００℃以下好ましくは２００℃以上４００℃以下とする。基板４００が加熱された状態で
成膜を行うことで、酸化物半導体膜に含まれる不純物濃度を低減することができるためで
ある。また、スパッタリングによる損傷を軽減することができるためである。
次に、成膜室内の残留水分を除去しつつ、水素および水分などの不純物が十分に除去され
た高純度ガスを導入し、上記ターゲットを用いて基板４００上に酸化物半導体膜を成膜す
る。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、イオン
ポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが望まし
い。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。
クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水（Ｈ２Ｏ）などの水
素原子を含む化合物などが（より好ましくは炭素原子を含む化合物とともに）除去されて
いるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例として、基板とターゲットの間との距離を１００ｍｍ、圧力を０．６Ｐａ
、直流（ＤＣ）電源を０．５ｋＷ、成膜雰囲気を酸素（酸素流量比率１００％）雰囲気と
することができる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パー
ティクル、ごみともいう）が軽減でき、膜厚分布も均一となるため好ましい。
次いで、酸化物半導体膜の加工を行う。酸化物半導体膜の加工は、所望の形状のマスクを
酸化物半導体膜上に形成した後、当該酸化物半導体膜をエッチングすることによって行う
。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。また
は、インクジェット法などの方法を用いてマスクを形成しても良い。本実施の形態では、
酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用い、ゲート絶縁層としてＧａＯｘ膜を
用いており、どちらもＧａを含んでいるため、酸化物半導体膜の加工の際に、マスクで覆
われていない領域のゲート絶縁層が薄くなる。なお、図２（Ｂ）では簡略化のため、ゲー
ト絶縁層の厚さが領域によって僅かに異なる様子を図示しない。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよ
い。もちろん、これらを組み合わせて用いてもよい。
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行うことが望ましい。この
第１の熱処理によって酸化物半導体膜中の、過剰な水素（水や水酸基を含む）を除去し、
酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる
。ここまでの断面図を図２（Ｂ）に示す。第１の熱処理の温度は、２５０℃以上６５０℃
以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
さらに、この第１の熱処理によって、ゲート絶縁層４０２中の過剰な水素（水や水酸基を
含む）を除去することも可能である。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせ
ず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型
に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実
現することができる。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、例えば、酸化物半導体膜を島状に加工した後などのタイミングにおい
て行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず
複数回行っても良い。
なお、ここでは、酸化物半導体膜を島状に加工した後に、第１の熱処理を行う構成につい
て説明したが、開示する発明の一態様はこれに限定して解釈されない。第１の熱処理を行
った後に、酸化物半導体膜を加工しても良い。
次いで、酸化物半導体層４０３上に、ソース電極およびドレイン電極（これと同じ層で形
成される配線を含む）を形成するための導電膜をスパッタ法などを用いて形成し、当該導
電膜を加工して、ソース電極４０５ａおよびドレイン電極４０５ｂを形成する（図２（Ｃ
）参照）。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチング工程
を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有す
る形状となり、アッシングによってさらに形状を変形させることができるため、異なるパ
ターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。つまり、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層４０３の一部がエッチングされ、溝部
（凹部）を有する酸化物半導体層となることもある。
その後、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層４０３の一
部に接する絶縁膜４０７を形成することが望ましい。
絶縁膜４０７は、代表的には酸化ガリウム膜、酸化シリコン膜、酸化窒化シリコン膜、酸
化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いる。本実施の
形態では、絶縁膜４０７として酸化ガリウム膜を用いる。絶縁膜４０７として酸化ガリウ
ム膜を用い、酸化物半導体層と接触させると、酸化物半導体層界面における電荷捕獲を十
分に抑制することができる。
絶縁膜４０７の形成後、または、ソース電極４０５ａおよびドレイン電極４０５ｂの形成
後には、第２の熱処理を行うのが望ましい。第２の熱処理の温度は、２５０℃以上７００
℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムな
ど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気
に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、
または希ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。
第２の熱処理においては、酸化物半導体層４０３と絶縁膜４０７とが接した状態、ゲート
絶縁層４０２と酸化物半導体層４０３とが接した状態で加熱される。したがって、上述の
脱水化（または脱水素化）処理によって減少してしまう可能性のある酸化物半導体を構成
する主成分材料の一つである酸素を、絶縁膜４０７及びゲート絶縁層４０２の両方より酸
化物半導体層へ供給することができる。これによって、酸化物半導体層中の電荷捕獲中心
を低減することができる。
また、この第２の熱処理によって、ゲート絶縁層４０２または絶縁膜４０７中の不純物も
同時に除去され、高純度化されうる。
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物
半導体層４０３を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。高純度化された酸化物半導体層４０３中にはドナーに由来するキャリアが極めて
少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０
１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
以上の工程で図２（Ｄ）に示すトランジスタ４１０が形成される。また、必要があれば、
さらに絶縁膜４０７上に保護絶縁層４０９を形成してもよい。なお、第２の熱処理のタイ
ミングは、酸化物半導体膜５３０の形成後であれば特に限定されない。例えば、保護絶縁
層４０９の形成後に第２の熱処理を行っても良い。または、第１の熱処理に続けて第２の
熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱
処理に第１の熱処理を兼ねさせても良い。
本実施の形態に係るトランジスタは、酸化物半導体層の上面部及び下面部に、酸化物半導
体層と同種の成分、即ちガリウムを含む酸化ガリウム膜が設けられる。このように酸化物
半導体層と相性の良い材料（即ち、お互いに悪い影響を与えない材料）によって構成され
た金属酸化物膜を酸化物半導体層と接する態様で存在させることは、トランジスタの電気
特性を安定させるために良い構成である。
また、トランジスタの活性層に用いる酸化物半導体層は、熱処理によって、水素、水分、
水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体より排除し、か
つ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料で
ある酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）
化されたものである。このように高純度化された酸化物半導体層を含むトランジスタは、
電気的特性変動が抑制されており、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体層を用いた半導体装置を提供す
ることができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態２）
図３（Ａ）乃至図３（Ｅ）を用いて、図１（Ｃ）に示すトランジスタ４４０の作製工程の
一例について説明する。
まず、基板４００上に絶縁膜４３７を形成し、絶縁膜４３７上に接するように、酸化物半
導体膜４１３を形成する（図３（Ａ）参照）。
酸化物半導体膜４１３の加工は、所望の形状のマスクを酸化物半導体膜４１３上に形成し
た後、当該酸化物半導体膜をエッチングすることによって酸化物半導体層を形成すること
ができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができ
る。または、インクジェット法などの方法を用いてマスクを形成しても良い。
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行うことが望ましい。この
第１の熱処理によって酸化物半導体層中の、過剰な水素（水や水酸基を含む）を除去し、
酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる
。第１の熱処理の温度は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃
以下、または基板の歪み点未満とする。図３（Ｂ）に示すように、第１の熱処理によって
十分に水素が低減された酸化物半導体層４０３を得る。なお、第１の熱処理の条件は実施
の形態１に示した第１の熱処理条件と同一であるため、ここでは詳細な説明は省略する。
次いで、酸化物半導体層４０３上に、ソース電極およびドレイン電極（これと同じ層で形
成される配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ソース
電極４０５ａおよびドレイン電極４０５ｂを形成する（図３（Ｃ）参照）。なお、ここで
形成されるソース電極４０５ａの端部とドレイン電極４０５ｂの端部との間隔によって、
トランジスタのチャネル長Ｌが決定されることになる。
ソース電極４０５ａおよびドレイン電極４０５ｂに用いる導電膜としては、例えば、Ａｌ
、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元
素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）
等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側または上側の一方または
双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、
窒化モリブデン膜、窒化タングステン膜）を積層させた構成を用いても良い。
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エ
ッチングに用いるレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレ
ーザ光などを用いるとよい。
なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍ
と極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて、レ
ジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度
も大きい。したがって、後に形成されるトランジスタのチャネル長Ｌを微細化することが
可能であり、回路の動作速度を高めることができる。
なお、導電膜のエッチングの際に、酸化物半導体層４０３の一部がエッチングされ、溝部
（凹部）を有する酸化物半導体層となることもある。
その後、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層４０３の一
部に接するゲート絶縁層４０２を形成する（図３（Ｄ）参照）。本実施の形態では、ゲー
ト絶縁層４０２として、酸化ガリウム膜を用いる。
ゲート絶縁層４０２の形成後には、第２の熱処理を行うのが望ましい。第２の熱処理の温
度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の
歪み点未満とする。なお、第２の熱処理の条件は実施の形態１に示した第２の熱処理条件
と同一であるため、ここでは詳細な説明は省略する。
第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物半導体層４０３
を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度
化された酸化物半導体層４０３中にはドナーに由来するキャリアが極めて少なく（ゼロに
近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未
満、さらに好ましくは１×１０１１／ｃｍ３未満である。
その後、ゲート絶縁層４０２を選択的に除去して、ソース電極４０５ａまたはドレイン電
極４０５ｂに達するコンタクトホールの形成を行った後、導電膜を成膜する。この導電膜
を加工して、ゲート電極４０１、配線層４３６ａ、及び配線層４３６ｂを形成する（図３
（Ｅ）参照）。ゲート電極４０１、配線層４３６ａ、及び配線層４３６ｂは、モリブデン
、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金
属材料またはこれらを主成分とする合金材料を用いて形成することができる。なお、ゲー
ト電極４０１、配線層４３６ａ、及び配線層４３６ｂは、単層構造としても良いし、積層
構造としても良い。
以上の工程でトランジスタ４４０が形成される。
なお、第２の熱処理のタイミングは、酸化物半導体膜４１３の形成後であれば特に限定さ
れない。例えば、ゲート電極４０１の形成後に第２の熱処理を行っても良い。または、第
１の熱処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ね
させても良いし、第２の熱処理に第１の熱処理を兼ねさせても良い。
（実施の形態３）
本実施の形態では、実施の形態２と一部工程が異なるトランジスタの作製例について図４
を用いて以下に説明する。実施の形態２のトランジスタとは、酸化物半導体層の下方に設
けられる絶縁膜が積層である点、ソース電極およびドレイン電極上に酸化物半導体層が形
成される点が主に異なっている。
まず、基板２００上に絶縁膜２０２を形成し、絶縁膜２０２上に接するように、金属酸化
物膜２０４を形成する（図４（Ａ）参照）。絶縁膜２０２は、代表的には酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機
絶縁膜を用いることができる。また、金属酸化物膜２０４としては酸化ガリウム膜を用い
る。
次に、金属酸化物膜２０４上に、ソース電極およびドレイン電極（これと同じ層で形成さ
れる配線を含む）を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極
２０８ａおよびドレイン電極２０８ｂを形成する（図４（Ｂ）参照）。詳細については、
トランジスタ４４０の作製工程に関する記載を参酌できる。
次に、金属酸化物膜２０４上に接し、且つ、ソース電極２０８ａおよびドレイン電極２０
８ｂと接続する酸化物半導体膜を形成し、当該酸化物半導体膜を加工して島状の酸化物半
導体層２０６を形成する（図４（Ｃ）参照）。詳細については、トランジスタ４４０の作
製工程に関する記載を参酌できる。
次に、ソース電極２０８ａおよびドレイン電極２０８ｂを覆い、かつ、酸化物半導体層２
０６の一部と接するように、ゲート絶縁層２１２を形成する（図４（Ｄ）参照）。詳細に
ついては、トランジスタ４４０の作製工程に関する記載を参酌できる。
その後、ゲート電極２１４を形成する（図４（Ｅ）参照）。詳細については、トランジス
タ４４０の作製工程に関する記載を参酌できる。
以上の工程でトランジスタ２２０が形成される。
本実施の形態に係るトランジスタは、酸化物半導体層の上面部及び下面部に、酸化物半導
体層と同種の成分でなる酸化ガリウム膜が設けられる。このように酸化物半導体層と相性
の良い材料によって構成された金属酸化物膜を酸化物半導体層と接する態様で存在させる
ことで、半導体装置の動作などに起因して生じうる電荷などが酸化物半導体層と金属酸化
物膜との界面に捕獲されることを抑制する。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
実施の形態１または実施の形態３で例示したトランジスタを用いて表示機能を有する半導
体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回
路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成す
ることができる。
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）及び図５（Ｃ）において、第１の基板４００１上に設けられた画素部４００２
と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。
また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられて
いる。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図５
（Ｂ）及び図５（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）及び図５（Ｃ
）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４また
は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている
。
また図５（Ｂ）及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１
の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１または３のいずれかで一例を示したトランジスタを適用することがで
きる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図６乃至図８を用いて説明する。図６乃至図８は、図５（
Ｂ）のＭ−Ｎにおける断面図に相当する。
図６乃至図８で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電極
と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図６乃至図８では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１
で示したトランジスタを適用することができる。トランジスタ４０１０、トランジスタ４
０１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図６乃至図
８で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができ
る。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を
用いることができる。
図６に表示素子として液晶素子を用いた液晶表示装置の例を示す。図６において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶
層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜
４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に
設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。
また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製するこ
とができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。特にトランジスタの酸化物半導
体層に光が照射されないようにブラックマトリクスで遮光することは、信頼性を向上させ
る上で重要である。また、偏光基板及び位相差基板による円偏光を用いてもよい。また、
光源としてバックライト、サイドライトなどを用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図７に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４
５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。
なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電
極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取
り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
図８に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図８
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボー
ル表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し
、電極層間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法
である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し
、球形粒子４６１３が設けられており、球形粒子４６１３の周囲は樹脂等の充填材４６１
４で充填されている。第２の電極層４０３１が共通電極（対向電極）に相当する。第２の
電極層４０３１は、共通電位線と電気的に接続される。
なお、図６乃至図８において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の
、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有
機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リン
ガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティング、ナイフコ
ーティング等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる
。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で例示したトランジスタを適用することで、信頼性の高い半導
体装置を提供することができる。なお、実施の形態１で例示したトランジスタは上述の表
示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等
の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など
様々な機能を有する半導体装置に適用することが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について
説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２
、表示部３００３、キーボード３００４などによって構成されている。実施の形態１また
は３で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコン
ピュータとすることができる。
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外
部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の
付属品としてスタイラス３０２２がある。実施の形態１または３で示した半導体装置を適
用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図９（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０
１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３
は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うこ
とができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図９（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図９（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態１ま
たは３で示した半導体装置を適用することにより、信頼性の高い電子書籍２７００とする
ことができる。
また、図９（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐
体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせ
た構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図９（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成され
ている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン
２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２
８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電
池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体
２８０１内部に内蔵されている。実施の形態１または３で示した半導体装置を適用するこ
とにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図９（Ｄ）には映像表示されて
いる複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図９（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接
眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６など
によって構成されている。実施の形態１または３で示した半導体装置を適用することによ
り、信頼性の高いデジタルビデオカメラとすることができる。
図９（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐
体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示す
ることが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した
構成を示している。実施の形態１または３で示した半導体装置を適用することにより、信
頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
２００ 基板
２０２ 絶縁膜
２０４ 金属酸化物膜
２０６ 酸化物半導体層
２０８ａ ソース電極
２０８ｂ ドレイン電極
２１２ ゲート絶縁層
２１４ ゲート電極
２２０ トランジスタ
４００ 基板
４０１ ゲート電極
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０７ 絶縁膜
４０９ 保護絶縁層
４１０ トランジスタ
４２０ トランジスタ
４３０ トランジスタ
４３６ａ 配線層
４３６ｂ 配線層
４３７ 絶縁膜
４４０ トランジスタ
５０７ａ 第１のゲート絶縁層
５０７ｂ 第２のゲート絶縁層
５０８ 第２のゲート電極
５１６ 第１の絶縁膜
５２６ 第２の絶縁膜
５３０ 酸化物半導体膜

Claims (2)

  1. 基板上に第１のゲート電極を形成する工程と、
    前記第１のゲート電極上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜上にガリウムを含む第１の金属酸化物膜を形成する工程と、
    前記第１の金属酸化物膜上に前記第１のゲート電極と重なりガリウムを含む酸化物半導体層を形成する工程と、
    前記酸化物半導体層上に接するソース電極及びドレイン電極を形成する工程と、
    前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上にガリウムを含む第２の金属酸化物膜を形成する工程と、
    前記第２の金属酸化物膜上に第２の絶縁膜を形成する工程と、
    前記第２の絶縁膜上に第２のゲート電極を形成する工程と、を有し、
    前記第２の金属酸化物膜の成膜後に、前記酸化物半導体層と、前記第１の金属酸化物膜と、前記第２の金属酸化物膜とに対して同時に、水素、水分、水酸基又は水素化合物を低減する工程を有することを特徴とする半導体装置の作製方法。
  2. 請求項１において、前記水素、水分、水酸基又は水素化合物を低減する工程後、前記酸化物半導体層のキャリア濃度は１×１０１４／ｃｍ３未満であることを特徴とする半導体装置の作製方法。
JP2016160655A 2010-04-09 2016-08-18 液晶表示装置及び半導体装置の作製方法 Expired - Fee Related JP6273330B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010090368 2010-04-09
JP2010090368 2010-04-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011085116A Division JP5992663B2 (ja) 2010-04-09 2011-04-07 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2017011286A true JP2017011286A (ja) 2017-01-12
JP6273330B2 JP6273330B2 (ja) 2018-01-31

Family

ID=44760282

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011085116A Active JP5992663B2 (ja) 2010-04-09 2011-04-07 半導体装置の作製方法
JP2016160655A Expired - Fee Related JP6273330B2 (ja) 2010-04-09 2016-08-18 液晶表示装置及び半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011085116A Active JP5992663B2 (ja) 2010-04-09 2011-04-07 半導体装置の作製方法

Country Status (2)

Country Link
US (3) US8653514B2 (ja)
JP (2) JP5992663B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022238805A1 (ja) * 2021-05-13 2022-11-17 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び半導体装置の作製方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102115344B1 (ko) 2010-08-27 2020-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
TW202414842A (zh) 2011-05-05 2024-04-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101901251B1 (ko) * 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150146125A1 (en) * 2012-04-24 2015-05-28 Sharp Kabushiki Kaisha Liquid crystal display panel, liquid crystal display apparatus, and thin film transistor array substrate
JP6243136B2 (ja) * 2012-05-02 2017-12-06 株式会社半導体エネルギー研究所 スイッチングコンバータ
KR102551443B1 (ko) * 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
JP6077978B2 (ja) * 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법
US8835236B2 (en) * 2013-02-08 2014-09-16 Chunghwa Picture Tubes, Ltd. Oxide semiconductor thin film transistor and method for manufacturing the same
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
KR102304824B1 (ko) 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9601591B2 (en) 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102232133B1 (ko) * 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9397153B2 (en) * 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9455349B2 (en) * 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102016206922A1 (de) * 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Touchscreen
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
WO2018053707A1 (en) * 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
US11476340B2 (en) * 2019-10-25 2022-10-18 Ohio State Innovation Foundation Dielectric heterojunction device
US11848389B2 (en) 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009176865A (ja) * 2008-01-23 2009-08-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP2009283554A (ja) * 2008-05-20 2009-12-03 Sharp Corp 半導体装置およびその製造方法
JP2010016348A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
WO2005088726A1 (ja) 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US20070044714A1 (en) 2005-08-31 2007-03-01 Applied Materials, Inc. Method and apparatus for maintaining a cross sectional shape of a diffuser during processing
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR100690925B1 (ko) 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
CN106098788B (zh) 2010-04-02 2020-10-16 株式会社半导体能源研究所 半导体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR101850926B1 (ko) 2010-04-09 2018-04-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102844847B (zh) 2010-04-16 2015-09-23 株式会社半导体能源研究所 沉积方法及半导体装置的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 複合金属酸化物を含むチャネルを有する半導体デバイス
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009176865A (ja) * 2008-01-23 2009-08-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP2009283554A (ja) * 2008-05-20 2009-12-03 Sharp Corp 半導体装置およびその製造方法
JP2010016348A (ja) * 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022238805A1 (ja) * 2021-05-13 2022-11-17 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び半導体装置の作製方法

Also Published As

Publication number Publication date
JP6273330B2 (ja) 2018-01-31
US20150311352A1 (en) 2015-10-29
US20140151695A1 (en) 2014-06-05
JP5992663B2 (ja) 2016-09-14
JP2011233880A (ja) 2011-11-17
US20110248261A1 (en) 2011-10-13
US9496416B2 (en) 2016-11-15
US8653514B2 (en) 2014-02-18
US9076877B2 (en) 2015-07-07

Similar Documents

Publication Publication Date Title
JP7231696B2 (ja) 表示装置
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法
JP7302068B2 (ja) 半導体装置
JP6726787B2 (ja) 半導体装置
JP6305581B2 (ja) 半導体装置
JP6360224B2 (ja) 半導体装置
JP6200468B2 (ja) 半導体装置
JP6049973B2 (ja) 半導体装置の作製方法及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180105

R150 Certificate of patent or registration of utility model

Ref document number: 6273330

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees