JP2011233880A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2011233880A
JP2011233880A JP2011085116A JP2011085116A JP2011233880A JP 2011233880 A JP2011233880 A JP 2011233880A JP 2011085116 A JP2011085116 A JP 2011085116A JP 2011085116 A JP2011085116 A JP 2011085116A JP 2011233880 A JP2011233880 A JP 2011233880A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
layer
semiconductor layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011085116A
Other languages
English (en)
Other versions
JP2011233880A5 (ja
JP5992663B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011085116A priority Critical patent/JP5992663B2/ja
Publication of JP2011233880A publication Critical patent/JP2011233880A/ja
Publication of JP2011233880A5 publication Critical patent/JP2011233880A5/ja
Application granted granted Critical
Publication of JP5992663B2 publication Critical patent/JP5992663B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を作製することを目的の一とする。
【解決手段】酸化物半導体層を有するトランジスタにおいて、ゲート絶縁層を酸化ガリウム膜として、酸化物半導体層と接する構成とする。また、酸化物半導体層の上下を挟むように酸化ガリウム膜を配置することによって信頼性の向上を実現する。また、ゲート絶縁層は、酸化ガリウム膜と酸化ハフニウム膜の積層構造としてもよい。
【選択図】図1

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている(特許文献1及び特許文献2)。
特開2007−123861号公報 特開2007−96055号公報
しかし、酸化物半導体は薄膜形成工程において、酸素の過不足などによる化学量論的組成からのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度が変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。
また、酸化物半導体層と接する絶縁層の材料のエネルギーギャップが、酸化物半導体層の材料と比べて十分大きいと、酸化物半導体層と絶縁層の界面に電荷がたまりやすい。
例えば、絶縁層の材料のエネルギーギャップが、酸化物半導体層の材料と比べて十分大きいと、酸化物半導体層のバックチャネル側に電荷がたまり、寄生チャネルが発生する恐れがある。寄生チャネルが発生すると、しきい値変動などを引き起こし、信頼性を低下させる恐れがある。
このような問題に鑑み、酸化物半導体層を用いた半導体装置に安定した電気的特性を付与し、信頼性の高い半導体装置を作製することを課題の一とする。
本明細書で開示する本発明の一態様は、ゲート電極と、金属酸化物膜からなるゲート絶縁層と、ゲート絶縁層と接し、ゲート電極と重なる酸化物半導体層と、酸化物半導体層と接するソース電極及びドレイン電極とを有することを特徴とする半導体装置である。金属酸化物膜からなるゲート絶縁層としてガリウム元素を含む絶縁材料を用い、具体的には膜厚3nm以上300nm以下の酸化ガリウム膜を用いる。
トランジスタを組み込んだ集積回路を電子機器に搭載する場合、例えば液晶パネルの画素部においては使用する液晶のモードにもよるが5V〜10Vの駆動電圧が用いられるため、画素部に配置されるトランジスタには5V〜10Vの駆動電圧で動作するに適した構造とすることが望ましいとされている。従って、液晶パネルにおいて、ガリウム元素を含む絶縁層をゲート絶縁層とする場合、膜厚は50nm以上500nm以下、好ましくは60nm以上300nm以下とする。
ガリウム元素を含むゲート絶縁層は、液晶表示装置に限らず、LSIにトランジスタを搭載する場合、高速動作を行うため、膜厚は3nm以上50nm以下、好ましくは5nm以上20nm以下とする。また、パワーデバイスなどの高耐圧のトランジスタに用いる場合、50nm以上500nm以下、好ましくは100nm以上300nm以下のガリウム元素を含むゲート絶縁層とする。
また、ゲート絶縁層は積層構造としてもよく、その場合、ハフニウムを含む絶縁層との積層としてもよい。積層とする場合には、酸化物半導体層に接する層をガリウム元素を含む絶縁層とし、その膜厚は3nm以上30nm以下、好ましくは3nm以上10nm以下とする。また、積層とする場合、ハフニウムを含む絶縁層の膜厚は、3nm以上100nm以下、好ましくは10nm以上20nm以下とする。
なお、酸化物半導体層は薄膜形成工程において、酸素の過不足などによる化学量論的組成からのずれや、電子供与体を形成する水素や水分の混入などが生じると、その電気伝導度が変化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特性の変動要因となる。したがって、水素、水分、水酸基または水素化物(水素化合物ともいう)などの不純物を酸化物半導体より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化および電気的にI型(真性)化する。
また、酸化物半導体層だけでなく、ゲート絶縁層も水素、水分、水酸基または水素化物(水素化合物ともいう)などの不純物を意図的に排除し、酸化ガリウムからなるゲート絶縁層を高純度化させる。
高純度化された酸化物半導体層及び高純度化されたゲート絶縁層を有するトランジスタは、しきい値電圧やオン電流などの電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の変動も少ない。
また、ガリウム元素を含む絶縁層で薄膜トランジスタの酸化物半導体層の上下を挟む構成としてもよく、その構成は、ゲート電極と、第1の金属酸化物膜からなるゲート絶縁層と、ゲート絶縁層と接し、ゲート電極と重なる酸化物半導体層と、酸化物半導体層と接する第2の金属酸化物膜と、酸化物半導体層と接するソース電極及びドレイン電極とを有することを特徴とする半導体装置である。
例えば、ボトムゲート型のトランジスタの場合、ゲート絶縁層としてガリウム元素を含む絶縁層を用い、さらに酸化物半導体層上にガリウム元素を含む絶縁層を配置する場合には、酸化物半導体層上に接する絶縁層として用いる。即ち、ガリウム元素を含む絶縁層で酸化物半導体層の上下を挟む構成となる。
また、トップゲート型のトランジスタの場合、ゲート絶縁層としてガリウム元素を含む絶縁層を用い、さらに酸化物半導体層の下にガリウム元素を含む絶縁層を配置する場合には、基板と接する下地絶縁層として用いる。即ち、ガリウム元素を含む絶縁層で酸化物半導体層の上下を挟む構成となり、その構成は、基板上に第1の金属酸化物膜と、第1の金属酸化物膜上にソース電極及びドレイン電極と、第1の金属酸化物膜、ソース電極、及びドレイン電極上に酸化物半導体層と、酸化物半導体層上に第2の金属酸化物膜からなるゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層と重なるゲート電極とを有し、第1の金属酸化物膜及び第2の金属酸化物膜は酸化ガリウム膜であることを特徴とする半導体装置である。
また、デュアルゲート型のトランジスタの場合、ガリウム元素を含む第1のゲート絶縁層とガリウム元素を含む第2のゲート絶縁層で酸化物半導体層の上下を挟む構成となり、その構成は、基板上に第1のゲート電極と、第1のゲート電極上に第1の金属酸化物膜からなる第1のゲート絶縁層と、第1のゲート絶縁層上に第1のゲート電極と重なる酸化物半導体層と、酸化物半導体層上に接するソース電極及びドレイン電極と、酸化物半導体層、ソース電極、及びドレイン電極上に第2の金属酸化物膜からなる第2のゲート絶縁層と、第2のゲート絶縁層上に第2のゲート電極とを有し、第1の金属酸化物膜及び第2の金属酸化物膜は酸化ガリウム膜であることを特徴とする半導体装置である。デュアルゲート型のトランジスタの場合、第1のゲート電極と第2のゲート電極とで酸化物半導体層の上下を挟む構成となり、外部からの光の入射を効果的に遮光することができる。従って、酸化物半導体層に光が照射されることによるトランジスタの電気特性変動を抑制することができる。
なお、上記各構成において、トランジスタのソース電極とドレイン電極の間隔によって決定されるトランジスタのチャネル長Lは、10nm以上10μm以下、例えば、0.1μm〜0.5μmとすることができる。もちろん、チャネル長Lは、1μm以上であっても構わない。また、チャネル幅Wについても、10nm以上とすることができる。
本発明の一形態により、安定した電気特性を有するトランジスタが提供される。
または、本発明の一形態により、電気特性が良好で信頼性の高いトランジスタを有する半導体装置が提供される。
本発明の一態様を示す断面図。 本発明の一態様を示す断面工程図。 本発明の一態様を示す断面工程図。 本発明の一態様を示す断面工程図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
(実施の形態1)
本実施の形態では、本明細書に開示する半導体装置に適用できるトランジスタの例を示す。本明細書に開示する半導体装置に適用できるトランジスタの構造は特に限定されず、例えばゲート電極が、ゲート絶縁層を介して、酸化物半導体層の上側に配置されるトップゲート構造、又はゲート電極が、ゲート絶縁層を介して、酸化物半導体層の下側に配置されるボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極を有する、デュアルゲート型でもよい。
なお、図1(A)乃至(D)にトランジスタの断面構造の一例を以下に示す。図1(A)乃至(D)に示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、トランジスタのオン状態における電界効果移動度の最大値(5cm/Vsec以上、好ましくは10cm/Vsec以上150cm/Vsec以下)が比較的優れていることである。
図1(A)に示すトランジスタ410は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
トランジスタ410は、絶縁表面を有する基板400上に、ゲート電極401、酸化ガリウム膜からなるゲート絶縁層402、酸化物半導体層403、ソース電極405a、及びドレイン電極405bを含む。また、トランジスタ410を覆い、酸化物半導体層403に接する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。
ゲート絶縁層402に用いる酸化ガリウム膜は、GaOx(ただしX>0)とも表記され、酸素が化学量論比よりも過剰となるようxの値を設定するのが好ましい。例えば、xの値を1.4以上2.0以下とするのが好ましく、xの値を1.5以上1.8以下とするのがより好ましい。ただし、酸化ガリウム膜中に、イットリウムなどの3族元素、ハフニウムなどの4族元素、アルミニウムなどの13族元素、シリコンなどの14族元素、窒素、などの水素以外の不純物元素を含ませることで、酸化ガリウムのエネルギーギャップを拡大させて絶縁性を高めても良い。不純物を含まない酸化ガリウム膜のエネルギーギャップは4.9eVであるが、上述の不純物を、例えば0を超えて20原子%以下程度含ませることで、そのエネルギーギャップを6eV程度まで拡大することができる。
図1(B)に示すトランジスタ430はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板400上に、ゲート電極401、酸化ガリウム膜からなるゲート絶縁層402、ソース電極405a、ドレイン電極405b、及び酸化物半導体層403を含む。また、トランジスタ430を覆い、酸化物半導体層403に接する絶縁膜407が設けられている。絶縁膜407上にはさらに保護絶縁層409が形成されている。
トランジスタ430においては、ゲート絶縁層402は基板400及びゲート電極401上に接して設けられ、ソース電極405a、ドレイン電極405bは、ゲート絶縁層402上に接して設けられている。そして、ゲート絶縁層402、及びソース電極405a、ドレイン電極405b上に酸化物半導体層403が設けられている。
図1(C)に示すトランジスタ440は、トップゲート構造のトランジスタの一つである。トランジスタ440は、絶縁表面を有する基板400上に、絶縁膜437、酸化物半導体層403、ソース電極405a、及びドレイン電極405b、酸化ガリウム膜からなるゲート絶縁層402、ゲート電極401を含み、ソース電極405a、ドレイン電極405bにそれぞれ配線層436a、配線層436bが接して設けられ電気的に接続している。
図1(D)に示すトランジスタ420は、デュアルゲート構造のトランジスタの一つである。トランジスタ420は、絶縁表面を有する基板400上に、ゲート電極401、酸化ハフニウム膜(比誘電率ε=15)からなる第1のゲート絶縁層507a、酸化ガリウム膜(比誘電率ε=10.2)からなる第2のゲート絶縁層507b、酸化物半導体層403、ソース電極405a、及びドレイン電極405bを含む。また、トランジスタ420を覆い、酸化物半導体層403に接する酸化ガリウムからなる第1の絶縁膜516が設けられている。第1の絶縁膜516上にはさらに酸化ハフニウム膜からなる第2の絶縁膜526が形成されている。
酸化物半導体層をトランジスタのチャネル形成領域を含む半導体層に用いた場合、半導体装置の製造工程によっては、トランジスタのしきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、トランジスタ420のように、第2の絶縁膜526上に第2のゲート電極508を設けてデュアルゲート型の構造とし、しきい値電圧の制御を行うことのできる構成が好適であり、ゲート電極401または第2のゲート電極508の電位を制御することにより所望の値のしきい値電圧に制御することができる。また、ゲート電極401及び第2のゲート電極508は、外部からの光の照射を遮断し、酸化物半導体層403に光が照射されることによるトランジスタの電気特性変動を抑制することができる。
酸化物半導体層403を用いたトランジスタ410、420、430、440は、比較的高い電界効果移動度が得られるため、高速駆動が可能である。
酸化物半導体層403に用いる材料としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O系酸化物半導体や、三元系金属酸化物であるIn−Ga−Zn−O系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−Al−Zn−O系酸化物半導体や、二元系金属酸化物であるIn−Zn−O系酸化物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Ga−O系酸化物半導体や、In−Mg−O系酸化物半導体や、In−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いることができる。また、上記酸化物半導体にSiOを含んでもよい。ここで、例えば、In−Ga−Zn−O系酸化物半導体とは、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物膜、という意味であり、その組成比はとくに問わない。また、InとGaとZn以外の元素を含んでもよい。
また、酸化物半導体層は、化学式InMO(ZnO)(m>0)で表記される薄膜を用いることができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。
また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=15:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)とする。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
ゲート電極401、配線層436a、配線層436b、及び第2のゲート電極508の材料は、Mo、Ti、Cr、Ta、W、Al、Cu、Nd、Sc等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
ソース電極405a、ドレイン電極405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。
酸化物半導体層の上方に接して設けられる絶縁膜407、及び第1の絶縁膜516は、代表的には酸化ガリウム膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、酸化物半導体層の下方に接して設けられる絶縁膜437、ゲート絶縁層402、及び第2ゲート絶縁層507bは、代表的には酸化ガリウム膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
また、酸化物半導体層の上方に設けられる保護絶縁層409、及び第2の絶縁膜526は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、ハフニウムを含むhigh−k膜などを用いることができる。ハフニウムを含むhigh−k膜としては、例えば酸化ハフニウム膜、珪酸ハフニウム膜、珪酸ハフニウムオキシナイトライド膜、ハフニウムアルミネート膜などを用いることができる。
〈トランジスタ410の作製工程〉図2(A)乃至図2(E)を用いて、図1(A)に示すトランジスタ410の作製工程の一例について説明する。
まず、基板400上にゲート電極401を形成する。
基板400の材質等に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板400として用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板400として用いてもよい。
また、基板400として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設ける場合、可撓性基板上に直接的にトランジスタを作り込んでもよいし、他の基板にトランジスタを形成した後、これを剥離し、可撓性基板に転置しても良い。なお、トランジスタを剥離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を形成すると良い。
次いで、ゲート電極401を覆うゲート絶縁層402を形成する。
ゲート絶縁層402は、スパッタリング法などを用い、酸化ガリウムからなるターゲットを用いて成膜する。ゲート絶縁層402は、水素や水などが混入しにくい方法で作製するのが望ましい。ゲート絶縁層402の膜厚は50nm以上500nm以下、好ましくは60nm以上300nm以下とする。
次いで、ゲート絶縁層402上に接するように、酸化物半導体膜530を形成する(図2(A)参照)。本実施の形態では、酸化物半導体膜を、In−Ga−Zn−O系の酸化物ターゲットを用いたスパッタリング法により形成する。In−Ga−Zn−O系の酸化物ターゲットとしては、例えば、組成比として、In:Ga:ZnO=1:1:1[mol数比]の酸化物ターゲットを用いることができる。なお、ターゲットの材料および組成を上述に限定する必要はない。例えば、In:Ga:ZnO=1:1:2[mol数比]の組成比の酸化物ターゲットを用いることもできる。酸化物ターゲットの充填率は、90%以上100%以下、好ましくは95%以上99.9%以下とする。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができるためである。
酸化物半導体膜530は、水素や水などが混入しにくい方法で作製するのが望ましい。成膜の雰囲気は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または、希ガスと酸素の混合雰囲気下などとすればよい。また、酸化物半導体膜への水素、水、水酸基、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に除去された高純度ガスを用いた雰囲気とすることが望ましい。例えば、スパッタリング法などを用いて作製することができる。また、酸化物半導体膜の厚さは、3nm以上30nm以下とするのが望ましい。酸化物半導体膜を厚くしすぎると(例えば、膜厚を50nm以上)、トランジスタがノーマリーオンとなってしまうおそれがあるためである。なお、ゲート絶縁層402、及び酸化物半導体膜530は、大気に触れさせることなく連続して成膜するのが好ましい。
例えば、酸化物半導体膜は、次のように形成することで酸化物半導体膜への水素、水、水酸基、水素化物などの混入を防ぐことができる。
まず、減圧状態に保持された成膜室内に基板400を保持し、基板温度を100℃以上600℃以下好ましくは200℃以上400℃以下とする。基板400が加熱された状態で成膜を行うことで、酸化物半導体膜に含まれる不純物濃度を低減することができるためである。また、スパッタリングによる損傷を軽減することができるためである。
次に、成膜室内の残留水分を除去しつつ、水素および水分などの不純物が十分に除去された高純度ガスを導入し、上記ターゲットを用いて基板400上に酸化物半導体膜を成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが望ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素分子や、水(HO)などの水素原子を含む化合物などが(より好ましくは炭素原子を含む化合物とともに)除去されているため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例として、基板とターゲットの間との距離を100mm、圧力を0.6Pa、直流(DC)電源を0.5kW、成膜雰囲気を酸素(酸素流量比率100%)雰囲気とすることができる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パーティクル、ごみともいう)が軽減でき、膜厚分布も均一となるため好ましい。
次いで、酸化物半導体膜の加工を行う。酸化物半導体膜の加工は、所望の形状のマスクを酸化物半導体膜上に形成した後、当該酸化物半導体膜をエッチングすることによって行う。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。本実施の形態では、酸化物半導体膜としてIn−Ga−Zn−O膜を用い、ゲート絶縁層としてGaOx膜を用いており、どちらもGaを含んでいるため、酸化物半導体膜の加工の際に、マスクで覆われていない領域のゲート絶縁層が薄くなる。なお、図2(B)では簡略化のため、ゲート絶縁層の厚さが領域によって僅かに異なる様子を図示しない。
なお、酸化物半導体膜のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
その後、酸化物半導体層に対して、熱処理(第1の熱処理)を行うことが望ましい。この第1の熱処理によって酸化物半導体膜中の、過剰な水素(水や水酸基を含む)を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。ここまでの断面図を図2(B)に示す。第1の熱処理の温度は、250℃以上650℃以下、好ましくは450℃以上600℃以下、または基板の歪み点未満とする。
さらに、この第1の熱処理によって、ゲート絶縁層402中の過剰な水素(水や水酸基を含む)を除去することも可能である。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、450℃、1時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第1の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第1の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
なお、不活性ガス雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
いずれにしても、第1の熱処理によって不純物を低減し、i型(真性半導体)またはi型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
ところで、上述の熱処理(第1の熱処理)には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、例えば、酸化物半導体膜を島状に加工した後などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
なお、ここでは、酸化物半導体膜を島状に加工した後に、第1の熱処理を行う構成について説明したが、開示する発明の一態様はこれに限定して解釈されない。第1の熱処理を行った後に、酸化物半導体膜を加工しても良い。
次いで、酸化物半導体層403上に、ソース電極およびドレイン電極(これと同じ層で形成される配線を含む)を形成するための導電膜をスパッタ法などを用いて形成し、当該導電膜を加工して、ソース電極405aおよびドレイン電極405bを形成する(図2(C)参照)。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有する形状となり、アッシングによってさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。つまり、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体層403の一部がエッチングされ、溝部(凹部)を有する酸化物半導体層となることもある。
その後、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層403の一部に接する絶縁膜407を形成することが望ましい。
絶縁膜407は、代表的には酸化ガリウム膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いる。本実施の形態では、絶縁膜407として酸化ガリウム膜を用いる。絶縁膜407として酸化ガリウム膜を用い、酸化物半導体層と接触させると、酸化物半導体層界面における電荷捕獲を十分に抑制することができる。
絶縁膜407の形成後、または、ソース電極405aおよびドレイン電極405bの形成後には、第2の熱処理を行うのが望ましい。第2の熱処理の温度は、250℃以上700℃以下、好ましくは450℃以上600℃以下、または基板の歪み点未満とする。
第2の熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウムなど)の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、熱処理装置に導入する窒素、酸素、または希ガスの純度を、6N以上好ましくは7N以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
第2の熱処理においては、酸化物半導体層403と絶縁膜407とが接した状態、ゲート絶縁層402と酸化物半導体層403とが接した状態で加熱される。したがって、上述の脱水化(または脱水素化)処理によって減少してしまう可能性のある酸化物半導体を構成する主成分材料の一つである酸素を、絶縁膜407及びゲート絶縁層402の両方より酸化物半導体層へ供給することができる。これによって、酸化物半導体層中の電荷捕獲中心を低減することができる。
また、この第2の熱処理によって、ゲート絶縁層402または絶縁膜407中の不純物も同時に除去され、高純度化されうる。
上述のように、第1の熱処理と第2の熱処理の少なくとも一方を適用することで、酸化物半導体層403を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体層403中にはドナーに由来するキャリアが極めて少なく(ゼロに近い)、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さらに好ましくは1×1011/cm未満である。
以上の工程で図2(D)に示すトランジスタ410が形成される。また、必要があれば、さらに絶縁膜407上に保護絶縁層409を形成してもよい。なお、第2の熱処理のタイミングは、酸化物半導体膜530の形成後であれば特に限定されない。例えば、保護絶縁層409の形成後に第2の熱処理を行っても良い。または、第1の熱処理に続けて第2の熱処理を行っても良いし、第1の熱処理に第2の熱処理を兼ねさせても良いし、第2の熱処理に第1の熱処理を兼ねさせても良い。
本実施の形態に係るトランジスタは、酸化物半導体層の上面部及び下面部に、酸化物半導体層と同種の成分、即ちガリウムを含む酸化ガリウム膜が設けられる。このように酸化物半導体層と相性の良い材料(即ち、お互いに悪い影響を与えない材料)によって構成された金属酸化物膜を酸化物半導体層と接する態様で存在させることは、トランジスタの電気特性を安定させるために良い構成である。
また、トランジスタの活性層に用いる酸化物半導体層は、熱処理によって、水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体より排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型(真性)化されたものである。このように高純度化された酸化物半導体層を含むトランジスタは、電気的特性変動が抑制されており、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体層を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。
(実施の形態2)
図3(A)乃至図3(E)を用いて、図1(C)に示すトランジスタ440の作製工程の一例について説明する。
まず、基板400上に絶縁膜437を形成し、絶縁膜437上に接するように、酸化物半導体膜413を形成する(図3(A)参照)。
酸化物半導体膜413の加工は、所望の形状のマスクを酸化物半導体膜413上に形成した後、当該酸化物半導体膜をエッチングすることによって酸化物半導体層を形成することができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
その後、酸化物半導体層に対して、熱処理(第1の熱処理)を行うことが望ましい。この第1の熱処理によって酸化物半導体層中の、過剰な水素(水や水酸基を含む)を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第1の熱処理の温度は、250℃以上650℃以下、好ましくは450℃以上600℃以下、または基板の歪み点未満とする。図3(B)に示すように、第1の熱処理によって十分に水素が低減された酸化物半導体層403を得る。なお、第1の熱処理の条件は実施の形態1に示した第1の熱処理条件と同一であるため、ここでは詳細な説明は省略する。
次いで、酸化物半導体層403上に、ソース電極およびドレイン電極(これと同じ層で形成される配線を含む)を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極405aおよびドレイン電極405bを形成する(図3(C)参照)。なお、ここで形成されるソース電極405aの端部とドレイン電極405bの端部との間隔によって、トランジスタのチャネル長Lが決定されることになる。
ソース電極405aおよびドレイン電極405bに用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、Al、Cuなどの金属膜の下側または上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成を用いても良い。
導電膜の加工は、レジストマスクを用いたエッチングによって行うことができる。当該エッチングに用いるレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光などを用いるとよい。
なお、チャネル長L=25nm未満の露光を行う場合には、例えば、数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて、レジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、後に形成されるトランジスタのチャネル長Lを微細化することが可能であり、回路の動作速度を高めることができる。
なお、導電膜のエッチングの際に、酸化物半導体層403の一部がエッチングされ、溝部(凹部)を有する酸化物半導体層となることもある。
その後、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れさせることなく、酸化物半導体層403の一部に接するゲート絶縁層402を形成する(図3(D)参照)。本実施の形態では、ゲート絶縁層402として、酸化ガリウム膜を用いる。
ゲート絶縁層402の形成後には、第2の熱処理を行うのが望ましい。第2の熱処理の温度は、250℃以上700℃以下、好ましくは450℃以上600℃以下、または基板の歪み点未満とする。なお、第2の熱処理の条件は実施の形態1に示した第2の熱処理条件と同一であるため、ここでは詳細な説明は省略する。
第1の熱処理と第2の熱処理の少なくとも一方を適用することで、酸化物半導体層403を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体層403中にはドナーに由来するキャリアが極めて少なく(ゼロに近い)、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さらに好ましくは1×1011/cm未満である。
その後、ゲート絶縁層402を選択的に除去して、ソース電極405aまたはドレイン電極405bに達するコンタクトホールの形成を行った後、導電膜を成膜する。この導電膜を加工して、ゲート電極401、配線層436a、及び配線層436bを形成する(図3(E)参照)。ゲート電極401、配線層436a、及び配線層436bは、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。なお、ゲート電極401、配線層436a、及び配線層436bは、単層構造としても良いし、積層構造としても良い。
以上の工程でトランジスタ440が形成される。
なお、第2の熱処理のタイミングは、酸化物半導体膜413の形成後であれば特に限定されない。例えば、ゲート電極401の形成後に第2の熱処理を行っても良い。または、第1の熱処理に続けて第2の熱処理を行っても良いし、第1の熱処理に第2の熱処理を兼ねさせても良いし、第2の熱処理に第1の熱処理を兼ねさせても良い。
(実施の形態3)
本実施の形態では、実施の形態2と一部工程が異なるトランジスタの作製例について図4を用いて以下に説明する。実施の形態2のトランジスタとは、酸化物半導体層の下方に設けられる絶縁膜が積層である点、ソース電極およびドレイン電極上に酸化物半導体層が形成される点が主に異なっている。
まず、基板200上に絶縁膜202を形成し、絶縁膜202上に接するように、金属酸化物膜204を形成する(図4(A)参照)。絶縁膜202は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、金属酸化物膜204としては酸化ガリウム膜を用いる。
次に、金属酸化物膜204上に、ソース電極およびドレイン電極(これと同じ層で形成される配線を含む)を形成するための導電膜を形成し、当該導電膜を加工して、ソース電極208aおよびドレイン電極208bを形成する(図4(B)参照)。詳細については、トランジスタ440の作製工程に関する記載を参酌できる。
次に、金属酸化物膜204上に接し、且つ、ソース電極208aおよびドレイン電極208bと接続する酸化物半導体膜を形成し、当該酸化物半導体膜を加工して島状の酸化物半導体層206を形成する(図4(C)参照)。詳細については、トランジスタ440の作製工程に関する記載を参酌できる。
次に、ソース電極208aおよびドレイン電極208bを覆い、かつ、酸化物半導体層206の一部と接するように、ゲート絶縁層212を形成する(図4(D)参照)。詳細については、トランジスタ440の作製工程に関する記載を参酌できる。
その後、ゲート電極214を形成する(図4(E)参照)。詳細については、トランジスタ440の作製工程に関する記載を参酌できる。
以上の工程でトランジスタ220が形成される。
本実施の形態に係るトランジスタは、酸化物半導体層の上面部及び下面部に、酸化物半導体層と同種の成分でなる酸化ガリウム膜が設けられる。このように酸化物半導体層と相性の良い材料によって構成された金属酸化物膜を酸化物半導体層と接する態様で存在させることで、半導体装置の動作などに起因して生じうる電荷などが酸化物半導体層と金属酸化物膜との界面に捕獲されることを抑制する。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態4)
実施の形態1または実施の形態3で例示したトランジスタを用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図5(A)において、第1の基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられ、第2の基板4006によって封止されている。図5(A)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018a、4018bから供給されている。
図5(B)及び図5(C)において、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、表示素子と共に封止されている。図5(B)及び図5(C)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。図5(B)及び図5(C)においては、別途形成された信号線駆動回路4003と、走査線駆動回路4004または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。
また図5(B)及び図5(C)においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。図5(A)は、COG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、図5(B)は、COG方法により信号線駆動回路4003を実装する例であり、図5(C)は、TAB方法により信号線駆動回路4003を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもしくはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態1または3のいずれかで一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図6乃至図8を用いて説明する。図6乃至図8は、図5(B)のM−Nにおける断面図に相当する。
図6乃至図8で示すように、半導体装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018が有する端子と異方性導電膜4019を介して、電気的に接続されている。
接続端子電極4015は、第1の電極層4030と同じ導電膜から形成され、端子電極4016は、トランジスタ4010、トランジスタ4011のソース電極及びドレイン電極と同じ導電膜で形成されている。
また第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図6乃至図8では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。
本実施の形態では、トランジスタ4010、トランジスタ4011として、実施の形態1で示したトランジスタを適用することができる。トランジスタ4010、トランジスタ4011は、電気的特性変動が抑制されており、電気的に安定である。よって、図6乃至図8で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができる。
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用いることができる。
図6に表示素子として液晶素子を用いた液晶表示装置の例を示す。図6において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁膜4032、4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031とは液晶層4008を介して積層する構成となっている。
また4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、1×10Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗率の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。
また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。特にトランジスタの酸化物半導体層に光が照射されないようにブラックマトリクスで遮光することは、信頼性を向上させる上で重要である。また、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、バックライトとして複数の発光ダイオード(LED)を用いて、時間分割表示方式(フィールドシーケンシャル駆動方式)を行うことも可能である。フィールドシーケンシャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うことができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図7に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4030、電界発光層4511、第2の電極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031及び隔壁4510上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板4001、第2の基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
図8に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図8の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し、電極層間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
トランジスタ4010と接続する第1の電極層4030と、第2の基板4006に設けられた第2の電極層4031との間には黒色領域4615a及び白色領域4615bを有し、球形粒子4613が設けられており、球形粒子4613の周囲は樹脂等の充填材4614で充填されている。第2の電極層4031が共通電極(対向電極)に相当する。第2の電極層4031は、共通電位線と電気的に接続される。
なお、図6乃至図8において、第1の基板4001、第2の基板4006としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
絶縁層4021は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層4021の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート法、ディッピング法、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ロールコーティング、カーテンコーティング、ナイフコーティング等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第1の電極層4030、第2の電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第1の電極層4030、第2の電極層4031はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる。
また、第1の電極層4030、第2の電極層4031として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態1で例示したトランジスタを適用することで、信頼性の高い半導体装置を提供することができる。なお、実施の形態1で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、LSI等の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態5)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について説明する。
図9(A)は、ノート型のパーソナルコンピュータであり、本体3001、筐体3002、表示部3003、キーボード3004などによって構成されている。実施の形態1または3で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
図9(B)は、携帯情報端末(PDA)であり、本体3021には表示部3023と、外部インターフェイス3025と、操作ボタン3024等が設けられている。また操作用の付属品としてスタイラス3022がある。実施の形態1または3で示した半導体装置を適用することにより、より信頼性の高い携帯情報端末(PDA)とすることができる。
図9(C)は、電子書籍の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図9(C)では表示部2705)に文章を表示し、左側の表示部(図9(C)では表示部2707)に画像を表示することができる。実施の形態1または3で示した半導体装置を適用することにより、信頼性の高い電子書籍2700とすることができる。
また、図9(C)では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカー2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図9(D)は、携帯電話であり、筐体2800及び筐体2801の二つの筐体で構成されている。筐体2801には、表示パネル2802、スピーカー2803、マイクロフォン2804、ポインティングデバイス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。また、筐体2800には、携帯型情報端末の充電を行う太陽電池セル2810、外部メモリスロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されている。実施の形態1または3で示した半導体装置を適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル2802はタッチパネルを備えており、図9(D)には映像表示されている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル2802は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能である。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図9(D)のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子2808はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図9(E)は、デジタルビデオカメラであり、本体3051、表示部(A)3057、接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056などによって構成されている。実施の形態1または3で示した半導体装置を適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
図9(F)は、テレビジョン装置の一例を示している。テレビジョン装置9600は、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、スタンド9605により筐体9601を支持した構成を示している。実施の形態1または3で示した半導体装置を適用することにより、信頼性の高いテレビジョン装置9600とすることができる。
テレビジョン装置9600の操作は、筐体9601が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置9600は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
200 基板
202 絶縁膜
204 金属酸化物膜
206 酸化物半導体層
208a ソース電極
208b ドレイン電極
212 ゲート絶縁層
214 ゲート電極
220 トランジスタ
400 基板
401 ゲート電極
402 ゲート絶縁層
403 酸化物半導体層
405a ソース電極
405b ドレイン電極
407 絶縁膜
409 保護絶縁層
410 トランジスタ
420 トランジスタ
430 トランジスタ
436a 配線層
436b 配線層
437 絶縁膜
440 トランジスタ
507a 第1のゲート絶縁層
507b 第2のゲート絶縁層
508 第2のゲート電極
516 第1の絶縁膜
526 第2の絶縁膜
530 酸化物半導体膜

Claims (6)

  1. ゲート電極と、
    金属酸化物膜からなるゲート絶縁層と、
    前記ゲート絶縁層と接し、前記ゲート電極と重なる酸化物半導体層と、
    前記酸化物半導体層と接するソース電極及びドレイン電極とを有し、
    前記金属酸化物膜は酸化ガリウム膜であることを特徴とする半導体装置。
  2. ゲート電極と、
    第1の金属酸化物膜からなるゲート絶縁層と、
    前記ゲート絶縁層と接し、前記ゲート電極と重なる酸化物半導体層と、
    前記酸化物半導体層と接する第2の金属酸化物膜と、
    前記酸化物半導体層と接するソース電極及びドレイン電極とを有し、
    前記第1の金属酸化物膜は酸化ガリウム膜であることを特徴とする半導体装置。
  3. 請求項2において、前記第2の金属酸化物膜は酸化ガリウム膜であることを特徴とする半導体装置。
  4. 基板上に第1のゲート電極と、
    前記第1のゲート電極上に第1の金属酸化物膜からなる第1のゲート絶縁層と、
    前記第1のゲート絶縁層上に前記第1のゲート電極と重なる酸化物半導体層と、
    前記酸化物半導体層上に接するソース電極及びドレイン電極と、
    前記酸化物半導体層、前記ソース電極、及び前記ドレイン電極上に第2の金属酸化物膜からなる第2のゲート絶縁層と、
    前記第2のゲート絶縁層上に第2のゲート電極とを有し、
    前記第1の金属酸化物膜及び前記第2の金属酸化物膜は酸化ガリウム膜であることを特徴とする半導体装置。
  5. 基板上に第1の金属酸化物膜と、
    前記第1の金属酸化物膜上にソース電極及びドレイン電極と、
    前記第1の金属酸化物膜、前記ソース電極、及び前記ドレイン電極上に酸化物半導体層と、
    前記酸化物半導体層上に第2の金属酸化物膜からなるゲート絶縁層と、
    前記ゲート絶縁層を介して前記酸化物半導体層と重なるゲート電極とを有し、
    前記第1の金属酸化物膜及び前記第2の金属酸化物膜は酸化ガリウム膜であることを特徴とする半導体装置。
  6. 請求項1乃至5のいずれか一において、前記酸化物半導体層は、少なくともガリウムを含むことを特徴とする半導体装置。
JP2011085116A 2010-04-09 2011-04-07 半導体装置の作製方法 Active JP5992663B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011085116A JP5992663B2 (ja) 2010-04-09 2011-04-07 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010090368 2010-04-09
JP2010090368 2010-04-09
JP2011085116A JP5992663B2 (ja) 2010-04-09 2011-04-07 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016160655A Division JP6273330B2 (ja) 2010-04-09 2016-08-18 液晶表示装置及び半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2011233880A true JP2011233880A (ja) 2011-11-17
JP2011233880A5 JP2011233880A5 (ja) 2014-05-08
JP5992663B2 JP5992663B2 (ja) 2016-09-14

Family

ID=44760282

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011085116A Active JP5992663B2 (ja) 2010-04-09 2011-04-07 半導体装置の作製方法
JP2016160655A Expired - Fee Related JP6273330B2 (ja) 2010-04-09 2016-08-18 液晶表示装置及び半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2016160655A Expired - Fee Related JP6273330B2 (ja) 2010-04-09 2016-08-18 液晶表示装置及び半導体装置の作製方法

Country Status (2)

Country Link
US (3) US8653514B2 (ja)
JP (2) JP5992663B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130073827A (ko) * 2011-12-23 2013-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2013153160A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2013161636A1 (ja) * 2012-04-24 2013-10-31 シャープ株式会社 液晶表示パネル、液晶表示装置及び薄膜トランジスタアレイ基板
WO2013168624A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014104296A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
WO2014104229A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014187374A (ja) * 2012-02-15 2014-10-02 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2014197973A (ja) * 2012-05-02 2014-10-16 株式会社半導体エネルギー研究所 スイッチングコンバータ
KR20150022684A (ko) * 2013-08-23 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150022671A (ko) * 2013-08-22 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150033543A (ko) * 2013-09-23 2015-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2016212871A (ja) * 2015-05-08 2016-12-15 株式会社半導体エネルギー研究所 タッチパネル
KR101901251B1 (ko) * 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법
JP2018195837A (ja) * 2013-10-22 2018-12-06 株式会社半導体エネルギー研究所 半導体装置
JP2019036735A (ja) * 2013-05-20 2019-03-07 株式会社半導体エネルギー研究所 半導体装置
JP2019532484A (ja) * 2016-09-21 2019-11-07 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法
JP2020057807A (ja) * 2014-05-27 2020-04-09 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012026503A1 (en) 2010-08-27 2012-03-01 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
TWI743509B (zh) 2011-05-05 2021-10-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8835236B2 (en) * 2013-02-08 2014-09-16 Chunghwa Picture Tubes, Ltd. Oxide semiconductor thin film transistor and method for manufacturing the same
US9601591B2 (en) 2013-08-09 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9299855B2 (en) 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
US11476340B2 (en) * 2019-10-25 2022-10-18 Ohio State Innovation Foundation Dielectric heterojunction device
US11848389B2 (en) 2020-03-19 2023-12-19 Ohio State Innovation Foundation Low turn on and high breakdown voltage lateral diode
WO2022238805A1 (ja) * 2021-05-13 2022-11-17 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び半導体装置の作製方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 複合金属酸化物を含むチャネルを有する半導体デバイス
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2009176865A (ja) * 2008-01-23 2009-08-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP2009283554A (ja) * 2008-05-20 2009-12-03 Sharp Corp 半導体装置およびその製造方法
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
US20070044714A1 (en) 2005-08-31 2007-03-01 Applied Materials, Inc. Method and apparatus for maintaining a cross sectional shape of a diffuser during processing
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR100690925B1 (ko) 2005-12-01 2007-03-09 삼성전자주식회사 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278120A1 (en) 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102834922B (zh) 2010-04-02 2016-04-13 株式会社半导体能源研究所 半导体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101884798B1 (ko) 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102844847B (zh) 2010-04-16 2015-09-23 株式会社半导体能源研究所 沉积方法及半导体装置的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529119A (ja) * 2004-03-12 2007-10-18 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. 複合金属酸化物を含むチャネルを有する半導体デバイス
JP2007073698A (ja) * 2005-09-06 2007-03-22 Canon Inc トランジスタ
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2009176865A (ja) * 2008-01-23 2009-08-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP2009283554A (ja) * 2008-05-20 2009-12-03 Sharp Corp 半導体装置およびその製造方法
JP2010062549A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130073827A (ko) * 2011-12-23 2013-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102359327B1 (ko) 2011-12-23 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20200127957A (ko) * 2011-12-23 2020-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102176739B1 (ko) 2011-12-23 2020-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20200051550A (ko) * 2011-12-23 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102109672B1 (ko) * 2011-12-23 2020-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2013153160A (ja) * 2011-12-27 2013-08-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101901251B1 (ko) * 2011-12-27 2018-09-27 엘지디스플레이 주식회사 산화물 반도체 박막트랜지스터 및 그의 제조 방법
JP2014187374A (ja) * 2012-02-15 2014-10-02 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
WO2013161636A1 (ja) * 2012-04-24 2013-10-31 シャープ株式会社 液晶表示パネル、液晶表示装置及び薄膜トランジスタアレイ基板
JP2014197973A (ja) * 2012-05-02 2014-10-16 株式会社半導体エネルギー研究所 スイッチングコンバータ
US9660518B2 (en) 2012-05-02 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Switching converter
WO2013168624A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9159837B2 (en) 2012-05-10 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9711652B2 (en) 2012-05-10 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9966475B2 (en) 2012-05-10 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11049974B2 (en) 2012-12-25 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11705522B2 (en) 2012-12-25 2023-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10672913B2 (en) 2012-12-25 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014143414A (ja) * 2012-12-28 2014-08-07 Kobe Steel Ltd 薄膜トランジスタおよびその製造方法
WO2014104296A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP2014197662A (ja) * 2012-12-28 2014-10-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
WO2014104229A1 (ja) * 2012-12-28 2014-07-03 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
JP2019036735A (ja) * 2013-05-20 2019-03-07 株式会社半導体エネルギー研究所 半導体装置
KR102232133B1 (ko) * 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150022671A (ko) * 2013-08-22 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102344772B1 (ko) * 2013-08-23 2021-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150022684A (ko) * 2013-08-23 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150033543A (ko) * 2013-09-23 2015-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102306462B1 (ko) * 2013-09-23 2021-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2018195837A (ja) * 2013-10-22 2018-12-06 株式会社半導体エネルギー研究所 半導体装置
JP2020057807A (ja) * 2014-05-27 2020-04-09 株式会社半導体エネルギー研究所 半導体装置
JP2016212871A (ja) * 2015-05-08 2016-12-15 株式会社半導体エネルギー研究所 タッチパネル
JP2019532484A (ja) * 2016-09-21 2019-11-07 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法

Also Published As

Publication number Publication date
JP6273330B2 (ja) 2018-01-31
US8653514B2 (en) 2014-02-18
US9496416B2 (en) 2016-11-15
JP5992663B2 (ja) 2016-09-14
US20110248261A1 (en) 2011-10-13
US9076877B2 (en) 2015-07-07
JP2017011286A (ja) 2017-01-12
US20140151695A1 (en) 2014-06-05
US20150311352A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法
JP7231696B2 (ja) 表示装置
JP6644121B2 (ja) 半導体装置の作製方法
JP6563468B2 (ja) 半導体装置
JP6305581B2 (ja) 半導体装置
JP6360224B2 (ja) 半導体装置
JP6049973B2 (ja) 半導体装置の作製方法及び半導体装置
JP6200468B2 (ja) 半導体装置
JP5781828B2 (ja) 半導体装置の作製方法
JP5781844B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160818

R150 Certificate of patent or registration of utility model

Ref document number: 5992663

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250