CN111279408A - 显示装置、显示装置的驱动方法以及电子设备 - Google Patents

显示装置、显示装置的驱动方法以及电子设备 Download PDF

Info

Publication number
CN111279408A
CN111279408A CN201880068976.9A CN201880068976A CN111279408A CN 111279408 A CN111279408 A CN 111279408A CN 201880068976 A CN201880068976 A CN 201880068976A CN 111279408 A CN111279408 A CN 111279408A
Authority
CN
China
Prior art keywords
transistor
signal
wiring
electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880068976.9A
Other languages
English (en)
Other versions
CN111279408B (zh
Inventor
川岛进
楠纮慈
高桥圭
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN111279408A publication Critical patent/CN111279408A/zh
Application granted granted Critical
Publication of CN111279408B publication Critical patent/CN111279408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种能够使用设置在像素内的多个存储电路叠加显示多个图像的显示装置。在像素中设置多个存储电路，在该多个存储电路的每一个中保持对应于用来叠加的图像的信号。对像素中的多个存储电路的每一个施加对应于用来叠加的图像的信号。该信号通过电容耦合添加到保持在存储电路中的信号。显示元件可以显示对应于对在多个存储电路中保持的信号添加通过布线写入到像素的信号的信号的图像。本发明可以降低用来叠加显示图像的运算处理量。

Description

显示装置、显示装置的驱动方法以及电子设备
技术领域
本发明的一个方式涉及一种显示装置、显示装置的驱动方法以及电子设备。
背景技术
已知在像素中内置存储电路、运算处理电路、显示处理电路，能够进行多个图像数据的合成的显示装置(例如，参照专利文献1)。
显示装置需要具有高图像质量。为了得到高图像质量，增加所显示的图像的灰度数是有效的。例如，在专利文献2中，公开了通过包括使用由多个位构成的灰度等级及对应于各位数的权重的驱动间隔使像素驱动的驱动部，能够以像素的亮度连续地变化的方式校正的显示装置。
[先行技术文献]
[专利文献]
[专利文献1]美国专利申请公开第2003/0098875号说明书
[专利文献2]美国专利申请公开第2013/0076801号说明书
发明内容
发明所要解决的技术问题
在像素中的运算处理电路中进行图像的合成等的结构有随着图像数据的增加运算处理量庞大的问题。加上，有如下问题：由于能够输入到像素的信号的电压振幅有上限，所以难以以高动态范围进行显示。
此外，在组合如灰度等级那样的信号与驱动间隔的结构中，显示装置的驱动变复杂。另一方面，在像素中能够显示的灰度数根据源极驱动器能够输出的位数决定。因此，难以在像素中使用源极驱动器能够输出的信号以源极驱动器能够输出的位数以上的灰度数进行显示。
在本发明的一个方式中，目的之一是提供一种能够以源极驱动器能够输出的位数以上的灰度数进行显示的显示装置。或者，在本发明的一个方式中，目的之一是提供一种在不使运算处理量庞大的情况下能够在像素中进行图像合成的显示装置。或者，在本发明的一个方式中，目的之一是提供一种通过超过能够输入到像素的信号的电压振幅能够显示图像可以在高动态范围下进行显示的显示装置。
注意，这些目的的记载不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。除上述目的外的目的从说明书、附图、权利要求书等的描述中是显而易见的，并且可以从所述描述中抽出。
解决技术问题的手段
本发明的一个方式是一种显示装置，包括：第一存储电路；第二存储电路；第一晶体管；以及显示元件，其中，像素与第一布线、第二布线及第三布线电连接，第一布线具有将第一信号及第二信号供应给像素的功能，第二布线具有将第三信号及第四信号供应给像素的功能，第三布线具有将第五信号供应给像素的功能，第一存储电路具有保持第一信号的功能，第二存储电路具有保持第三信号的功能，并且，第一晶体管具有将第一信号至第四信号加在一起的电压被供应给栅极并控制在显示元件中流过的电流的功能。
在本发明的一个方式的显示装置中，优选的是，第一存储电路包括第二晶体管、第三晶体管及第一电容器，第二存储电路包括第二晶体管、第四晶体管及第二电容器，并且第二晶体管至第四晶体管在沟道形成区域中包含金属氧化物，金属氧化物包含In、Zn、M(M为Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
在本发明的一个方式的显示装置中，优选的是，第一电容器的一个电极通过第二晶体管与第一布线电连接，第一电容器的另一个电极通过第三晶体管与第二布线电连接，第二电容器的一个电极通过第二晶体管与第一布线电连接，并且第二电容器的另一个电极通过第四晶体管与第三布线电连接。
在本发明的一个方式的显示装置中，优选的是，像素包括第三电容器，第三电容器的一个电极与第一晶体管的栅极电连接，并且第三电容器的另一个电极与第一晶体管的源极和漏极中的一个电连接。
在本发明的一个方式的显示装置中，优选的是，像素与用来在发光元件中流过电流的第四布线电连接，第一晶体管的源极和漏极中的另一个与第四布线电连接。
在本发明的一个方式的显示装置中，优选的是，像素与具有供应恒电位的功能的第五布线电连接，像素包括第五晶体管，第五晶体管的源极和漏极中的一个与第一晶体管的源极和漏极中的一个电连接，并且第五晶体管的源极和漏极中的另一个与第五布线电连接。
在本发明的一个方式的显示装置中，优选的是，像素包括第六晶体管，第六晶体管的源极和漏极中的一个与第一晶体管的源极和漏极中的一个电连接，并且第六晶体管的源极和漏极中的另一个与显示元件的一个电极电连接。
在本发明的一个方式的显示装置中，优选的是，显示元件为EL元件。
本发明的一个方式是一种电子设备，包括：上述显示装置；以及照相机。
本发明的一个方式是一种显示装置的驱动方法，该显示装置包括：设置有显示元件、第一存储电路、第二存储电路以及第一晶体管的像素，该显示装置的驱动方法包括如下步骤：使第一存储电路保持对应于第一图像的第一信号；使第二存储电路保持对应于第二图像的第二信号；通过对保持第一信号的第一存储电路供应对应于第三图像的第三信号，对第一信号附加第三信号；通过对保持第二信号的第二存储电路供应对应于第四图像的第四信号，对第二信号附加第四信号；通过显示元件显示叠加对应于第一信号至第四信号的第一图像至第四图像的图像。
本发明的一个方式是一种显示装置，包括像素，该像素包括第一存储电路、第二存储电路、第一晶体管、显示元件，其中，像素与供应第一信号或第二信号的第一布线电连接，像素与供应参考电压或第三信号的第三布线电连接，像素与供应参考电压或第四信号的第四布线电连接，第一存储电路具有储存第一信号的功能，第二存储电路具有储存第二信号的功能，并且，第一晶体管具有将第一至第四信号加在一起的电压被施加到栅极，控制在显示元件中流过的电流的功能。
本发明的一个方式是一种显示装置的驱动方法，该显示装置包括：设置有显示元件、第一存储电路、第二存储电路以及第一晶体管的像素，该显示装置的驱动方法包括如下步骤：使第一存储电路保持第一信号；使第二存储电路保持第二信号；以及通过对保持第一信号的第一存储电路供应第三信号，对保持第二信号的第二存储电路供应第四信号，并且控制第一存储电路及第二存储电路的每一个所包括的开关的开启或关闭，组合第一信号、将第一信号及第二信号加在一起的信号、将第一信号至第三信号加在一起的信号、将第一信号至第四信号加在一起的信号显示图像。
注意，本发明的其他方式记载于下面说明的实施方式中的说明及附图中。
发明效果
在本发明的一个方式中，能够提供一种能够以源极驱动器能够输出的位数以上的灰度数进行显示的显示装置。或者，在本发明的一个方式中，能够提供一种在不使运算处理量庞大的情况下能够在像素中进行图像合成的显示装置。或者，在本发明的一个方式中，能够提供一种通过超过能够输入到像素的信号的电压振幅能够显示图像可以在高动态范围下进行显示的显示装置。
此外，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，这些效果以外的效果从说明书、附图、权利要求书等的记载是显然的，并可以从所述记载中抽出。
附图简要说明
[图1]是说明显示装置的结构实例的方框图、电路图。
[图2]是说明显示装置的结构实例的时序图。
[图3]是说明显示装置的结构实例的电路图。
[图4]是说明显示装置的工作例子的图。
[图5]是说明显示装置的工作例子的图。
[图6]是说明显示装置的工作例子的图。
[图7]是说明显示装置的结构实例的电路图。
[图8]是说明显示装置的结构实例的电路图。
[图9]是说明显示装置的结构实例的方框图。
[图10]是说明显示装置的结构实例的电路图。
[图11]是说明显示装置的结构实例的时序图。
[图12]是说明显示装置的结构实例的电路图。
[图13]是说明显示装置的工作例子的图。
[图14]是说明显示装置的结构实例的图。
[图15]是说明显示装置的结构实例的图。
[图16]是说明触摸屏的结构实例的图。
[图17]是说明显示装置的结构实例的图。
[图18]是说明晶体管的结构实例的图。
[图19]是说明晶体管的结构实例的图。
[图20]是示出DOSRAM的结构实例的截面图。
[图21]是说明电子设备的一个例子的图。
[图22]是说明显示装置的工作例子的图。
实施发明的方式
以下，参照附图对实施方式进行说明。但是，实施方式可以以多个不同方式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在本说明书等中，“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加的。因此，该序数词不限制构成要素的个数。此外，该序数词不限制构成要素的顺序。另外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被设为“第二”所指的构成要素。此外，例如，在本说明书等中，一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书的范围中被省略。
在附图中，有时使用同一符号表示同一要素或具有相同功能的要素、同一材质的要素或同时形成的要素，并有时省略重复说明。
(实施方式1)
在本实施方式中，参照附图对本发明的一个方式的显示装置进行说明。
图1A示出显示装置100的方框图。显示装置100包括具有多个像素111的显示部110、栅极驱动器130以及数据驱动器140。
像素111包括存储电路112及存储电路113。虽然在图1A中省略图示，然而像素111包括显示元件及用来驱动显示元件的晶体管等。对像素111从栅极驱动器130经过多个布线GL供应信号，而控制像素111的驱动。此外，对像素111从数据驱动器140经过多个布线DL供应信号，而控制像素111的驱动。
多个布线GL被用作扫描线。布线GL传输的信号被用作扫描信号。扫描信号也称为控制信号。扫描信号是用来控制被用作像素111内的开关的晶体管的导通状态或非导通状态(开启或关闭)的信号。布线GL传输的信号从栅极驱动器130输出。
多个布线DL被用作数据线。布线DL传输的信号被用作数据信号。数据信号也称为图像数据或图像信号。数据信号是用来进行图像的显示的信号。数据信号除了有在存储电路112及存储电路113中保持的信号以外还有在存储电路112及存储电路113中保持信号的状态下重新供应的信号。布线DL被用作供应像素111的驱动所需要的电压，例如参考电压的布线。布线DL传输的信号从数据驱动器140输出。
存储电路112及存储电路113包括电容器及晶体管。存储电路112及存储电路113具有将通过布线DL供应的信号作为电荷(电位)保持在电容器中的功能。存储电路112及存储电路113具有经过布线DL供应其他信号，保持对所保持的电位加上重新写入的信号的电位的电压的功能。具体而言，通过使用电容器中的电容耦合可以进行信号的加算。注意，存储电路112及存储电路113将经过布线DL供应的信号作为电荷保持在电容器中的情况也就是保持信号。
注意，在本说明书中，像素例如是指能够控制明亮度的一个单元。因此，作为一个例子，一个像素指的是一个色彩单元，并用该一个色彩单元来显示明亮度。因此，在采用由R(红色)、G(绿色)和B(蓝色)这些色彩单元构成的彩色显示装置的情况下，图像的最小单位由R的像素、G的像素以及B的像素这三个像素构成。在此情况下，将RGB的每一个像素称为子像素，将RGB的像素总称为像素。
接着，图1B示出像素111的结构实例。像素111包括晶体管114、晶体管117、晶体管118、晶体管120、晶体管121、晶体管122、电容器115、电容器116、电容器119及发光元件123。此外，在图1B中示出与晶体管120的栅极连接的节点作为节点NM。注意，图1B所示的晶体管都是n沟道型晶体管，也可以使用p沟道型晶体管。
晶体管120具有控制在发光元件123中流过的电流量的功能。晶体管120以外的晶体管被用作开关。存储电路112包括电容器115、晶体管114及晶体管117。存储电路113包括电容器116、晶体管114及晶体管118。注意，存储电路112及存储电路113由于在电容器的一个电极中保持电荷而加上信号，所以晶体管117及晶体管118有时不包括在存储电路112及存储电路113中。
在图1B中作为图1A所示的布线GL示出布线GL_1、布线GL_2及布线GL_3。布线GL_1、布线GL_2及布线GL_3具有将用来控制被用作开关的晶体管的开启或关闭的信号传输到像素111的功能。
在图1B中作为图1A所示的布线DL示出布线DL_1、布线DL_2及布线DL_R。布线DL_1、布线DL_2具有将用来显示图像的信号传输到像素111的功能。布线DL_R被用作用来供应像素111的驱动所需要的参考电压的布线。
电容器115或电容器116具有保持写入到存储电路112或存储电路113的信号作为电荷的功能。通过使电容器115或电容器116的一个电极或另一个电极电连接的晶体管114、晶体管117及晶体管118开启，在电容器115或电容器116的电极中保持对应于信号的电荷。此外，通过使晶体管114、晶体管117及晶体管118关闭，在电容器115或电容器116的电极中保持电荷。此外，通过使晶体管114、晶体管117及晶体管118关闭，使电容器115或电容器116的一个电极的节点处于电浮动状态。
如图1B所示，电容器115的一个电极通过晶体管114与布线DL_R连接。电容器115的另一个电极通过晶体管117与布线DL_1连接。电容器116的一个电极通过晶体管114与布线DL_R连接。电容器116的另一个电极通过晶体管118与布线DL_2连接。
晶体管114、晶体管117及晶体管118优选在关闭时流过的电流(关态电流)低。通过使用关态电流极低的晶体管，可以长时间保持节点NM的电位。作为该晶体管，例如可以使用将金属氧化物用于沟道形成区域的晶体管(以下，OS晶体管)。作为金属氧化物，包含In、Zn、M(M为Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。关于OS晶体管，将在后面的实施方式中详细地说明。
电容器119具有保持晶体管120的栅极与源极之间的电压的功能。电容器119的一个电极与晶体管120的栅极连接。电容器119的另一个电极与晶体管120的源极和漏极中的一个电极(源极一侧)连接。晶体管120的源极和漏极中的另一个(漏极一侧)与布线AL连接。布线AL被供应在发光元件123中电流流过的电压。布线AL被用作电流供应线或阳极线。
晶体管121被用作控制布线VL与晶体管120的源极和漏极中的一个(源极一侧)之间的导通状态的开关。晶体管121的源极和漏极中的一个与晶体管120的源极和漏极中的一个连接。晶体管121的源极和漏极中的另一个与布线VL连接。布线VL为用来供应恒电位(V0)的布线。布线VL也可以采用具有用来将在晶体管120中流过的电流输出到外部的功能的结构。通过采用该结构，由于可以定期监视在晶体管120中流过的电流，所以可以进行对应于晶体管120的偏差的校正。
晶体管122被用作控制晶体管120的源极和漏极中的一个(源极一侧)与发光元件123的一个电极之间的导通状态的开关。晶体管122的源极和漏极中的一个与晶体管120的源极和漏极中的一个连接。晶体管122的源极和漏极中的另一个与发光元件123的一个电极连接。发光元件123的另一个电极与布线124连接。布线124被用作阴极线。晶体管122是用来避免节点NM的电位为晶体管120的阈值电压(Vth)以上时非意图的电流流过等不良现象的元件。具体而言，晶体管122被用作在发光元件123中电流流过的期间(发光期间)以外的期间电流不流过的开关。在本发明的一个方式的结构中，由于进行在晶体管120的栅极中保持电荷叠加信号的工作，所以节点NM的电位容易上升。因此，发光元件123不发光的结构是有效的。注意，发光元件123是根据流过的电流量能够控制亮度的显示元件，例如可以使用有机EL元件。
在本发明的一个方式中，先将用来显示图像的信号供应给像素并将其保持在多个存储电路中，再将用来显示其他图像的多个信号供应给像素。在图1B中，先在两个存储电路中保持用来显示图像的信号，再从布线DL_1及布线DL_2将用来显示其他图像的多个信号供应给像素。
通过采用该结构，对预先保持2个信号的存储电路附加其他2个信号，根据对应于根据4个图像的信号的信号，可以控制在发光元件中流过的电流。因此，具备该像素的显示部可以叠加显示根据4个信号的图像。由此，与在像素中设置运算处理电路的结构相比，具有简单的结构，可以在不使运算处理量庞大的情况下在像素中进行图像合成。加上，由于在显示装置中显示对应于比源极驱动器等能够生成的电位高的电位的图像信号的图像，所以可以提高显示装置的动态范围。
使用图2A、图2B所示的时序图及图3A至图3C所示的电路图说明像素111的驱动方法的一个例子。在图2A中示出保持在存储电路112及存储电路113中的信号的写入工作，在图2B中示出对保持在存储电路112及存储电路113中的信号施加其他信号进行图像叠加时的工作。注意，在图2A、图2B所示的时序图中示出供应给布线GL_1至GL_3、DL_1、DL_2及DL_R的信号波形。
注意，供应给布线DL_1的信号为W1，由信号保持在存储电路112中的电压为Vw1。注意，供应给布线DL_2的信号为W2，由信号保持在存储电路113中的电压为Vw2。此外，在存储电路112中保持电压Vw1的状态下通过布线DL_1写入到像素111的信号为data_1，由信号供应给存储电路112的电压为Vdata1。此外，在存储电路113中保持电压Vw2的状态下通过布线DL_2写入到像素111的信号为data_2，由信号供应给存储电路113的电压为Vdata2。
首先，使用图2A说明保持在存储电路112及存储电路113中的信号W1、W2的写入工作。在图2A、图2B的工作说明中，为了简化说明，参照图3A至图3C的电路图进行说明。图3A至图3C以抽出图1B的电路图的主要部分示出，被用作开关的晶体管为开关SW1至SW4，电容器115、116、119的电容(电容值)为C1、C2、C3。开关SW1至SW4相当于图1B中的晶体管117、晶体管118、晶体管114、晶体管121。
在对存储电路112及存储电路113写入基于信号W1、W2的电压Vw1、Vw2时，布线DL_1为电压Vw1，布线DL_2为电压Vw2，布线DL_R为Vref(参考电压)，布线VL为电压V0。注意，供应给布线DL_R的Vref的值优选以Vref-Vw1为正值的方式决定。在电压Vw1为图像数据时，通过供应反转的数据，可以抑制图像反转。在将各布线的电位设定为预定电压的状态下，供应给布线GL_1、布线GL_2的信号为H电平。也就是说，如图3B所示，使开关SW1至SW4开启。由此，对电容器115的两端的电极施加电压Vref、Vw1。此时，储存在电容器115的节点NM一侧的电极中的电荷量为Q1时得到如下算式(1)。
Q1＝C1(Vref-Vw1) (1)
同样地，此时储存在电容器115、电容器119的节点NM侧的电极中的电荷量为Q2、Q3时得到算式(2)、(3)。
Q2＝C2(Vref-Vw2) (2)
Q3＝C3(Vref-V0) (3)
接着，参照图2B说明在存储电路112及存储电路113中保持基于信号W1、W2的电压Vw1、电压Vw2的状态下通过布线DL_1、DL_2对像素111供应信号data_1、data_2的工作。
在对存储电路112及存储电路113写入信号data_1、data_2时，在布线DL_1为Vdata1、布线DL_2为Vdata2、布线DL_R为VSS等L电平、布线VL为电压V0的状态下，供应给布线GL_1的信号为H电平，供应给布线GL_2的信号为L电平。在对存储电路112及存储电路113写入电压Vdata1、Vdata2的期间，供应给布线GL_3的信号为L电平。也就是说，如图3C所示，使开关SW1、SW2、SW4开启，使开关SW3关闭。由此，电容器115的一个电极成为电浮动状态，另一个电极的电压从Vw1变为vdata1。在电容器115的节点NM的电压为Vg，储存在此时的节点NM一侧的电极中的电荷量为Q1’时，由算式(4)表示。Vg是根据电容耦合变化的电压。
Q1’＝C1(Vg-Vdata1) (4)
同样地，此时储存在电容器116、电容器119的节点NM一侧的电极中的电荷量为Q2’、Q3’时，得到算式(5)、(6)。
Q2’＝C2(Vg-Vdata2) (5)
Q3’＝C3(Vg-V0) (6)
在图2A与图2B的工作之间在节点NM中由于开关SW1至SW3的关态电流极低，所以电荷守恒定律成立。也就是说，算式(7)成立。
Q1+Q2+Q3＝Q1’+Q2’+Q3’ (7)
在对Vg求解算式(7)时，算式(8)成立。
[算式1]
根据算式(8)，电压Vg将电压-Vw1、电压-Vw2、电压Vdata1、电压Vdata2总和得到，因此可以使用保持在存储电路中的信号与之后的信号进行图像叠加。
本发明的一个方式的显示装置通过使用保持在存储电路中的信号W1、W2及之后写入的信号data_1、data_2，可以叠加显示最大4个图像。
具体而言，如图4所示，在将信号W1保持在像素中之后不写入其他信号的结构中，信号W1为可变(＝variable)，其他信号固定或不写入(＝0)，可以显示基于信号W1的图像。或者，通过信号W1、W2为可变(＝variable)，其他信号固定或不写入(＝0)，可以叠加显示基于信号W1、W2的图像，也就是说2个图像。或者，通过信号W1、W2、data_1为可变(＝variable)，其他信号固定或不写入(＝0)，可以叠加显示基于信号W1、W2、data_1的图像，也就是说3个图像。或者，通过信号W1、W2、data_1、data_2为可变(＝variable)，可以叠加显示基于信号W1、W2、data_1、data_2的图像，也就是说4个图像。注意，信号W1、W2由于是保持在存储电路112及存储电路113中的信号，所以优选是基于更新频率小的图像数据的信号。
参照图5、图6说明更具体的结构实例。在图5、图6中，使用通过图像数据在显示装置上显示的图像及在图像内显示的显示对象说明本发明的一个方式的显示装置。在图5、图6中，以上述信号叠加作为图像叠加进行说明。
图5A示出图像160。图像160示出显示对象161、显示对象162、显示对象163及显示对象164。此外，在图5B至图5E中示出图像160A至160D。图像160A至160D如附图所示是分别显示图5A所示的显示对象161至164的图像。本发明的一个方式的显示装置通过使用保持在存储电路中的信号W1、W2及之后写入的信号data_1、data_2，可以叠加显示最大4个图像。例如，由保持在存储电路112及存储电路113中的信号W1及W2预先保持图5B、图5C所示的图像160A及160B，然后作为信号data_1及信号data_2写入图5D、图5E所示的图像160C及160D，可以叠加显示所希望的图像的图5A的图像160。
作为其他图像，图5F示出图像170。图像170示出显示对象161、显示对象162、显示对象171及显示对象172。此外，图5G及图5H示出图像170A及170B。图像170A及170B如附图所示是分别显示图5F所示的显示对象171及172的图像。本发明的一个方式的显示装置通过使用保持在存储电路中的信号W1、W2及之后写入的信号data_1、data_2，可以叠加显示最大4个图像。例如，由保持在存储电路112及存储电路113中的信号W1及W2预先保持图5B、图5C所示的图像160A及160B，然后作为信号data_1及信号data_2写入图5G、图5H所示的图像170A及170B，可以叠加显示所希望的图像的图5F的图像170。通过使用保持在存储电路112及存储电路113中的信号W1及W2，可以减少重复的图像的写入，因此对功耗的降低有效。
注意，在图5A至图5H所说明的例子中，说明叠加不同的显示对象显示一个图像的结构，但是本发明的一个方式对其他结构也有效。例如，如图6所示，作为保持在存储电路中的信号W如图像160C的显示对象163那样保持亮度高的图像(例如太阳的图像)的信号的结构是有效的。并且，通过作为后面写入的信号data如图像160那样写入包括显示对象161至164的信号，进行叠加显示(data+W)，可以提高所得到的图像160HD的显示对象163的亮度(由粗线示出亮度的提高)。如此，本发明的一个方式可以以简单的结构实现高动态范围(High-Dynamic Range：HDR)处理那样的图像处理。此外，也可以在叠加显示的图像中包括文本等的信息。
接着，说明像素111的变形例子。像素111也可以采用图7A所示的像素111A的结构。像素111A具有省略了像素111的晶体管122的结构。
如上所述，晶体管122是为了解决在写入到节点NM的信号的电位为晶体管120的阈值电压(Vth)以上时发生的不良而设置的。注意，当写入到节点NM的信号被局限为低于Vth的值时，可以省略晶体管122。
另外，像素111可以采用图7B所示的像素111B的结构。像素111B具有各晶体管中设置有背栅极的结构。该背栅极与前栅极电连接可以提高通态电流。另外，也可以对背栅极提供与前栅极不同的恒电位。通过采用该结构，可以控制晶体管的阈值电压。虽然在图7B中示出所有的晶体管中设置有背栅极的结构，但是也可以包括不设置背栅极的晶体管。另外，也可以将晶体管具有背栅极的结构用于本实施方式中的其他的像素电路。
像素111也可以为图8A所示的像素111C的结构。像素111C的电路具有追加被用作存储电路的晶体管125及电容器126的结构。对像素111追加的该存储电路通过布线DL_3被供应信号。如图8A所示那样通过追加存储电路，可以实现包括具备3个以上的存储电路的像素的显示装置。
像素111可以采用图8B所示的像素111D的结构。像素111D具有将布线GL_1的功能分为布线GL_1A及布线GL_1B且晶体管117及晶体管118、晶体管121及追加的晶体管127由不同信号控制的结构。通过采用该结构，可以选择保持在多个存储电路中的信号进行图像的叠加。
图9A除了图1A所示的方框图的结构以外还示出信号转换电路150及存储电路151。
在显示装置100中叠加显示多个图像时，优选用来保持在像素111内的存储电路112、113中的信号W1、W2由信号转换电路150参照存储电路151转换，并将其输出到显示装置100。
在上述说明中，说明像素111，在进行彩色显示时，如图9B所示像素111相当于RGB(红、绿、蓝)的三原色的子像素111R、111G、111B的每一个，组合多个子像素，构成一个像素。注意，子像素数不局限于图9B所示的RGB的三个，如图9C所示，也可以组合RGBW(红、绿、蓝、白)的子像素111R、111G、111B、111W构成一个像素也是有效的。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式2)
在本实施方式中，参照附图说明与上述实施方式1所说明的结构不同的显示装置的结构实例。在本实施方式中，详细说明与上述实施方式1不同的部分，且上述内容反复的部分有时省略其说明。
图10示出能够用于图1A的像素111的像素111E的结构实例。像素111E包括晶体管M1、晶体管M2、晶体管M4、晶体管M5、电容器C1、电容器C2、电容器C3及发光元件OLED。图10示出与晶体管M2的栅极连接的节点作为节点NM。注意，图10所示的晶体管都是n沟道型晶体管，但也可以使用p沟道型晶体管。
晶体管M2具有控制在发光元件OLED中流过的电流量的功能。晶体管M2以外的晶体管被用作开关。存储电路MEM1包括电容器C1、晶体管M1及晶体管M4。存储电路MEM2包括电容器C2、晶体管M4及晶体管M5。
在图10中作为图1A所示的布线GL示出布线GL_1、布线GL_2及布线GL_3。布线GL_1、布线GL_2及布线GL_3具有将用来控制被用作开关的晶体管的开启或关闭的信号传输到像素111E的功能。
在图10中作为图1A所示的布线DL示出布线DL_1、布线DL_2及布线DL_W。布线DL_1、布线DL_2具有将用来显示图像的信号及参考电压传输到像素111E的功能。布线DL_W具有将用来显示图像的信号传输到像素111E的功能。
电容器C1或电容器C2具有保持写入到存储电路MEM1或存储电路MEM2的信号作为电荷的功能。通过使与电容器C1或电容器C2的一个电极或另一个电极电连接的晶体管M1、晶体管M4及晶体管M5开启，对电容器C1或电容器C2的电极供应对应于信号的电荷。通过使晶体管M1、晶体管M4及晶体管M5关闭，在电容器C1或电容器C2的电极中保持电荷。通过使晶体管M1、晶体管M4及晶体管M5关闭，使电容器C1或电容器C2的一个电极的节点处于电浮动状态。
如图10所示，电容器C1的一个电极通过晶体管M1与布线DL_1连接。电容器C1的另一个电极通过晶体管M4与布线DL_W连接。电容器C2的一个电极通过晶体管M5与布线DL_2连接。电容器C2的另一个电极通过晶体管M4与布线DL_W连接。
晶体管M1、晶体管M4及晶体管M5优选在关闭时流过的电流(关态电流)低。通过使用关态电流极低的晶体管，可以长时间保持节点NM的电位。作为该晶体管，例如可以使用OS晶体管。
电容器C3具有保持晶体管M2的栅极与源极之间的电压的功能。电容器C3的一个电极与晶体管M2的栅极连接。电容器C3的另一个电极与晶体管M2的源极和漏极中的一个电极(源极一侧)连接。晶体管M2的源极和漏极中的另一个(漏极一侧)与布线ANO连接。布线ANO被供应在发光元件OLED中电流流过的电压。布线ANO被用作电流供应线或阳极线。注意，晶体管M2的源极和漏极中的一个优选与被供应固定电位的布线之间设置有被用作开关的晶体管。通过采用该结构，可以在信号的写入期间抑制晶体管M2的源极和漏极中的一个的电位的变动。
发光元件OLED的一个电极与晶体管M2的源极和漏极中的一个(源极一侧)连接。发光元件OLED的另一个电极与布线CAT连接。布线CAT被用作公共电位线或阴极线。注意，发光元件OLED是根据流过的电流量能够控制亮度的显示元件，例如可以使用有机EL元件。注意，优选在晶体管M2的源极和漏极中的一个与发光元件OLED的一个电极之间设置具有用来防止在非发光期间以外在发光元件OLED中电流流过而发光的开关的功能的晶体管。注意，作为有机EL元件等的发光元件以外的显示元件也可以使用液晶元件。
在本发明的一个方式中，用来进行从源极驱动器140输出的灰度显示的信号供应给像素并将其分别保持在多个存储电路中，将用来进行与保持在多个存储电路中的信号不同的灰度显示的信号从源极驱动器140供应给像素。在图10中，在两个存储电路中分别保持用来进行从源极驱动器140输出的灰度显示的信号，用来进行灰度显示的信号从源极驱动器140通过布线DL_1及布线DL_2供应给像素。
通过采用该结构，可以根据预先保持2个信号的存储电路附加其他2个信号的4个信号,控制在发光元件中流过的电流。因此，具备该像素的显示部可以进行基于4个信号的显示。由此，可以实现如下结构：在像素内的2个存储电路的每一个中保持源极驱动器能够输出的位数(例如8bit：256级灰度)的信号，还可以作为后面写入在像素中的2个信号的每一个将源极驱动器能够输出的位数(例如8bit：256级灰度)的信号写入到像素。因此，对应于4个信号的灰度数的总和的256+256+256+256＝1024的灰度数(10bit)的信号，也就是说可以通过源极驱动器能够输出的位数以上的灰度数的写入进行显示。在该结构中，由于可以在显示装置中显示对应于比源极驱动器等能够生成的电位高的电位的图像信号的图像，所以可以提高显示装置的动态范围。
使用图11A、图11B所示的时序图及图12A至图12D所示的电路图说明像素111E的驱动方法的一个例子。在图11A中示出保持在存储电路MEM1及存储电路MEM2中的信号的写入工作，在图11B中示出对保持在存储电路MEM1及存储电路MEM2中的信号施加其他信号进行显示时的工作。注意，在图11A、图11B所示的时序图中示出供应给布线GL_1至GL_3、DL_1、DL_2及DL_W的信号波形。
注意，供应给布线DL_W的信号为W1、W2，由信号保持在存储电路MEM1中的电压为Vw1，由信号保持在存储电路MEM2中的电压为Vw2。此外，在存储电路MEM1中保持电压Vw1的状态下通过布线DL_1写入到像素111E的信号为data1，由信号供应给存储电路MEM1的电压为Vdata1。此外，在存储电路MEM2中保持电压Vw2的状态下通过布线DL_2写入到像素111E的信号为data2，由信号供应给存储电路MEM2的电压为Vdata2。
首先，使用图11A说明保持在存储电路MEM1及存储电路MEM2中的信号W1、W2的写入工作。此外，在图11A、图11B的工作说明中，为了简化说明，参照图12A至图12D的电路图进行说明。图12A至图12D示出从图10的电路图抽出主要部分。在图12A中作为对应于图10的结构示出被用作开关的晶体管的开关SW1至SW4、电容器C1、C2、C3。注意，示出电容器C1、C2、C3的电容作为C1、C2、C3。开关SW1至SW3相当于图10的晶体管M1、晶体管M4、晶体管M5。开关SW4是在写入信号时用来抑制晶体管M2的源极和漏极中的一个的电位的变动的开关。开关SW4是在写入信号时开启的开关。与开关SW4连接的布线LEL是供应固定电位Vel的布线。
在对存储电路MEM1及存储电路MEM2写入基于信号W1、W2的电压Vw1、Vw2时，首先布线DL_W为电压Vw1，布线DL_1为Vref(参考电压)。此外，布线DL_2的电位没有特别设定。注意，优选供应给布线DL_1的Vref的值以Vw1-Vref成为正值的方式决定。在将各布线的电位设定为规定电压的状态下，如图11A的时刻T1，供应给布线GL_1、布线GL_3的信号为H电平。也就是说，如图12B所示，使开关SW1、SW3、SW4开启。然后，对电容器C1的两端的电极供应电压Vref、Vw1。此时，储存在电容器C1的节点NM一侧的电极中的电荷量为Q1时得到算式(9)。
Q1＝C1(Vw1-Vref) (9)
接着，布线DL_W为电压Vw2，布线DL_2为Vref。布线DL_1的电位没有特别设定。注意，供应给布线DL_2的Vref的值优选以Vw2-Vref为正值的方式决定。在将各布线的电位设定为固定电压的状态下，如图11A的时刻T2，供应给布线GL_2、布线GL_3的信号为H电平。也就是说，如图12C所示，开关SW2、SW3、SW4开启。然后，对电容器C2的两端的电极供应电压Vref、Vw2。此时，储存在电容器C2的节点NM一侧的电极中的电荷量为Q2时得到算式(10)。
Q2＝C2(Vw2-Vref) (10)
时刻T2，也就是说在图12C的状态下，开关SW1关闭。因此，电容器C1的一个电极的节点(图12C的节点Nr1)处于电浮动状态，电荷守恒定律成立。因此，时刻T2，也就是说在图12C的状态下，在电容器C2的两端的电极中保持的电荷量Q1与算式(9)同样地继续被保持。
注意，图11A所示的时刻T1、T2的信号W1、W2的写入可以按每个帧期间分割写入或在1水平扫描期间进行每1值写入的工作。
接着，参照图11B说明在存储电路MEM1及存储电路MEM2中保持基于信号W1、W2的电压Vw1、电压Vw2的状态下通过布线DL_1、DL_2对像素111E供应信号data1、data2的工作。
在对存储电路MEM1及存储电路MEM2写入信号data1、data2时，在布线DL_1为Vdata1、布线DL_2为Vdata2、布线DL_W为VSS等L电平的状态下，供应给布线GL_1、GL_2的信号为H电平，供应给布线GL_3的信号为L电平。也就是说，如图12D所示，使开关SW1、SW2、SW4开启，并使开关SW3关闭。然后，电容器C1、C2、C3的一个电极处于电浮动状态，电容器C1、C2的另一个电极的电压分别从Vw1、Vw2变为Vdata1、Vdata2。节点NM的电压为Vg，储存在电容器C1的节点NM一侧的电极中的电荷量为Q1’时，得到算式(11)。Vg是根据电容耦合变化的电压。
Q1’＝C1(Vdata1-Vg) (11)
同样地，此时储存在电容器C2、电容器C3的节点NM一侧的电极中的电荷量为Q2’、Q3’时，得到算式(12)、(13)。
Q2’＝C2(Vdata2-Vg) (12)
Q3’＝C3(Vg-Vel) (13)
在图11A与图11B的工作之间在节点NM中由于开关SW1至SW4的关态电流极低，所以电荷守恒定律成立。也就是说，算式(7)成立。
Q1+Q2+Q3＝Q1’+Q2’+Q3’ (7)
在对Vg求解算式(7)时，算式(14)成立。注意，在算式(14)中，为了简化，对于电压Vw1、Vw2、Vdata1、Vdata2，参考电压Vref及Vel为0V，电容C1与C2相等，电容C3对于电容C1及C2充分小。
[算式2]
由于从算式(14)电压Vg将电压Vw1、电压Vw2、电压Vdata1、电压Vdata2总和得到，所以可以将保持在存储电路中的信号与之后写入的信号加在一起(加法)。注意，通过电压Vw1、电压Vw2、电压Vdata1、电压Vdata2以成为负值的方式写入信号，除了信号的加法以外，还可以进行信号的减法。
本发明的一个方式的显示装置通过使用保持在存储电路中的信号W1、W2及之后写入的信号data1、data2，可以根据最大4个信号控制在发光元件中流过的电流。因此，具备该像素的显示部可以进行基于4个信号的显示。由此，可以实现如下结构：在像素内的2个存储电路的每一个中保持源极驱动器能够输出的位数(例如8bit：256级灰度)的信号，还可以作为后面写入在像素中的2个信号的每一个将源极驱动器能够输出的位数(例如8bit：256级灰度)的信号写入到像素。因此，对应于4个信号的灰度数的总和的256+256+256+256＝1024的灰度数(10bit)的信号，也就是说可以通过源极驱动器能够输出的位数以上的灰度数的写入进行显示。在该结构中，由于可以在显示装置中显示对应于比源极驱动器等能够生成的电位高的电位的图像信号的图像，所以可以提高显示装置的动态范围。
参照图13所示的图表说明上述说明的本发明的一个方式的显示装置的效果。在图13所示的图表中，横轴表示灰度数，纵轴表示输出，具体而言表示发光元件的亮度。
如上所述，在本发明的一个方式的结构中，可以根据最大4个信号控制在发光元件中流过的电流。例如，在信号W1以源极驱动器的能够输出的位数的8位写入时，由该信号W1只表现256值的灰度数，但是与信号W2、data1、data2等的源极驱动器的能够输出的位数的8位的信号组合而增加能够表现的灰度数，因此可以以最大1024灰度，也就是说以对应于10bit的位数显示。
接着，说明像素111E的变形例子。像素111E也可以采用图14A所示的像素111F的结构。像素111F具有对像素111E追加晶体管M3及M6的结构。
晶体管M3及M6被用作控制在布线VL与晶体管M2的源极和漏极中的一个(源极一侧)之间的导通状态的开关。晶体管M3的栅极与布线GL_1连接。晶体管M3的源极和漏极中的一个与晶体管M2的源极和漏极中的一个连接。晶体管M3的源极和漏极中的另一个与布线VL连接。晶体管M6的栅极与布线GL_2连接。晶体管M6的源极和漏极中的一个与晶体管M2的源极和漏极中的一个连接。晶体管M6的源极和漏极中的另一个与布线VL连接。注意，布线VL是用来供应恒电位诸如上述电压Vel的布线。此外，布线VL也可以采用具有用来将在晶体管M2中流过的电流输出到外部的功能的结构。通过采用该结构，由于可以定期监视在晶体管M2中流过的电流，所以可以进行对应于晶体管M2的偏差的校正。
此外，图14A所示的像素111F可以采用图14B所示的像素111G的结构。像素111G具有在图14A所示的像素111F的每一个的晶体管设置背栅极的结构。该背栅极与前栅极电连接可以提高通态电流。另外，也可以对背栅极提供与前栅极不同的恒电位。通过采用该结构，可以控制晶体管的阈值电压。虽然在图14B中示出所有的晶体管中设置有背栅极的结构，但是也可以包括不设置背栅极的晶体管。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
(实施方式3)
在本实施方式中，详细地说明在实施方式1及2中说明的OS晶体管。
作为用于OS晶体管的半导体材料，可以使用能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上的金属氧化物。典型的有含有铟的氧化物半导体等，例如，可以使用后面提到的CAAC-OS或CAC-OS等。CAAC-OS中构成结晶的原子稳定，适用于重视可靠性的晶体管等。CAC-OS呈现高迁移率特性，适用于进行高速驱动的晶体管等。
OS晶体管具有大能隙而呈现极小的关态电流特性。与Si晶体管不同，OS晶体管不会发生碰撞电离、雪崩击穿、短沟道效应等，因此能够形成可靠性高的电路。
作为OS晶体管中的半导体层，例如可以采用包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的以“In-M-Zn类氧化物”表示的膜。
当构成半导体层的氧化物半导体为In-M-Zn类氧化物时，优选用来形成In-M-Zn氧化物膜的溅射靶材的金属元素的原子个数比满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子个数比优选为In:M:Zn＝1:1:1、In:M:Zn＝1:1:1.2、In:M:Zn＝3:1:2、In:M:Zn＝4:2:3、In:M:Zn＝4:2:4.1、In:M:Zn＝5:1:6、In:M:Zn＝5:1:7、In:M:Zn＝5:1:8等。注意，所形成的半导体层的原子个数比分别有可能在上述溅射靶材中的金属元素的原子个数比的±40％的范围内变动。
作为半导体层，可以使用载流子密度低的氧化物半导体。例如，作为半导体层可以使用载流子密度为1×1017/cm3以下，优选为1×1015/cm3以下，更优选为1×1013/cm3以下，进一步优选为1×1011/cm3以下，更进一步优选低于1×1010/cm3，1×10-9/cm3以上的氧化物半导体。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。由此，因为杂质浓度及缺陷能级密度低，可以说是具有稳定的特性的氧化物半导体。
注意，本发明不局限于上述记载，可以根据所需的晶体管的半导体特性及电特性(场效应迁移率、阈值电压等)来使用具有适当的组成的材料。另外，优选适当地设定半导体层的载流子密度、杂质浓度、缺陷密度、金属元素与氧的原子个数比、原子间距离、密度等，以得到所需的晶体管的半导体特性。
当构成半导体层的氧化物半导体包含第14族元素之一的硅或碳时，氧空位增加，会使该半导体层变为n型。因此，将半导体层中的硅或碳的浓度(通过二次离子质谱分析法测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，有时当碱金属及碱土金属与氧化物半导体键合时生成载流子，而使晶体管的关态电流增大。因此，将半导体层的碱金属或碱土金属的浓度(通过二次离子质谱分析法测得的浓度)设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
另外，当构成半导体层的氧化物半导体含有氮时生成作为载流子的电子，载流子密度增加而容易n型化。其结果是，使用含有氮的氧化物半导体的晶体管容易变为常开启特性。因此，半导体层的氮浓度(利用二次离子质谱分析法测得的浓度)优选为5×1018atoms/cm3以下。
另外，半导体层例如也可以具有非单晶结构。非单晶结构例如包括具有c轴取向的结晶的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
非晶结构的氧化物半导体膜例如具有无秩序的原子排列且不具有结晶成分。或者，非晶结构的氧化物膜例如是完全的非晶结构且不具有结晶部。
此外，半导体层也可以为具有非晶结构的区域、微晶结构的区域、多晶结构的区域、CAAC-OS的区域和单晶结构的区域中的两种以上的混合膜。混合膜有时例如具有包括上述区域中的两种以上的区域的单层结构或叠层结构。
以下对非单晶半导体层的一个方式的CAC(Cloud-Aligned Composite)-OS的构成进行说明。
CAC-OS例如是指包含在氧化物半导体中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸。注意，在下面也将在氧化物半导体中一个或多个金属元素不均匀地分布且包含该金属元素的区域以0.5nm以上且10nm以下，优选为1nm以上且2nm以下或近似的尺寸混合的状态称为马赛克(mosaic)状或补丁(patch)状。
氧化物半导体优选至少包含铟。尤其是，优选包含铟及锌。除此之外，也可以还包含选自铝、镓、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
例如，In-Ga-Zn氧化物中的CAC-OS(在CAC-OS中，尤其可以将In-Ga-Zn氧化物称为CAC-IGZO)是指材料分成铟氧化物(以下，称为InOX1(X1为大于0的实数))或铟锌氧化物(以下，称为InX2ZnY2OZ2(X2、Y2及Z2为大于0的实数))以及镓氧化物(以下，称为GaOX3(X3为大于0的实数))或镓锌氧化物(以下，称为GaX4ZnY4OZ4(X4、Y4及Z4为大于0的实数))等而成为马赛克状，且马赛克状的InOX1或InX2ZnY2OZ2均匀地分布在膜中的构成(以下，也称为云状)。
换言之，CAC-OS是具有以GaOX3为主要成分的区域和以InX2ZnY2OZ2或InOX1为主要成分的区域混在一起的构成的复合氧化物半导体。在本说明书中，例如，当第一区域的In与元素M的原子个数比大于第二区域的In与元素M的原子个数比时，第一区域的In浓度高于第二区域。
注意，IGZO是通称，有时是指包含In、Ga、Zn及O的化合物。作为典型例子，可以举出以InGaO3(ZnO)m1(m1为自然数)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1，m0为任意数)表示的结晶性化合物。
上述结晶性化合物具有单晶结构、多晶结构或CAAC结构。CAAC结构是多个IGZO的纳米晶具有c轴取向性且在a-b面上以不取向的方式连接的结晶结构。
另一方面，CAC-OS与氧化物半导体的材料构成有关。CAC-OS是指如下构成：在包含In、Ga、Zn及O的材料构成中，一部分中观察到以Ga为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域分别以马赛克状无规律地分散。因此，在CAC-OS中，结晶结构是次要因素。
CAC-OS不包含组成不同的两种以上的膜的叠层结构。例如，不包含由以In为主要成分的膜与以Ga为主要成分的膜的两层构成的结构。
注意，有时观察不到以GaOX3为主要成分的区域与以InX2ZnY2OZ2或InOX1为主要成分的区域之间的明确的边界。
在CAC-OS中包含选自铝、钇、铜、钒、铍、硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种以代替镓的情况下，CAC-OS是指如下构成：一部分中观察到以该金属元素为主要成分的纳米粒子状区域以及一部分中观察到以In为主要成分的纳米粒子状区域以马赛克状无规律地分散。
CAC-OS例如可以通过在对衬底不进行意图性的加热的条件下利用溅射法来形成。在利用溅射法形成CAC-OS的情况下，作为成膜气体，可以使用选自惰性气体(典型的是氩)、氧气体和氮气体中的一种或多种。另外，成膜时的成膜气体的总流量中的氧气体的流量比越低越好，例如，将氧气体的流量比设定为0％以上且低于30％，优选为0％以上且10％以下。
CAC-OS具有如下特征：通过根据X射线衍射(XRD：X-ray diffraction)测定法之一的Out-of-plane法利用θ/2θ扫描进行测定时，观察不到明确的峰值。也就是说，根据X射线衍射测量，可知在测定区域中没有a-b面方向及c轴方向上的取向。
另外，在通过照射束径为1nm的电子束(也称为纳米束)而取得的CAC-OS的电子衍射图案中，观察到环状的亮度高的区域以及在该环状区域内的多个亮点。由此，根据电子衍射图案，可知CAC-OS的结晶结构具有在平面方向及截面方向上没有取向的nc(nano-crystal)结构。
另外，例如在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析图像(EDX-mapping)，可确认到：具有以GaOX3为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域不均匀地分布而混合的构成。
CAC-OS的结构与金属元素均匀地分布的IGZO化合物不同，具有与IGZO化合物不同的性质。换言之，CAC-OS具有以GaOX3等为主要成分的区域及以InX2ZnY2OZ2或InOX1为主要成分的区域互相分离且以各元素为主要成分的区域为马赛克状的构成。
在此，以InX2ZnY2OZ2或InOX1为主要成分的区域的导电性高于以GaOX3等为主要成分的区域。换言之，当载流子流过以InX2ZnY2OZ2或InOX1为主要成分的区域时，呈现氧化物半导体的导电性。因此，当以InX2ZnY2OZ2或InOX1为主要成分的区域在氧化物半导体中以云状分布时，可以实现高场效应迁移率(μ)。
另一方面，以GaOX3等为主要成分的区域的绝缘性高于以InX2ZnY2OZ2或InOX1为主要成分的区域。换言之，当以GaOX3等为主要成分的区域在氧化物半导体中分布时，可以抑制泄漏电流而实现良好的开关工作。
因此，当将CAC-OS用于半导体元件时，通过起因于GaOX3等的绝缘性及起因于InX2ZnY2OZ2或InOX1的导电性的互补作用可以实现大通态电流(Ion)及高场效应迁移率(μ)。
另外，使用CAC-OS的半导体元件具有高可靠性。因此，CAC-OS适用于各种半导体装置的构成材料。
本实施方式可以与其他实施方式等中记载的结构适当地组合而实施。
(实施方式4)
本实施方式对使用EL元件的显示装置的结构实例进行说明。
在图15A中，以围绕设置在第一衬底4001上的显示部215的方式设置密封剂4005，显示部215被密封剂4005及第二衬底4006密封。
显示部215设置有包括实施方式1所示的像素的像素阵列。
注意，设置在像素阵列的像素数优选为能够显示3840×2160、7680×4320的UltraHigh-Vision(“4K分辨率”、“4K2K”、“4K”)、Super High-Vision(“8K分辨率”、“8K4K”、“8K”)的图像的像素数。通过采用该结构，可以在大型显示装置中能够收看高分辨率的图像。
在具有显示8K4K或4K2K的图像的结构时，将驱动电路配置在像素阵列的两边，优选增加扫描线或信号线等布线数。通过采用该结构，可以降低随着像素数的增加导致的布线电阻的增加所引起的信号延迟或电压下降等不良现象。
在图15A中，扫描线驱动电路221a、信号线驱动电路231a、信号线驱动电路232a及共通线驱动电路241a都包括设置在印刷电路板4041上的多个集成电路4042。集成电路4042由单晶半导体或多晶半导体形成。信号线驱动电路231a及信号线驱动电路232a具有源极驱动器的功能。扫描线驱动电路221a具有上述实施方式所示的栅极驱动器的功能。共通线驱动电路241a具有对公共布线供给规定电位的功能。
通过FPC(Flexible printed circuit：柔性印刷电路)4018向扫描线驱动电路221a、共通线驱动电路241a、信号线驱动电路231a及信号线驱动电路232a供应各种信号及电位。
包括于扫描线驱动电路221a及共通线驱动电路241a中的集成电路4042具有对显示部215供应选择信号的功能。包括在信号线驱动电路231a及信号线驱动电路232a中的集成电路4042具有对显示部215供应图像信号的功能。集成电路4042被安装在与由第一衬底4001上的密封剂4005围绕的区域不同的区域中。
注意，对集成电路4042的连接方法没有特别的限制，可以使用引线键合法、COG(Chip On Glass)法、TCP(Tape Carrier Package)法以及COF(Chip On Film)法等。
图15B示出利用COG法安装包含于信号线驱动电路231a及信号线驱动电路232a中的集成电路4042的例子。另外，通过将驱动电路的一部分或整体形成在形成有显示部215的衬底上，可以形成系统整合型面板(system-on-panel)。
图15B示出将扫描线驱动电路221a及共通线驱动电路241a形成在形成有显示部215的衬底上的例子。通过同时形成驱动电路与显示部215内的像素电路，可以减少构件数。由此，可以提高生产率。
另外，在图15B中，以围绕设置在第一衬底4001上的显示部215、扫描线驱动电路221a以及共通线驱动电路241a的方式设置密封剂4005。显示部215、扫描线驱动电路221a及共通线驱动电路241a上设置有第二衬底4006。由此，显示部215、扫描线驱动电路221a及共通线驱动电路241a通过第一衬底4001、密封剂4005及第二衬底4006与显示元件密封在一起。
虽然图15B中示出另行形成信号线驱动电路231a及信号线驱动电路232a并将其安装至第一衬底4001的例子，但是本发明的一个方式不局限于该结构，也可以另行形成扫描线驱动电路并进行安装，或者另行形成信号线驱动电路的一部分或扫描线驱动电路的一部分并进行安装。
此外，显示装置有时包括显示元件为密封状态的面板和在该面板中安装有包括控制器的IC等的模块。
设置于第一衬底上的显示部及扫描线驱动电路包括多个晶体管。作为该晶体管，可以适用上述实施方式所示的晶体管。
外围驱动电路所包括的晶体管及显示部的像素电路所包括的晶体管的结构既可以具有相同的结构又可以具有不同的结构。外围驱动电路所包括的晶体管既可以都具有相同的结构，又可以组合两种以上的结构。同样地，像素电路所包括的晶体管既可以都具有相同的结构，又可以组合两种以上的结构。
另外，如图16所示，可以在第二衬底4006上设置输入装置4200。图15A及图15B所示的对显示装置设置输入装置4200的结构能够用作触摸屏。
对本发明的一个方式的触摸屏所包括的感测元件(也称为传感元件)没有特别的限制。还可以将能够检测出手指、触屏笔等检测对象的接近或接触的各种传感器用作感测元件。
例如，作为传感器的方式，可以利用静电电容式、电阻膜式、表面声波式、红外线式、光学式、压敏式等各种方式。
在本实施方式中，以包括静电电容式的感测元件的触摸屏为例进行说明。
作为静电电容式，有表面型静电电容式、投影型静电电容式等。另外，作为投影型静电电容式，有自电容式、互电容式等。优选使用互电容式，因为可以同时进行多点感测。
本发明的一个方式的触摸屏可以采用贴合了分别制造的显示装置和感测元件的结构、在支撑显示元件的衬底和对置衬底中的一方或双方设置有构成感测元件的电极等的结构等各种各样的结构。
图16A和图16B示出触摸屏的一个例子。图16A是触摸屏4210的透视图。图16B是输入装置4200的透视示意图。注意，为了明确起见，只示出典型的构成要素。
触摸屏4210具有贴合了分别制造的显示装置与感测元件的结构。
触摸屏4210包括重叠设置的输入装置4200和显示装置。
输入装置4200包括衬底4263、电极4227、电极4228、多个布线4237、多个布线4238及多个布线4239。例如，电极4227可以与布线4237或布线4239电连接。另外，电极4228可以与布线4239电连接。FPC4272b可以与多个布线4237及多个布线4238分别电连接。FPC4272b可以设置有IC4273b。
显示装置的第一衬底4001与第二衬底4006之间可以设置触摸传感器。当在第一衬底4001与第二衬底4006之间设置触摸传感器时，除了静电电容式触摸传感器之外还可以使用利用光电转换元件的光学式触摸传感器。
图17是沿着图15B中的点划线N1-N2的截面图。图17所示的显示装置包括电极4015，该电极4015与FPC4018的端子通过各向异性导电层4019电连接。另外，在图17中，电极4015在形成于绝缘层4112、绝缘层4111及绝缘层4110的开口中与布线4014电连接。
电极4015与第一电极层4030使用同一导电层形成，布线4014与晶体管4010及晶体管4011的源电极及漏电极使用同一导电层形成。
另外，设置在第一衬底4001上的显示部215和扫描线驱动电路221a包括多个晶体管。在图17中，示出显示部215中的晶体管4010及扫描线驱动电路221a中的晶体管4011。虽然图17中作为晶体管4010及晶体管4011示出底栅极型晶体管，但是也可以使用顶栅极型晶体管。
在图17中，在晶体管4010及晶体管4011上设置有绝缘层4112。另外，绝缘层4112上形成有分隔壁4510。
另外，晶体管4010及晶体管4011设置在绝缘层4102上。另外，晶体管4010及晶体管4011包括形成在绝缘层4111上的电极4017。电极4017可以用作背栅电极。
另外，图17所示的显示装置包括电容器4020。电容器4020包括与晶体管4010的栅电极以同一工序形成的电极4021以及与源电极及漏电极以同一工序形成的电极。电容器4020的每一个的电极隔着绝缘层4103彼此重叠。
一般而言，考虑在像素部中配置的晶体管的泄漏电流等设定在显示装置的像素部中设置的电容器的容量以使其能够在指定期间保持电荷。电容器的容量考虑晶体管的关态电流等设定即可。
设置在显示部215中的晶体管4010与显示元件电连接。
另外，图17所示的显示装置包括绝缘层4111及绝缘层4104。作为绝缘层4111及绝缘层4104，使用不易使杂质元素透过的绝缘层。通过由绝缘层4111和绝缘层4104夹持晶体管的半导体层，可以防止来自外部的杂质的混入。
作为显示装置所包括的显示元件，可以应用利用电致发光的发光元件(也称为EL元件)。EL元件在一对电极之间具有包含发光化合物的层(也称为EL层)。当使一对电极之间产生高于EL元件的阈值电压的电位差时，空穴从阳极一侧注入到EL层中，而电子从阴极一侧注入到EL层中。被注入的电子和空穴在EL层中重新结合，由此，包含在EL层中的发光物质发光。
EL元件根据发光材料是有机化合物还是无机化合物被区别，通常前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过施加电压，电子从一个电极注入到EL层中，而空穴从另一个电极注入到EL层中。通过这些载流子(电子及空穴)重新结合，发光有机化合物形成激发态，当从该激发态回到基态时发光。由于这种机理，这种发光元件被称为电流激发型发光元件。
EL层除了发光化合物以外也可以还包括空穴注入性高的物质、空穴传输性高的物质、空穴阻挡材料、电子传输性高的物质、电子注入性高的物质或双极性的物质(电子传输性及空穴传输性高的物质)等。
EL层可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等的方法形成。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括发光层，其中发光材料的粒子分散在粘合剂中，并且其发光机理是利用供体能级和受主能级的供体-受主重新结合型发光。薄膜型无机EL元件是其中发光层夹在电介质层之间，并且该夹着发光层的电介质层夹在电极之间的结构，其发光机理是利用金属离子的内壳层电子跃迁的局部型发光。注意，这里作为发光元件使用有机EL元件进行说明。
为了取出发光，使发光元件的一对电极中的至少一个为透明。在衬底上形成有晶体管及发光元件。作为发光元件可以采用从与该衬底相反一侧的表面取出发光的顶部发射结构；从衬底一侧的表面取出发光的底部发射结构；以及从两个表面取出发光的双面发射结构。
图17是作为显示元件使用发光元件的发光显示装置(也称为“EL显示装置”)的一个例子。被用作显示元件的发光元件4513与设置在显示部215中的晶体管4010电连接。虽然发光元件4513具有第一电极层4030、发光层4511及第二电极层4031的叠层结构，但是不局限于该结构。根据从发光元件4513取出光的方向等，可以适当地改变发光元件4513的结构。
分隔壁4510使用有机绝缘材料或无机绝缘材料形成。尤其优选使用感光树脂材料，在第一电极层4030上形成开口部，并且将该开口部的侧面形成为具有连续曲率的倾斜面。
发光层4511可以使用一个层构成，也可以使用多个层的叠层构成。
发光元件4513的发光颜色可以根据构成发光层4511的材料变为白色、红色、绿色、蓝色、青色、品红色或黄色等。
作为实现彩色显示的方法，有如下方法：组合发光颜色为白色的发光元件4513和着色层的方法；以及在每个像素设置发光颜色不同的发光元件4513的方法。前者的方法的生产率比后者的方法高。另一方面，在后者的方法中，需要根据每个像素形成发光层4511，所以其生产率比前者的方法低。但是，在后者的方法中，可以得到其色纯度比前者的方法高的发光颜色。通过在后者的方法中使发光元件4513具有微腔结构，可以进一步提高色纯度。
发光层4511也可以包含量子点等无机化合物。例如，通过将量子点用于发光层，也可以将其用作发光材料。
为了防止氧、氢、水分、二氧化碳等侵入发光元件4513，也可以在第二电极层4031及分隔壁4510上形成保护层。作为保护层，可以形成氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、DLC(Diamond Like Carbon)膜等。此外，在由第一衬底4001、第二衬底4006以及密封剂4005密封的空间中设置有填充剂4514并被密封。如此，为了不暴露于外部气体，优选使用气密性高且脱气少的保护薄膜(粘合薄膜、紫外线固化树脂薄膜等)、覆盖材料进行封装(封入)。
作为填充剂4514，除了氮或氩等惰性气体以外，也可以使用紫外线固化树脂或热固化树脂，例如可以使用PVC(聚氯乙烯)、丙烯酸类树脂、聚酰亚胺、环氧类树脂、硅酮类树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)等。填充剂4514也可以包含干燥剂。
作为密封剂4005，可以使用玻璃粉等玻璃材料或者两液混合型树脂等在常温下固化的固化树脂、光固化树脂、热固化树脂等树脂材料。密封剂4005也可以包含干燥剂。
另外，根据需要，也可以在发光元件的光射出面上适当地设置诸如偏振片或者圆偏振片(包括椭圆偏振片)、相位差板(λ/4板、λ/2板)、滤色片等的光学薄膜。此外，也可以在偏振片或者圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是通过利用表面的凹凸扩散反射光来降低反射眩光的处理。
通过使发光元件具有微腔结构，能够提取色纯度高的光。另外，通过组合微腔结构和滤色片，可以防止反射眩光，而可以提高图像的可见度。
关于对显示元件施加电压的第一电极层及第二电极层(也称为像素电极层、公共电极层、对置电极层等)，根据取出光的方向、设置电极层的地方以及电极层的图案结构而选择其透光性、反射性，即可。
作为第一电极层4030及第二电极层4031，可以使用包含氧化钨的氧化铟、包含氧化钨的铟锌氧化物、包含氧化钛的氧化铟、铟锡氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等具有透光性的导电材料。
此外，第一电极层4030及第二电极层4031可以使用钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)等金属、或者、其合金或其氮化物中的一种以上形成。
此外，第一电极层4030及第二电极层4031可以使用包含导电高分子(也称为导电聚合体)的导电组成物形成。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的两种以上构成的共聚物或其衍生物等。
此外，由于晶体管容易因静电等而损坏，所以优选设置用来保护驱动电路的保护电路。保护电路优选使用非线性元件构成。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式5)
在本实施方式中，参照附图说明可以置换为上述实施方式所示的各晶体管而使用的晶体管的一个例子。
可以使用底栅型晶体管或顶栅型晶体管等的各种方式的晶体管来制造本发明的一个方式的显示装置。因此，可以根据现有的生产线容易置换所使用的半导体层的材料或晶体管结构。
[底栅型晶体管]
图18A1是底栅型晶体管的一种的沟道保护型晶体管810的截面图。在图18A1中，晶体管810形成在衬底771上。此外，晶体管810在衬底771上隔着绝缘层772包括电极746。另外，在电极746上隔着绝缘层726包括半导体层742。电极746可以被用作栅电极。绝缘层726可以被用作栅极绝缘层。
另外，在半导体层742的沟道形成区域上包括绝缘层741。此外，在绝缘层726上以与半导体层742的一部分接触的方式包括电极744a及电极744b。电极744a可以用作源电极和漏电极中的一个。电极744b用作源电极和漏电极中的另一个。电极744a的一部分及电极744b的一部分形成在绝缘层741上。
绝缘层741可以被用作沟道保护层。通过在沟道形成区域上设置绝缘层741，可以防止在形成电极744a及电极744b时半导体层742被露出。由此，可以防止在形成电极744a及电极744b时半导体层742的沟道形成区域被蚀刻。根据本发明的一个方式，可以实现电特性良好的晶体管。
另外，晶体管810在电极744a、电极744b及绝缘层741上包括绝缘层728，在绝缘层728上包括绝缘层729。
当将氧化物半导体用于半导体层742时，优选将能够从半导体层742的一部分中夺取氧而产生氧缺陷的材料用于电极744a及电极744b的至少与半导体层742接触的部分。半导体层742中的产生氧缺陷的区域的载流子浓度增加，该区域n型化而成为n型区域(n+层)。因此，该区域能够被用作源区域或漏区域。当将氧化物半导体用于半导体层742时，作为能够从半导体层742中夺取氧而产生氧缺陷的材料的一个例子，可以举出钨、钛等。
通过在半导体层742中形成源区域及漏区域，可以降低电极744a及电极744b与半导体层742的接触电阻。因此，可以使场效应迁移率及阈值电压等晶体管的电特性良好。
当将硅等半导体用于半导体层742时，优选在半导体层742与电极744a之间及半导体层742与电极744b之间设置被用作n型半导体或p型半导体的层。用作n型半导体或p型半导体的层可以被用作晶体管的源区域或漏区域。
绝缘层729优选使用具有防止杂质从外部扩散到晶体管中或者降低杂质的扩散的功能的材料形成。此外，根据需要也可以省略绝缘层729。
图18A2所示的晶体管811与晶体管810之间的不同之处在于：晶体管811在绝缘层729上包括可用作背栅电极的电极723。电极723可以使用与栅电极746同样的材料及方法形成。
一般而言，背栅电极使用导电层来形成，并以半导体层的沟道形成区域被栅电极与背栅电极夹住的方式设置。因此，背栅电极可以具有与栅电极同样的功能。背栅电极的电位可以与栅电极相等，也可以为接地电位(GND电位)或任意电位。另外，通过不跟栅电极联动而独立地改变背栅电极的电位，可以改变晶体管的阈值电压。
电极746及电极723都可以被用作栅电极。因此，绝缘层726、绝缘层728及绝缘层729都可以被用作栅极绝缘层。另外，也可以将电极723设置在绝缘层728与绝缘层729之间。
注意，当将电极746和电极723中的一个称为“栅电极”时，将另一个称为“背栅电极”。例如，在晶体管811中，当将电极723称为“栅电极”时，将电极746称为“背栅电极”。另外，当将电极723用作“栅电极”时，晶体管811是顶栅型晶体管之一种。此外，有时将电极746和电极723中的一个称为“第一栅电极”，有时将另一个称为“第二栅电极”。
通过隔着半导体层742设置电极746以及电极723并将电极746及电极723的电位设定为相同，半导体层742中的载流子流过的区域在厚度方向上更加扩大，所以载流子的移动量增加。其结果是，晶体管811的通态电流增大，并且场效应迁移率也增高。
因此，晶体管811是相对于占有面积具有较大的通态电流的晶体管。即，可以相对于所要求的通态电流缩小晶体管811的占有面积。根据本发明的一个方式，可以实现缩小晶体管的占有面积的显示装置。
另外，由于栅电极及背栅电极使用导电层形成，因此具有防止在晶体管的外部产生的电场影响到形成沟道的半导体层的功能(尤其是对静电等的电场遮蔽功能)。另外，当将背栅电极形成得比半导体层大以使用背栅电极覆盖半导体层时，能够提高电场遮蔽功能。
另外，通过使用具有遮光性的导电膜形成背栅电极，能够防止光从背栅电极一侧入射到半导体层。由此，能够防止半导体层的光劣化，并防止晶体管的阈值电压漂移等电特性劣化。
根据本发明的一个方式，可以实现具备可靠性良好的晶体管的显示装置。
图18B1示出作为底栅型的晶体管之一的沟道保护型晶体管820的截面图。晶体管820具有与晶体管810大致相同的结构，而不同之处在于：绝缘层741覆盖半导体层742的端部。另外，在选择性地去除绝缘层741的重叠于半导体层742的部分而形成的开口部中，半导体层742与电极744a电连接。另外，在选择性地去除绝缘层741的重叠于半导体层742的部分而形成的其他开口部中，半导体层742与电极744b电连接。绝缘层741的与沟道形成区域重叠的区域可以被用作沟道保护层。
图18B2所示的晶体管821与晶体管820的不同之处在于：晶体管821在绝缘层729上包括可以被用作背栅电极的电极723。
通过设置绝缘层741，可以防止在形成电极744a及电极744b时半导体层742露出。因此，可以防止在形成电极744a及电极744b时半导体层742被薄膜化。
另外，与晶体管810及晶体管811相比，晶体管820及晶体管821的电极744a与电极746之间的距离及电极744b与电极746之间的距离更长。因此，可以减少产生在电极744a与电极746之间的寄生电容。此外，可以减少产生在电极744b与电极746之间的寄生电容。根据本发明的一个方式，可以提供一种电特性良好的晶体管。
图18C1所示的晶体管825是底栅型晶体管之一的沟道蚀刻型晶体管。在晶体管825中，不使用绝缘层741形成电极744a及电极744b。因此，在形成电极744a及电极744b时露出的半导体层742的一部分有时被蚀刻。另一方面，由于不设置绝缘层741，可以提高晶体管的生产率。
图18C2所示的晶体管826与晶体管825的不同之处在于：晶体管826在绝缘层729上具有可以用作背栅电极的电极723。
[顶栅极型晶体管]
图19A1所示的晶体管842是顶栅型晶体管之一。电极744a及电极744b在形成于绝缘层728及绝缘层729中的开口与半导体层742电连接。
另外，去除不与电极746重叠的绝缘层726的一部分，以电极746及剩余的绝缘层726为掩模将杂质755引入到半导体层742，由此可以在半导体层742中以自对准(self-alignment)的方式形成杂质区域。晶体管842包括绝缘层726超过电极746的端部延伸的区域。在对半导体层742引入杂质755时，半导体层742的通过绝缘层726被引入杂质755的区域的杂质浓度低于不通过绝缘层726被引入杂质755的区域。因此，在半导体层742的不与电极746重叠的区域中形成LDD(Lightly Doped Drain：轻掺杂漏极)区域。
图19A2所示的晶体管843与晶体管842的不同之处在于晶体管843包括电极723。晶体管843包括形成在衬底771上的电极723。电极723具有隔着绝缘层772与半导体层742重叠的区域。电极723可以用作背栅电极。
另外，如图19B1所示的晶体管844及图19B2所示的晶体管845那样，也可以完全去除不与电极746重叠的区域的绝缘层726。另外，如图19C1所示的晶体管846及图19C2所示的晶体管847那样，也可以不去除绝缘层726。
在晶体管843至晶体管847中，也可以在形成电极746之后以电极746为掩模而将杂质755引入到半导体层742，由此在半导体层742中自对准地形成杂质区域。根据本发明的一个方式，可以实现具备集成度高且电特性良好的晶体管的显示装置。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式6)
在本实施方式中，对能够用于上述实施方式中示出的显示装置的半导体装置进行说明。以下示出的半导体装置可以用作存储装置。
在本实施方式中，作为使用氧化物半导体的存储装置的一个例子，对DOSRAM(注册商标)进行说明。“DOSRAM”源于Dynamic Oxide Semiconductor Random Access Memory。DOSRAM是指如下存储装置：存储单元为1T1C(一个晶体管和一个电容器)型单元；写入用晶体管为使用氧化物半导体的晶体管。
参照图20对DOSRAM1000的叠层结构例进行说明。在DOSRAM1000中，进行数据的读出的读出放大器部1002与存储数据的单元阵列部1003层叠。
如图20所示，读出放大器部1002设置有位线BL、Si晶体管Ta10、Ta11。Si晶体管Ta10、Ta11在单晶硅片中包括半导体层。Si晶体管Ta10、Ta11构成读出放大器并与位线BL电连接。
单元阵列部1003包括多个存储单元1001。存储单元1001包括晶体管Tw1及电容器C1。在单元阵列部1003中，两个晶体管Tw1共用半导体层。半导体层与位线BL通过未图示的导电体电连接。
图20所示的叠层结构可以用于通过层叠多个包括晶体管群的电路形成的各种半导体装置。
图20中的金属氧化物、绝缘体、导电体等可以为单层或叠层。在制造这些层时，可以使用溅射法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光烧蚀(PLA：PulsedLaser Ablation)法、CVD法、原子层沉积法(ALD法)等各种成膜方法。CVD法包括等离子体CVD法、热CVD法、有机金属CVD法等。
在此，晶体管Tw1的半导体层由金属氧化物(氧化物半导体)构成。在此，示出半导体层由3层的金属氧化物层构成的例子。半导体层优选由含有In、Ga及Zn的金属氧化物构成。
在此，通过对金属氧化物添加形成氧缺陷的元素或者与氧缺陷键合的元素，金属氧化物的载流子密度可能增大而被低电阻化。例如，通过选择性地使使用金属氧化物的半导体层低电阻化，可以在半导体层中设置源区域或漏区域。
另外，作为使金属氧化物低电阻化的元素，典型的有硼或磷。另外，也可以使用氢、碳、氮、氟、硫、氯、钛、稀有气体等。作为稀有气体的典型例子有氦、氖、氩、氪及氙等。该元素的浓度可以利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)等进行测量。
尤其是，硼及磷可以使用非晶硅或低温多晶硅的生产线的装置，所以是优选的。可以使用已有的设置，由此可以降低设备投资。
例如，包括被选择性地低电阻化的半导体层的晶体管可以使用伪栅极形成。具体而言，在半导体层上设置伪栅极，将该伪栅极用作掩模，对半导体层添加使该半导体层低电阻化的元素。也就是说，该元素被添加到半导体层的不与伪栅极重叠的区域中，由此形成被低电阻化的区域。作为该元素的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。
作为用于导电体的导电材料，有如下材料：以掺杂有磷等杂质元素的多晶硅为代表的半导体；镍硅化物等硅化物；钼、钛、钽、钨、铝、铜、铬、钕、钪等金属；或以上述金属为成分的金属氮化物(氮化钽、氮化钛、氮化钼、氮化钨)等。另外，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
作为可以用于绝缘体的绝缘材料，有氮化铝、氧化铝、氮氧化铝、氧氮化铝、氧化镁、氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽、硅酸铝等。在本说明书等中，氧氮化物是指氧含量大于氮含量的化合物，氮氧化物是指氮含量大于氧含量的化合物。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式7)
作为能够使用本发明的一个方式的显示装置的电子设备，可以举出显示器件、个人计算机、具备记录媒体的图像存储装置及图像再现装置、移动电话、包括便携式游戏机的游戏机、便携式数据终端、电子书阅读器、拍摄装置诸如视频摄像机或数码相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图21示出这些电子设备的具体例子。
图21A是示出电视机的图，示出框体971、显示部973、操作键974、扬声器975、通信用连接端子976及光电传感器977等。显示部973设置有触摸传感器，可以进行输入操作。通过将本发明的一个方式的显示装置用于显示部973，可以在显示部973中叠加显示图像时可以降低运算处理量。此外，通过将本发明的一个方式的显示装置用于显示部973，可以以源极驱动器能够输出的位数以上的灰度数进行显示。
图21B是示出信息处理终端的图，示出框体901、显示部902、显示部903及传感器904等。显示部902及显示部903由一个显示面板构成且具有柔性。此外，框体901也具有柔性，由此如附图所示那样可以将该信息处理终端折叠而使用，并且可以使该信息处理终端成为如平板终端那样的平板状而使用。传感器904可以检测框体的形状，例如，当框体901被弯曲时，可以切换显示部902及显示部903的显示。通过将本发明的一个方式的显示装置用于显示部902及显示部903，可以在显示部902及显示部903中叠加显示图像时降低运算处理量。此外，通过将本发明的一个方式的显示装置用于显示部902及显示部903，可以以源极驱动器能够输出的位数以上的灰度数进行显示。
图21C是示出数码相机的图，示出外壳961、快门按钮962、麦克风963、扬声器967、显示部965、操作键966、变焦钮968、透镜969等。通过将本发明的一个方式的显示装置用于显示部965，可以在显示部965中叠加显示图像时降低运算处理量。
图21D是示出数字标牌的图，示出将大型显示部922安装在柱子921的侧面上的结构。通过将本发明的一个方式的显示装置用于显示部922，可以在显示部922中叠加显示图像时降低运算处理量。此外，通过将本发明的一个方式的显示装置用于显示部922，可以以源极驱动器能够输出的位数以上的灰度数进行显示。
图21E是示出移动电话机的图，示出框体951、显示部952、操作按钮953、外部连接端口954、扬声器955、麦克风956、照相机957等。该移动电话机在显示部952中包括触摸传感器。通过用手指或触屏笔等触摸显示部952可以进行打电话或输入文字等所有操作。另外，框体951及显示部952具有柔性而可以如图示那样弯折地使用。通过将本发明的一个方式的显示装置用于显示部952，可以在显示部952中叠加显示图像时降低运算处理量。此外，通过将本发明的一个方式的显示装置用于显示部952，可以以源极驱动器能够输出的位数以上的灰度数进行显示。
图21F是便携式数据终端，该便携式数据终端包括框体911、显示部912、扬声器913、照相机919等。通过利用显示部912的触摸屏功能可以输入或输出数据。通过将本发明的一个方式的显示装置用于显示部912，可以在显示部912中叠加显示图像时降低运算处理量。此外，通过将本发明的一个方式的显示装置用于显示部912，可以以源极驱动器能够输出的位数以上的灰度数进行显示。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
[实施例]
在本实施例中，使用电路模拟确认在图10所示的像素电路的结构中通过将信号W1、W2、信号data1及data2加在一起得到的输出是否成为所希望的灰度。
用于电路模拟的参数为如下参数，关于晶体管尺寸，晶体管M2的L(沟道长度)/W(沟道宽度)＝9μm/6μm，晶体管M2以外的晶体管的L/W＝4μm/4μm。此外，电容器C1、C2的电容为100fF，电容器C3的电容为30fF。发光元件OLED为FN二极管模型，在布线ANO中，阳极电位为+10V，参考电压Vref为0V，在布线CAT中，阴极电位在-9V至-5V的范围内每隔1V变化。信号W1、信号W2、信号data1及信号data2的最小值为0V，最大值为+5V。注意，作为电路模拟软件使用SPICE。
图22A是图表，其中估计对于分别使信号W1、信号W2、信号data1及信号data2变化将多个信号加在一起来能够表现的灰度(相当于10bit。从0至1024。)，在每一个像素的发光元件中流过的电流量如何变化。此外，在图22A中，估计布线CAT的电压在-9V至-5V的范围内每隔1V变化，使信号W1、信号W2、信号data1及信号data2变化时的每一个像素的发光元件中流过的电流量(Ioled)。
同样地，图22B是图表，其中估计对于分别使信号W1、信号W2、信号data1及信号data2变化将多个信号加在一起来能够表现的灰度(相当于10bit。从0至1024。)，根据所写入的多个信号的加算变化的晶体管M2的栅极与源极间电压(Vgs)如何变化。此外，在图22B中，与图22A同样地，估计布线CAT的电压在-9V至-5V的范围内每隔1V变化，使信号W1、信号W2、信号data1及信号data2变化时的施加到晶体管M2的栅极与源极间的电压。
从以上的图22A、图22B所示的图表可确认到，图10所示的像素以图11及图12所说明的驱动方法工作，可以良好地进行灰度显示。
[符号说明]
100：显示装置、110：显示部、111：像素、112：存储电路、113：存储电路、114：晶体管、115：电容器、116：电容器、117：晶体管、118：晶体管、119：电容器、120：晶体管、121：晶体管、122：晶体管123：发光元件、124：布线、130：栅极驱动器、140：数据驱动器

Claims (10)

1.一种显示装置，包括：
第一存储电路；
第二存储电路；
第一晶体管；以及
显示元件，
其中，所述像素与第一布线、第二布线及第三布线电连接，
所述第一布线具有将第一信号及第二信号供应给所述像素的功能，
所述第二布线具有将第三信号及第四信号供应给所述像素的功能，
所述第三布线具有将第五信号供应给所述像素的功能，
所述第一存储电路具有保持第一信号的功能，
所述第二存储电路具有保持第三信号的功能，
并且，所述第一晶体管具有将所述第一信号至所述第四信号加在一起的电压被供应给栅极并控制在所述显示元件中流过的电流的功能。
2.根据权利要求1所述的显示装置，
其中所述第一存储电路包括第二晶体管、第三晶体管及第一电容器，
所述第二存储电路包括所述第二晶体管、第四晶体管及第二电容器，
并且所述第二晶体管至所述第四晶体管在沟道形成区域中包含金属氧化物，所述金属氧化物包含In、Zn、M(M为Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
3.根据权利要求2所述的显示装置，
其中所述第一电容器的一个电极通过所述第二晶体管与所述第一布线电连接，
所述第一电容器的另一个电极通过所述第三晶体管与所述第二布线电连接，
所述第二电容器的一个电极通过所述第二晶体管与所述第一布线电连接，
并且所述第二电容器的另一个电极通过所述第四晶体管与所述第三布线电连接。
4.根据权利要求3所述的显示装置，
其中所述像素包括第三电容器，
所述第三电容器的一个电极与所述第一晶体管的栅极电连接，
并且所述第三电容器的另一个电极与所述第一晶体管的源极和漏极中的一个电连接。
5.根据权利要求4所述的显示装置，
其中所述像素与用来在所述发光元件中流过电流的第四布线电连接，
所述第一晶体管的源极和漏极中的另一个与所述第四布线电连接。
6.根据权利要求1至4中任一项所述的显示装置，
其中所述像素与具有供应恒电位的功能的第五布线电连接，
所述像素包括第五晶体管，
所述第五晶体管的源极和漏极中的一个与所述第一晶体管的源极和漏极中的一个电连接，
并且所述第五晶体管的源极和漏极中的另一个与所述第五布线电连接。
7.根据权利要求1至6中任一项所述的显示装置，
其中所述像素包括第六晶体管，
所述第六晶体管的源极和漏极中的一个与所述第一晶体管的源极和漏极中的一个电连接，
并且所述第六晶体管的源极和漏极中的另一个与所述显示元件的一个电极电连接。
8.根据权利要求1至7中任一项所述的显示装置，
其中所述显示元件为EL元件。
9.一种电子设备，包括：
权利要求1至8中任一项所述的显示装置；以及
照相机。
10.一种显示装置的驱动方法，该显示装置包括：
设置有显示元件、第一存储电路、第二存储电路以及第一晶体管的像素，
该显示装置的驱动方法包括如下步骤：
使所述第一存储电路保持第一信号；
使所述第二存储电路保持第二信号；以及
通过对保持所述第一信号的所述第一存储电路供应第三信号，对保持所述第二信号的所述第二存储电路供应第四信号，并且控制所述第一存储电路及所述第二存储电路的每一个所包括的开关的开启或关闭，组合所述第一信号、将所述第一信号及所述第二信号加在一起的信号、将所述第一信号至所述第三信号加在一起的信号、将所述第一信号至所述第四信号加在一起的信号显示图像。
CN201880068976.9A 2017-11-09 2018-10-30 显示装置、显示装置的驱动方法以及电子设备 Active CN111279408B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2017-216322 2017-11-09
JP2017216322 2017-11-09
JP2017-230410 2017-11-30
JP2017230410 2017-11-30
JP2018-029712 2018-02-22
JP2018029714 2018-02-22
JP2018-029714 2018-02-22
JP2018029712 2018-02-22
JP2018-108252 2018-06-06
JP2018108252 2018-06-06
PCT/IB2018/058462 WO2019092549A1 (ja) 2017-11-09 2018-10-30 表示装置、表示装置の駆動方法、および電子機器

Publications (2)

Publication Number Publication Date
CN111279408A true CN111279408A (zh) 2020-06-12
CN111279408B CN111279408B (zh) 2022-10-28

Family

ID=66437620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880068976.9A Active CN111279408B (zh) 2017-11-09 2018-10-30 显示装置、显示装置的驱动方法以及电子设备

Country Status (4)

Country Link
US (3) US11488528B2 (zh)
JP (2) JP7225112B2 (zh)
CN (1) CN111279408B (zh)
WO (1) WO2019092549A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417273B2 (en) 2017-12-06 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, electronic device, and operation method
CN111448607A (zh) 2017-12-21 2020-07-24 株式会社半导体能源研究所 显示装置及电子设备
JP2023045491A (ja) 2021-09-22 2023-04-03 セイコーエプソン株式会社 電気光学装置および電子機器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001091095A1 (en) * 2000-05-22 2001-11-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
CN1409289A (zh) * 2001-09-21 2003-04-09 株式会社半导体能源研究所 半导体器件
US20030098875A1 (en) * 2001-11-29 2003-05-29 Yoshiyuki Kurokawa Display device and display system using the same
TW200301452A (en) * 2001-12-28 2003-07-01 Pioneer Corp Panel display driving device and driving method
JP2004341314A (ja) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
CN1734544A (zh) * 2004-06-25 2006-02-15 株式会社半导体能源研究所 半导体装置、其驱动方法和电子装置
CN1912980A (zh) * 2005-08-12 2007-02-14 株式会社半导体能源研究所 半导体器件、显示器件和具有该半导体器件的电子器件
CN102197490A (zh) * 2008-10-24 2011-09-21 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
US20140292823A1 (en) * 2013-04-01 2014-10-02 Samsung Display Co., Ltd. Organic light emitting display device and driving method thereof
US20150144945A1 (en) * 2013-11-27 2015-05-28 Semiconductor Energy Laboratory Co., Ltd. Display device
CN106409228A (zh) * 2009-02-27 2017-02-15 株式会社半导体能源研究所 半导体装置的驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522374B (en) 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
JP4896317B2 (ja) * 2000-08-23 2012-03-14 株式会社半導体エネルギー研究所 Ｅｌ表示装置
TW514854B (en) 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
JP3798370B2 (ja) * 2001-11-29 2006-07-19 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
JP4082076B2 (ja) 2002-04-22 2008-04-30 ソニー株式会社 画像表示装置及びその方法
KR101065825B1 (ko) 2003-04-25 2011-09-20 티피오 디스플레이스 코포레이션 능동형 매트릭스 디스플레이 판넬을 구동하기 위한 방법과디바이스
US7928945B2 (en) 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP5310244B2 (ja) * 2009-05-12 2013-10-09 ソニー株式会社 表示装置、表示方法
JP2012145655A (ja) 2011-01-07 2012-08-02 Canon Inc 画像表示装置及びその制御方法
JP5906631B2 (ja) 2011-09-22 2016-04-20 ソニー株式会社 表示装置、表示方法および電子機器
JPWO2013171938A1 (ja) 2012-05-16 2016-01-07 株式会社Ｊｏｌｅｄ 表示装置
JP2014219440A (ja) * 2013-05-01 2014-11-20 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 映像表示装置及び画素回路の制御方法
JP2017027012A (ja) * 2015-07-24 2017-02-02 株式会社ジャパンディスプレイ 表示装置
US10140940B2 (en) 2015-07-24 2018-11-27 Japan Display Inc. Display device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001091095A1 (en) * 2000-05-22 2001-11-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device
CN1409289A (zh) * 2001-09-21 2003-04-09 株式会社半导体能源研究所 半导体器件
US20030098875A1 (en) * 2001-11-29 2003-05-29 Yoshiyuki Kurokawa Display device and display system using the same
TW200301452A (en) * 2001-12-28 2003-07-01 Pioneer Corp Panel display driving device and driving method
JP2004341314A (ja) * 2003-05-16 2004-12-02 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
CN1734544A (zh) * 2004-06-25 2006-02-15 株式会社半导体能源研究所 半导体装置、其驱动方法和电子装置
CN1912980A (zh) * 2005-08-12 2007-02-14 株式会社半导体能源研究所 半导体器件、显示器件和具有该半导体器件的电子器件
CN102197490A (zh) * 2008-10-24 2011-09-21 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
CN106409228A (zh) * 2009-02-27 2017-02-15 株式会社半导体能源研究所 半导体装置的驱动方法
US20140292823A1 (en) * 2013-04-01 2014-10-02 Samsung Display Co., Ltd. Organic light emitting display device and driving method thereof
US20150144945A1 (en) * 2013-11-27 2015-05-28 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
CN111279408B (zh) 2022-10-28
JP7225112B2 (ja) 2023-02-20
US20230298504A1 (en) 2023-09-21
WO2019092549A1 (ja) 2019-05-16
JP2023058597A (ja) 2023-04-25
US11488528B2 (en) 2022-11-01
US20230055169A1 (en) 2023-02-23
US20200327835A1 (en) 2020-10-15
US11694594B2 (en) 2023-07-04
JPWO2019092549A1 (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
JP2023162222A (ja) 表示装置
CN111316347B (zh) 显示装置及其工作方法以及电子设备
US11876098B2 (en) Display device having a plurality of transistors
US11694594B2 (en) Display device, driving method of display device, and electronic device
US11048134B2 (en) Display device and electronic device
JP7477672B2 (ja) 表示装置
JP2024045682A (ja) 表示装置および電子機器
US11100855B2 (en) Display device and electronic device
CN111418000B (zh) 显示装置及其工作方法
JP7491990B2 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant