JP2023045491A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】線順次書込を高速化することなく、発光期間を十分に確保する。【解決手段】奇数フレームＶ_oddにおいて、複数の走査線１２が順番に選択され、一の画素回路１１０において、第１セレクター１２２は、当該一の画素回路１１０に対応する走査線１２が選択されれば、容量素子Ｃ１ａの一端をデータ線１４に電気的に接続し、第２セレクター１２３は、容量素子Ｃ１ｂの一端をトランジスター１２１のゲートノードｇに電気的に接続し、偶数フレームＶ_eveにおいて、複数の走査線１２が順番に選択され、第１セレクター１２２は、走査線１２が選択されれば、容量素子Ｃ１ｂの一端をデータ線１４に電気的に接続し、第２セレクター１２３は、容量素子Ｃ１ａの一端をゲートノードｇに電気的に接続する。【選択図】図６

Description

本発明は、電気光学装置および電子機器に関する。

発光素子として例えばＯＬＥＤを用いた電気光学装置が知られている。ＯＬＥＤは、Organic Light Emitting Diodeの略である。このような電気光学装置では、当該発光素子に電流を流すためのトランジスターなどを含む画素回路が、表示画像の画素に対応して設けられる。当該トランジスターは、階調レベルに応じた電流を発光素子に供給する。これにより、発光素子は、当該電流に応じた輝度で発光する。
このような発光素子を駆動する技術の例としては、例えば特許文献１や特許文献２に記載されているように、１フレーム期間において、データ信号を順次に書き込んだ後に、発光素子を一斉に発光させる技術が知られている。

特開２０１８－２８５９０号公報 特開２０１１－３４０３８号公報

しかしながら、特許文献１および特許文献２では、データ信号の線順次書込から、発光素子の一斉発光まで、１フレーム期間という限られた時間内に実行する必要がある。このため、線順次書込を高速化しなればならない、または、発光期間を十分に確保できずに表示画像が暗くなる、という課題がある。

本開示の一態様に係る電気光学装置は、データ線と複数の走査線との交差に対応して設けられる複数の画素回路を含み、前記各画素回路は、第１セレクター、第２セレクター、第１容量素子、第２容量素子、駆動トランジスターおよび発光素子を含み、前記駆動トランジスターは、ゲートノードの電圧に応じた電流を前記発光素子に供給可能であり、第１フレームにおいて、前記複数の走査線は順番に選択され、前記複数の画素回路のうち一の画素回路における第１セレクターは、当該一の画素回路に対応する一の走査線が選択されれば、前記第１容量素子の一端を前記データ線に電気的に接続し、前記一の画素回路における第２セレクターは、前記第２容量素子の一端を前記ゲートノードに電気的に接続し、前記第１フレームとは異なる第２フレームにおいて、前記複数の走査線は順番に選択され、前記一の画素回路における第１セレクターは、前記一の走査線が選択されれば、前記第２容量素子の一端を前記データ線に電気的に接続し、前記一の画素回路における第２セレクターは、前記第１容量素子の一端を前記ゲートノードに電気的に接続する。

第１実施形態に係る電気光学装置を適用したヘッドマウントディスプレイのブロック図である。 ヘッドマウントディスプレイの構成を示す斜視図である。 ヘッドマウントディスプレイの光学構成を示す図である。 電気光学装置の斜視図である。 電気光学装置の電気的な構成を示すブロック図である。 電気光学装置における画素回路を示す図である。 電気光学装置の動作を示すタイミングチャートである。 電気光学装置の第１変形例の動作を示すタイミングチャートである。 電気光学装置の第２変形例の動作を示すタイミングチャートである。 電気光学装置の第３変形例の動作を示すタイミングチャートである。 第１実施形態に係る電気光学装置の画素回路を示す図である。 第２実施形態に係る電気光学装置の画素回路を示す図である。 電気光学装置の動作を示すタイミングチャートである。 電気光学装置の動作を示すフローチャートである。 第２実施形態における画素回路を示す図である。 電気光学装置における表示歪みを示す図である。 電気光学装置における表示歪みを示す図である。 電気光学装置における表示歪みを示す図である。

以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。
なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

＜第１実施形態＞
図１は、第１実施形態に係る電気光学装置を適用した電子機器であるヘッドマウントディスプレイ・システム１の構成を示すブロック図である。この図に示されるように、ヘッドマウントディスプレイ・システム１は、メインコントローラー５とヘッドセット３００とを含む。ヘッドセット３００は、電気光学装置１０Ｌ、１０Ｒおよびタイミングコントローラー３５０を含む。

電気光学装置１０Ｌは左眼用であり、電気光学装置１０Ｒは右眼用であり、それぞれカラー画像を表示するマイクロディスプレイである。電気光学装置１０Ｌおよび１０Ｒは、半導体基板に複数の画素回路や、当該画素回路を駆動する駆動回路などが形成されている。半導体基板としては、典型的にはシリコン基板であるが、他の半導体基板であってもよい。

メインコントローラー５は、左眼に視認させる映像を示す映像データＶid_L、右眼に視認させる映像を示す映像データＶid_Rおよび制御信号Ｃtrを出力する。映像データＶid_LおよびＶid_Rは、表示すべき映像における画素の階調レベルを例えば８ビットで指定する。

タイミングコントローラー３５０は、メインコントローラー５から制御信号Ｃtr、映像データＶid_LおよびＶid_Rを受信し、受信した信号に基づいて電気光学装置１０Ｌおよび１０Ｒを駆動するためのタイミング信号を生成する。なお、タイミング信号Ｓyncとは、電気光学装置１０Ｌおよび１０Ｒを垂直走査および水平走査するための信号であり、具体的には垂直同期信号や水平同期信号、クロック信号などがある。このうち、垂直同期信号は、電気光学装置１０Ｌおよび１０Ｒにおける垂直走査の開始を指定し、水平同期信号は、電気光学装置１０Ｌおよび１０Ｒにおける水平走査の開始を指定する。また、クロック信号は、電気光学装置１０Ｌに映像データＶid_Lを転送し、電気光学装置１０Ｒに映像データＶid_Rを転送する際の同期信号として用いられる。
また、タイミングコントローラー３５０は、受信した映像データＶid_Lを電気光学装置１０Ｌに転送し、受信した映像データＶid_Rを電気光学装置１０Ｒに転送する。

図２は、ヘッドマウントディスプレイ・システムのヘッドセットを示す斜視図であり、図３は、ヘッドセットの光学構成を示す図である。
図２に示されるように、ヘッドセット３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドセット３００は、図３に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。なお、タイミングコントローラー３５０は、ヘッドセット３００に内蔵され、メインコントローラー５からケーブル７を介して受信した信号に基づいて、上述した電気光学装置１０Ｌおよび１０Ｒを駆動するためのタイミング信号Ｓyncを生成する。

電気光学装置１０Ｌの画像表示面は、図３において左側となるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右側となるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドセット３００の装着したユーザーは、電気光学装置１０Ｌおよび１０Ｒによる表示画像を、外の風景と重ね合わせたシースルー状態で観察することができる。
また、ヘッドセット３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌに表示させ、右眼用画像を電気光学装置１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。だし、立体感等を知覚させる必要がない場合には、映像データＶid_LおよびＶid_Rを共通化して、同じ映像が表示される構成にしてもよい。

なお、電気光学装置１０Ｌおよび１０Ｒの構成については同一なので、以下において電気光学装置１０Ｌおよび１０Ｒについては特に区別することなく、末尾のＬ、Ｒを省略して単に符号を１０と表記し、映像データＶid_LおよびＶid_Rについても、単に映像データＶidと表記する。

図４は、電気光学装置１０を示す斜視図であり、図５は、電気光学装置１０の電気的な構成を示すブロック図である。電気光学装置１０は、半導体基板上やガラス基板上に形成された発光素子を備える。本実施形態では、発光素子の一例としてＯＬＥＤが用いられる。
図４に示されるように、電気光学装置１０は、表示領域１００で開口する枠状のケース１９２に収納される。電気光学装置１０は、ＦＰＣ基板１９４の一端に接続される。なお、ＦＰＣとは、Flexible Printed Circuitsの略称である。

ＦＰＣ基板１９４の他端には、タイミングコントローラー３５０に接続される複数の端子１９６が設けられる。図５に示されるように、電気光学装置１０には、ＦＰＣ基板１９４を介して、映像データＶidやタイミング信号Ｓyncなどが供給される。
なお、図において、Ｘ方向は、電気光学装置１０における走査線の延在方向を示し、Ｙ方向は、データ線の延在方向を示す。Ｘ方向およびＹ方向で定まる二次元平面が半導体基板の基板面である。Ｚ方向は、Ｘ方向およびＹ方向に垂直であって、発光素子から発せられる光の出射方向を示す。

図５に示されるように、電気光学装置１０は、制御回路３０、データ信号出力回路５０、表示領域１００および走査線駆動回路１２０に大別される。
表示領域１００では、ｍ行の走査線１２が図においてＸ方向に沿って設けられ、ｎ列のデータ線１４が、図においてＹ方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。なお、ｍ、ｎは、２以上の整数である。

表示領域１００には、画素回路１１０が、ｍ行の走査線１２と、ｎ列のデータ線１４との交差に対応して設けられる。このため、画素回路１１０は、図において縦ｍ行×横ｎ列でマトリクス状に配列する。マトリクス配列のうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ－１）、ｍ行目と呼ぶ場合がある。同様にマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（ｎ－１）、ｎ列目と呼ぶ場合がある。
なお、走査線１２を一般化して説明するために、１以上ｍ以下の整数ｉを用いる。同様に、データ線１４を一般化して説明するために、１以上ｎ以下の整数ｊを用いる。

制御回路３０は、メインコントローラー５やタイミングコントローラー３５０から供給される映像データＶidやタイミング信号Ｓyncに基づいて各部を制御する。映像データＶidは、上述したように画素の階調レベルを例えば８ビットで指定するが、表示すべき画像における画素の階調レベルで示される明るさの特性と、当該画素に対応する画素回路１１０の輝度、詳細には、画素回路１１０に含まれるＯＬＥＤの輝度の特性とは、一致しない。
このため、制御回路３０は、映像データＶidで指定される階調レベルを、当該階調レベルに対応した輝度でＯＬＥＤを発光させるために、映像データＶidの８ビットを、本実施形態では例えば１０ビットにアップコンバージョンして、ＯＬＥＤの輝度を指定する映像データＶdataとして出力する。
このようなアップコンバージョンには、入力である映像データＶidの８ビットと、出力である映像データＶdataの１０ビットとの対応関係を予め記憶したルックアップテーブルが用いられる。
また、制御回路３０は、各部を制御するために各種の制御信号を生成するが、詳細については後述する。

走査線駆動回路１２０は、制御回路３０による制御にしたがって、ｍ行ｎ列で配列する画素回路１１０を１行毎に駆動するための回路である。走査線駆動回路１２０は、１、２、３、…、（ｍ－１）、ｍ行目の走査線１２に、順に走査信号Ｓcan(1)、Ｓcan(2)、…、Ｓcan(m-1)、Ｓcan(m)を供給する。一般的には、ｉ行目の走査線１２に供給される走査信号がＳcan(i)と表記される。
なお、図４では、図面の複雑化を避けるために、１行の走査線１２を１本としているが、実際には、１行について走査線数は「２」である。ｉ行目に対応する２本の走査線１２に供給される走査信号は、Ｓcan_a(i)およびＳcan_b(i)である。

データ信号出力回路５０は、走査線駆動回路１２０によって選択された行に位置する画素回路１１０に向けて、輝度に応じた電圧のデータ信号を出力する回路である。
詳細には、データ信号出力回路５０は、制御回路３０から供給される映像データＶdataを１行分ラッチし、ラッチした１行分の映像データＶdataをアナログのデータ信号に変換し、データ信号として対応するデータ線１４に出力する。
なお、１、２、…、（ｎ－１）、ｎ列目におけるデータ線１４の電位は、順にＶd(1)、Ｖd(2)、…、Ｖd(n-1)、Ｖd(n)と表記される。一般的には、ｊ列目におけるデータ線１４の電位はＶd(j)と表記される。
なお、本説明において、電圧ゼロの基準は論理レベルのＬレベル（接地電位）であるが、２点間の電圧（閾値電圧）を除き、本説明では電位、電圧を厳密に使い分けてはいない。また、本説明において電源とは、時間的にほぼ一定の電圧、電位をいう。

図６は、画素回路１１０を示す図である。ｍ行ｎ列で配列する画素回路１１０は電気的にみれば互いに同一である。このため、画素回路１１０については、ｉ行ｊ列に位置する画素回路１１０で代表させて説明する。

図に示されるように、画素回路１１０は、ＯＬＥＤ１３０と、ｐチャネルのＭＯＳ型のトランジスター１２１、１２２ａ、１２２ｂ、１２３ａ、１２３ｂおよび１２４と、容量素子Ｃ１ａ、Ｃ１ｂとを含む。なお、ＭＯＳとは、Metal-Oxide-Semiconductor field-effect transistorの略称である。
ｉ行目の画素回路１１０には、走査信号Ｓcan_a(i)が、ｉ行目に対応する２本の走査線１２のうち、一方の走査線１２ａを介して供給され、走査信号Ｓcan_b(i)が、他方の走査線１２ｂを介して供給される。
また、１～ｍ行目の、すべての画素回路１１０には、選択信号Ｓel_a、Ｓel_bおよび制御信号Ｅnbが共通に、制御回路３０から供給される。

ＯＬＥＤ１３０は、画素電極１３１と共通電極１３３とで発光機能層１３２を挟持した発光素子である。画素電極１３１はアノードとして機能し、共通電極１３３はカソードとして機能する。なお、共通電極１３３は光反射性および光透過性を有する。ＯＬＥＤ１３０において、アノードからカソードに向かって電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光機能層１３２で再結合して励起子が生成され、白色光が発生する。

カラー表示とする場合、発生した白色光が、例えば図示省略された反射層と半反射半透過層とで構成された光共振器にて共振し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色に対応して設定された共振波長で出射する。光共振器から光の出射側には当該色に対応したカラーフィルターが設けられる。したがって、ＯＬＥＤ１３０からの出射光は、光共振器およびカラーフィルターによる着色を経て、観察者に視認される。なお、光共振器は図示省略されている。また、電気光学装置１０が単に明暗のみの単色画像を表示する場合には、上記カラーフィルターが省略される。

ｉ行ｊ列における画素回路１１０において、トランジスター１２２ａにあっては、ソースノードがｊ列目のデータ線１４に接続され、ドレインノードが容量素子Ｃ１ａの一端およびトランジスター１２３ａのソースノードに接続され、ゲートノードが走査線１２ａに接続される。トランジスター１２２ｂにあっては、ソースノードがｊ列目のデータ線１４に接続され、ドレインノードが容量素子Ｃ１ｂの一端およびトランジスター１２３ｂのソースノードに接続され、ゲートノードが走査線１２ｂに接続される。容量素子Ｃ１ａの他端および容量素子Ｃ１ｂの他端は、高位の電源電位ＥLvddが供給される電源配線１１６に接続される。

トランジスター１２３ａにあっては、ゲートノードが、選択信号Ｓel_aが供給される制御線１３ａに接続される。トランジスター１２３ｂにあっては、ゲートノードが、選択信号Ｓel_bが供給される制御線１３ｂに接続される。トランジスター１２３ａのドレインノードおよびトランジスター１２３ｂのドレインノードは、トランジスター１２１のゲートノードｇに接続される。

トランジスター１２１にあっては、ソースノードｓが電源配線１１６に接続され、ドレインノードｄがトランジスター１２４のソースノードに接続される。トランジスター１２４にあっては、ゲートノードに制御信号Ｅnbが供給され、ドレインノードがＯＬＥＤ１３０の画素電極１３１に接続される。なお、ＯＬＥＤ１３０において共通電極１３３には、電源配線１１８を介して低位の電源電位ＥLvssが供給される。

なお、本説明において「電気的に接続」される、または、単に「接続」される、とは、２以上の要素間の直接的または間接的な接続または結合を意味し、例えば半導体基板において２以上の要素間が直接的ではなくても、異なる配線層およびコンタクトホールを介して接続されることも含む。

図７は、電気光学装置１０の動作を説明するためのタイミングチャートである。
電気光学装置１０の動作は、奇数フレームＶ_oddと偶数フレームＶ_eveとに分かれる。
なお、奇数フレームＶ_oddおよび偶数フレームＶ_eveは、連続するフレームを区別するための便宜的なものに過ぎない。本説明においてフレームとは、映像データＶidで指定される画像の１コマの表示に要する期間をいう。１フレームの期間長は、垂直同期期間と同じであれば、例えばタイミング信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒である。

奇数フレームＶ_oddでは、走査信号Ｓcan_a(1)、Ｓcan_a(2)、…、Ｓcan_a(m-1)、Ｓcan(m)_aが、順に水平走査期間Ｈ毎に排他的にＬレベルになる。また、偶数フレームＶ_eveでは、走査信号Ｓcan_b(1)、Ｓcan_b(2)、…、Ｓcan_b(m-1)、Ｓcan(m)_bが、順に水平走査期間Ｈ毎に排他的にＬレベルになる。

走査信号Ｓcan_a(m)がＨレベルに変化してから走査信号Ｓcan_b(1)がＬレベルに変化するまでの期間、および、走査信号Ｓcan_b(m)がＨレベルに変化してから走査信号Ｓcan_a(1)がＬレベルに変化するまでの期間が垂直走査帰線期間Ｖblnkである。
本実施形態において、制御信号Ｅnbは、垂直走査帰線期間ＶblnkにおいてＨレベルになる。
なお、奇数フレームＶ_oddにおいて走査信号Ｓcan_a(1)がＬレベルに変化してから走査信号Ｓcan_a(m)がＨレベルに変化するまでの期間、および、偶数フレームＶ_eveにおいて走査信号Ｓcan_b(1)がＬレベルに変化してから走査信号Ｓcan_b(m)がＨレベルに変化するまでの期間を水平有効走査期間という場合がある。本実施形態では便宜的に、奇数フレームＶ_oddにおける水平有効走査期間を発光期間Ｌ_eveに一致させ、偶数フレームＶ_eveにおける水平有効走査期間を発光期間Ｌ_oddに一致させている。
本実施形態において、制御信号Ｅnbは、発光期間Ｌ_eveおよびＬ_oddにおいてＬレベルになる。

奇数フレームＶ_oddが開始する前の垂直走査帰線期間Ｖblnkにおいて、選択信号Ｓel_aが時間的に先にＬからＨレベルに変化し、選択信号Ｓel_bが時間的に後にＨからＬレベルに変化する。また、偶数フレームＶ_eveが開始する前の垂直走査帰線期間Ｖblnkにおいて、選択信号Ｓel_bが時間的に先にＬからＨレベルに変化し、選択信号Ｓel_aが時間的に後にＨからＬレベルに変化する。
すなわち、選択信号Ｓel_aおよびＳel_bでは、位相が１８０度シフトした関係にある。

まず、奇数フレームＶ_oddの動作について説明する。奇数フレームＶ_oddにおいて走査信号Ｓcan_a(i)がＬレベルになると、ｉ行ｊ列の画素回路１１０では、トランジスター１２２ａがオン状態になる。走査信号Ｓcan_a(i)がＬレベルになる期間では、走査信号Ｓcan_b(i)がＨレベルであるから、ｉ行ｊ列の画素回路１１０では、トランジスター１２２ｂがオフ状態である。

本説明において、スイッチング素子またはトランジスターの「オン状態」とは、スイッチング素子の両端、または、トランジスターにおけるソースノード・ドレインノードの間が電気的に閉じて低インピーダンス状態になることをいう。また、スイッチング素子またはトランジスターの「オフ状態」とは、スイッチング素子の両端、または、ソースノード・ドレインノードの間が電気的に開いて高インピーダンス状態になることをいう。

奇数フレームＶ_oddにおいて走査信号Ｓcan_a(i)がＬレベルになる期間では、データ信号出力回路５０が、映像データＶdataで示されるｉ行１列～ｉ行ｎ列の画素の階調レベルをアナログである電位Ｖd(1)～Ｖd(n)に変換して、１～ｎ列目のデータ線１４にデータ信号として出力する。ｊ列目でいえば、データ信号出力回路５０は、ｉ行ｊ列の画素の階調レベルをアナログ信号の電位Ｖd(j)に変換して、ｊ列目のデータ線１４にデータ信号として出力する。

当該電位Ｖd(j)のデータ信号は、ｊ列目のデータ線１４、および、ｉ行ｊ列の画素回路１１０におけるトランジスター１２２ａを順に介して容量素子Ｃ１ａに保持される。
なお、ここではｉ行ｊ列の画素回路１１０について説明したが、ｉ行目においてｊ列以外の画素回路１１０においても、データ信号が容量素子Ｃ１ａに保持される。
また、奇数フレームＶ_oddにおいては、ｉ行目以外でも、走査信号Ｓcan_a(1)～Ｓcan_a(m)が順番にＬレベルになることによって、画素の階調レベルに応じた電位のデータ信号が容量素子Ｃ１ａに保持される。

奇数フレームＶ_oddのうちの発光期間Ｌ_eveでは、選択信号Ｓel_aがＨレベルであるので、すべての画素回路１１０においてトランジスター１２３ａがオフ状態になる。また、発光期間Ｌ_eveでは、選択信号Ｓel_bがＬレベルであるので、すべての画素回路１１０においてトランジスター１２３ｂがオン状態になる。
このため、すべての画素回路１１０において、容量素子Ｃ１ｂの一端がトランジスター１２３ｂを介してトランジスター１２１のゲートノードｇに電気的に接続されるので、当該トランジスター１２１におけるゲートノードおよびソースノード間には、容量素子Ｃ１ｂに保持された電圧が印加される。
また、発光期間Ｌ_eveでは、制御信号ＥnbがＬレベルであるので、トランジスター１２４がオン状態になる。

したがって、発光期間Ｌ_eveにおいてすべての画素回路１１０では、トランジスター１２１がゲートノード・ソースノード間の電圧、すなわち当該画素の階調レベルに応じた電流をＯＬＥＤ１３０に流す。
発光期間Ｌ_eveにおいて容量素子Ｃ１ｂに保持された電圧は、奇数フレームＶ_oddの前の偶数フレームＶ_eveにおいてデータ線１４を介して供給されたデータ信号に基づく。
したがって、奇数フレームＶ_oddの発光期間Ｌ_eveにおいて、すべての画素回路１１０におけるＯＬＥＤ１３０は、その前の偶数フレームＶ_eveに供給されたデータ信号に応じた輝度で発光することになる。

次に、偶数フレームＶ_eveの動作について説明する。偶数フレームＶ_eveにおいて走査信号Ｓcan_b(i)がＬレベルになると、ｉ行ｊ列の画素回路１１０では、トランジスター１２２ｂがオン状態になる。走査信号Ｓcan_b(i)がＬレベルになる期間では、走査信号Ｓcan_a(i)がＨレベルであるから、ｉ行ｊ列の画素回路１１０では、トランジスター１２２ａがオフ状態である。

偶数フレームＶ_eveにおいて走査信号Ｓcan_b(i)がＬレベルになる期間では、データ信号出力回路５０が、映像データＶdataで示されるｉ行１列～ｉ行ｎ列の画素の階調レベルをアナログである電位Ｖd(1)～Ｖd(n)に変換して、１～ｎ列目のデータ線１４にデータ信号として出力する。ｊ列目でいえば、データ信号出力回路５０は、ｉ行ｊ列の画素の階調レベルをアナログ信号の電位Ｖd(j)に変換して、ｊ列目のデータ線１４にデータ信号として出力する。

当該電位Ｖd(j)のデータ信号は、ｊ列目のデータ線１４、および、ｉ行ｊ列の画素回路１１０におけるトランジスター１２２ｂを順に介して容量素子Ｃ１ｂに保持される。
なお、ここではｉ行ｊ列の画素回路１１０について説明したが、ｉ行目においてｊ列以外の画素回路１１０においても、データ信号が容量素子Ｃ１ｂに保持される。
また、偶数フレームＶ_eveにおいては、ｉ行目以外でも、走査信号Ｓcan_b(1)～Ｓcan_b(m)が順番にＬレベルになることによって、画素の階調レベルに応じた電位のデータ信号が容量素子Ｃ１ｂに保持される。

発光期間Ｌ_eveでは、選択信号Ｓel_bがＨレベルであるので、すべての画素回路１１０においてトランジスター１２３ｂがオフ状態になる。また、発光期間Ｌ_oddでは、選択信号Ｓel_aがＬレベルであるので、すべての画素回路１１０においてトランジスター１２３ａがオン状態になる。
このため、すべての画素回路１１０において、容量素子Ｃ１ａの一端がトランジスター１２３ａを介してトランジスター１２１のゲートノードｇに電気的に接続されるので、当該トランジスター１２１におけるゲートノードおよびソースノード間には、容量素子Ｃ１ａに保持された電圧が印加される。
また、発光期間Ｌ_oddでは、制御信号ＥnbがＬレベルであるので、トランジスター１２４がオン状態になる。

発光期間Ｌ_oddにおいてすべての画素回路１１０では、トランジスター１２１がゲートノード・ソースノード間の電圧、すなわち当該画素の階調レベルに応じた電流をＯＬＥＤ１３０に流す。
発光期間Ｌ_oddにおいて容量素子Ｃ１ａに保持された電圧は、上述したように先の奇数フレームＶ_oddにおいてデータ線１４を介して供給されたデータ信号に基づく。
したがって、発光期間Ｌ_oddにおいて、すべての画素回路１１０におけるＯＬＥＤ１３０は、その前の奇数フレームＶ_oddに供給されたデータ信号に応じた輝度で発光することになる。

本実施形態では、奇数フレームＶ_oddにおいて、１行目からｍ行目まで順次で容量素子Ｃ１ａにデータ信号の電位が保持され、次の偶数フレームＶ_eveにおいて制御信号ＥnbがＬレベルになることによって、１行目からｍ行目までの全画素回路１１０においてＯＬＥＤ１３０が一斉に発光する。
一方、偶数フレームＶ_eveにおいて、１行目からｍ行目まで順次で容量素子Ｃ１ｂにデータ信号の電位が保持され、次の奇数フレームＶ_oddにおいて制御信号ＥnbがＬレベルになることによって、１行目からｍ行目までの全画素回路１１０においてＯＬＥＤ１３０が一斉に発光する。
このように本実施形態で、直前フレームにおいて保持された電圧に応じて全画素回路１１０におけるＯＬＥＤ１３０が一斉に発光する。

このため、本実施形態では、データ信号の電位を１行目からｍ行目まで容量素子Ｃ１ａまたはＣ１ｂに保持させる動作において高速動作が不要であり、また、発光期間Ｌ_eveまたはＬoddとして水平有効走査期間を確保することができるので、表示画像が暗くなることもない。

また、本実施形態によれば、ヘッドマウントディスプレイ・システム１を装着するユーザーが、実在する風景に電気光学装置１０による表示画像を重ねて視認する場合に、当該ユーザーが頭部を振ったときに表示画像が歪んで視認されることを抑えることができる。この点について説明する。

図１６Ａ、図１６Ｂおよび図１６Ｃは、従来の線順次でＯＬＥＤを発光させた構成において表示画像が歪んで視認されることを説明するための図である。なお、線順次でＯＬＥＤを発光させる構成とは、走査線の選択によりデータ信号を容量素子に保持させるとほぼ同時に、ＯＬＥＤを発光させる構成、すなわち、ＯＬＥＤを走査線（ライン）毎に発光させる構成をいう。

これらの図において、枠状のＴは、ヘッドセット３００を装着するユーザーの視野を示す。視野Ｔにおいて電気光学装置１０が矩形上のオブジェクトＤjを表示する場合を想定する。この場合に、図１６Ａ、図１６Ｂおよび図１６Ｃの順で示されるように、ユーザーが右方向に頭部を振って視野Ｔが急激に移動するとき、線順次でＯＬＥＤを発光させる構成では、オブジェクトＤjにおける発光開始のタイミングがライン毎に異なる。詳細には、頭部を振ることによって相対移動する風景に対し、オブジェクトＤjにおける上端のライン（行）Ｌnsは、最初に発光開始を迎え、ほぼ中間のラインＬnsは、ラインＬnsよりも遅延して発光開始を迎え、下端のラインＬnfは、最後に発光開始を迎える。
このように、相対移動する風景に対して、オブジェクトＤjの下方に向かうほど、ラインの開始タイミングが遅れるので、ユーザーは、矩形状で表示されるオブジェクトＤjが形状Ｄjpのように歪んでいるかのように視認してしまう。

これに対して、本実施形態では、ＯＬＥＤ１３０の発光は、発光開始のタイミングがライン毎に異なることはなく、全画素回路１１０において一斉に実行される。このため、本実施形態では、ユーザーが頭部を振ったときに表示画像が歪んで視認されることを防止することができる。

＜第１実施形態の変形例＞
上述した第１実施形態では次のような変形が可能である。

第１実施形態では、図７に示されるように、走査信号Ｓcan_b(m)がＨレベルに変化した後に、選択信号Ｓel_aがＬからＨレベルに変化し、この後に、選択信号Ｓel_bがＨからＬレベルに変化し、走査信号Ｓcan_a(m)がＨレベルに変化した後に、選択信号Ｓel_bがＬからＨレベルに変化し、この後に、選択信号Ｓel_aがＨからＬレベルに変化する構成であった。
この構成に限られず、図８に示されるように、走査信号Ｓcan_b(m)がＨレベルに変化するタイミングと、選択信号Ｓel_aがＬからＨレベルに変化するタイミングとが一致し、走査信号Ｓcan_a(m)がＨレベルに変化するタイミングと、選択信号Ｓel_bがＬからＨレベルに変化するタイミングとが一致する構成としてもよい。すなわち、垂直走査帰線期間Ｖblnkの開始タイミングと、それまで接続していた容量素子Ｃ１ａまたはＣ１ｂをトランジスター１２１のゲートノードｇから切り離すタイミングとを一致させる構成としてもよい。

図９に示されるように、制御信号ＥnbがＨレベルに変化するタイミングよりも前に、選択信号Ｓel_aまたは選択信号Ｓel_bをＨレベルに変化させる構成としてもよい。すなわち、ＯＬＥＤ１３０を消灯させるタイミングよりも前に、容量素子Ｃ１ａまたはＣ１ｂをトランジスター１２１のゲートノードｇから切り離す構成としてもよい。

また、第１実施形態では、走査信号Ｓcan_a(1)～Ｓcan_a(m)が順次Ｌレベルになる期間、および、走査信号Ｓcan_b(1)～Ｓcan_b(m)が順次Ｌレベルになる期間、すなわち水平有効走査期間の全域を発光期間として制御信号ＥnbをＬレベルとする、すなわちＯＬＥＤ１３０を発光させる構成であった。
この構成に限られず、図１０に示されるように、制御信号ＥnbがＬレベルとする発光期間を狭めて、ＯＬＥＤ１３０の発光期間を短くする構成としてもよい。このような構成によって、ＯＬＥＤ１３０の発光期間が短くなると、電気光学装置１０における表示特性が、いわゆるインパルス応答に近くなるので、動画表示における残像感が低減される。また、暗い階調レベルを画素回路１１０で、さらに暗く表現することができる。
なお、水平有効走査期間の一部を発光期間とする場合に、当該発光期間を、図１０に示されるように時間的に前方に寄せてもよいし、時間的に後方に寄せてもよいし、間欠的としてもよい。

上述した第１実施形態および第１実施形態の変形例において画素回路１１０については、図１１に示されるような構成として把握することができる。
図６におけるトランジスター１２２ａおよび１２２ｂは、図１１に示されるように第１セレクター１２２として把握することができる。詳細には、第１セレクター１２２は、奇数フレームＶ_oddにおいて、走査線１２ａが選択されて、走査信号Ｓcan_a(i)がＬレベルになれば、容量素子Ｃ１ａの一端をｊ列目のデータ線１４に電気的に接続し、偶数フレームＶ_eveにおいて、走査線１２ｂが選択されて、走査信号Ｓcan_b(i)がＬレベルになれば、容量素子Ｃ１ｂの一端をｊ列目のデータ線１４に電気的に接続する。

また、図６におけるトランジスター１２３ａおよび１２３ｂは、図１１に示されるように第２セレクター１２３として把握することができる。詳細には、第２セレクター１２３は、奇数フレームＶ_oddにおいて、選択信号Ｓel_aがＨレベルであって、選択信号Ｓel_bがＬレベルであれば、容量素子Ｃ１ｂの一端をトランジスター１２１のゲートノードｇに電気的に接続し、偶数フレームＶ_eveにおいて、選択信号Ｓel_aがＬレベルであって、選択信号Ｓel_bがＨレベルであれば、容量素子Ｃ１ａの一端をゲートノードｇに電気的に接続する。

すなわち、トランジスター１２１は駆動トランジスターの一例であり、トランジスター１２２ａは、第１スイッチング素子の一例であり、トランジスター１２２ｂは、第２スイッチング素子の一例であり、トランジスター１２３ａは、第３スイッチング素子の一例であり、トランジスター１２３ｂは、第４スイッチング素子の一例である。また、容量素子Ｃ１ａは、第１容量素子の一例であり、容量素子Ｃ１ｂは、第２容量素子の一例である。

＜第２実施形態＞
ＯＬＥＤ１３０に流れる電流を制御するトランジスター１２１について閾値電圧を補償する構成としてもよい。そこで、トランジスター１２１の閾値電圧を補償する第２実施形態について説明する。
なお、第２実施形態については、第１実施形態とは画素回路１１０の構成が異なるのみである。そこで、第２実施形態については、主に画素回路１１０の相違点について説明する。

図１２は、第２実施形態に係る電気光学装置１０における画素回路１１０を示す図である。図１２に示される画素回路１１０では、図６と比較して、容量素子Ｃ２と、ｐチャネルのＭＯＳ型のトランジスター１２５、１２６とが追加される。
図１２においてトランジスター１２３ａのドレインノードおよびトランジスター１２３ｂのドレインノードは、トランジスター１２５のドレインノードおよび容量素子Ｃ２の一端に接続される。容量素子Ｃ２の他端は、トランジスター１２１のゲートノードｇおよびトランジスター１２６のドレインノードに接続される。トランジスター１２５にあっては、ソースノードが電源配線１１６に接続され、ゲートノードには、制御信号Ｙｂが供給される。トランジスター１２６にあっては、ソースノードがトランジスター１２１のドレインノードｄに接続され、ゲートノードには、制御信号Ｙａが供給される。

図１３は、第２実施形態に係る電気光学装置１０の動作を説明するためのタイミングチャートである。
制御信号Ｙａ、Ｙｂは、制御回路３０（図４参照）から、すべての画素回路１１０にわたって共通に供給される。制御信号Ｙａ、Ｙｂは、図１３に示されるように垂直走査帰線期間ＶblnkにおいてＬレベルになる。詳細には、垂直走査帰線期間Ｖblnkにおいて制御信号Ｙｂが先にＬレベルになった後に、制御信号ＹａがＬレベルになり、この後、制御信号Ｙｂが先にＨレベルになった後に、制御信号ＹａがＬレベルになる。

また、本実施形態において、選択信号Ｓel_aおよびＳel_bでは、位相が１８０度シフトした関係にある点は、第１実施形態と同様である。ただし、選択信号Ｓel_aおよびＳel_bがＨレベルに変化するタイミングが、垂直走査帰線期間Ｖblnkの開始タイミングであり、Ｌレベルに変化するタイミングが、制御信号ＹａにＨレベルに変化した後であって、垂直走査帰線期間Ｖblnkの終了前である。

垂直走査帰線期間Ｖblnkにおいて、制御信号ＹｂがＬレベルになると、トランジスター１２５がオン状態になるので、容量素子Ｃ２の一端は電源電位ＥLvddになる。次に、制御信号ＹａがＬレベルになると、トランジスター１２６がオン状態になるので、トランジスター１２１においてドレインノードおよびゲートノードが接続された状態、すなわち、ダイオード接続状態になる。このため、当該トランジスター１２１におけるゲートノードｇおよびソースノードｓの間は、当該トランジスター１２１の閾値電圧に収束し、当該閾値電圧が容量素子Ｃ２に保持される。
制御信号ＹａがＨレベルになると、トランジスター１２６がオフ状態になり、制御信号ＹｂがＨレベルになると、トランジスター１２５がオフ状態になる。

垂直走査帰線期間Ｖblnkの終了後、発光期間Ｌ_eveであれば、トランジスター１２３ｂがオン状態になるので、容量素子Ｃ１ｂおよびＣ２が電源配線１１６とトランジスター１２１のゲートノードｇとの間で直列状態になる。このため、先の偶数フレームＶ_eveにおいて供給された階調レベルに応じた電圧に、閾値電圧が加算され、当該加算電圧がトランジスター１２１のゲートノードｇに印加される。
垂直走査帰線期間Ｖblnkの終了後、偶数フレームＶ_eveにおける発光期間Ｌ_oddであれば、トランジスター１２３ａがオン状態になるので、容量素子Ｃ１ａおよびＣ２が電源配線１１６とトランジスター１２１のゲートノードｇとの間で直列状態になる。このため、先の奇数フレームＶ_oddにおいて供給された階調レベルに応じた電圧に、閾値電圧が加算され、当該加算電圧がトランジスター１２１のゲートノードｇに印加される。

図１４は、第２実施形態に係る電気光学装置１０の動作を示すフローチャートである。
ここで、ステップＳ１を奇数フレームＶ_oddの発光期間Ｌ_eveの動作とすると、ステップＳ１では、階調レベルに応じたデータ信号の電圧を容量素子Ｃ１ａに線順次で保持させる動作と、容量素子Ｃ１ｂおよびＣ２の保持電圧によってトランジスター１２１の閾値電圧を補償してＯＬＥＤ１３０に電流を流す発光動作とが並行して実行される。
次のステップＳ２では、垂直走査帰線期間Ｖblnkであり、ＯＬＥＤ１３０を消灯しつつ、トランジスター１２１の閾値電圧を容量素子Ｃ２に保持させる動作が実行される。

ステップＳ３では、階調レベルに応じたデータ信号の電圧を容量素子Ｃ１ｂに線順次で保持させる動作と、容量素子Ｃ１ａおよびＣ２の保持電圧によってトランジスター１２１の閾値電圧を補償してＯＬＥＤ１３０に電流を流す発光動作とが並行して実行される。
次のステップＳ４では、垂直走査帰線期間Ｖblnkであり、ＯＬＥＤ１３０を消灯しつつ、トランジスター１２１の閾値電圧を容量素子Ｃ２に保持させる動作が実行される。
以下、ステップＳ１→Ｓ２→Ｓ３→Ｓ４→（Ｓ１）の動作が繰り返し実行される。

第２実施形態によれば、奇数フレームＶ_oddおよび偶数フレームＶ_eveのいずれにおいても、閾値電圧が補償された状態で、トランジスター１２１が、ＯＬＥＤ１３０に階調レベルに応じた電流を流すので、画素回路１１０毎にバラツキの少ない高品位な表示が可能になる。
なお、第２実施形態においても、図１０で説明したように、制御信号ＥnbがＬレベルになる期間を短くして、ＯＬＥＤ１３０の発光期間を短縮してもよい。

上述した第２実施形態において画素回路１１０については、図１５に示されるような構成として把握することができる。
図１２におけるトランジスター１２６は、図１５に示されるように、制御信号Ｙａが垂直走査帰線期間ＶblnkにおいてＬレベルであれば、トランジスター１２１のゲートノードｇおよびドレインノードｄを電気的に短絡させて、当該トランジスター１２１をダイオード接続状態にさせるスイッチング素子として機能する。すなわち、トランジスター１２６は第６スイッチング素子の一例である。

また、容量素子Ｃ２は、トランジスター１２５および１２６がオン状態になったときにトランジスター１２１の閾値電圧を保持する。そして、閾値電圧を保持した容量素子Ｃ２は、奇数フレームＶ_oddにおいて、トランジスター１２５および１２６がオフ状態であって、選択信号Ｓel_aがＨレベルであり、選択信号Ｓel_bがＬレベルであれば、容量素子Ｃ１ｂの一端とトランジスター１２１のゲートノードｇとの間に電気的に介挿され、偶数フレームＶ_eveにおいて、トランジスター１２５および１２６がオフ状態であって、選択信号Ｓel_aがＬレベルであり、選択信号Ｓel_aがＨレベルであれば、容量素子Ｃ１ａの一端とトランジスター１２１のゲートノードｇとの間に電気的に介挿される。すなわち、容量素子Ｃ２は第３容量素子の一例である。
なお、本説明において「電気的に介挿」とは、２以上の要素の間において、電気回路でみたときに挿入されることをいう。

＜応用例・変形例＞
上述した第１実施形態および第２実施形態（以下「実施形態等」という）は、多様に応用または変形され得る。実施形態等に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様を、相互に矛盾しない範囲で併合してもよい。

実施形態等に係る電気光学装置１０において、トランジスター１２４は、トランジスター１２１とＯＬＥＤ１３０との間に設けられたが、トランジスター１２４が設けられる位置は、上記の間に限られない。トランジスター１２４の機能は、トランジスター１２１によって制御される電流がＯＬＥＤ１３０に流れる経路を遮断する点にあるので、電源配線１１６および１１８の間において、トランジスター１２１および１２４が直列に接続される構成であればよい。なお、トランジスター１２４は第５スイッチング素子の一例である。

そもそも、電気光学装置１０において、画素回路１１０に、トランジスター１２４が設けられたが、実施形態等では、ずべての画素回路１１０におけるＯＬＥＤ１３０の発光期間が共通であるので、たとえば図示省略された電源回路が、電源配線１１６に供給する電源電位ＥLvddを、発光期間に合わせて供給する構成としてもよい。

また、実施形態等では、発光素子の一例としてＯＬＥＤ１３０を例示して説明したが、他の発光素子を用いてもよい。例えば発光素子として、ＬＥＤ（Light Emitting Diode）、ミニＬＥＤ、マイクロＬＥＤ等を用いてもよい。

トランジスター１２１、１２２ａ、１２２ｂ、１２３ａ、１２３ｂ、１２４、１２５および１２６のチャネル型は、実施形態等に限定されない。また、これらのトランジスターは、トランジスター１２１を除き、適宜トランスミッションゲートに置き換えてもよい。

電気光学装置１０を含む電子機器については、ヘッドマウントディスプレイ・システム１のほかにも、プロジェクション・システムや、ユーザーに対し、実在する風景に電気光学装置１０による表示画像を重ねて視認させる機器のすべてに適用可能である。

＜付記＞
以上の記載から、例えば以下のように本開示の好適な態様が把握される。なお、各態様の理解を容易にするために、以下では、図面の符号を便宜的に括弧書で併記するが、本発明を図示の態様に限定する趣旨ではない。

＜付記１＞
ひとつの態様（態様１）に係る電気光学装置（１０）は、データ線（１４）と複数の走査線（１２）との交差に対応して設けられる複数の画素回路（１１０）を含み、各画素回路（１１０）は、第１セレクター（１２２）、第２セレクター（１２３）、第１容量素子（Ｃ１ａ）、第２容量素子（Ｃ１ｂ）、駆動トランジスター（１２１）および発光素子（１３０）を含み、駆動トランジスター（１２１）は、ゲートノード（ｇ）の電位に応じた電流を発光素子（１３０）に供給可能であり、第１フレーム（Ｖ_odd）において、複数の走査線（１２）は順番に選択され、複数の画素回路（１１０）のうち一の画素回路（１１０）における第１セレクター（１２２）は、当該一の画素回路（１１０）に対応する一の走査線（１２）が選択されれば、第１容量素子（Ｃ１ａ）の一端をデータ線（１４）に電気的に接続し、一の画素回路（１１０）における第２セレクター（１２３）は、第２容量素子（Ｃ１ｂ）の一端をゲートノード（ｇ）に電気的に接続し、第１フレーム（Ｖ_odd）とは異なる第２フレーム（Ｖ_eve）において、複数の走査線（１２）は順番に選択され、一の画素回路（１１０）における第１セレクター（１２２）は、一の走査線（１２）が選択されれば、第２容量素子（Ｃ１ｂ）の一端をデータ線（１４）に電気的に接続し、一の画素回路（１１０）における第２セレクター（１２３）は、第１容量素子（Ｃ１ａ）の一端をゲートノード（ｇ）に電気的に接続する。

態様１によれば、第１フレーム（Ｖ_odd）においてデータ線（１４）の電位が、線順次で第１容量素子（Ｃ１ａ）に保持され、第２フレーム（Ｖ_eve）において、第１容量素子（Ｃ１ａ）の一端が駆動トランジスター（１２１）のゲートノード（ｇ）に接続されるので、ＯＬＥＤ（１３０）の点灯が一斉に実行される。すなわち、第１フレーム（Ｖ_odd）における線順次の保持動作の後に、第２フレーム（Ｖ_eve）において、当該保持電圧に基づく発光素子（１３０）の一斉発光が可能になる。
したがって、態様１によれば、線順次の保持動作を高速化することなく、発光期間を長く確保することができる。また、発光素子（１３０）は一斉に発光可能であるので、線順次の発光に起因して表示画像が歪んで視認されるのを防止することができる。

＜付記２＞
態様１の具体的な態様（態様２）に係る電気光学装置（１０）では、第１セレクター（１２２）が、データ線（１４）と第１容量素子（Ｃ１ａ）の一端との間でオン状態またはオフ状態になる第１スイッチング素子（１２２ａ）と、データ線（１４）と第２容量素子（Ｃ１ｂ）の一端との間でオン状態またはオフ状態になる第２スイッチング素子（１２２ｂ）と、を含み、第２セレクター（１２３）が、第１容量素子（Ｃ１ａ）の一端とゲートノード（ｇ）との間でオン状態またはオフ状態になる第３スイッチング素子（１２３ａ）と、第２容量素子（Ｃ１ｂ）の一端とゲートノード（ｇ）との間でオン状態またはオフ状態になる第４スイッチング素子（１２３ｂ）と、を含む。態様２によれば、第１セレクター（１２２）および第２セレクター（１２３）を具体的に構成することができる。

＜付記３＞
態様２の具体的な態様（態様３）に係る電気光学装置（１０）では、画素回路（１１０）が、高位電源配線（１１６）および低位電源配線（１１８）の間で、駆動トランジスター（１２１）と直列に接続される第５スイッチング素子（１２４）を含む。態様３によれば、駆動トランジスター（１２１）がゲートノード（ｇ）の電位に応じた電流を、第５スイッチング素子（１２４）のオン状態によって発光素子（１３０）に供給することができる。

＜付記４＞
態様２または態様３の具体的な態様（態様４）に係る電気光学装置（１０）では、画素回路（１１０）は、駆動トランジスター（１２１）の閾値電圧が保持される第３容量素子（Ｃ２）を含み、第３容量素子（Ｃ２）は、第１フレーム（Ｖ_odd）において、第２容量素子（Ｃ１ｂ）の一端およびゲートノード（ｇ）との間に介挿され、第２フレーム（Ｖ_eve）において、第２容量素子（Ｃ２）の一端およびゲートノード（ｇ）との間に介挿される。態様４によれば、駆動トランジスター（１２１）の閾値電圧を補償することができる。

＜付記５＞
態様４の具体的な態様（態様５）に係る電気光学装置（１０）では、画素回路（１１０）は、駆動トランジスター（１２１）をダイオード接続状態にする第６スイッチング素子（１２６）を含む。態様５によれば、駆動トランジスター（１２１）における閾値電圧の補償について具体的に構成することができる。

＜付記６＞
態様３、４または５の具体的な態様（態様６）に係る電気光学装置（１０）では、複数の走査線（１２）が、１つずつ順番に選択される期間の全部または一部の期間（Ｌ_oddまたはＬ_eve）において 第５スイッチング素子（１２４）がオン状態になる。態様６によれば、ＯＬＥＤ１３０に電流が流れることによる発光期間を制御することができる。具体的には、発光期間を長くすれば、表示画像の明るさを確保することができ、発光期間を短くすれば、動画表示のぼやけ感を低減することができる。

＜付記７＞
態様１乃至態様６のいずれかの具体的な態様（態様７）に係る電子機器は、上記いずれか態様に係る電気光学装置を有する。態様７によれば、線順次の保持動作を高速化することなく、発光期間を長く確保することができ、画像が歪んで視認されることを防止することができる。

１…ヘッドマウントディスプレイ、１０…電気光学装置、１２…走査線、１４…データ線、１００…表示領域、１１０…画素回路、１１６…電源配線（高位電源配線）、１１８…電源配線（低位電源配線）、１２１…トランジスター（駆動トランジスター）、１２２ａ…トランジスター（第１スイッチング素子）、１２２ｂ…トランジスター（第２スイッチング素子）、１２３ａ…トランジスター（第３スイッチング素子）、１２３ｂ…トランジスター（第４スイッチング素子）、１２４…トランジスター（第５スイッチング素子）、１２６…トランジスター（第６スイッチング素子）、３００…ヘッドセット、Ｃ１ａ…容量素子（第１容量素子）、Ｃ１ｂ…容量素子（第１容量素子）、Ｃ２…容量素子（第３容量素子）。

Claims (7)

1. データ線と複数の走査線との交差に対応して設けられる複数の画素回路を含み、
   前記各画素回路は、
   第１セレクター、第２セレクター、第１容量素子、第２容量素子、駆動トランジスターおよび発光素子を含み、
   前記駆動トランジスターは、ゲートノードの電圧に応じた電流を前記発光素子に供給可能であり、
   第１フレームにおいて、
   前記複数の走査線は順番に選択され、
   前記複数の画素回路のうち一の画素回路における第１セレクターは、当該一の画素回路に対応する一の走査線が選択されれば、前記第１容量素子の一端を前記データ線に電気的に接続し、
   前記一の画素回路における第２セレクターは、前記第２容量素子の一端を前記ゲートノードに電気的に接続し、
   前記第１フレームとは異なる第２フレームにおいて、
   前記複数の走査線は順番に選択され、
   前記一の画素回路における第１セレクターは、前記一の走査線が選択されれば、前記第２容量素子の一端を前記データ線に電気的に接続し、
   前記一の画素回路における第２セレクターは、前記第１容量素子の一端を前記ゲートノードに電気的に接続する
   電気光学装置。
   
2. 前記第１セレクターは、
   前記データ線と前記第１容量素子の一端との間でオン状態またはオフ状態になる第１スイッチング素子と、
   前記データ線と前記第２容量素子の一端との間でオン状態またはオフ状態になる第２スイッチング素子と、
   を含み、
   前記第２セレクターは、
   前記第１容量素子の一端と前記ゲートノードとの間でオン状態またはオフ状態になる第３スイッチング素子と、
   前記第２容量素子の一端と前記ゲートノードとの間でオン状態またはオフ状態になる第４スイッチング素子と、
   を含む請求項１に記載の電気光学装置。
   
3. 前記画素回路は、
   高位電源配線および低位電源配線の間で、前記駆動トランジスターと直列に接続される第５スイッチング素子を含む
   請求項２に記載の電気光学装置。
   
4. 前記画素回路は、
   前記駆動トランジスターの閾値電圧が保持される第３容量素子を含み、
   前記第３容量素子は、
   前記第１フレームにおいて、
   前記第２容量素子の一端および前記ゲートノードとの間に介挿され、
   前記第２フレームにおいて、
   前記第２容量素子の一端および前記ゲートノードとの間に介挿される
   請求項２または３に記載の電気光学装置。
   
5. 前記画素回路は、
   前記駆動トランジスターをダイオード接続状態にする第６スイッチング素子を含む
   請求項４に記載の電気光学装置。
   
6. 前記複数の走査線が、１つずつ順番に選択される期間の全部または一部の期間において
   前記第５スイッチング素子がオン状態になる
   請求項３、４または５に記載の電気光学装置。
   
7. 請求項１乃至６のいずれかに記載の電気光学装置を有する電子機器。

Images