JP6201390B2 - 液晶表示装置及び電子機器 - Google Patents

Description

本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。

液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコモン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、これにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すなわち、基板面に対して垂直方向（縦方向）の成分だけが表示制御に寄与する、ということができる。

ところで、近年のように液晶パネルの小型化、高精細化のために画素ピッチが狭くなると、互いに隣接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式や、ＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶に対して、横電界が加わると、液晶の配向不良（つまり、リバースチルトドメイン）が発生し、表示上の不具合が発生してしまうという問題が生じた。
このリバースチルトドメインの影響を低減するために、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献１参照）などが提案されている。

特開２００９−６９６０８号公報

しかしながら、特許文献１に開示されている技術では、設定値以上の映像信号をクリップしてしまうため、映像信号で規定される画像とは異なる画像が表示される部分が生じ、この部分が視認されてしまう。

本発明は、上述した事情に鑑みてなされたものであり、その目的の一つは、横電界の影響による表示品位の低下を抑えるための画像が視認されるのを防ぐことにある。

上記目的を達成するため、本発明に係る画像処理装置は、画素の印加電圧を指定する入力映像信号を補正し、補正された映像信号を前記画素を有する液晶パネルへ出力する画像処理装置であって、前記入力映像信号により第１の階調範囲に含まれる暗画素となる画素と前記入力映像信号で第２の階調範囲に含まれる明画素となる画素との境界を検出する境界検出部と、前記入力映像信号を取得し、前記境界検出部で検出された境界に接する前記暗画素および前記明画素の少なくとも一方への印加電圧を指定する前記入力映像信号を補正する補正部と、前記補正部で補正された映像信号が前記液晶パネルに表示されている期間内において前記液晶パネルに照射される光の光量が、前記入力映像信号が前記液晶パネルに表示されている期間において前記液晶パネルに照射される光の光量より小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部とを備える。
この構成によれば、表示品位の低下を抑えるように補正された映像信号に応じた映像が液晶パネルに表示されている期間内において、液晶パネルに照射される光の光量が他の期間において前記液晶パネルに照射される光の光量より小さくなるため、表示品位の低下を抑えるための補正された映像が視認されるのを防ぐことができる。

本発明においては、１フレームを、ｎ個のフィールドで構成し、前記補正された映像信号を、前記ｎ個のフィールドのうちの一部で表示し、前記ｎ個のフィールドのうちの残りでは、前記入力映像信号により表示を行う構成としてもよい。
この構成によれば、一のフィールドでのみ映像信号が補正されるため、補正されていない映像信号に応じた映像が表示される期間を長くすることができる。

また、本発明に係る画像処理装置は、複数の画素を備えた液晶パネルに用いられる画像処理装置であって、前記画像処理処置は、前記複数の画素のそれぞれに印加する電圧を制御する信号に基いて、第１の画素に対応つけられ、第１の基準電圧よりも低い第１の電圧を印加する第１の信号と、前記第１の画素に隣り合う第２の画素に対応つけられ、第２の基準電圧よりも高い第２の電圧を印加する第２の信号とを検出する検出部と、前記第１の信号を前記第１の電圧よりも高い第３の電圧を印加する第３の信号に補正し、前記第２の信号を前記第２の電圧よりも低い第４の電圧を印加する第４の信号に補正する補正部と、前記第３の信号と前記第４の信号とが前記液晶パネルに表示されている期間内において前記液晶パネルに照射される光の光量が、前記第１の信号と前記第２の信号とが前記液晶パネルに表示されている期間において前記液晶パネルに照射される光の光量より小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部とを備える。
この構成によれば、表示品位の低下を抑えるように補正された信号に応じた映像が液晶パネルに表示されている期間内において、液晶パネルに照射される光の光量が他の期間において前記液晶パネルに照射される光の光量より小さくなるため、表示品位の低下を抑えるための補正された映像が視認されるのを防ぐことができる。

また、本発明に係る画像処理装置は、複数の画素を備えた液晶パネルに用いられる画像処理装置であって、前記画像処理処置は、前記複数の画素のそれぞれで表示する階調レベルを制御する信号に基いて、第１の画素に対応つけられ、第１の基準階調レベルよりも低い第１の階調を表示する第１の信号と、前記第１の画素に隣り合う第２の画素に対応つけられ、第２の基準階調レベルよりも高い第２の階調を表示する第２の信号とを検出する検出部と、前記第１の信号を前記第１の階調よりも高い第３の階調を表示する第３の信号に補正し、前記第２の信号を前記第２の階調よりも低い第４の階調を表示する第４の信号に補正する補正部と、前記第３の信号と前記第４の信号とが前記液晶パネルに表示されている期間内において前記液晶パネルに照射される光の光量が、前記第１の信号と前記第２の信号とが前記液晶パネルに表示されている期間において前記液晶パネルに照射される光の光量より小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部とを備える。
この構成によれば、表示品位の低下を抑えるように補正された信号に応じた映像が液晶パネルに表示されている期間内において、液晶パネルに照射される光の光量が他の期間において前記液晶パネルに照射される光の光量より小さくなるため、表示品位の低下を抑えるための補正された映像が視認されるのを防ぐことができる。

本発明においては、１フレームを、ｎ個のフィールドで構成し、前記第３の信号と前記第４の信号とを、前記ｎ個のフィールドのうちの一部で表示し、前記ｎ個のフィールドのうちの残りでは、前記第１の信号と前記第２の信号とにより表示を行う構成としてもよい。
この構成によれば、一部のフィールドでのみ映像信号が補正されるため、補正されていない映像信号に応じた映像が表示される期間を長くすることができる。

また、本発明に係る画像処理装置は、複数の画素を備えた液晶パネルに用いられ、フレーム毎に前記複数の画素のそれぞれに表示する階調レベルを制御する信号を処理する画像処理装置であって、前記画像処理処置は、第１のフレームにおいて、第１の画素に、第１の基準電圧よりも低い第１の電圧を印加する第１の信号と、前記第１の画素に隣り合う第２の画素に、第２の基準電圧よりも高い第２の電圧を表示する第２の信号とを検出する第１の検出部と、前記第１のフレームよりも前の第２のフレームにおいて、第３の画素に、前記第１の基準電圧よりも低い第３の電圧を表示する第３の信号と、第３の画素に隣り合う第４の画素に、第２の基準電圧よりも高い第４の電圧を表示する第４の信号とを検出する第２の検出部と、前記第１の画素と前記第２の画素とが、前記第３の画素と前記第４の画素と同じでない場合、前記第１の信号を前記第１の電圧より高い電圧を印加する第５の信号に補正し、前記第２の信号を前記第２の電圧より低い電圧を印加する第６の信号に補正する補正部と、前記第５の信号と前記第６の信号とが前記液晶パネルに表示されている期間内において前記液晶パネルに照射される光の光量が、前記第１の信号と前記第２の信号とが前記液晶パネルに表示されている期間において前記液晶パネルに照射される光の光量より小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部とを備える。
この構成によれば、表示品位の低下を抑えるように補正された信号に応じた映像が液晶パネルに表示されている期間内において、液晶パネルに照射される光の光量が他の期間において前記液晶パネルに照射される光の光量より小さくなるため、表示品位の低下を抑えるための補正された映像が視認されるのを防ぐことができる。

また、本発明に係る画像処理装置は、複数の画素を備えた液晶パネルに用いられ、フレーム毎に前記複数の画素のそれぞれに表示する階調レベルを制御する信号を処理する画像処理装置であって、前記画像処理処置は、第１のフレームにおいて、第１の画素に、第１の基準階調レベルよりも低い第１の階調レベルを表示する第１の信号と、前記第１の画素に隣り合う第２の画素に、第２の基準階調レベルよりも高い第２の階調レベルを表示する第２の信号とを検出する第1の検出部と、前記第１のフレームよりも前の第２のフレームにおいて、第３の画素に、前記第１の基準階調レベルよりも低い第３の階調レベルを表示する第３の信号と、第３の画素に隣り合う第４の画素に、第２の基準階調レベルよりも高い第４の階調レベルを表示する第４の信号とを検出する第２の検出部と、前記第１の画素と前記第２の画素とが、前記第３の画素と前記第４の画素と同じでない場合、前記第１の信号を前記第１の階調レベルより高い階調レベルを表示する第５の信号に補正し、前記第２の信号を前記第２の階調レベルより低い階調レベルを表示する第６の信号に補正する補正部と、前記第５の信号と前記第６の信号とが前記液晶パネルに表示されている期間内において前記液晶パネルに照射される光の光量が、前記第１の信号と前記第２の信号とが前記液晶パネルに表示されている期間において前記液晶パネルに照射される光の光量より小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部とを備える。
この構成によれば、表示品位の低下を抑えるように補正された信号に応じた映像が液晶パネルに表示されている期間内において、液晶パネルに照射される光の光量が他の期間において前記液晶パネルに照射される光の光量より小さくなるため、表示品位の低下を抑えるための補正された映像が視認されるのを防ぐことができる。

本発明においては、１フレームを、ｎ個のフィールドで構成し、前記第５の信号と前記第６の信号とを、前記ｎ個のフィールドのうちの一部で表示し、前記ｎ個のフィールドのうちの残りでは、前記第１の信号と前記第２の信号とにより表示を行う構成としてもよい。
この構成によれば、一部のフィールドでのみ映像信号が補正されるため、補正されていない映像信号に応じた映像が表示される期間を長くすることができる。

なお、本発明は、画像処理装置のほか、当該画像処理装置を含む液晶表示装置や、当該液晶表示装置を含む電子機器としても概念することが可能である。

本発明に係る液晶表示装置の構成を示した図。 液晶表示装置における液晶素子の構成を示した図。 本発明に係る液晶パネルの走査信号とデータ信号の波形を示した図。 本発明に係る液晶パネルのＶ−Ｔ特性を示した図。 横電界の影響による表示上の不具合等を示す図。 液晶パネルをＶＡ方式としたときの初期配向を説明するための図。 液晶パネルにおける画像の動きを説明するための図。 液晶パネルにおいて発生するリバースチルトを説明する図。 液晶パネルにおける画像の動きを説明するための図。 液晶パネルにおいて発生するリバースチルトを説明する図。 本発明に係る映像処理回路の構成を示した図。 第１実施形態において液晶パネルに照射される光量の変化を示した図。 通常の４倍速駆動で出力される映像信号を示した図。 第１実施形態において出力される映像信号を示した図。 映像処理回路におけるリスク境界の検出手順を説明する図。 映像処理回路による補正処理を説明する図。 チルト方位角が２２５度のときに発生するリバースチルトを説明する図。 チルト方位角が９０度のときに発生するリバースチルトを説明する図。 第２実施形態において液晶パネルに照射される光量の変化を示した図。 第３実施形態において液晶パネルに照射される光量の変化を示した図。 第４実施形態に係る液晶表示装置の構成を示した図。 第４実施形態における液晶素子の構成を示した図。 第４実施形態において液晶パネルに照射される光量の変化を示した図。 変形例に係る映像処理回路の構成を示した図。 変形例におけるリスク境界の検出手順を説明する図。 変形例に係る映像処理回路による補正処理を説明する図。 液晶表示装置を適用したプロジェクターを示した図。 液晶パネルをＴＮ方式としたときの初期配向を説明するための図。 ＴＮ方式の液晶パネルにおいて発生するリバースチルトを説明する図。 ＴＮ方式の液晶パネルにおいて発生するリバースチルトを説明する図。

［第１実施形態］
図１は、本発明に一実施形態に係る映像処理回路を適用した液晶表示装置１の全体構成を示すブロック図である。図１に示すように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０と、光源２００とを備える。制御回路１０には、映像信号Ｖｉｄ−ｉｎが上位装置から同期信号Ｓｙｎｃに同期して供給される。映像信号Ｖｉｄ−ｉｎは、液晶パネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Ｓｙｎｃに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。本実施形態では、映像信号Ｖｉｄ−ｉｎが供給される周波数が６０Ｈｚであり、その逆数である周期１６．６７ミリ秒で１フレーム（１コマ）の画像を表示するための映像信号Ｖｉｄ−ｉｎが供給される。なお、映像信号Ｖｉｄ−ｉｎは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Ｖｉｄ−ｉｎは液晶素子の印加電圧を指定するものといって差し支えない。

制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。制御回路１０は、入力された映像信号を補正し、補正した映像信号を液晶パネル１００へ出力する画像処理装置の一例である。走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓｙｎｃに同期して各部を制御する。映像処理回路３０は、詳細については後述するが、デジタルの映像信号Ｖｉｄ−ｉｎを処理して、アナログのデータ信号Ｖｘを出力する。

光源２００は、液晶パネル１００に光を照射するものであり、本実施形態ではレーザーダイオードとなっている。光源２００から出力された光は、図示を省略したレンズや拡散板、偏光変換素子を通過して平行化されて液晶パネル１００に入射する。

液晶パネル１００は、透過型の液晶パネルである。図１に示したように、液晶パネル１００には、ｍ行の走査線１１２と制御線１１７が図においてＸ方向（横方向）に延在するように設けられ、また、ｎ列のデータ線１１４が図においてＹ方向（縦方向）に延在するように、かつ、各走査線１１２および制御線１１７と互いに電気的に絶縁を保つように設けられている。そして、ｍ行の走査線１１２とｎ列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ配列されている。なお、本実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、・・・、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、・・・、（ｎ−１）、ｎ列目という呼び方をする場合がある。

次に、図２は、液晶表示装置１における液晶素子の構成を示した図である。画素１１０は、第１メモリー１２６、第２メモリー１２７、スイッチ１２８を有する。第１メモリー１２６は、データ線１１４から供給されるデータ信号を記憶するメモリーである。第１メモリー１２６は、接続されている走査線１１２がＨ（Ｈｉｇｈ）レベルの場合、データ線１１４より供給されたデータ信号を記憶する。第２メモリー１２７は、第１メモリー１２６に記憶されているデータ信号を記憶するメモリーである。制御線１１７から供給される表示制御信号ＳＥＴによりスイッチ１２８が閉にされると、第１メモリー１２６に記憶されているデータ信号が第２メモリー１２７へ供給され、第２メモリー１２７は、供給されたデータ信号を記憶する。

第２メモリー１２７の出力端は、並列に設けられた液晶素子１２０と蓄積容量１２５とに接続されている。液晶素子１２０は、素子基板に設けられた画素電極１１８と、素子基板に対向する対向基板に設けられたコモン電極１０８とで電気光学材料である液晶１０５を挟持することによって形成されている。蓄積容量１２５は、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。コモン電極１０８は、対向基板に一面に形成される透明電極である。画素電極１１８には、第２メモリー１２７に記憶されたデータ信号に応じた電圧が印加され、コモン電極１０８には、コモン電圧ＬＣｃｏｍが印加される。

第２メモリー１２７へデータ信号が記憶されると、第２メモリー１２７に記憶されたデータ信号に応じた電圧が画素電極１１８に印加される。スイッチ１２８が開となると、第１メモリー１２６と第２メモリー１２７とが電気的に切断されるが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性および蓄積容量１２５によって保持される。液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域が表示領域となる。なお、本実施形態においては、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとする。

走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃｔｒにしたがって、１、２、３、・・・、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、・・・、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、図３（ａ）に示すように、走査線１１２をフレームにわたって１、２、３、・・・、（ｍ−１）、ｍ行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧ＶＨ（Ｈｉｇｈレベル）とし、それ以外の走査線への走査信号を非選択電圧ＶＬ（Ｌｏｗレベル）とする。なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を液晶パネル１００に表示させるのに要する期間をいう。本実施形態では、同期信号Ｓｙｎｃにより制御される垂直走査信号の周波数が２４０Ｈｚである。図３（ａ）にも示すように、本実施形態の液晶表示装置１では、１フレームをそれぞれ第１フィールド〜第４フィールドまでの４つのフィールドに分けるとともに、各フィールドで、１〜ｍ行目の走査線を走査する、いわゆる４倍速駆動を実現する。すなわち、上位装置から６０Ｈｚの供給速度で供給される映像信号Ｖｉｄ−ｉｎに基づいて、液晶表示装置１が２４０Ｈｚの駆動速度で液晶パネル１００を駆動することで、映像信号Ｖｉｄ−ｉｎに基づいて１コマの画像を表示することとなる。１フィールドの期間は、１／４フレーム期間に相当し、ここではおよそ４．１６ミリ秒である。また、液晶表示装置１では、第１、３フィールドにおいて正極性書込を指定し、第２、４フィールドにおいて負極性書込を指定し、フィールド毎に書込極性を反転して、画素へのデータの書き込みを行う。このような倍速駆動を採用することにより、等倍速駆動とする場合に比べて、画像の残像感を減らすことができる、という効果を奏する。

データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖｘを、走査制御回路２０による制御信号Ｘｃｔｒにしたがって１〜ｎ列目のデータ線１１４にデータ信号Ｘ１〜Ｘｎとしてサンプリングする。なお、本説明では、電圧については液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８のコモン電圧ＬＣｃｏｍと画素電極１１８との電位差であり、他の電圧と区別するためである。

さて、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであれば、例えば図４（ａ）に示すようなＶ−Ｔ特性で表される。このため、液晶素子１２０を、映像信号Ｖｉｄ−ｉｎで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた電圧を液晶素子１２０に印加すればよいはずである。しかしながら、液晶素子１２０の印加電圧を、映像信号Ｖｉｄ−ｉｎで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生する場合がある。

ここで、リバースチルトドメインに起因する表示上の不具合の例について説明する。例えば図５に示すように、映像信号Ｖｉｄ−ｉｎで示す画像が、白画素を背景として黒画素が連続する黒パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その黒パターンの左端縁部（動きの後縁部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、という一種の尾引き現象として顕在化する。
なお、液晶パネル１００においては、白画素を背景とした黒画素の領域がフレーム毎に２画素以上ずつ移動するとき、液晶素子の応答時間が表示画面が更新される時間間隔（１フレーム期間）より短ければ、このような尾引き現象は顕在化しない（または、視認されにくい）。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれないが、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので、視覚的に目立たない、と考えられるからである。
なお、図５において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その白パターンの右端縁部（動きの先端部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。また、図５においては、説明の便宜上、画像のうち、１ラインの境界付近を抜き出している。

リバースチルトドメインに起因する表示上のこの不具合は、液晶素子１２０において挟持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの（または黒レベルに近い）暗画素と、白レベルの（または白レベルに近い）明画素とが隣接する場合である。このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Ｖｂｋ以上であって閾値Ｖｔｈ１（第１電圧）を下回る電圧範囲Ａにある液晶素子１２０の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液晶素子の透過率範囲（階調範囲）を「ａ」とする。
次に、明画素については、印加電圧が閾値Ｖｔｈ２（第２電圧）以上であってノーマリーブラックモードにおける白レベル電圧Ｖｗｔ以下の電圧範囲Ｂにある液晶素子１２０とする。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）を「ｂ」とする。

液晶分子が不安定な状態であるときとは、液晶素子の印加電圧が電圧範囲ＡにおいてＶｃ１（第３電圧）を下回るときである。液晶素子の印加電圧がＶｃ１を下回るときは、その印加電圧による縦電界の規制力が配向膜による規制力と比較して弱いので、液晶分子の配向状態は、わずかな外的要因によって乱れやすい。また、その後、印加電圧がＶｃ１以上になったときに、その印加電圧に応じて液晶分子が傾斜しようとしても、応答に時間がかかりやすいためである。逆にいえば、印加電圧がＶｃ１以上であれば、液晶分子が印加電圧に応じて傾斜し始める（透過率が変化し始める）ので、液晶分子の配向状態は安定状態にある、ということができる。このため、電圧Ｖｃ１は、透過率で規定した閾値Ｖｔｈ１よりも低い関係にある。

このように考えた場合、変化前において液晶分子が不安定な状態にあった画素は、画像の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバースチルトドメインが発生する場合と発生しない場合とがある。そこで次に、これらの場合をそれぞれ検討する。

図６（ａ）は、液晶パネル１００において互いに縦方向および横方向に隣接する２×２の画素を示す図であり、図６（ｂ）は、液晶パネル１００を、図６（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
図６に示すように、ＶＡ方式の液晶分子は、画素電極１１８とコモン電極１０８との電位差（液晶素子の印加電圧）がゼロである状態において、チルト角がθａで、チルト方位角がθｂ（＝４５度）で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極１１８同士の横電界に起因して発生することから、画素電極１１８が設けられた素子基板の側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極１１８（素子基板）の側を基準にして規定する。

詳細には、チルト角θａとは、図６（ｂ）に示すように、基板法線Ｓｖを基準にして、液晶分子の長軸Ｓａのうち、画素電極１１８側の一端を固定点としてコモン電極１０８側の他端が傾斜したときに、液晶分子の長軸Ｓａがなす角度とする。一方、チルト方位角θｂとは、データ線１１４の配列方向であるＹ方向に沿った基板垂直面を基準にして、液晶分子の長軸Ｓａおよび基板法線Ｓｖを含む基板垂直面（ｐ−ｑ線を含む垂直面）がなす角度とする。なお、チルト方位角θｂについては、画素電極１１８の側からコモン電極１０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）から、液晶分子の長軸の一端を始点として他端に向かう方向（図６（ａ）では右上方向）までを、時計回りで規定した角度とする。また、同様に画素電極１１８の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向（図６（ａ）では左下方向）を便宜的にチルト方位の上流側と呼ぶことにする。

このような初期配向となる液晶１０５を用いた液晶パネル１００において、例えば図７（ａ）に示すように、破線で囲まれた２×２の４画素に着目する。図７（ａ）では、白レベルの画素（白画素）からなる領域を背景として黒レベルの画素（黒画素）からなるパターンが右上方向にフレーム毎に１画素ずつ移動する場合を示している。なお、以下の説明において、ｎフレームからｔフレーム（ｔは自然数）前のフレームを「ｎ−ｔフレーム」と表し、ｎフレームからｔフレーム後のフレームを「ｎ＋ｔフレーム」と表す。
図８（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて黒画素の状態から、ｎフレームにおいて、左下の１画素だけが白画素に変化するときを想定する。上述したようにノーマリーブラックモードにおいて、画素電極１１８とコモン電極１０８との電位差である印加電圧は、黒画素よりも白画素で大きい。このため、黒から白に変化する左下の画素では、図８（ｂ）のように、液晶分子が実線で示される状態から破線で示される状態に、電界方向とは垂直方向（基板面の水平方向）に傾斜しようとする。

しかしながら、白画素の画素電極１１８（Ｗｔ）と黒画素の画素電極１１８（Ｂｋ）との間隙で生じる電位差は、白画素の画素電極１１８（Ｗｔ）とコモン電極１０８との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０８との間隙よりも狭い。従って、電界の強度で比較すると、画素電極１１８（Ｗｔ）と画素電極１１８（Ｂｋ）との間隙で生じる横電界は、画素電極１１８（Ｗｔ）とコモン電極１０８との間隙で生じる縦電界よりも強い。
左下の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の黒画素であっため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、白レベルの電圧が画素電極１１８（Ｗｔ）に印加されたことによる縦電界よりも、隣接する画素電極１１８（Ｂｋ）からの横電界の方が強い。従って、白になろうとしている画素では、図８（ｂ）に示すように、黒画素に隣接する側の液晶分子Ｒｖが、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒｖは、縦電界に応じて破線のように基板水平方向に傾斜しようとする他の液晶分子の動きに悪影響を与える。このため、白に変化すべき画素においてリバースチルトが発生する領域は、図８（ｃ）に示すように、白に変化すべき画素と黒画素との間隙にとどまらず、その間隙から白に変化すべき画素を浸食する形で広範囲に拡がる。

このように、図８から、白に変化しようとする着目画素の周辺が黒画素であった場合、その着目画素に対して黒画素が右上側、右側および上側で隣接するとき、その着目画素では、リバースチルトが右辺および上辺に沿った内周領域にて発生する、ということができる。
なお、図８（ａ）に示されるパターンの変化は、図７（ａ）に示した例のみならず、黒画素からなるパターンが、図７（ｂ）に示すように右方向にフレーム毎に１画素ずつ移動する場合や、図７（ｃ）に示すように上方向にフレーム毎に１画素ずつ移動する場合などでも発生する。また、図５の説明において見方を変えた場合のように、黒画素からなる領域を背景として白画素からなるパターンがフレーム毎に右上方向、右方向または上方向に、１画素ずつ移動する場合にも発生する。

次に、液晶パネル１００において、図９（ａ）に示すように、白画素からなる領域を背景として黒画素からなるパターンが左下方向にフレーム毎に１画素ずつ移動する場合に、破線で囲まれた２×２の４画素に着目する。すなわち、図１０（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて黒画素の状態から、ｎフレームにおいて、右上の１画素だけが白画素に変化するときを想定する。
この変化後においても、黒画素の画素電極１１８（Ｂｋ）と白画素の画素電極１１８（Ｗｔ）との間隙では、画素電極１１８（Ｗｔ）とコモン電極１０８との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図１０（ｂ）に示すように、黒画素において白画素に隣接する側の液晶分子Ｒｖは、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバースチルト状態となる。しかし、黒画素では縦電界が（ｎ−１）フレームから変化しないので、他の液晶分子に影響をほとんど与えない。このため、黒画素から変化しない画素においてリバースチルトが発生する領域は、図１０（ｃ）に示すように、図８（ｃ）の例と比較して無視できる程度に狭い。

一方、２×２の４画素のうち、右上において黒から白に変化する画素では、液晶分子の初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバースチルト状態となる液晶分子がほとんど存在しない。このため、右上画素では、縦電界の強度が大きくなるにつれて、液晶分子が基板面の水平方向に図１０（ｂ）において破線で示すように正しく傾斜する結果、目的である白画素に変化するので、表示品位の劣化が発生しないことになる。
なお、図１０（ａ）に示されるパターンの変化は、図９（ａ）に示した例のみならず、黒画素からなるパターンが、図９（ｂ）に示すように左方向にフレーム毎に１画素ずつ移動する場合や、図９（ｃ）に示すように下方向にフレーム毎に１画素ずつ移動する場合などでも発生する。また、図５の説明において見方を変えた場合のように、黒画素からなる領域を背景として白画素からなるパターンがフレーム毎に左下方向、左方向または下方向に、１画素ずつ移動する場合にも発生する。

図６から図１０までの説明から、想定しているＶＡ方式（ノーマリーブラックモード）の液晶において、あるｎフレームに着目したとき、次のような要件を満たす場合に、ｎフレームにおいて次の画素でリバースチルトドメインの影響を受ける、ということができる。すなわち、
（１）ｎフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側または下側に位置する場合に、
（３）ｎフレームにおいて当該明画素に変化する画素が、１フレーム前の（ｎ−１）フレームでは、液晶分子が不安定な状態にあったとき、
ｎフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、（２）において、暗画素と明画素とが隣接する部分を示す境界が、前フレームから１画素分だけ移動しているときには、より一層リバースチルトドメインの影響を受けやすくなると考えられる。

ところで、図７では、２×２の４画素が（ｎ−１）フレームで黒画素であって、次のｎフレームで左下だけが白画素となったときを例示した。しかし、一般的には、（ｎ−１）フレームおよびｎフレームのみならず、これらフレームを含む前後の複数フレームにわたって同様な動きを伴うのが通例である。このため、図７（ａ）〜（ｃ）に示すように、（ｎ−１）フレームで液晶分子が不安定な状態であった暗画素（白丸点が付された画素）では、画像パターンの動きから、その左下側、左側または下側に明画素が隣接している場合が多いと考えられる。

このため、事前に（ｎ−１）フレームにおいて、映像信号Ｖｉｄ−ｉｎで示される画像において暗画素と明画素とが隣接し、且つ、その暗画素が、その明画素に対して右上側、右側または上側に位置する場合、ｎフレームでその明画素と暗画素に相当する液晶素子に対し、暗画素が明画素に隣接する期間が１フレーム期間よりも短くなるように電圧を印加する。そうすれば、ｎフレームにおいて要件（１）〜要件（３）を満たす期間が短縮されて液晶分子の配向不良状態が発生しにくくなり、ｎフレームにおいてリバースチルトドメインは発生しない、ということになる。本実施形態では、隣接する明画素との間で生じる横電界をより弱くできるように、補正対象である画素について階調レベルが中間階調Ｃｍｉｄの映像信号に補正するものとする。中間階調Ｃｍｉｄの映像信号は、ここでは、最大階調に対応する印加電圧と最小階調に対応する印加電圧との中間電圧である、２．５Ｖとなるような液晶素子１２０への印加電圧を指定するものである。
このような考えに基づいて、現フレームの映像信号Ｖｉｄ−ｉｎを処理して、液晶パネル１００でリバースチルトドメインの発生を未然に防ぐための回路が、図１における映像処理回路３０である。

次に、映像処理回路３０の詳細について図１１を参照して説明する。図１１に示すように、映像処理回路３０は、遅延回路３０２、境界検出部３０４、補正部３０６およびＤ／Ａ変換器３０８を備える。
遅延回路３０２は、ＦＩＦＯ（Fast In Fast Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Ｖｉｄ−ｉｎを蓄積して、所定時間経過後に読み出して映像信号Ｖｉｄ−ｄとして出力するものである。なお、遅延回路３０２における蓄積および読出は、走査制御回路２０によって制御される。

境界検出部３０４は、第１検出部３０４１と、第２検出部３０４２と、判別部３０４３とを備える。
第１検出部３０４１は、映像信号Ｖｉｄ−ｉｎで示す画像を解析して、階調範囲ａにある暗画素（第１画素）と階調範囲ｂにある明画素（第２画素）とが垂直または水平方向で隣接する部分があるか否かを判別する。そして、第１検出部３０４１は、隣接する部分があると判別したときに、その隣接部分を境界として検出して、境界の位置情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する部分、すなわち、強い横電界が発生する部分をいう。このため、例えば階調範囲ａにある画素と、階調範囲ａでもなく階調範囲ｂでもない別の階調範囲ｄ（図４（ａ）参照）にある画素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｄにある画素とが隣接する部分については、境界として扱わない。

第２検出部３０４２は、第１検出部３０４１により検出された境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とを抽出して、リスク境界として検出し、リスク境界の位置情報を出力するものである。
判別部３０４３は、遅延して出力された映像信号Ｖｉｄ−ｄで示す画素が、第２検出部３０４２で抽出されたリスク境界に接している画素であるか判断する。そして判別部３０４３は、リスク境界に接している暗画素からリスク境界の反対方向へ連続するｒ個の暗画素（本実施形態ではｒ＝２）について、１フレームの一部である第１フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。また、判別部３０４３は、リスク境界に接している明画素からリスク境界の反対方向へ連続するｓ個（本実施形態ではｓ＝２）の明画素について、第１フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、上記の画素以外については、出力信号のフラグＱを「０」として出力する。また、判別部３０４３は、第２フィールド〜第４フィールドに対応する期間においては、出力信号のフラグＱを「０」として出力する。

なお、ここでいう「リスク境界に接している」とは、画素の一辺に沿ってリスク境界に接している場合と、画素の一角において縦横に連続するリスク境界が位置している場合とを含む。また、第１検出部３０４１は、ある程度（少なくとも３行以上）の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。第２検出部３０４２についても同様である。このため、上位装置からの映像信号Ｖｉｄ−ｉｎの供給タイミングを調整する意味で、遅延回路３０２が設けられている。
上位装置から供給される映像信号Ｖｉｄ−ｉｎのタイミングと、遅延回路３０２から供給される映像信号Ｖｉｄ−ｄのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。また、第１検出部３０４１および第２検出部３０４２における映像信号Ｖｉｄ−ｉｎの蓄積等は、走査制御回路２０によって制御される。
以上のように、境界検出部３０４はリスク境界を検出する境界検出ステップを実行する。

補正部３０６は、判別部３０４３から供給されるフラグＱが「１」である場合、フラグＱが１であるときの画素の映像信号Ｖｉｄ−ｄを中間階調Ｃｍｉｄの映像信号に補正し、これを映像信号Ｖｉｄ−ｏｕｔとして出力する。この中間階調Ｃｍｉｄの映像信号は、液晶素子１２０への印加電圧として、ここでは、最大階調に対応する印加電圧と最小階調に対応する印加電圧との中間電圧である、２．５Ｖとすることを指定するものである。
これにより、補正部３０６により補正された映像信号Ｖｉｄ−ｏｕｔにあっては、各フレームの第１フィールドでは、暗画素と明画素とが隣接するリスク境界が生じなくなり、１フレーム期間においてリスク境界が存在する期間が、映像信号Ｖｉｄ−ｉｎよりも短くなる。換言すると、１フレーム期間においてリスク境界に接する画素が存在する期間が不連続となる。このような補正部３０６による補正処理によって、１フレーム期間において同一位置にリスク境界が連続して存在しないことになる。一方、補正部３０６は、フラグＱが「０」であるときには、映像信号を補正することなく、映像信号Ｖｉｄ−ｄをそのまま映像信号Ｖｉｄ−ｏｕｔとして出力する（補正ステップ）。

Ｄ／Ａ変換器３０８は、デジタルデータである映像信号Ｖｉｄ−ｏｕｔを、アナログのデータ信号Ｖｘに変換する。本実施形態では、面反転方式としているので、データ信号Ｖｘの極性は、液晶パネル１００で１コマ分の書き替え毎に切り替えられる。

次に、液晶表示装置１の表示動作について説明すると、上位装置からは映像信号Ｖｉｄ−ｉｎが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、・・・、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信号Ｖｉｄ−ｉｎを遅延・補正等の処理をして映像信号Ｖｉｄ−ｏｕｔとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖｉｄ−ｏｕｔが出力される水平有効走査期間（Ｈａ）でみたときに、処理された映像信号Ｖｉｄ−ｏｕｔは、奇数フィールドか偶数フィールドかに応じてフィールド毎に書込極性が入れ替わるように、Ｄ／Ａ変換器３０８によって、図３（ｂ）で示すように正極性または負極性のデータ信号Ｖｘに変換される。第１フィールドでは正極性のデータ信号に変換される。このデータ信号Ｖｘは、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にデータ信号Ｘ１〜Ｘｎとしてサンプリングされる。一方、１行１列〜１行ｎ列の映像信号Ｖｉｄ−ｏｕｔが出力される水平走査期間では、走査制御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御する。走査信号Ｙ１がＨレベルであれば、データ線１１４にサンプリングされたデータ信号は、１行目の走査線１１２に接続されている第１メモリー１２６に書き込まれる。

続いて、２行１列〜２行ｎ列の映像信号Ｖｉｄ−ｉｎは、同様に映像処理回路３０によって処理されて、映像信号Ｖｉｄ−ｏｕｔとして出力されるとともに、Ｄ／Ａ変換器３０８によって正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にサンプリングされる。２行１列〜２行ｎ列の映像信号Ｖｉｄ−ｏｕｔが出力される水平走査期間では、走査線駆動回路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリングされたデータ信号は、２行目の走査線１１２に接続されている第１メモリー１２６に書き込まれる。

以下同様な書込動作が３、４、・・・、ｍ行目に対して実行され、これにより、各第１メモリー１２６に、データ信号が書き込まれる。走査制御回路２０は、ｍ行目までの書き込み動作が終了すると、図１２に示したように、第２フィールドでの走査を開始するまでの間に、表示制御信号ＳＥＴをＨレベルにする。表示制御信号ＳＥＴがＨレベルになると、各画素１１０のスイッチ１２８が閉となり、第１メモリー１２６に記憶されているデータ信号が第２メモリー１２７へ供給され、第２メモリー１２７は、供給されたデータ信号を記憶する。第２メモリー１２７に供給されたデータ信号に対応した電圧が、画素電極１１８に印加される。これにより、各画素１１０の液晶素子には、それぞれ映像信号Ｖｉｄ−ｏｕｔで指定された階調レベルに応じた正極性電圧が書き込まれ、映像信号Ｖｉｄ−ｏｕｔで規定される透過像が作成されることなる。
次のフィールドでは、データ信号の極性反転によって映像信号Ｖｉｄ−ｏｕｔが負極性のデータ信号に変換される以外、同様な書込動作が実行される。

図３（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行ｎ列の映像信号Ｖｉｄ−ｏｕｔが出力されたときの第１、第２フィールドのデータ信号Ｖｘの一例を示す電圧波形図である。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖｘは、正極性であれば、基準電圧Ｖｃｎｔに対し、映像処理回路３０によって処理された階調レベルに応じた分だけ高位側の電圧（図において↑で示す）になり、負極性であれば、基準電圧Ｖｃｎｔに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる。
詳細には、データ信号Ｖｘの電圧は、正極性であれば、白に相当する電圧Ｖｗ(＋)から黒に相当する電圧Ｖｂ(＋)までの範囲であり、一方、負極性であれば、白に相当する電圧Ｖｗ(−)から黒に相当する電圧Ｖｂ(−)までの範囲であり、それぞれ基準電圧Ｖｃｎｔから階調に応じた分だけ変化させた電圧となる。
電圧Ｖｗ(＋)および電圧Ｖｗ(−)は、基準電圧Ｖｃｎｔを中心に互いに対称の関係にある。電圧Ｖｂ(＋)およびＶｂ(−)についても基準電圧Ｖｃｎｔを中心に互いに対称の関係にある。
なお、図３（ｂ）は、データ信号Ｖｘの電圧波形を示すものであって、液晶素子１２０に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、図３（ｂ）におけるデータ信号の電圧の縦スケールは、図３（ａ）における走査信号等の電圧波形と比較して拡大してある。

なお、走査制御回路２０は、第１フィールドにおける走査で作成された透過像が表示される期間、即ち、リスク境界に接する画素に対して補正が行われた画像が表示される期間においては、液晶パネル１００に光が照射されないように光源２００を制御する。また、走査制御回路２０は、第２フィールド〜第４フィールドにおける走査で作成された透過像が表示される期間、即ち、リスク境界に接する画素に対して補正が行われていない画像が表示される期間においては、液晶パネル１００に光が照射されるように光源２００を制御する。つまり、走査制御回路２０は、光源２００を制御する制御部の一例である。

図１２では、第１フィールド〜第４フィールドにおいて液晶パネル１００に照射される光の光量が変化するタイミングを示している。走査制御回路２０は、図１２に示したように第１フィールドで表示制御信号ＳＥＴをＨレベルにしてから第２フィールドで表示制御信号ＳＥＴをＨレベルにするまでの期間においては、液晶パネル１００に光が照射されなくなるように光源２００をオフとする（制御ステップ）。また、走査制御回路２０は、図１２に示したように第２フィールドで表示制御信号ＳＥＴをＨレベルにしてから次のフレームの第１フィールドで表示制御信号ＳＥＴをＨレベルにするまでの期間においては、液晶パネル１００に予め定められた光量Ｌ１の光が照射されるように光源２００をオンとする。

次に、映像処理回路３０による補正処理の具体例について説明する。まず、映像信号Ｖｉｄ−ｉｎ（図１３（ａ））と、映像信号Ｖｉｄ−ｏｕｔ（図１３（ｂ））との通常の４倍速駆動での関係について説明する。図１３（ａ）、図１３（ｂ）には、一列に並んだ複数画素からなる画素群を示しており、各矩形が１画素に対応している。図１３や他の図面において、黒色で塗り潰して表す画素は階調レベルが暗画素であり、白色で塗り潰して表す画素は明画素である。また、図１３（ｂ）において、各フレームの映像信号Ｖｉｄ−ｉｎに対応する映像信号Ｖｉｄ−ｏｕｔにあっては、図中上から順に、第１、第２、第３、第４フィールドに対応する映像信号Ｖｉｄ−ｏｕｔをそれぞれ表している。
図１３（ａ）に示すように、映像信号Ｖｉｄ−ｉｎが６０Ｈｚの供給速度で供給され、この映像信号Ｖｉｄ−ｉｎにより、第１フレーム、第２フレーム、第３フレームと進むにつれて、画像が図中左から右に向かって１画素ずつスクロール移動する画像の表示が指定される。この場合、映像信号Ｖｉｄ−ｏｕｔが出力されたときには、図１３（ｂ）に示すように、第１〜第４フィールドにより構成される１フレーム期間の全体で（つまり、１６．６７ミリ秒にわたって）、同一箇所にリスク境界が固定的に存在する。同一位置にリスク境界が長期間にわたって存在すると、上述したように液晶分子の配向不良状態が安定しやすくなり、その隣接画素においてはリバースチルトドメインが発生しやすい状態になる。

図１４は、この実施形態の映像処理回路３０における補正部３０６の補正処理の概要を説明する図である。本実施形態では、上記画像を規定する図１４（ａ）に示した映像信号Ｖｉｄ−ｉｎが供給された場合に、図１４（ｂ）に示される映像信号Ｖｉｄ−ｏｕｔに補正される。図１４（ｂ）に示すように、本実施形態では、１フレーム期間の第１フィールドでは、リスク境界から見て暗画素側に連続する２つの画素と明画素側に連続する２つの画素が中間階調Ｃｍｉｄに置換される。
なお、第１フィールドで作成された画像が表示される期間においては、走査制御回路２０は、光源２００をオフとし、第２フィールドから第４フィールドで作成された画像が表示される期間においては、光源２００をオンとする。これにより、補正処理の行われた電圧が画素へ印加される期間（第１フィールドで作成された画像が表示されている期間）においては、液晶パネル１００に光が照射されなくなるため、光源２００を常にオンのままとする構成と比較すると、補正処理のされた画像が視認されなくなる。また、補正処理が行われていない画像が視認される期間（第２フィールドから第４フィールドで作成された画像が表示されている期間）にあっては、光源２００がオンとなり補正処理のされていない画像、即ち、映像信号Ｖｉｄ−ｉｎに対応した画像が視認される。

補正部３０６により補正された映像信号Ｖｉｄ−ｏｕｔにあっては、各フレームの第１フィールドでは、暗画素と明画素とが隣接するリスク境界が生じなくなる。一方で、第２フィールドから４フィールドでは、このような補正処理は施されていないから、このようなリスク境界の変化はない。このような補正部３０６による補正処理によって、１フレーム期間においてリスク境界が存在する期間が、映像信号Ｖｉｄ−ｉｎよりも短くなり、１フレーム期間において同一位置にリスク境界が連続して存在しないことになるため、液晶分子の配向不良状態が安定しにくくなって、リバースチルトドメインの発生が抑えられる。
また、本実施形態では、走査制御回路２０による光源２００の制御により、補正処理の行われた画像が視認されず、補正処理の行われていない画像が視認される期間が長くなるため、映像信号Ｖｉｄ−ｉｎに応じた画像を視認させることができる。

ここで、映像信号Ｖｉｄ−ｉｎで示す画像が例えば図１５（１）に示すように、階調範囲ｂの白（明）画素を背景として、液晶分子が不安定状態にある黒（暗）画素からなる領域が表示される画像である場合、第１検出部３０４１によって検出される境界は、図１５（２）に示すとおりとなる。
次に、図１５（３）に示すように、第２検出部３０４２は、第１検出部３０４１によって検出された境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とを抽出して、これをリスク境界とする。
この場合、補正部３０６は、図１６（ａ）にドットのハッチングで示すように、抽出されたリスク境界により定まる補正範囲に含まれる画素について、１フレームの一部（ここでは、第１フィールド）で中間階調Ｃｍｉｄの映像信号に補正する。なお、以下の説明においても、ドットのハッチングで示した画素は、補正対象の暗画素であることを意味する。
また、黒画素の或る一角において縦横に連続するリスク境界が位置している黒画素は、「リスク境界に接している」と扱う。これは、斜め方向に１画素分画像が移動したときに対処するためである。これに対して、黒画素の或る一角において縦または横のみに断裂したリスク境界が位置する黒画素については、縦横で連続したリスク境界が位置していないので、リスク境界に接しているとは見做さない。この内容は、明画素の場合でも共通する考え方であり、チルト方位角などに関係なく共通する内容であるから、以下ではその説明を適宜省略する。

本実施形態によれば、リスク境界の隣接画素であるという条件に基づいて補正対象の画素が定まるので、補正対象の画素の特定が容易である。また、映像処理回路３０は、液晶パネル１００を４倍速駆動する構成の下、フィールド単位で映像信号の補正の有無を判別しているので。１フレーム期間の一部で映像信号を補正するための複雑な構成を備える必要がない。

また、本実施形態では、映像信号が示す１コマの画像全体ではなく、画素同士における境界およびリスク境界を検出するための処理だけで済むので、２コマ分以上の画像を解析して動きを検出する構成と比較して、映像処理回路の大規模化や複雑化を抑えることが可能である。さらには、リバースチルトドメインが発生しやすい状態の領域が、黒画素の移動に伴って連続的となることを防止することが可能となる。
また、本実施形態では、映像信号Ｖｉｄ−ｄで規定される画像のうち、映像信号が補正される画素は、リスク境界から予め定められた範囲内にある画素のみである。このため、映像信号Ｖｉｄ−ｄに基づかない表示が発生する部分は、チルト方位角を考慮しないで、明画素に隣接する暗画素のすべてを一律に補正する構成と比較して、少なく抑えることができる。
さらに、本実施形態では、設定値以上の映像信号を一律にクリップしないので、使用しない電圧範囲を設けることによってコントラスト比に悪影響を与えることもない。また、液晶パネル１００の構造に変更等を加える必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。

＜チルト方位角の他の例＞
上述した実施形態では、ＶＡ方式においてチルト方位角θｂが４５度である場合を例にとって説明した。次に、チルト方位角θｂが４５度以外の例について説明する。
まず、図１７（ａ）に示すようにチルト方位角θｂが２２５度である例について説明する。この例では、注目画素および周辺画素において液晶分子が不安定な状態から注目画素だけ明画素に変化したとき、当該注目画素においてリバースチルトは、図１７（ｂ）に示すように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図６に示したチルト方位角θｂが４５度である場合の例を１８０度回転させたときと等価である。
チルト方位角θｂが２２５度である場合には、チルト方位角θｂが４５度である場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、要件（２）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側または上側に位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θｂが２２５度であれば、映像処理回路３０における補正部３０６が、第１検出部３０４１で検出された境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。チルト方位角θｂが２２５度である場合、図１５（１）で示される画像は、図１６（ｃ）に示されるリスク境界から予め定められた範囲内にある画素の階調レベルが中間階調Ｃｍｉｄに補正される。
この構成によれば、チルト方位角θｂが２２５度である場合、映像信号Ｖｉｄ−ｉｎで規定される画像において黒画素からなる領域が左下方向、左方向または下方向のいずれかに１画素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、リスク境界に接する期間を１フレーム期間のうちの一部に短くすることができるから、リバースチルトドメインの発生を抑えることが可能となる。

次に、図１８（ａ）に示すようにチルト方位角θｂが９０度である例について説明する。この例では、注目画素および周辺画素において液晶分子が不安定な状態から注目画素だけ明画素に変化したとき、当該注目画素においてリバースチルトは、図１８（ｂ）に示すように、右辺に沿った領域で集中的に発生する。このため、当該注目画素においてリバースチルトドメインは、右辺で発生した幅の分だけ、上辺の右辺寄りおよび下辺の右辺寄りにおいても発生する、という見方もできる。
このため、チルト方位角θｂが９０度である場合には、チルト方位角θｂが４５度である場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、要件（２）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側または下側に位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θｂが９０度であれば、映像処理回路３０における補正部３０６が、第１検出部３０４１で検出された境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。チルト方位角θｂが９０度である場合、図１５（１）で示される画像は、図１６（ｂ）に示されるリスク境界から予め定められた範囲内にある画素の階調レベルが中間階調Ｃｍｉｄに補正される。
この構成によれば、チルト方位角θｂが９０度である場合、映像信号Ｖｉｄ−ｉｎで規定される画像において黒画素からなる領域が上方向、右上方向、右方向、右下方向または下方向のいずれかに１画素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、リスク境界に接する期間を１フレーム期間のうちの一部に短くすることができるから、リバースチルトドメインの発生を抑えることが可能となる。

［第２実施形態］
次に本発明の第２実施形態について説明する。本実施形態に係る液晶表示装置１は、光源２００をオンとするタイミングとオフとするタイミングが第１実施形態と異なる。なお、他の構成は第１実施形態と同じであるため、以下、第１実施形態との相違点について説明し、第１実施形態と同じ構成については同じ符号を付してその説明を省略する。

図１９は、本実施形態において液晶パネル１００に照射される光の光量が変化するタイミングを示している。
上述した実施形態においては、表示制御信号ＳＥＴを出力することにより、面順次駆動で液晶パネル１００を駆動しており、表示制御信号ＳＥＴをＨレベルにすることにより、データ信号に応じた電圧が全画素の画素電極１１８に印加され、全画素の液晶素子１２０はデータ信号に応じた透過率に変化する。しかしながら、液晶素子１２０においては、表示制御信号ＳＥＴがＨレベルになったときにデータ信号に応じた透過率になるのではなく、具体的には、データ信号に応じた電圧が印加されてから液晶の透過率が変化を開始し、液晶の応答が完了した時点でデータ信号に応じた透過率となる。
このため、第２フィールドで表示制御信号ＳＥＴをＨレベルにした時点で光源をオンとすると、この時点では、液晶の応答が完了しておらず、第１フィールドで作成した画像が視認される虞がある。

そこで、本実施形態においては、図１９に示したように、第２フィールドにおいては、走査制御回路２０は、表示制御信号ＳＥＴをＨレベルにしてから液晶１０５の応答速度の時間ｔが経過した後で光源２００をオンとする。この構成によれば、第２フィールドで液晶の応答が完了し、第２フィールドで書き込まれた補正されていない画像が表示されてから光源２００がオンとなるため、第１フィールで書き込まれた画像、即ち、補正処理がされた画像が視認されることがない。
なお、図１９においては、第１フィールドにおいて、表示制御信号ＳＥＴをＨレベルにしてから液晶１０５の応答速度の時間ｔが経過した後で光源２００をオフとしているが、走査制御回路２０は、第１フィールドで表示制御信号ＳＥＴをＨレベルにした時点で光源２００をオフとするようにしてもよい。

［第３実施形態］
次に本発明の第３実施形態について説明する。本実施形態に係る液晶表示装置１は、液晶パネル１００に照射する光の光量が連続的に変化する点が第１実施形態と異なる。なお、他の構成は第１実施形態と同じであるため、以下、第１実施形態との相違点について説明し、第１実施形態と同じ構成については同じ符号を付してその説明を省略する。

図２０は、本実施形態において液晶パネル１００に照射される光の光量の変化を示している。上述した第１実施形態においては、第１フィールドにおいて表示制御信号ＳＥＴがＨレベルになった時点で光源２００をオフにしているが、本実施形態においては、図２０に示したように、走査制御回路２０は、第１フィールドにおいて表示制御信号ＳＥＴがＨレベルになった時点から光源２００を制御して光量を連続的に減少させ、予め定められた時間が経過した時点で光源２００をオフとしている。
また、上述した第１実施形態においては、走査制御回路２０は、第２フィールドにおいて表示制御信号ＳＥＴがＨレベルになった時点で光源２００をオンにしているが、本実施形態においては、図２０に示したように、走査制御回路２０は、第２フィールドにおいて表示制御信号ＳＥＴがＨレベルになった時点から光源２００を制御して光量を連続的に増加させ、予め定められた時間が経過した時点で光量を予め定められた光量Ｌ１となるように光源２００を制御する。

この構成によれば、第２フィールドで液晶の応答が完了し、第２フィールドで書き込まれた補正されていない画像が表示される時点で光量が予め定められた光量Ｌ１となるため、第１フィールで書き込まれた画像、即ち、補正処理がされた画像が視認されにくくなる。

なお、光源２００が出力する光の光量を変化させる構成としては、光源２００がレーザーダイオードである場合、光源２００を駆動する電流を変化させて光量を変化させる構成であってもよい。また、ＰＷＭ（Pulse Width Modulation）制御により光源２００がオンとなる時間を制御することにより、パルス幅を制御して液晶パネル１００に光が照射される時間を制御し、光量を増加又は減少させる構成であってもよい。

［第４実施形態］
次に本発明の第４実施形態について説明する。本実施形態に係る液晶表示装置１は、液晶パネル１００の駆動方式が線順次方式である点が第１実施形態と異なる。以下、第１実施形態との相違点について説明し、第１実施形態と同じ構成については同じ符号を付してその説明を省略する。

図２１は、本実施形態に係る液晶表示装置１Ａの全体構成を示すブロック図であり、図２２は、本実施形態に係る液晶パネル１００の等価回路を示した図である。図２１に示すように、液晶表示装置１は、制御線１１７を備えていない点が第１実施形態と異なる。
また、図２２に示すように、本実施形態に係る液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。本実施形態においても、液晶素子１２０に対して並列に蓄積容量１２５が設けられる。蓄積容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ（Thin Film Transistor）１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性および蓄積容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。

次に、液晶表示装置１の表示動作について説明すると、上位装置からは映像信号Ｖｉｄｉｎが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、・・・、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信号Ｖｉｄ−ｉｎを遅延・補正等の処理をして映像信号Ｖｉｄ−ｏｕｔとして出力する。
１行１列〜１行ｎ列の映像信号Ｖｉｄ−ｏｕｔが出力される水平走査期間では、走査制御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介して画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それぞれ映像信号Ｖｉｄ−ｏｕｔで指定された階調レベルに応じた正極性電圧が書き込まれ、１行目の画素は、映像信号Ｖｉｄ−ｏｕｔに応じた階調となる。

続いて、２行１列〜２行ｎ列の映像信号Ｖｉｄ−ｉｎは、同様に映像処理回路３０によって処理されて、映像信号Ｖｉｄ−ｏｕｔとして出力されるとともに、Ｄ／Ａ変換器３０８によって正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にサンプリングされる。２行１列〜２行ｎ列の映像信号Ｖｉｄ−ｏｕｔが出力される水平走査期間では、走査線駆動回路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリングされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖｉｄ−ｏｕｔで指定された階調レベルに応じた正極性電圧が書き込まれ、２行目の画素は、映像信号Ｖｉｄ−ｏｕｔに応じた階調となる。
以下同様な書込動作が３、４、・・・、ｍ行目に対して実行され、これにより、各液晶素子に、映像信号Ｖｉｄ−ｏｕｔで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖｉｄ−ｏｕｔで規定される透過像が作成されることなる。
次のフィールドでは、データ信号の極性反転によって映像信号Ｖｉｄ−ｏｕｔが負極性のデータ信号に変換される以外、同様な書込動作が実行される。

次に光源２００の制御タイミングについて説明する。図２３は、走査信号の出力タイミングと、画素１１０の各行の書き込み状態と、液晶パネル１００に照射される光量の変化とを時間経過とともに示した図である。
図２３に示したように液晶パネル１００においては、第１フィールドで１行目からｍ行目まで順番に走査信号が出力されて画素１１０への書き込みが行われ、第２フィールドで次の書き込みが行われるまで各行の画素１１０では書き込まれた状態が保持される。
第１フィールドで作成された画像においては、１行目の画像において補正処理がなされる場合や、ｍ行目の画像において補正処理がなされる場合が生じ得る。つまり、本実施形態においては、第１フィールドで１行目の画素１１０への書き込みが開始されてからｍ行目の画素が第２フィールドで書き換えらるまでの期間において、補正された画素が表示される場合がある。

そこで本実施形態では、補正処理された画像が視認されないようにするため、走査制御回路２０は、図２３に示したように、第１フィールドで走査信号Ｙ１がＨレベルとなるタイミングで光源２００をオフとし、第２フィールドで走査信号ＹｍがＨレベルとなるタイミングで光源２００をオンとする。
この構成によれば、補正処理がなされた画像が表示され得る期間においては、光源２００がオフとなるため、補正処理のされていない画像、即ち、映像信号Ｖｉｄ−ｉｎに対応した画像を視認させることができる。
なお、本実施形態においても、第２実施形態のように液晶の応答速度に応じて、第２フィールドでｍ行目の走査信号Ｙｍを出力してから時間ｔが経過した後で光源２００をオンとするようにしてもよく、また、第３実施形態のように光量を連続的に増加・減少させるようにしてもよい。

［他の補正処理例］
上述した実施形態においては、リスク境界に接している暗画素からリスク境界の反対方向へ連続するｒ個の暗画素と、リスク境界に接している明画素からリスク境界の反対方向へ連続するｓ個の明画素を補正しているが、補正処理の構成は、この構成に限定されるものではない。以下、補正処理の変形例について説明する。

（補正処理の第１変形例）
まず、補正処理の第１変形例について説明する。本変形例においては、判別部３０４３は、遅延して出力された映像信号Ｖｉｄ−ｄで示す画素が、第２検出部３０４２で抽出されたリスク境界に接している暗画素であるか否かを判別する。そして、判別部３０４３は、その判別結果が「Ｙｅｓ」である場合には、この暗画素について、１フレームの一部である第１フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、判別結果が「Ｎｏ」である場合、また、判別結果が「Ｙｅｓ」である場合の第２フィールドから第４フィールドに対応する期間においては、出力信号のフラグＱを「０」として出力する。
補正部３０６は、判別部３０４３から供給されるフラグＱが「１」であるとき、その暗画素の映像信号Ｖｉｄ−ｄを中間階調Ｃｍｉｄの映像信号に補正し、これを映像信号Ｖｉｄ−ｏｕｔとして出力する。これにより、補正部３０６により補正された映像信号Ｖｉｄ−ｏｕｔにあっては、１フレーム期間においてこの暗画素に接するリスク境界が存在する期間が、映像信号Ｖｉｄ−ｉｎよりも短くなる。換言すると、１フレーム期間においてリスク境界に接する画素が存在する期間が不連続となる。このような補正部３０６による補正処理によって、１フレーム期間において同一位置にリスク境界が連続して存在しないことになる。

（補正処理の第２変形例）
次に、補正処理の第２変形例について説明する。本変形例においては、判別部３０４３は、遅延して出力された映像信号Ｖｉｄ−ｄで示す画素が、第２検出部３０４２で抽出されたリスク境界に接している明画素であるか否かを判別する。そして、判別部３０４３は、その判別結果が「Ｙｅｓ」である場合には、この明画素について、１フレームの一部である第１フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、判別結果が「Ｎｏ」である場合、また、判別結果が「Ｙｅｓ」である場合の第２フィールドから第４フィールドに対応する期間においては、出力信号のフラグＱを「０」として出力する。
補正部３０６は、判別部３０４３から供給されるフラグＱが「１」であるとき、その明画素の映像信号Ｖｉｄ−ｄを中間階調Ｃｍｉｄの映像信号に補正し、これを映像信号Ｖｉｄ−ｏｕｔとして出力する。これにより、補正部３０６により補正された映像信号Ｖｉｄ−ｏｕｔにあっては、１フレーム期間においてこの明画素に接するリスク境界が存在する期間が、映像信号Ｖｉｄ−ｉｎよりも短くなる。換言すると、１フレーム期間においてリスク境界に接する画素が存在する期間が不連続となる。このような補正部３０６による補正処理によって、１フレーム期間において同一位置にリスク境界が連続して存在しないことになる。

（補正処理の第３変形例）
次に、補正処理の第３変形例について説明する。上述した実施形態においては、映像処理回路３０は、リスク境界に接している暗画素からリスク境界の反対方向へ連続するｒ個の暗画素と、リスク境界に接している明画素からリスク境界の反対方向へ連続するｓ個の明画素を補正しているが、リスク境界に接している暗画素からリスク境界の反対方向へ連続するｒ個の暗画素を補正し、リスク境界に接している明画素については補正を行わないようにしてもよい。また、映像処理回路３０は、リスク境界に接している明画素からリスク境界の反対方向へ連続するｓ個の明画素を補正し、リスク境界に接している暗画素については補正を行わないようにしてもよい。
また、上述した実施形態においては、ｒ＝２、ｓ＝２としていたが、これらの値はあくまで一例である。よって、ｒ，ｓはそれぞれ「２」以上の整数であってもよいし、これらの値が相違していてもよい。

（補正処理の第４変形例）
次に、補正処理の第４変形例について説明する。上述した実施形態及び変形例においては、第１フィールドにおいて補正処理を行なっているが、第１フィールドと第２フィールドで補正処理を行い、第３フィールドと第４フィールドでは補正処理を行わないようにしてもよい。また、第１フィールドと第２フィールドで補正処理を行う構成にあっては、リスク境界に接している暗画素を最大階調のＣｍａｘに補正してもよい。また、第１フィールドと第２フィールドで補正処理を行う構成にあっては、リスク境界に接している明画素を最小階調のＣｍｉｎに補正してもよい。
なお、第１フィールドと第２フィールドで補正処理を行う場合、補正処理がされた画像が表示される期間に応じて、光源２００をオンとするタイミングを変更する。

（補正処理の第５変形例）
次に、補正処理の第５変形例について説明する。動きを伴う画像である場合、映像信号Ｖｉｄ−ｉｎで示される現フレームの画像において、リスク境界に接する画素であっても、現フレームの１つ前である前フレームを含めた動きを考えると、映像信号を補正する必要があるときと、補正する必要がないときとがある。この変形例では、上述したように暗画素及び明画素の映像信号を補正する構成で、前フレームから現フレームにかけての画像の動きを考慮して、補正対象の画素を定めている。以下の説明において、上述した実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。

本変形例に係る映像処理回路３０の詳細について図２４を参照して説明する。図２４に示すように、映像処理回路３０は、遅延回路３０２、境界検出部３１２、補正部３０６およびＤ／Ａ変換器３０８を備える。また、境界検出部３１２は、本実施形態においては、現フレーム検出部３１２１、遅延回路３１２２、前フレーム検出部３１２３および判別部３１２４を備える。
現フレーム検出部３１２１は、現フレームの映像信号Ｖｉｄ−ｉｎで示される画像を解析して、階調範囲ａにある暗画素（第１画素）と階調範囲ｂにある明画素（第２画素）とが垂直または水平方向で隣接する部分があるか否かを判別する。そして、現フレーム検出部３１２１は、隣接する部分があると判別したときに、その隣接部分をリスク境界として検出して、そのリスク境界の位置情報Ｒｉｓｋ＿ｅｄｇｅ（ｎ）を出力する。
遅延回路３１２２は、遅延回路３０２と同等の構成を有し、供給された映像信号Ｖｉｄ−ｉｎを１フレーム期間だけ遅延させて出力するものである。
前フレーム検出部３１２３は、遅延回路３１２２から出力された前フレームの映像信号Ｖｉｄ−ｉｎで示される画像を解析して、暗画素と明画素とが垂直または水平方向で隣接する部分があるか否かを判別する。そして、前フレーム検出部３１２３は、隣接する部分があると判別したときに、その隣接部分をリスク境界として検出して、そのリスク境界の位置情報Ｒｉｓｋ＿ｅｄｇｅ（ｎ−１）を出力する。

判別部３１２４は、現フレーム検出部３１２１および前フレーム検出部３１２３が出力した位置情報Ｒｉｓｋ＿ｅｄｇｅ（ｎ）、位置情報Ｒｉｓｋ＿ｅｄｇｅ（ｎ−１）に基づいて、映像信号Ｖｉｄ−ｄで示す画素が、前フレーム検出部３１２３で抽出されたリスク境界に接する明画素または暗画素であり、かつ、その画素が前フレームから現フレームにかけて変化したリスク境界に接するか否かを判別する。すなわち、判別部３１２４は、前フレームから現フレームにかけて変化したリスク境界により画像の動きを検出する動き検出ステップを実行する、動き検出部として機能している。
判別部３１２４は、その判別結果が「Ｙｅｓ」である場合には、この暗画素からリスク境界の反対方向へ連続するｒ個（本実施形態では、ｒ＝２である。）の暗画素について、第１フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力するとともに、このリスク境界に接している明画素から、リスク境界の反対方向へ連続するｓ個（本実施形態では、ｓ＝２である。）の明画素について、第１フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３１２４は、それ以外の画素については、出力信号のフラグＱを「０」として出力する。

補正部３０６は、判別部３１２４から供給されるフラグＱが「１」であるとき、その画素の映像信号Ｖｉｄ−ｄを中間階調Ｃｍｉｄの映像信号に補正し、これを映像信号Ｖｉｄ−ｏｕｔとして出力する。これにより、補正部３０６により補正された映像信号Ｖｉｄ−ｏｕｔにあっては、１フレーム期間においてこの暗画素および明画素に接するリスク境界が存在する期間が、映像信号Ｖｉｄ−ｉｎよりも短くなる。一方、補正部３０６は、フラグＱが「０」であるときには、映像信号を補正することなく、映像信号Ｖｉｄ−ｄをそのまま映像信号Ｖｉｄ−ｏｕｔとして出力する。

次に、本変形例に係る映像処理回路３０による補正処理の具体例について説明する。本変形例の映像処理回路３０では、リスク境界を検出する方法が第１実施形態で説明した方法と異なるだけであり、リスク境界に基づいてどのように画素の映像信号を補正するかは、上述した実施形態と同じである。
前フレームの映像信号Ｖｉｄ−ｉｎで示される画像が例えば図２５（１）に示されるとおりであって、現フレームの映像信号Ｖｉｄ−ｉｎで示される画像が例えば図２５（２）に示されるとおりである場合、すなわち、階調範囲ａの暗画素からなるパターンが、階調範囲ｂにある明画素を背景に左方向にスクロール移動する場合、前フレーム検出部３１２３により検出される境界は図２５（１）に示されるとおりであり、現フレーム検出部３１２１により検出される境界は図２５（２）に示されるとおりである。そして、現フレーム検出部３１２１により検出される境界のうち、前フレーム検出部３１２３により検出される境界と重複しないものが、前フレームから現フレームにかけて変化した境界となる。よって、この実施形態のリスク境界は、図２５（３）で示されるとおりである。判別部３１２４では、この変化した境界の中から、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とであるリスク境界に相当する部分に隣接する画素が補正対象となる。

ここで、映像信号Ｖｉｄ−ｉｎで示す画像が図２５（１）から図２５（２）のように変化した場合の、映像信号Ｖｉｄ−ｏｕｔを図２６（ａ）に示す。補正部３０６は、図２６（ａ）にドットのハッチングで示す暗画素、及び斜線のハッチングで示す明画素について、１フレームの一部（ここでは、１フィールド）で中間階調Ｃｍｉｄの映像信号に補正する。

また、チルト方位角θｂ＝９０度である場合、補正条件を満たす画素は図２６（ｂ）に示されるとおりである。また、チルト方位角θｂ＝２２５度である場合、補正条件を満たす画素は図２６（ｃ）に示されるとおりである。
本変形例によれば、上述した実施形態と共通の作用効果を奏するとともに、リバースチルトドメインがより発生しやすい箇所に絞り込んで映像信号を補正することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメインの発生を効果的に抑えることができる。

（補正処理の第６変形例）
次に、補正処理の第６変形例について説明する。以下の説明において、補正処理の第５変形例と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
上述した補正処理の第５変形例では、画像の動きを考慮して、リスク境界を挟んで互いに隣接する明画素および暗画素に基づいて画素の映像信号を補正していた。これに対し、本変形例では、映像処理回路３０は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて１画素分（縦、横、斜めのいずれかの方向）だけ移動したリスク境界に接する画素を補正対象とする。図５を用いて既に説明したように、明画素を背景とした暗画素の領域がフレーム毎に２画素以上ずつ移動するときに、このような尾引き現象は顕在化しない（または、視認されにくい）。そこで、映像処理回路３０がこのような１画素分だけ移動したリスク境界の隣接画素を補正対象とし、それ以外の画素を補正対象としない。

本変形例では、判別部３１２４が、現フレーム検出部３１２１および前フレーム検出部３１２３による境界の検出結果から、１画素分だけ移動したリスク境界に接する画素のみについて「Ｙｅｓ」と判別し、前フレームから移動していないリスク境界、および、２画素以上移動したリスク境界に接する画素については、「Ｎｏ」と判別する。映像処理回路３０のその他の各部が実現する機能は、上述した補正処理の第６変形例と同じである。この構成により、図５に示すように１フレームにつき１画素分だけ画像が移動する場合に、補正部３０６は、リバースチルトドメインを抑制するための補正を行い、それ以外の場合はその補正を行わない。

これにより、補正部３０６は、リバースチルトドメインがより発生しやすい箇所に更に絞り込んで補正することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメインの発生を効果的に抑えることができる。

（補正処理の第７変形例）
上述した実施形態においては、第１検出部３０４１は、階調範囲ａにある暗画素と階調範囲ｂにある明画素とが垂直または水平方向で隣接する部分がある場合、その隣接部分を境界として検出して、境界の位置情報を出力しているが、この構成に限定されるものではない。
本変形例に係る第１検出部３０４１は、隣接する画素間の階調差が予め定められた階調差以上となる境界のうち、当該境界に接する低階調側の画素の階調が予め定められた第１階調以上であり、且つ、当該境界に接する高階調側の画素の階調が予め定められた第２階調以上（但し、第２階調＞第１階調）である境界を検出し、検出した境界の位置情報を出力する。次に、本変形例に係る第２検出部３０４２は、第１検出部３０４１により検出された境界のうち、低階調側の画素が上側に位置し高階調側の画素が下側に位置する部分と、低階調側の画素が右側に位置し高階調側の画素が左側に位置する部分とを抽出して、リスク境界として検出し、リスク境界の位置情報を出力する。

そして、本変形例に係る判別部３０４３は、遅延して出力された映像信号Ｖｉｄ−ｄで示す画素が、第２検出部３０４２で抽出されたリスク境界に接している画素であるか判断する。判別部３０４３は、リスク境界に接している低階調側の画素からリスク境界の反対方向へ連続するｒ個の画素（本実施形態ではｒ＝２）について、１フレームの一部である第１フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。また、判別部３０４３は、リスク境界に接している高階調側の画素からリスク境界の反対方向へ連続するｓ個（本実施形態ではｓ＝２）の画素について、第１フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、上記の画素以外については、出力信号のフラグＱを「０」として出力する。また、判別部３０４３は、第２フィールド〜第４フィールドに対応する期間においては、出力信号のフラグＱを「０」として出力する。

補正部３０６は、判別部３０４３から供給されるフラグＱが「１」である場合、フラグＱが１であるときの画素の映像信号Ｖｉｄ−ｄを補正する。具体的には、補正部３０６は、フラグＱが「１」であるときの画素がリスク境界に接する低階調側の画素である場合、当該画素の階調レベルを高階調側に補正する。また、補正部３０６は、フラグＱが「１」であるときの画素がリスク境界に接する高階調側の画素である場合、当該画素の階調レベルを低階調側に補正する。これにより、リスク境界に接している低階調側の画素と高階調側の画素との階調差が補正前より小さくなり、表示上の不具合の発生を抑えることができる。

なお、補正部３０６は、リスク境界に接する低階調側の画素を補正し、高階調側の画素を補正しない構成であってもよい。また、補正部３０６は、リスク境界に接する高階調側の画素を補正し、低階調側の画素を補正しない構成であってもよい。

［電子機器］
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図２７は、上述した液晶表示装置１の液晶パネル１００をライトバルブとして用いた３板式プロジェクターの構成を示す平面図である。このプロジェクター２１００において、ライトバルブに入射させるための光は、光源２００や光源２００から出力された光を平行化する光学系を備えた光出力部２１０２から出力され、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における液晶パネル１００と同様であり、上位装置（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する映像信号でそれぞれ駆動されるものである。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、レンズユニット２１１４によって正転拡大投影されるので、スクリーン２１２０には、カラー画像が表示されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂにより形成される画像と、ライトバルブ１００Ｇにより形成される画像とは左右反転の関係にある。

また、電子機器としては、図２７を参照して説明した他にも、リアプロジェクション型のテレビジョンや、直視型、例えば携帯電話や、パーソナルコンピュータ、ビデオカメラのモニタ、液晶テレビ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。

［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

（変形例１）
上述した実施形態においては、補正処理がなされた画像が保持されている期間において光源２００をオフとしているが、光源２００をオフとするのではなく、補正処理がなされた画像が保持されている期間においては、光量Ｌ１より少ない予め定められた光量以下の光が液晶パネル１００に照射されるようにしてもよい。

（変形例２）
上述した第４実施形態においては、光源２００から出力されて平行化された光が液晶パネル１００に照射される構成となっているが、光源２００から出力された光を例えばポリゴンミラーを用いて走査し、走査線１１２がＨレベルとなった行の画素に光が照射される構成としてもよい。この構成によれば、データ信号の書き込みがなされた行から順番に光を照射できるため、第４実施形態のように、ｍ行目の画素への書き込みが終了するまで光源２００をオフとすることがなく、補正処理がなされていない画像が視認される期間を長くすることができる。

（変形例３）
上述した実施形態では、液晶１０５にＶＡ方式を用いた例について説明した。そこで次に、液晶１０５にＴＮ方式とした例について説明する。
図２８（ａ）は、液晶パネル１００における２×２の画素を示す図であり、図２８（ｂ）は、図２８（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
これらの図に示すように、ＴＮ方式の液晶分子は、画素電極１１８とコモン電極１０８との電位差がゼロである状態において、チルト角がθａであって、チルト方位角がθｂ（＝４５度）で、初期配向しているものとする。ＴＮ方式は、ＶＡ方式とは反対に、基板水平方向に傾斜するので、ＴＮ方式のチルト角θａは、ＶＡ方式の値よりも大きい。

液晶１０５にＴＮ方式を用いた例では、高コントラスト比などが得られる等の理由により、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードが用いられる場合が多い。
このため、液晶１０５にＴＮ方式を用いるとともに、ノーマリーホワイトモードとしたとき、液晶素子１２０の印加電圧と透過率との関係は、図４（ｂ）に示されるようなＶ−Ｔ特性で表され、印加電圧が高くなるにつれて透過率が減少する。ただし、階調範囲ａに属する画素と階調範囲ｂに属する画素とが隣接した場合にリスク境界が発生して、リンバースチルトドメインが発生するという点においては、ノーマリーブラックモードと変わりはない。

このようなＴＮ方式のノーマリーホワイトモードにおいて、図２９（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて液晶分子の不安定な白画素の状態から、ｎフレームにおいて、右上の１画素だけが黒画素に変化するときを想定する。上述したようにノーマリーホワイトモードにおいて、画素電極１１８とコモン電極１０８との電位差は、ノーマリーブラックモードとは反対に白画素よりも黒画素で大きい。このため、白から黒に変化する右上の画素では、図２９（ｂ）のように、液晶分子が実線で示される状態から破線で示される状態に、電界方向に沿った方向（基板面の垂直方向）に起立しようとする。
しかしながら、白画素の画素電極１１８（Ｗｔ）と黒画素の画素電極１１８（Ｂｋ）との間隙で生じる電位差は、黒画素の画素電極１１８（Ｂｋ）とコモン電極１０８との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０８との間隙よりも狭い。よって、電界の強度で比較すると、画素電極１１８（Ｗｔ）と画素電極１１８（Ｂｋ）との間隙で生じる横電界は、画素電極１１８（Ｂｋ）とコモン電極１０８との間隙で生じる縦電界よりも強い。
右上の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の白画素であっため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、黒レベルの電圧が画素電極１１８（Ｂｋ）に印加されたことによる縦電界よりも、隣接する画素電極１１８（Ｗｔ）からの横電界の方が強いので、黒になろうとしている画素では、図２８（ｂ）に示すように、白画素に隣接する側の液晶分子Ｒｖが、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒｖは、縦電界にしたがって破線のように基板水平方向に起立しようとする他の液晶分子の動きに悪影響を与える。このため、黒に変化すべき画素においてリバースチルトが発生する領域は、図２９（ｃ）に示すように、黒に変化すべき画素と白画素との間隙にとどまらず、その間隙から黒に変化すべき画素を浸食する形で広範囲に拡がる。
したがって、図２９に示した内容から、黒に変化しようとする着目画素の周辺が白画素であった場合、当該着目画素に対して白画素が左下側、左側および下側で隣接するとき、当該着目画素では、リバースチルトが左辺および下辺に沿った内周領域にて発生することになる。

一方、図３０（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて液晶分子の不安定な白画素の状態から、ｎフレームにおいて、左下の１画素だけが黒画素に変化するときを想定する。この変化においても、黒画素の画素電極１１８（Ｂｋ）と白画素の画素電極１１８（Ｗｔ）との間隙では、画素電極１１８（Ｂｋ）とコモン電極１０８との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図３０（ｂ）に示すように、白画素において黒画素に隣接する側の液晶分子Ｒｖは、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバースチルト状態となるが、白画素では縦電界の強度が（ｎ−１）フレームから変わらないので、他の液晶分子に影響をほとんど与えない。このため、白画素から変化しない画素においてリバースチルトが発生する領域は、図３０（ｃ）に示すように、図２９（ｃ）の例と比較して無視できる程度に狭い。
一方、２×２の４画素のうち、左下において白から黒に変化する画素では、液晶分子の初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバースチルト状態となる液晶分子がほとんど存在しない。このため、左下画素では、縦電界の強度が大きくなるにつれて、液晶分子が基板面の垂直方向に図３０（ｂ）において破線で示すように正しく起立する結果、目的である黒画素に変化するので、表示品位の劣化が発生しないことになる。

このため、ＴＮ方式においてチルト方位角θｂが４５度であるノーマリーホワイトモードの場合、要件（１）をそのままに、
（２）ｎフレームにおいて、当該暗画素（印加電圧高）が、隣接する明画素（印加電圧低）に対して右上側、右側または上側に位置する場合に、
（３）ｎフレームにおいて当該暗画素に変化する画素は、１フレーム前の（ｎ−１）フレームでは、液晶分子が不安定な状態にあったとき
ｎフレームにおいて当該暗画素でリバースチルトが発生する、ということになる。
したがって、この発生状態を、（ｎ＋１）フレームを基準として考え直した場合、画像の動きによって、（ｎ＋１）フレームにおいて暗画素が上記位置関係を満たすことになっても、変化前のｎフレームにおいて、当該画素に接するリスク境界が１フレーム期間で同一位置に継続して存在しないように措置を施してやればよい、ということになる。
ノーマリーホワイトモードでは、ノーマリーブラックモードとは反対に、階調レベルが高い（明るい）ほど、液晶素子の印加電圧が低くなる点を考慮すれば、映像処理回路３０の構成を、次のように変更すればよいことになる。
すなわち、ｎフレームにおいて、映像処理回路３０におけるリスク境界を検出する第２検出部３０４２や、現フレーム検出部３１２１及び前フレーム検出部３１２３が、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分と、を抽出して、リスク境界として検出する構成であればよい。補正部３０６がこのリスク境界に基づいて映像信号を補正する画素については、上記で説明したとおりである。
なお、この例では、ＴＮ方式においてチルト方位角θｂを４５度とした例を説明したが、リバースチルトドメインの発生方向がＶＡ方式と逆になる点を考慮すれば、チルト方位角θｂが４５度以外の角度である場合の措置、そのための構成についても、いままでの説明から容易に類推できるはずである。

このように画像パターンの動き方向として水平方向のみを想定すれば、垂直方向や斜め方向についても想定する構成と比較して、構成の簡易化を図ることが可能となる。なお、ここではＶＡ方式であってチルト方位角θｂを４５度とした場合を例にとって説明したが、ＶＡ方式であってチルト方位角θｂを２２５度とした場合についても同様である。

（変形例４）
また、本発明の制御回路１０は、４倍速駆動に限られず、例えば２倍速や８倍速駆動などの倍速駆動を採用する液晶表示装置にも適用可能である。要するに、本発明は、ある映像信号に基づいて画像が表示される場合に、１フレーム期間においてリスク境界が存在する期間が短くなるように、１フレーム期間継続してリスク境界が同一位置に存在しないように、１フレームを構成する複数フィールドの少なくともいずれかにおいて明画素および暗画素の少なくとも一方の映像信号を補正するものであればよい。また、本発明は、上述した補正処理がされた画像を表示する期間においては、補正処理がされない画像が表示される期間より、液晶パネル１００に照射される光量が少なくなるものであればよい。
また、補正部３０６は、暗画素を補正する場合には、液晶素子１２０への印加電圧として閾値Ｖｔｈ１以上を指定する映像信号に補正し、また、明画素を補正する場合には、液晶素子１２０への印加電圧として閾値Ｖｔｈ２以下を指定する映像信号に補正すれば、リバースチルトドメインを抑制するという効果を奏する。

（変形例５）
上述した各実施形態において、映像信号Ｖｉｄ−ｉｎは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Ｖｉｄ−ｉｎが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であってもよい。

（変形例６）
上述した各実施形態においては、暗画素と明画素との境界を検出するものとしたが、画素に印加する電圧を映像信号Ｖｉｄ−ｉｎに基いて特定し、当該電圧に基いて暗画素と明画素との境界を検出する構成としてもよい。また、本発明においては、画素の階調を映像信号Ｖｉｄ−ｉｎに基いて特定し、当該階調に基いて暗画素と明画素との境界を検出する構成としてもよい。

（変形例７）
上述した実施形態においては、光源はレーザーダイオードとなっているが、レーザーダイオードに限定されるものではなく、ＬＥＤ（Light Emitting Diode）であってもよい。

１，１Ａ…液晶表示装置、１０…制御回路、２０…走査制御回路、３０…映像処理回路、１００…液晶パネル、１０５…液晶、１０８…コモン電極、１１０…画素、１１２…走査線、１１４…データ線、１１５…容量線、１１７…制御線、１１８…画素電極、１２０…液晶素子、１２５…蓄積容量、１２６…第１メモリー、１２７…第２メモリー、１２８…スイッチ、１３０…走査線駆動回路、１４０…データ線駆動回路、２００…光源、３０２…遅延回路、３０４…境界検出部、３０６…補正部、３０８…Ｄ／Ａ変換器、３１２…境界検出部。

Claims (6)

1. 液晶パネルを複数のフィールドで面順次駆動する液晶表示装置であって、
   入力映像信号により第１の階調範囲に含まれる暗画素となる画素と第２の階調範囲に含まれる明画素となる画素との境界を検出する境界検出部と、
   前記境界検出部で検出された境界に接する前記暗画素および前記明画素の少なくとも一方への前記入力映像信号を補正する補正部と、
   前記補正部で補正された映像信号が前記液晶パネルに表示されているフィールドにおいて、前記液晶パネルに照射される光の光量が他のフィールドより小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部と
   を備える液晶表示装置。
2. 液晶パネルを複数のフィールドで面順次駆動する液晶表示装置であって、
   複数の画素のそれぞれに印加する電圧を制御する信号に基いて、第１の画素に対応つけられ、第１の基準電圧よりも低い第１の電圧を印加する第１の信号と、前記第１の画素に隣り合う第２の画素に対応つけられ、第２の基準電圧よりも高い第２の電圧を印加する第２の信号とを検出する検出部と、
   前記第１の信号を前記第１の電圧よりも高い第３の電圧を印加する第３の信号に補正し、前記第２の信号を前記第２の電圧よりも低い第４の電圧を印加する第４の信号に補正する補正部と、
   前記第３の信号と前記第４の信号とが前記液晶パネルに表示されているフィールドにおいて、前記液晶パネルに照射される光の光量が他のフィールドより小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部と
   を備えることを特徴とする液晶表示装置。
3. 液晶パネルを複数のフィールドで面順次駆動する液晶表示装置であって、
   複数の画素のそれぞれで表示する階調レベルを制御する信号に基いて、第１の画素に対応つけられ、第１の基準階調レベルよりも低い第１の階調を表示する第１の信号と、前記第１の画素に隣り合う第２の画素に対応つけられ、第２の基準階調レベルよりも高い第２の階調を表示する第２の信号とを検出する検出部と、
   前記第１の信号を前記第１の階調よりも高い第３の階調を表示する第３の信号に補正し、前記第２の信号を前記第２の階調よりも低い第４の階調を表示する第４の信号に補正する補正部と、
   前記第３の信号と前記第４の信号とが前記液晶パネルに表示されているフィールドにおいて、前記液晶パネルに照射される光の光量が他のフィールドより小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部と
   を備えることを特徴とする液晶表示装置。
4. 液晶パネルを複数のフィールドで面順次駆動する液晶表示装置であって、
   第１のフレームにおいて、第１の画素に、第１の基準電圧よりも低い第１の電圧を印加する第１の信号と、前記第１の画素に隣り合う第２の画素に、第２の基準電圧よりも高い第２の電圧を表示する第２の信号とを検出する第１の検出部と、
   前記第１のフレームよりも前の第２のフレームにおいて、第３の画素に、前記第１の基準電圧よりも低い第３の電圧を表示する第３の信号と、第３の画素に隣り合う第４の画素に、第２の基準電圧よりも高い第４の電圧を表示する第４の信号とを検出する第２の検出部と、
   前記第１の画素と前記第２の画素とが、前記第３の画素と前記第４の画素と同じでない場合、前記第１の信号を前記第１の電圧より高い電圧を印加する第５の信号に補正し、前記第２の信号を前記第２の電圧より低い電圧を印加する第６の信号に補正する補正部と、
   前記第５の信号と前記第６の信号とが前記液晶パネルに表示されているフィールドにおいて、前記液晶パネルに照射される光の光量が他のフィールドより小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部と
   を備える液晶表示装置。
5. 液晶パネルを複数のフィールドで面順次駆動する液晶表示装置であって、
   第１のフレームにおいて、第１の画素に、第１の基準階調レベルよりも低い第１の階調レベルを表示する第１の信号と、前記第１の画素に隣り合う第２の画素に、第２の基準階調レベルよりも高い第２の階調レベルを表示する第２の信号とを検出する第1の検出部と、
   前記第１のフレームよりも前の第２のフレームにおいて、第３の画素に、前記第１の基準階調レベルよりも低い第３の階調レベルを表示する第３の信号と、第３の画素に隣り合う第４の画素に、第２の基準階調レベルよりも高い第４の階調レベルを表示する第４の信号とを検出する第２の検出部と、
   前記第１の画素と前記第２の画素とが、前記第３の画素と前記第４の画素と同じでない場合、前記第１の信号を前記第１の階調レベルより高い階調レベルを表示する第５の信号に補正し、前記第２の信号を前記第２の階調レベルより低い階調レベルを表示する第６の信号に補正する補正部と、
   前記第５の信号と前記第６の信号とが前記液晶パネルに表示されているフィールドにおいて、前記液晶パネルに照射される光の光量が他のフィールドより小さくなるように、前記液晶パネルに照射される光を出力する光源を制御する制御部と
   を備える液晶表示装置。
6. 請求項１ないし５のいずれかに記載された液晶表示装置を有することを特徴とする電子機器。

Images