JP2021056267A - 液晶駆動装置、画像表示装置および液晶駆動プログラム - Google Patents

液晶駆動装置、画像表示装置および液晶駆動プログラム Download PDF

Info

Publication number
JP2021056267A
JP2021056267A JP2019176309A JP2019176309A JP2021056267A JP 2021056267 A JP2021056267 A JP 2021056267A JP 2019176309 A JP2019176309 A JP 2019176309A JP 2019176309 A JP2019176309 A JP 2019176309A JP 2021056267 A JP2021056267 A JP 2021056267A
Authority
JP
Japan
Prior art keywords
liquid crystal
period
gradation
pixels
gradations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019176309A
Other languages
English (en)
Inventor
一政 昭司
Shoji Ichimasa
昭司 一政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019176309A priority Critical patent/JP2021056267A/ja
Publication of JP2021056267A publication Critical patent/JP2021056267A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 ディスクリネーションによる暗線が目立つ等の画質の低下を軽減することができるようにした液晶駆動装置を提供すること。【解決手段】 液晶セルを含むメモリ内蔵の画素が行列状に配置された液晶パネルと、入力画像データに対して1フレーム期間を階調データの各ビットに対応し、対応ビットの重みに応じた期間となる複数のサブフィールドに分割するサブフィールド生成手段と、前記分割されたサブフィールドの駆動時間により前記液晶パネルの諧調を生成し表示を行うPWM駆動回路と、を有し、前記対応ビットの重みがフレーム毎に異なること特徴とする。【選択図】 図11

Description

本発明は、液晶素子をデジタル駆動方式で駆動する液晶駆動装置に関する。
液晶素子には、TN(Twisted Nematic)素子等の透過型液晶素子や、VAN(Vertical Alignment Nematic)素子等の反射型液晶素子がある。これらの液晶素子の駆動方式には、階調に応じて、液晶層に印加する電圧を変化させることで明るさを制御するアナログ駆動方式と、液晶層に印加する電圧を2値化して電圧印加時間を変化させることで明るさを制御するデジタル駆動方式とがある。このデジタル駆動方式には、1フレーム期間を時間軸上で複数のサブフレーム期間に分割し、サブフレームごとに画素に対する所定電圧の印加(オン)と非印加(オフ)を制御することで該画素に階調を表示させるサブフレーム駆動方式がある。
ここで、一般的なサブフレーム駆動方式について説明する。図17には、1フレーム期間を複数のサブフレーム期間(ビット長)に分割する例を示している。各サブフレーム上に記載された数値は、そのサブフレームの1フレーム期間内での時間重みを示す。ここでは例として、64階調を表現する場合を示している。また、ここでの説明では、時間重み1+2+4+8+16の期間をAサブフレーム期間といい、時間重み32のサブフレーム期間をBサブフレーム期間という。さらに、上述した所定電圧をオンするサブフレーム期間をオン期間といい、所定電圧をオフするサブフレーム期間をオフ期間という。
図18には、図17に示したサブフレーム分割例に対応する全階調データを示す。縦軸は階調を、横軸は1フレーム期間を示す。また、図中の白いサブフレーム期間は画素が白表示状態となるオン期間を示し、黒いサブフレーム期間は画素が黒表示状態となるオフ期間を示す。この階調データによれば、液晶素子にて互いに隣接する2画素(以下、隣接画素という)に互いに隣接する2階調(以下、隣接階調という)、例えば32階調と33階調を表示させる場合は、Aサブフレーム期間を32階調ではオン期間、33階調ではオフ期間とする。また、Bサブフレーム期間を32階調ではオフ期間、33階調ではオン期間とする。
このように隣接画素にてオン期間とオフ期間が時間的に重なる、つまりは同じ期間で隣接画素の一方では所定電圧が印加され、他方では印加されていない状態が発生すると、いわゆるディスクリネーションが発生してオン期間側の画素の明るさが低下する。図19にはディスクリネーションによる明るさ低下のイメージを示している。上下方向は階調を示し、濃淡は表示の明るさを示している。ディスクリネーションが無い場合は滑らかな濃淡が表現されるが、隣接画素においてオン期間とオフ期間が重なる時間が長い隣接階調(ここでは32階調と33階調)ではディスクリネーションの影響により明るさが低下して暗線が現れる。
特許文献1には、1または複数の長いサブフレーム期間を、短いサブフレームの期間と等しい期間に分割することにより、複数の分割サブフレーム期間を生成する駆動回路が開示されている。また、特許文献1の駆動回路では、隣接画素に対応する階調データの各ビットの位相が異なる場合には、階調を維持した上で、一方の画素に対応する階調データのビット配列に対して、他方の画素に対応する階調データのビット配列に近づける補正を行う。これにより、長いサブフレーム期間を分割しない場合に比べれば、隣接画素においてオン期間とオフ期間とが重なるサブフレーム期間(以下、オン/オフ隣接期間という)を短くすることができる。
しかしながら、特許文献1にて開示された方法では、隣接画素でのオン/オフ隣接期間の最短時間が長いため、ディスクリネーションによる明るさの低下を無視することができない。また、隣接画素におけるオン/オフ隣接期間が長いため、液晶分子の応答速度に応じてディスクリネーションによる明るさの低下量が増大していく。
図20には、特許文献1にて開示された全階調データを示す。Aサブフレーム期間は時間重み1+2+4+8に相当し、Bサブフレーム期間はそれぞれ時間重み8に相当する複数の分割サブフレーム期間1SF(SFはサブフレーム)〜10SFに分割されている。1つの分割サブフレーム期間は0.69msである。この階調データでは、隣接画素におけるオン/オフ隣接期間の最短時間は2つの分割サブフレーム期間に相当する1.39msである。したがって、ディスクリネーションによる明るさの低下(つまりは暗線)が目立つ。
また、特許文献2にて開示された方法では、フレームごとに、全画素に対応する信号データに対して、全画素共通の補正値を加算するとともに、補正値を周期的に変更するようにしてディスクリネーションを軽減している。しかしながら全画素共通の補正値を加算するため大きく補正をかけるとフリッカー等の低諧調での弊害等が発生する懸念が有った。
特開2013−050681号公報 特開2013−050679号公報
本発明の目的は、ディスクリネーションによる暗線が目立つ等の画質の低下を軽減することができるようにした液晶駆動装置およびこれを用いた画像表示装置等を提供することにある。
上記の目的を達成するために、本発明に係る液晶駆動装置は、
液晶セルを含むメモリ内蔵の画素が行列状に配置された液晶パネルと、
入力画像データに対して1フレーム期間を階調データの各ビットに対応し、対応ビットの重みに応じた期間となる複数のサブフィールドに分割するサブフィールド生成手段と、
前記分割されたサブフィールドの駆動時間により前記液晶パネルの諧調を生成し表示を行うPWM駆動回路と、
を有し、前記対応ビットの重みがフレーム毎に異なることを特徴とする。
本発明に係る液晶駆動装置によれば、第1および第2のフレーム画像データのそれぞれに基づいて液晶素子を駆動する際のPWMサブフィールドに於ける時間をフレーム毎に異なるPWM駆動パターンにすることにより、ディスクリの発生諧調をずらすことが可能となり、ディスクリの視認を軽減できる。
本発明の実施例1である液晶プロジェクタの光学構成を示す図 実施例1のプロジェクタに用いられる液晶素子の断面図 実施例1における1フレーム期間内の複数のサブフレーム期間を示す 実施例1におけるAサブフレーム期間の階調データを示す図。 実施例1における全階調データを示す図 実施例1における画素ラインを示す図 実施例1における全白表示から白黒表示に切り替えたときの液晶の応答特性を示す図 実施例1における全白表示から白黒表示に切り替えたときの明るさの応答特性を示す図 実施例1における全黒表示から白黒表示に切り替えたときの液晶の応答特性を示す図 実施例1の全面黒から白黒表示に切り替えたときの明るさの応答特性を表す図 実施例1における液晶ドライバの構成を示すブロック図 実施例1におけるディスクリ改善回路の詳細構成を示すブロック図 本発明の実施例1における入力データに対してのオフセット量を示す図 実施例1において液晶素子に順次表示されるフレーム画像を示す図 実施例1において液晶素子の順次表示されるフレーム画像を示す別の図 本発明の実施例1における入力データに対してのオフセット量を示す第2の図 サブフレーム分割例 PWMサブフレームの一例 従来のディスクリネーションによる明るさ低下のイメージ 従来のPWMサブフレームの一例
以下、本発明を実施するための形態について、図面を参照しながら説明する。
図1には、本発明の実施例1である画像表示装置としての液晶プロジェクタの光学構成を示している。
なお、本実施例では液晶素子を用いた画像表示装置の例としてプロジェクタについて説明するが、画像表示装置には、直視型モニタ等、プロジェクタ以外の液晶素子を用いた画像表示装置も含まれる。
液晶ドライバ303は、液晶駆動装置に相当する。液晶ドライバ303は、不図示の外部機器からの入力映像信号(入力画像)を取得する映像入力部(画像取得手段)303aと、入力映像信号の階調(入力階調)に応じて後述する階調データに対応する画素駆動信号を生成する駆動回路部(駆動手段)303bとを有する。画素駆動信号は、レッド、グリーンおよびブルーの色ごとに生成され、それぞれの色用の画素駆動信号がレッド用液晶素子3R、グリーン用液晶素子3Gおよびブルー用液晶素子3Bに入力される。これにより、レッド用液晶素子3R、グリーン用液晶素子3Gおよびブルー用液晶素子3Bが互いに独立に駆動される。なお、レッド用液晶素子3R、グリーン用液晶素子3Gおよびブルー用液晶素子3Bは、垂直配向モードの反射型液晶素子である。
照明光学系301は、光源(放電ランプ等)からの白色光をその偏光方向を揃えてダイクロイックミラー305に入射させる。ダイクロイックミラー305は、マゼンタ光を反射してグリーン光を透過する。ダイクロイックミラー305により反射されたマゼンタ光はブルークロスカラー偏光子311に入射し、ここでブルー光にのみ半波長のリタデーションが与えられることで互いに偏光方向が直交するブルー光とレッド光が生成される。ブルー光とレッド光は偏光ビームスプリッタ310に入射し、ブルー光は偏光ビームスプリッタ310の偏光分離膜を透過してブルー用液晶素子3Bに導かれる。また、レッド色成分は偏光分離膜で反射されてレッド用液晶素子3Rに導かれる。
一方、ダイクロイックミラー305を透過したグリーン光は、光路長を補正するためのダミーガラス306を通過して偏光ビームスプリッタ307に入射し、その偏光分離膜で反射されてグリーン用液晶素子3Gに導かれる。
各液晶素子(3R,3G,3B)は、各画素の変調状態に応じて入射した光を変調するとともに反射する。レッド用液晶素子3Rにて変調されたレッド光は、偏光ビームスプリッタ310の偏光分離膜を透過してレッドクロスカラー偏光子312に入射し、ここで半波長のリタデーションが与えられる。そして、このレッド光は、偏光ビームスプリッタ308に入射し、その偏光分離膜で反射されて投影光学系304に向かう。
また、ブルー用液晶素子3Bによって変調されたブルー光は、偏光ビームスプリッタ310の偏光分離膜で反射され、レッドクロスカラー偏光子312をそのまま通過し、偏光ビームスプリッタ308に入射してその偏光分離膜で反射されて投影光学系304に向かう。グリーン用液晶素子3Gにより変調されたグリーン光は、偏光ビームスプリッタ307の偏光分離膜を透過し、光路長を補正するためのダミーガラス309を通過し、偏光ビームスプリッタ308に入射してその偏光分離膜を透過して投影光学系304に向かう。こうして投射光学系304には色合成されたレッド光、グリーン光およびブルー光が入射する。そして、色合成されたカラー光は、投影光学系304によってスクリーン等の被投射面313に拡大投射される。
なお、本実施例では、反射型液晶素子を用いる場合について説明するが、透過型液晶素子を用いてもよい。
図2には、反射型液晶素子(3R,3G,3B)の断面構造を示している。
101はARコート膜、102はガラス基板、103は共通電極、104は配向膜、105は液晶層、106は配向膜、107は画素電極、108はSi基板である。
図1に示す液晶ドライバ303は、上述したサブフレーム駆動方式、所謂PWM駆動で各画素を駆動する。すなわち、1フレーム期間を時間軸上で複数のサブフレーム期間に分割し、階調データに応じてサブフレーム期間ごとに画素に対する所定電圧のオン(印加)とオフ(非印加)を制御することで該画素に階調を形成(表示)させる。1フレーム期間は、液晶素子に1フレーム画像が表示される期間である。本実施例では液晶素子を120Hzで駆動するものとして、1フレーム期間を8.33msとする。所定電圧のオンとオフは、第1の電圧(所定電圧)の印加と該第1の電圧より低い第2の電圧の印加と言い換えることもできる。
以下、液晶ドライバ303におけるサブフレーム期間の設定と階調データについて説明する。液晶ドライバ303をコンピュータにより構成し、コンピュータプログラムとしての液晶駆動プログラムに従って以下のサブフレーム期間の設定とサブフレーム期間ごとの所定電圧のオン/オフを制御するようにしてもよい。
図3には、本実施例における1フレーム期間の複数のサブフレーム期間(ビット長)への分割を示している。
各サブフレーム上に記載された数値は、そのサブフレームの1フレーム期間内での時間重みを示す。本実施例では、96階調を表現する。また、ここでの説明では、時間重み1+2+4+8の期間をAサブフレーム期間(第1の期間)といい、Aサブフレーム期間にてバイナリ表現された階調を示すビットを下位ビットという。また、時間重み8の10個のサブフレーム期間をまとめてBサブフレーム期間(第2期間)といい、Bサブフレーム期間にてバイナリ表現された階調を示すビットを上位ビットという。時間重み1は0.087msに相当し、時間重み8は0.69msに相当する。
さらに、上述した所定電圧をオン(第1の電圧を印加)するサブフレーム期間をオン期間といい、所定電圧をオフする(第2の電圧を印加する)サブフレーム期間をオフ期間という。
図4には、図3に示したAサブフレーム期間の階調データを示す。縦軸は階調を、横軸は1フレーム期間を示す。
Aサブフレーム期間では、16階調を表現する。図中の白いサブフレーム期間は画素が白表示状態となるように上述した所定電圧が印加されたオン期間を示し、黒いサブフレーム期間は画素が黒表示状態となるように所定電圧がオフされたオフ期間を示す。
図5(A)には、本実施例におけるAおよびBサブフレーム期間(下位および上位ビット)の階調データを示している。
この階調データは、全階調として96階調を表現するための階調データである。この階調データにおいて、1フレーム期間の時間中心にはAサブフレーム期間(下位ビット)が配置され、その前後にBサブフレーム期間(上位ビット)が1SF〜5SFと6SF〜10SFとに分割されて配置されている。つまり、Bサブフレーム期間が2つに分割され、それぞれのBサブフレーム期間に2つ以上のサブフレーム期間が含まれる。
この階調データによれば、液晶素子における互いに隣接する2画素である隣接画素に互いに隣接する2階調である隣接階調、例えば48階調と49階調を表示させる場合には、Aサブフレーム期間を48階調ではオン期間、49階調ではオフ期間とする。また、48階調では、Bサブフレーム期間のうち1SF,4SF,5SF,6SF,7SF,10SFをオフ期間とし、2SF,3SF,8SF,9SFをオン期間とする。一方、49階調では、Bサブフレーム期間のうち1SF,5SF,6SF,10SFをオフ期間とし、2SF,3SF,4SF,7SF,8SF,9SFをオン期間とする。そして、このような隣接階調を隣接画素に表示される際には、隣接画素においてオン期間とオフ期間とが重なるオン/オフ隣接期間が生ずる。具体的には、隣接画素に48階調と49階調を表示させる場合には、Bサブフレーム期間のうち4SFと7SFとがオン/オフ隣接期間となる。
ここで、本実施例の階調データを図20に示した従来(特許文献1)の階調データと比較する。
図20の階調データではAサブレーム期間の後にBサブフレーム期間が1まとまりで継続しているが、図5(A)に示す本実施例の階調データのPWM駆動ではAサブレーム期間の前後にBサブフレーム期間が分割して配置されている。例えば48階調と49階調に注目すると、図20ではBサブフレーム期間のうち5SFと6SFがオン/オフ隣接期間になっており、時間重みとして16のオン/オフ隣接期間が継続している。このことは、他の隣接階調である16階調と17階調、32階調と33階調、64階調と65階調、80階調と81階調等についても同じである。
これに対して、図5(A)に示す本実施例では、上記のいずれの隣接階調においても、Bサブフレーム期間においてオン/オフ隣接期間が継続するのは時間重みとてして8の1サブフレーム期間(=0.69ms)となっている。そして、この1サブフレーム期間であるオン/オフ隣接期間がAサブレーム期間を挟んで互いに離れて複数(2つ)存在する。
次に、本実施例のようにオン/オフ隣接期間が分散配置されることにより得られる効果について説明する。
まず、図6に示すようにマトリックス状に配置された画素が、全白表示状態から1画素ラインごとに白と黒が交互に表示される白黒表示状態に切り替わるときと、全黒表示状態から白黒表示状態に切り替わるときの液晶の応答特性について説明する。
図6に示す4×4個の画素は、8μmの画素ピッチでマトリクス状に配置されている。全白表示状態では図6中のA画素ラインの画素およびB画素ラインの画素のいずれもが白を表示する。白黒表示状態では、A画素ラインの画素が白表示状態から黒表示状態に切り替わり、B画素ラインの画素が白表示状態のまま維持される。
図7には、液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ(ただし、白を1としたときの比率)を示している。横軸の0〜8μmは図6に示したA画素ラインの画素を、8μm〜16μmはB画素ラインの画素を示している。複数の曲線は、全白表示状態から白黒表示状態への切り替え時点を0msとしたときの経過時間(0.3ms,0.6ms,1.0ms,1.3ms)ごとの明るさを示す。
上述したようにA画素ラインの画素が白表示状態から黒表示状態に切り替わるが、液晶におけるプレチルト角度の向きの関係からA画素ラインの画素はディスクリネーションの影響を受けずに比較的均一に明るさが変化していく(暗くなっていく)。一方、B画素ラインの画素では、全白表示状態ではディスクリネーションは発生していない。しかし、白黒表示状態になった後からディスクリネーションの影響を受けて時間の経過とともに徐々に明るさ曲線がいびつな形になり、特に12μm〜16μm付近で暗くなる(暗線が現れる)。
一般に、入力階調に対する液晶素子の駆動階調を決めるガンマ曲線(ガンマ特性)はディスクリネーションが発生しない液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。このため、そのようなガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができない。
図8には、液晶素子を全白表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はAおよびB画素ラインの画素のトータルな明るさの積分値(以下、単に明るさという)の変化を示す。明るさは、全白表示状態を1としたときの比率で示している。
ディスクリネーションが発生する(「ディスクリネーション有り」の)場合には、A画素ラインの画素の明るさは図7の1〜6μm付近に示す応答特性に近い特性で変化し、B画素ラインの画素の明るさは全域100%の明るさで白が表示された状態となる。そして、この後の時間経過に伴い、ディスクリネーションが発生した場合の明るさの低下量はディスクリネーションが発生しない(「ディスクリネーション無し」の)場合の明るさの低下量に比べて大きくなっていく。
一方、全黒表示状態から白黒表示に切り替えるときには、図6に示したA画素ラインの画素よびB画素ラインの画素がともに黒表示状態から、A画素ラインの画素を黒表示状態としたままB画素ラインの画素を白表示状態とする。図9には、このときの液晶の応答特性を示している。横軸は画素の位置を、縦軸は各画素における明るさ(ただし、白を1としたときの比率)を示している。横軸の0〜8μmは図6に示したA画素ラインの画素を、8μm〜16μmはB画素ラインの画素を示している。複数の曲線は、全黒表示状態から白黒表示状態への切り替え時点を0msとしたときの経過時間(0.3ms,0.6ms,1.0ms,1.3ms)ごとの明るさを示す。
上述したようにB画素ラインの画素が黒表示状態から白表示状態に切り替わるが、B画素ラインの画素では、白表示状態になった後からディスクリネーションの影響を受けて時間の経過とともに徐々に明るさ曲線がいびつな形になる。そして、特に12μm〜16μm付近で暗くなる(暗線が現れる)。また、時間経過に伴って明るさ曲線のいびつな形が顕著になっていく。
先にも説明したように、一般に入力階調に対する液晶素子の駆動階調を決めるガンマ曲線(ガンマ特性)はディスクリネーションが発生しない液晶素子全面に同じ階調を表示させながらその階調を変化させた場合の応答特性を前提として作成される。このため、そのようなガンマ曲線を用いて液晶素子を駆動すると、白黒表示状態にてディスクリネーションが発生し、そのガンマ曲線に応じた本来の明るさよりも低い明るさしか得ることができない。
図10には、液晶素子を全黒表示状態から白黒表示状態に切り替えたときのディスクリネーションの有無による明るさの変化を示している。横軸は切り替え時点からの経過時間を、縦軸はAおよびB画素ラインの画素のトータルな明るさの積分値(以下、単に明るさいい、全白表示状態を1としたときの比率で示す)を示す。
ディスクリネーションが発生しない(「ディスクリネーション無し」の)場合の明るさとしては、A画素ラインの画素は常に黒表示状態であり、B画素ラインの画素が黒表示状態から白表示状態に切り替わっていくときの明るさの変化を示している。一方、ディスクリネーションが発生する(「ディスクリネーション有り」の)場合は、図9に示したA画素ラインの画素とB画素ラインの画素の明るさの和の積分値の変化を示している。
図10において、ディスクリネーションが発生する場合は、ディスクリネーションが発生しない場合に比べて、時間経過に伴う明るさの増加量が少ない。すなわち、全黒表示状態から白黒表示状態に切り替わった後にディスクリネーションが発生する時間が長いほど、ディスクリネーションが発生しない場合に対してより暗くなる。
次に、図20に示した従来の階調データによってA画素ラインの画素に48階調を表示させ、B画素ラインの画素に49階調を表示させる場合について説明する。
この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素が黒表示状態でB画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるBサブフレーム期間における5SFと6SFである。5SFの前の4SFはA画素ラインの画素およびB画素ライン画素のいずれも白表示状態であり、ディスクリネーションは発生しない期間である。
5SFから6SFまでの液晶の応答特性は図8における「ディスクリネーション有り」に相当する特性となる。4SFでは全白表示状態であるため明るさは100%出力されており、5SFの開始時から6SFの終了時までの1.39msの間にディスクリネーションが発生するため、5SFの開始時が図8における0msに相当し、6SFの終了時が1.39msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.5に対して0.27まで低下する。前述したように全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーションが発生する5SFから6SFまでに比率において54%(=0.27/0.5)と暗くなる。
一方、本実施例において、図5(A)に示した階調データによってA画素ラインの画素(第2の画素)に48階調を表示させ、B画素ラインの画素(第1の画素)に49階調を表示させる場合について説明する。
この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素とB画素ラインの画素が上記ディスクリネーション発生表示状態となるBサブフレーム期間における4SFと7SFである。4SFの前の3SFはA画素ラインの画素およびB画素ラインの画素がともに白表示状態であり、ディスクリネーションは発生しない期間である。
4SFでの液晶の応答特性は、図8における「ディスクリネーション有り」に相当する特性となる。3SFでは全白表示状態であるため明るさは100%出力されており、4SFの0.69msの間にディスクリネーションが発生するため、4SFの開始時が図8の0msに相当し、4SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.7に対して0.65までしか低下しない。
また、もう1つのディスクリネーションが発生するサブフレーム期間である7SFでの液晶の応答特性は、図10における「ディスクリネーション有り」に相当する特性となる。6SFでは全黒表示状態であるため明るさは0%であり、7SFの0.69msの間にディスクリネーションが発生するため、7SFの開始時が図10の0msに相当し、7SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18までしか低下しない。
そして、4SFと7SFでディスクリネーションが発生しない場合の明るさの和は0.95(=0.70+0.25)となるのに対して、ディスクリネーションが発生する場合の明るさの和は0.83(=0.65+0.18)となる。全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で87%(=0.83/0.95)までしか暗くならない。すなわち、本実施例によれば、明るさの低下を抑制することができる。
次に、他の隣接階調を表示する場合について説明する。
まず図20に示した従来の階調データによって図6に示したA画素ラインの画素に16階調を表示させ、B画素ラインの画素に17階調を表示させる場合について説明する。
この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素が黒表示状態でB画素ラインの画素が白表示状態というディスクリネーション発生表示状態となるBサブフレーム期間における1SFと2SFである。
1SFから2SFまでの液晶の応答特性は、図10における「ディスクリネーション有り」に相当する特性となる。1SFの開始時から2SFの終了時までの1.39msの間にディスクリネーションが発生する。このため、1SFの開始時が図10における0msに相当し、2SFの終了時が1.39msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.5に対して0.27まで低下する。実施例1で述べたように全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーションが発生する1SFから2SFまでに比率で54%(=0.27/0.5)と暗くなる。
一方、本実施例において、図5(A)に示した階調データによってA画素ラインの画素(第2の画素)に16階調を表示させ、B画素ラインの画素(第1の画素)に17階調を表示させる場合について説明する。
この階調データを用いる場合にディスクリネーションが発生する期間は、A画素ラインの画素とB画素ラインの画素が上記ディスクリネーション発生表示状態となるBサブフレーム期間における3SFと8SFである。3SFの前の2SFではA画素ラインの画素およびB画素ラインの画素のいずれも黒表示状態であり、ディスクリネーションは発生しない期間である。3SFでの液晶の応答特性は、図10における「ディスクリネーション有り」に相当する特性となる。2SFでは全黒表示状態であるため明るさは0%であり、3SFの0.69msの間にディスクリネーションが発生するため、3SFの開始時が図10の0msに相当し、3SFの終了時が0.69msに相当する。このとき、いpは、ディスクリネーションが発生しない場合の0.25に対して0.18までしか低下しない。
また、もう1つのディスクリネーションが発生するサブフレーム期間である8SFでの液晶の応答特性も図10における「ディスクリネーション有り」に相当する特性となる。7SFでは全黒表示状態であるため明るさは0%であり、8SFの0.69msの間にディスクリネーションが発生するため、8SFの開始時が図10の0msに相当し、8SFの終了時が0.69msに相当する。このとき、明るさは、ディスクリネーションが発生しない場合の0.25に対して0.18までしか低下しない。
そして、3SFと8SFでディスクリネーションが発生しない場合の明るさの和は0.50(=0.25+0.25)となるのに対して、ディスクリネーションが発生する場合の明るさの和は0.36(=0.18+0.18)となる。全面同一階調を前提として作成されるガンマ特性を基準とすると、ディスクリネーション発生表示状態では比率で72%(=0.36/0.50)までしか暗くならない。すなわち、本実施例によれば、明るさの低下を抑制することができる。
このように、本実施例では、隣接階調を表示する際にディスクリネーション発生表示状態となるオン/オフ隣接期間を1フレーム期間内で複数互いに離して(分散させて)設けることで1つの連続したオン/オフ隣接期間を短くしている。すなわち、ディスクリネーションによる明るさ低下が大きくなる前に隣接画素でのディスクリネーション発生表示状態を他の表示状態に移行させる。これにより、ディスクリネーションを原因とした明るさ低下を抑制して暗線が目立たないようにすることができ、良好な画質の画像を表示することができる。
以上説明した液晶素子の駆動方法(以下、第1の駆動方法という)によってディスクリネーションの発生を抑制することが可能である。しかし、よりディスクリネーションによる暗線を目立たなくするために、本実施例では以下のような駆動方法(以下、第2の駆動方法という)も併せ用いる。
図11には、液晶ドライバ303の内部構成を示す。
スケーラ400は、図1に示した映像入力部303aに相当し、DVIやHDMI(登録商標)等の不図示のレシーバーICを介して入力映像信号を取り込む。スケーラ400は、そのスケーリング機能により入力映像信号をダウンコンバートまたはアップコンバートして所定の画像フォーマットの入力画像データを出力する。入力画像データは、連続する複数の入力フレーム画像データにより構成されている。
駆動回路部303bはスケーラ400からの入力フレーム画像データを順次受け取り、液晶素子3(図1に示した3つの液晶素子3R,3G,3B)のそれぞれの各画素を駆動する、すなわち各画素に階調を表示させるための画素駆動信号を生成する。駆動回路部303bは、倍速回路411、ゲイン回路412、VTガンマ回路413、色ムラ回路414およびPWM回路415を含む。
倍速回路411は、各入力フレーム画像データをDDRメモリ420に書き込み、1つの入力フレーム画像データに対して複数のフレーム画像データを生成する。本実施例では、入力周波数が60Hzである場合に、120Hzに相当する周期で2つのフレーム画像データを生成する。以下の説明において、これら2つのフレーム画像データのうち一方をODD(奇数)入力フレームデータといい、他方をEVEN(偶数)入力フレームデータという。これらODDおよびEVEN入力フレームデータは、入力フレーム画像データと同じ画像データである。つまり、ODDおよびEVEN入力フレームデータ間において互いに対応する画素位置の画素データ同士は同じ階調を有する。
VTガンマ回路412は、液晶素子3の液晶の応答特性によって変化する階調特性に応じて必要な光学特性が得られるようにガンマ補正をされたガンマテーブルにより補正を行う。
色ムラ回路414は、VTガンマ回路412からのODDおよびEVEN出力フレームデータに対して、液晶パネル3を含むプロジェクタの光学系において発生する色ムラの補正を行う。
PWM回路(駆動手段)414は、色ムラ補正回路413からのODDおよびEVEN出力フレームデータに基づいて、液晶素子3を前述したサブフレーム駆動方式で駆動する。
図12は、本発明のPWM回路の詳細なブロック図である。
PWM回路414は液晶素子3にPWMによる駆動信号を出力する。PWM設定レジスタレジスタバッファー415は或いは不図示の制御ICから公知のI2C或いはSPI等のシリアル通信により、PWM設定レジスタA416およびPWM設定レジスタB417の各レジスタデータのPWMの設定値を格納する。PWM設定レジスタレジスタバッファー415に格納されたレジスタデータは、PWM設定レジスタA416およびPWM設定レジスタB417の各レジスタに所定のタイミング、予め書き込まれている。PWM駆動回路418はPWM設定レジスタA416PWM設定レジスタB417のレジスタデータをもとに液晶素子3をPWM駆動する。
ここではPWM設定レジスタA416には図5(A)に示す諧調データのレジスタデータが書き込まれているとする。またPWM設定レジスタB417にはPWM設定レジスタA416とは異なる諧調データの後述の図5(B)に示す諧調データのレジスタデータが書き込まれているとする。
次に前述の図5(A)と同様に図5(B)の諧調データを説明する。
図5(B)は、図5(A)とは異なるAおよびBサブフレーム期間(下位および上位ビット)の階調データを示している。
この階調データは、全階調として96階調を表現するための階調データである。この階調データにおいて、1フレーム期間の時間中心には図5(A)と同様にAサブフレーム期間(下位ビット)が配置され、その前後にBサブフレーム期間(上位ビット)が1SF〜5SFと6SF〜10SFとに分割されて配置されている。つまりBサブフレーム期間が2つに分割され、それぞれのBサブフレーム期間に2つ以上のサブフレーム期間が含まれる。
この図5(B)に示す諧調データの、1SF,3SF,8SF,10SFのサブフィールドが図5(A)に示す諧調データに対してサブフィールドの期間が異なる。1SF及び10SFサブフレーム期間が図5(A)は16なのに対して8短く、3SF及び8SFは図5(A)が16なのに対して24と長くなっている。
この階調データによれば、図5(B)では液晶素子における互いに隣接する2画素である隣接画素に互いに隣接する2階調である隣接階調、例えば48階調と49階調を表示させる場合には、Aサブフレーム期間を48階調ではオン期間、49階調ではオフ期間とする。また、48階調では、Bサブフレーム期間のうち1SF,5SF,6SF,10SFをオフ期間とし、2SF,3SF,4SF,7SF、8SF,9SFをオン期間とする。
また49階調でも、Bサブフレーム期間のうち1SF,5SF,6SF,10SFをオフ期間とし、2SF,3SF,4SF,7SF,8SF,9SFをオン期間とする。
よって、図5(B)の諧調データでは48諧調と49諧調ではオン/オフ隣接期間が短い条件となる。
即ち、図5(A)の諧調データでは、ディスクリネーションが発生していた48諧調と49諧調間は図5(B)の諧調データではディスクリネーションが発生しないことになる。
図5(B)の諧調データでは例えば40階調と41階調に於いては40階調では、Bサブフレーム期間のうち1SF,4SF,5SF,6SF,7SF,10SFをオフ期間とし、2SF,3SF,8SF,9SFをオン期間とする。一方、49階調では、Bサブフレーム期間のうち1SF,5SF,6SF,10SFをオフ期間とし、2SF,3SF,4SF,7SF,8SF,9SFをオン期間とする。
よって、図5(B)の諧調データでは40諧調と41諧調ではオン/オフ隣接期間が長い条件となる。具体的には、Bサブフレーム期間のうち4SFと7SFとがオン/オフ隣接期間となる。
即ち、図5(B)の諧調データでは、ディスクリネーションが発生していた40諧調と41諧調間はディスクリネーションが発生することになる。
また図5(B)の諧調データでは、図5(A)に対してサブフィールド毎の諧調は異なるがBサブフレーム期間のサブフィールド隣接諧調ではディスクリネーションが発生する。
本実施例に於いては、図5(A)に示す諧調データのPWM駆動と図5(B)に示す諧調データのPWM駆動を前述の倍速されたODD(1st)/EVEN(2nd)の1フレーム毎に切り替えて各RGBの液晶素子3を駆動する。
例えば従来の1つの諧調データによるPWM駆動では、図14(A)の様にODD(1st)/EVEN(2nd)ともに同じ諧調データのPWM駆動ではディスクリの発生諧調はODD(1st)/EVEN(2nd)ともに同じ諧調で発生する。それに対して、図14(B)の様にODD(1st)を図5(A)に示す諧調データのPWM駆動、EVEN(2nd)を図5(B)に示す諧調データのPWM駆動を行う。
即ち、ディスクリの発生する諧調がODD(1st)/EVEN(2nd)毎に異なる諧調でディスクリが発生することとなる。よって、ODD(1st)/EVEN(2nd)の毎の表示状態でディスクリが平均化されディスクリの濃さを軽減することが出来る。
例えば、図15(C)に示すような中心からのグラデーションの場合、図5(A)に示す諧調データのPWM駆動では図15(C)のようにODD(1st)/EVEN(2nd)で同じ位置にディスクリを発生させる。よって視認状態はディスクリが目立って視認される。それに対してODD(1st)を図5(A)に示す諧調データのPWM駆動、EVEN(2nd)を図5(B)に示す諧調データのPWM駆動を行うと図15(B)の様にディスクリの発生位置がODD(1st)/EVEN(2nd)で異なる位置にディスクリを発生させる。よって視認状態はディスクリが軽減されて視認される。
以上の様に、PWMの諧調データを図5(A)、図5(B)と2種類持つことでフレーム毎にディスクリネーションの発生諧調を変えることによりディスクリの視認を軽減される。更に図12に示すPWM回路414の実施例では2個としたが、PWM設定レジスタ2個と限る物では無く、例えばPWMの諧調データを4種類持ちフレーム毎にことなるPWMで駆動させる。即ち、異なる諧調にディスクリの発生諧調を4フレーム毎に異なる諧調に発生することになる。よって更にディスクリの軽減効果を得ることができ、約1/4の低減効果を得ることができる。
また、液晶素子3のPWM駆動に於いては、液晶素子3の表示領域の上面(或いは下面)から順次PWM駆動を行う線順次方式、液晶素子3の表示領域の全面に対して同時にPWM駆動を行う面順次方式の駆動方式が有るが、どちらの駆動方式にも適用される物である。
以下、図13及び図16を参照して、本発明の第2の実施例による、PWMの設定について説明する。
実施例1の図12に対して実施例2に於いて図13は本実施例のPWM回路の詳細なブロック図である。
図13は、図12と同様にPWM回路414は液晶素子3にPWMによる駆動信号を出力する。
PWM設定レジスタバッファー415は不図示の制御ICから公知のI2C或いはSPI等のシリアル通信により1フレーム毎に書き込みが行われる。PWM設定レジスタバッファー415に書き込まれたレジスタデータは、PWM設定レジスタ419に接続されたVsync信号に応じてPWM設定レジスタバッファー415のレジスタを更新する。
PWM設定レジスタバッファー415のレジスタの更新は図16に示すようなVsyncに同期して行われPWM設定レジスタバッファー415を更新する。
PWM駆動回路418はPWM設定レジスタ419のレジスタデータをもとに液晶素子3をPWM駆動する。
即ちPWMの諧調データを図5(A)、図5(B)とフレーム毎にPWMの諧調データを更新することによりディスクリネーションの発生諧調を変えることによりディスクリの視認を軽減される。更にPWM設定レジスタを、PWM1/PWM2/PWM3/PWM4と4種類のPWMの諧調データをフレーム毎更新するようにすると、異なる諧調にディスクリの発生諧調を4フレーム毎に異なる諧調に発生することになる。よって更にディスクリの軽減効果を得ることが出来る。このPWMの諧調データを更新の種類の数は限定されるものでは無い。
また実施例1と同様に液晶素子3のPWM駆動に於いては、液晶素子3のPWM駆動は線順次方式、面順次方式どちらの駆動方式にも適用される物である。
(他の実施例)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。
303 液晶ドライバ、3G,3R,3B 反射型液晶素子、
1SF〜10SF サブフレーム期間、411 倍速回路、
413 ディスクリ改善回路

Claims (6)

  1. 液晶セルを含むメモリ内蔵の画素が行列状に配置された液晶パネルと、
    入力画像データに対して1フレーム期間を階調データの各ビットに対応し、対応ビットの重みに応じた期間となる複数のサブフィールドに分割するサブフィールド生成手段と、
    前記分割されたサブフィールドの駆動時間により前記液晶パネルの諧調を生成し表示を行うPWM駆動回路と、
    を有し、前記対応ビットの重みがフレーム毎に異なること特徴とする液晶駆動装置。
  2. 前記サブフィールド生成手段の階調データの各ビットに対応し、対応ビットの重みに応じた期間をフレーム毎に切り替え可能であることを特徴とする請求項1に記載の液晶駆動装置。
  3. 前記サブフィールド生成手段の階調データの各ビットに対応し、対応ビットの重みに応じた期間をフレーム毎に切り替えはレジスタバッファーにより行うことを特徴とする請求項1に記載の液晶駆動装置。
  4. 前記サブフィールド生成手段の階調データの各ビットに対応し、対応ビットの重みに応じた期間をフレーム毎に切り替えはフレーム毎にレジスタデータを書き換えを行うことを特徴とする請求項1に記載の液晶駆動装置。
  5. 線順次駆動であることを特徴とする請求項1乃至請求項4の何れか一項に記載の液晶駆動装置。
  6. 面順次駆動で有ることを特徴とする請求項1乃至請求項4の何れか一項に記載の液晶駆動装置。
JP2019176309A 2019-09-27 2019-09-27 液晶駆動装置、画像表示装置および液晶駆動プログラム Pending JP2021056267A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019176309A JP2021056267A (ja) 2019-09-27 2019-09-27 液晶駆動装置、画像表示装置および液晶駆動プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019176309A JP2021056267A (ja) 2019-09-27 2019-09-27 液晶駆動装置、画像表示装置および液晶駆動プログラム

Publications (1)

Publication Number Publication Date
JP2021056267A true JP2021056267A (ja) 2021-04-08

Family

ID=75270559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019176309A Pending JP2021056267A (ja) 2019-09-27 2019-09-27 液晶駆動装置、画像表示装置および液晶駆動プログラム

Country Status (1)

Country Link
JP (1) JP2021056267A (ja)

Similar Documents

Publication Publication Date Title
JP4645486B2 (ja) 画像表示装置及びプロジェクタ
US20080036872A1 (en) Image processing system, display device, program, and information recording medium
US8519937B2 (en) Digitally modulated image projection system
US20070076019A1 (en) Modulating images for display
JP5924478B2 (ja) 画像処理装置、プロジェクターおよび画像処理方法
JP6316252B2 (ja) 液晶駆動装置、画像表示装置および液晶駆動プログラム
US20180336812A1 (en) Image display apparatus, liquid crystal display method, and liquid crystal display program
US7471300B2 (en) Progressive data delivery to spatial light modulators
US10163382B2 (en) Liquid crystal drive apparatus, image display apparatus capable of reducing degradation in image quality due to disclination, and storage medium storing liquid crystal drive program capable thereof
US10198985B2 (en) Liquid crystal drive apparatus, image display apparatus and storage medium storing liquid crystal drive program
JP2010250043A (ja) 電気光学装置
JP5413987B2 (ja) 液晶表示装置、駆動回路および駆動方法
JP2021056267A (ja) 液晶駆動装置、画像表示装置および液晶駆動プログラム
US10475402B2 (en) Liquid crystal driving apparatus, image display apparatus, liquid crystal driving method, and liquid crystal driving program
EP3496080A1 (en) Liquid crystal driving apparatus and liquid crystal display apparatus
JP2008051912A (ja) 液晶表示装置
JP2017053960A (ja) 液晶駆動装置、画像表示装置および液晶駆動プログラム
JP6701147B2 (ja) 液晶駆動装置、画像表示装置、液晶駆動方法および液晶駆動プログラム
TWI541789B (zh) 壓縮反應時間之畫面控制訊號產生方法
JP2018185377A (ja) 液晶駆動装置、画像表示装置、および、プログラム
JP2008292905A (ja) 画像表示装置の駆動装置、その駆動方法並びに投射型表示装置、電子機器
JP2008089878A (ja) 投射型映像表示装置
WO2012050017A1 (ja) 画像表示装置および画像表示方法
JP2017053950A (ja) 液晶駆動装置、画像表示装置および液晶駆動プログラム
JP2013044831A (ja) プロジェクター

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20191125