JP4645486B2 - 画像表示装置及びプロジェクタ - Google Patents

画像表示装置及びプロジェクタ Download PDF

Info

Publication number
JP4645486B2
JP4645486B2 JP2006067599A JP2006067599A JP4645486B2 JP 4645486 B2 JP4645486 B2 JP 4645486B2 JP 2006067599 A JP2006067599 A JP 2006067599A JP 2006067599 A JP2006067599 A JP 2006067599A JP 4645486 B2 JP4645486 B2 JP 4645486B2
Authority
JP
Japan
Prior art keywords
modulation element
frame
optical modulation
display
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006067599A
Other languages
English (en)
Other versions
JP2007248488A (ja
Inventor
隆志 新田
旬一 中村
常盛 旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006067599A priority Critical patent/JP4645486B2/ja
Priority to US11/683,155 priority patent/US7973781B2/en
Priority to CNB2007101359172A priority patent/CN100555061C/zh
Publication of JP2007248488A publication Critical patent/JP2007248488A/ja
Application granted granted Critical
Publication of JP4645486B2 publication Critical patent/JP4645486B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/31Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3141Constructional details thereof
    • H04N9/315Modulator illumination systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/12Picture reproducers
    • H04N9/31Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
    • H04N9/3102Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM] using two-dimensional electronic spatial light modulators
    • H04N9/312Driving therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Projection Apparatus (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、多階調の画像を表示する画像表示装置に係り、特に高階調表示に好適な画像表示装置及びプロジェクタに関する。
近年、LCD(Liquid Crystal Display),EL(Electroluminescence Display)、CRT(Cathode Ray Tube)や投写型表示装置等の電子ディスプレイ装置における画質改善は目覚ましく、解像度色域については人間の視覚特性にほぼ匹敵する性能を有する装置が実現されつつある。
しかし、輝度ダイナミックレンジに関しては、その再現範囲はたかだか1〜10[nit]程度の範囲であり、また階調度を表現するビット数も8ビットが一般に用いられている。
一方、人間の視覚は、一度に知覚し得る輝度ダイナミックレンジの範囲が10−2〜10[nit]程度あり、また輝度弁別能力が0.2[nit]であり、この輝度弁別能力に対応させて、輝度ダイナミックレンジの範囲を階調数に換算すると、ほぼ12ビット相当のデータ量が必要となると言われている。
上述したような視覚特性を経由し、現在の電子ディスプレイ装置の表示画像を見た場合、輝度ダイナミックレンジの狭さが目立ち、加えてシャドウ部やハイライ卜部の階調の分解能が不足しているため、表示画像のリアリティーや迫力に対して物足りなさを感じることとなる。
また、映画やゲーム等で使用されるCG(Computer Graphics)の画像においては、人間の視覚に近い輝度ダイナミックレンジや階調特性をデータに持たせて描写のリアリティーを追求する動きが主流になりつつある。
しかし、電子ディスプレイ装置の性能が、不足しているために、上記CGコンテンツの画像を表示する際、CGコンテンツが本来有する画像の表現力(階調を表現するビット数が多い)を充分に発揮することができないという課題がある。
さらに、次期Windows(登録商標)においては、16ビット色空間の採用が予定されており、現在の8ビット色空間と比較してダイナミックレンジや階調数が飛躍的に増大する。 そのため、CGコンテンツにおける16ビット色空間を充分に生かすことが出来る高ダイナミックレンジ・高階調の電子ディスプレイ装置の実現への要求が高まると考えられる。
電子ディスプレイ装置の中においても、液晶プロジェクタ、DLP(登録商標)(Digital Light Processing)プロジェクタといった投写型の画像表示装置は、大型画面での画像表示が可能であり、表示される画像のリアリティや迫力を再現する上で効果的な画像表示装置である。
この電子ディスプレイ装置においては、上述した輝度ダイナミックレンジの範囲を広げるために各種の考案がなされている。
例えば、強誘電性液晶パネルや光反射型変調素子であるDMD等のデジタル駆動変調表示素子を用いる場合、階調度の表示方法はサブフィールド駆動による時間積分階調であり、表示画面単位で全ての画素を同時にオン/オフとする面単位の書き換え駆動となる(例えば、特許文献1参照)。
一方、液晶表示パネルの場合、走査線単位に、線順次書き換え駆動にて表示処理が行われている(例えば、特許文献2参照)。
特開2000−259126号公報 特開2001−125067号公報
しかしながら、上記デジタル駆動変調表示素子と液晶表示素子とを用いて、2変調光学系の画像表示装置を構成した場合、一方のデジタル駆動変調表示素子が面単位に画像データが切り替わるのに対し、他方の液晶表示素子が線単位で画像データが切り替わるため、面単位の切り替わりに対して、画面上の最初の走査線と最後の走査線とでは階調値の設定が時間的に大きくずれ、表示画面全体でのコントラスト比を向上させることができない。
また、液晶表示素子には、配向変化の応答特性により、制御電圧を印加してから、出射する光の輝度値がこの制御電圧に対応した値となるまでに時間がかかり、上述した設定時間のずれをさらに大きくする欠点がある。
したがって、面単位にて画像データが一括して切り替わるデジタル駆動変調表示素子と、走査線単位にて画像データが切り替わる液晶表示素子と、の組み合わせにより2変調光学系を構成した場合、階調表示タイミングにおいて双方の間にずれが生じることとなり、高いコントラスト比を実現しようとする階調特性にて正確な階調特性を表示することができなく画質が劣化する。
また、上記特許文献1には、液晶表示素子の動画表示性能を向上させるため、光源の点灯を制御することにより、フレームの表示毎に黒表示を行うタイミングを挿入し、上述したタイミングのずれを吸収して動画性能を向上させる構成が記載されている。
さらに、特許文献1には、バックライトが所定の領域の走査線に対応して分割し、液晶表示素子の線順次駆動及び液晶の応答特性を考慮して、順次、画像データが書き変わった走査線の領域に対応するバックライトを点灯させる、個別点灯の制御を行っている。
特許文献1においては、上述した個別制御を行わないと、液晶の配向方向の変化、すなわち立ち上がり及び立ち下がりの過渡特性により、表示輝度が低下したりなどが視認でき、所望の階調表示を得ることができない。
しかしながら、上述した従来例は、光源を領域毎に点灯表示するため、特別なエリア光源や駆動制御回路が必要となり、製造コストが上昇してしまう。
また、個別に制御するとしても、通常、液晶表示素子等に用いられる冷陰極管を光源として用いることを仮定すると、あまり細かな単位(走査線の本数)にて制御することができず、画質の低下を抑制することができない。
本発明は、このような事情に鑑みてなされたもので、面単位での書き換え駆動を行うデジタル駆動変調表示素子と、走査線単位での順次書き換え駆動を行う液晶表示素子とを画素単位に直列に配置した2変調光学系の画像表示装置において、デジタル駆動変調素子の書き換え制御を、液晶表示装置の線順次書き換えのタイミングに合わせて行うことにより、高画質の階調表示を行うことが可能な画像表示装置及びプロジェクタを提供することを目的とする。
本願発明の画像表示装置は、面単位にてサブフィールド毎に各画素のオン/オフ動作を行う第1の光学変調素子と、線単位にて各画素の階調表示を行う第2の光学変調素子とを光学的に直列に配置し、入力される画像信号に対応した画像表示を行う2変調光学系の画像表示装置であって、前記第2の光学変調素子を線順次駆動する第2の光学変調素子駆動部と、前記第2の光学変調素子の線順次駆動における単一または数ライン単位の駆動間隔に対し、該単一または数ライン単位に対応する位置のラインの画素を制御する制御信号を生成し、単一または数ライン単位にタイミングを合わせて、前記第1の光学変調素子を制御する第1の光学変調素子駆動部とを有することを特徴とする。
上記構成により、本発明の画像表示装置によれば、面単位でオンオフ動作を行う第1の光学変調素子と、走査線単位にて階調表示を行う第2の光学変調素子とで構成される2変調光学系において、第2の光学変調素子の線順次駆動のタイミングに合わせて、面単位でオンオフ動作を行う制御信号を生成するため、第2の光学変調素子に対応した階調制御が可能となり、画質の低下を抑制することができる。
本願発明の画像表示装置は、前記第1の光学変調素子駆動部が、サブフィールド単位の制御信号を次の1フレーム分生成する際、第2の光学変調素子駆動部の駆動における前記駆動間隔にて、現在のフレームでのサブフィールドの階調制御に対応する第1の制御信号と、次のフレームでのサブフィールドの階調制御に対応する第2の制御信号とから構成し、現在のフレームの階調制御に対応する制御信号の割合を、第1の光学変調素子駆動部に対し、第2の光学変調素子のタイミング遅れに対応させることを特徴とする。
上記構成により、本願発明の画像表示装置は、駆動間隔毎において、サブフィールド単位に、第2の光学変調素子の階調表示の遅れに対応させて、その遅れ分に対応するサブフィールドを、直前のフレームにて表示されるはずであった遅れの画像信号に対応する制御信号により制御するため、第1及び第2の光学変調素子の階調表示のずれを、第1の光学変調素子のサブフィールドの制御により調整して補正することが可能となり、画質の低下を抑制することができる。
本願発明の画像表示装置は、前記第1の光学変調素子駆動部が、第1の記憶部と第2の記憶部とを有しており、該第1の記憶部及び第2の記憶部における一方から、第1の光学変調素子駆動部に対して制御信号を出力する際、他方に対し次のフレームにおけ第1の光学変調素子に対する制御信号を記憶させることを特徴とする。
上記構成により、本願発明の画像表示装置は、第2の光学変調素子の駆動間隔に対応させて、第1及び第2の記憶部の2つの記憶部を設けることにより、表示処理を停止させることなく、第1の光学変調素子における次の駆動間隔のタイミングで使用する制御信号を生成することが可能となり、画像表示をスムーズに表示させつつ、画質の低下を抑制する制御を行うことができる。
本願発明の画像表示装置は、前記第1の光学変調素子駆動部が、各フィールド毎に、1つまたは複数のサブフィールドの期間を黒表示とすることを特徴とする。
本願発明の画像表示装置は、前記第1の光学変調素子駆動部が、前記駆動間隔単位にて、黒表示を行うサブフィールド数の期間、第1の光学変調素子をオフし、1フレームにおける残りのサブフィールドにて、階調制御を行うことを特徴とする。
本発明の画像表示装置は、前記第1の光学変調素子駆動部が、直前のフレームのサブフィールドを制御する第1の制御信号と、現在のフレームのサブフィールドを制御する第2の制御信号との間に、前記黒表示を行うサブフィールドの制御信号を介挿することを特徴とする。
上記構成により、本願発明の画像表示装置によれば、第2の光学変調素子の階調制御において、液晶の配向変化の応答遅れに対して、残像感を除去することが可能となり、動画の表示特性を向上させることができる。
本発明の画像表示装置は、前記1フレームが、同一制御時間単位の複数の主サブフィールドと、主サブフィールドの時間を分割したそれぞれ異なる時間単位の複サブフィールドから構成され、前記第1の光学変調素子駆動部が、前記第1の制御信号及び第2の制御信号の割合を、主サブフレームに対応させて行うことを特徴とする。
本発明の画像表示装置は、前記第1の光学変調素子駆動部が、1フレームの期間において、複サブフィールドを表示するタイミング位置を固定して出力することを特徴とする。
本発明の画像表示装置は、前記第1の光学変調素子駆動部が、前記タイミング位置として、第2の光学変調素子駆動部の帰線期間に固定することを特徴とする。
上記構成により、本願発明の画像表示装置によれば、第2の光学変調素子における階調制御がすべての走査線において終了しており、前記第1の光学変調素子における階調制御が安定して行えるため、画質を劣化させることがない。ここで、複サブフィールドの制御は必ず現フレームにおける画像データに対応している。
本発明のプロジェクタは、上記いずれかに記載の画像表示装置に投写光学系を設けて構成されている。
上記構成により、本願発明のプロジェクタによれば、第2の光学変調素子の線順次駆動のタイミングに合わせて、面単位でオンオフ動作を行う制御信号を生成するため、第2の光学変調素子に対応した階調制御が可能となり、画質の低下を抑制することができる。
以下、本発明の一実施形態による画像表示装置を用いたプロジェクタを図面を参照して説明する。図1は同実施形態の構成を示すブロック図である。
なお、本実施の形態では、第1光変調手段として1枚の反射型変調素子(例えば、DMD:Digital Micromirror Device)を備え、第2光変調手段としてR(赤)、G(緑)、B(青)の異なる色光毎に透過型液晶ライトバルブを用いた投写型液晶表示装置の例を挙げて説明する。また、以下の説明においては、第1光変調手段を反射型光変調素子、第2光変調手段を色変調用液晶ライトバルブと称する。さらに、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
ここで、輝度変調を行う第1光変調手段は線形階調特性表示素子であり、色変調を行う第2光変調素子は非線形階調特性表示素子である。
図1は、プロジェクタPJ1(投写型表示装置)の主たる光学構成を示す図である。
プロジェクタPJ1は、光源10と、光源10から入射した光の輝度分布を均一化する均一照明系20と、均一照明系20から入射した光の全波長領域の輝度を変調する第1光変調手段としての反射型光変調素子100と、反射型光変調素子100から入射した光をリレーするリレーレンズ90と、リレーレンズ90から入射した光の波長領域のうちのRGB3原色の輝度をそれぞれ変調する色変調部25(第2変調素子として青色光用透過型液晶ライトバルブ60B,緑色光用透過型液晶ライトバルブ60G,赤色光用透過型液晶ライトバルブ60Rの3つの透過型液晶ライトバルブを含む)と、色変調部25から入射した光をスクリーン120に投写する投写レンズ110とを備えて構成されている。
また、上記反射型光変調素子100は、DMD等の時間積分階調による階調制御を行う線形階調特性表示素子である。光源10は、超高圧水銀ランプやキセノンランプ等からなるランプ11と、ランプ11からの射出光を反射・集光するリフレクタ12とを備えている。
均一照明系20は、フライアイレンズ等からなる第1,第2のレンズアレイ21,22と、偏光変換素子23と、集光レンズ24とを含んで構成されている。そして、光源10から射出された光の輝度分布を第1,第2のレンズアレイ21,22により均一化し、第1,第2のレンズアレイ21,22を通過した光を偏光変換素子23により色変調部の入射可能偏光方向に偏光し、偏光した光を集光レンズ24により集光してリレーレンズ90に射出する。
リレーレンズ90を出射した光束は、反射型光変調素子100に入射し、第1の変調を受ける。反射型光変調素子100は、線形階調特性表示素子であり、入射した光の全波長領域の輝度を変調して出射する。
なお、偏光変換素子23は、例えば、PBSアレイと、1/2波長板とで構成されており、ランダム偏光を特定の直線偏光に変換するものである。
色変調部25は、光分離手段としての2つのダイクロイックミラー30,35と、3つのミラー(反射ミラー36,45,46)と、5つのフィールドレンズ(レンズ41、リレーレンズ42、平行化レンズ50B,50G,50R)と、3つの液晶ライトバルブ60B,60G,60Rと、クロスダイクロイックプリズム80と、を含んで構成されている。
ダイクロイックミラー30,35は、光源10からの光(白色光)を、赤(R)、緑(G)、青(B)のRGB3原色光に分離(分光)するものである。ダイクロイックミラー30は、ガラス板等にB光及びG光を反射し、R光を透過する性質のダイクロイック膜を形成したもので、光源10からの白色光に対して、当該白色光に含まれるB光及びG光を反射し、R光を透過する。ダイクロイックミラー35は、ガラス板等にG光を反射し、B光を透過する性質のダイクロイック膜を形成したもので、ダイクロイックミラー30を透過したG光及びB光のうち、G光を反射して平行化レンズ50Gに伝達し、青色光を透過してレンズ41に伝達する。
リレーレンズ42はレンズ41近傍の光(光強度分布)を平行化レンズ50B近傍に伝達するもので、レンズ41はリレーレンズ42に光を効率よく入射させる機能を有する。
また、レンズ41に入射したB光は、その強度分布をほぼ保存された状態で、かつ光損失を殆ど伴うことなく空間的に離れた液晶ライトバルブ60Bに伝達される。
平行化レンズ50B,50G,50Rは対応する液晶ライトバルブ60B,60G,60Rに入射する各色光を略平行化して、効率よく液晶ライトバルブ60B,60G,60Rに入射させる機能を有している。そして、ダイクロイックミラー30,35で分光されたRGB3原色の光は、上述したミラー(反射ミラー36,45,46)及びレンズ(レンズ41、リレーレンズ42、平行化レンズ50B,50G,50R)を介して液晶ライトバルブ60B,60G,60Rに入射する。
液晶ライトバルブ60B,60G,60Rは、画素電極及びこれを駆動するための薄膜トランジスタ素子や薄膜ダイオード等のスイッチング素子がマトリクス状に形成されたガラス基板と、全面にわたって共通電極が形成されたガラス基板との間にTN型液晶を挟み込むとともに、外面に偏光板を配置したアクティブマトリクス型の液晶表示素子である。
また、液晶ライトバルブ60B,60G,60Rは、電圧非印加状態で白/明(透過)状態、電圧印加状態で黒/暗(非透過)状態となるノーマリーホワイトモード又はその逆のノーマリーブラックモードで駆動され、与えられた制御値に応じて明暗間の階調がアナログ制御される。液晶ライトバルブ60Bは、入射されたB光を表示画像データに基づいて光変調し、光学像を内包した変調光を射出する。液晶ライトバルブ60Gは、入射されたG光を表示画像データに基づいて光変調し、光学像を内包した変調光を射出する。液晶ライトバルブ60Rは、入射されたR光を表示画像データに基づいて光変調し、光学像を内包した変調光を射出する。
クロスダイクロイックプリズム80は、4つの直角プリズムが貼り合わされた構造からなり、その内部には、B光を反射する誘電体多層膜(B光反射ダイクロイック膜81)及びR光を反射する誘電体多層膜(R光反射ダイクロイック膜82)が断面X字状に形成されている。そして、液晶ライトバルブ60GからのG光を透過し、液晶ライトバルブ60RからのR光と液晶ライトバルブ60BからのB光とを折り曲げてこれらの3色の光を合成し、カラー画像を形成する。
クロスダイクロイックプリズム80を出射した光束は、投写光学系である投射レンズ110に入射し、投写レンズ110によってスクリーン120に投影される。なお、本実施形態においては、投写光学系(投射レンズ110)及びスクリーン120を除いた構成を画像表示装置と定義している。
上述したように、本実施形態の2変調光学系においては、前段の第1の光変調手段により入射される白色光の輝度変調を行う。そして、この輝度変調した光を、さらに後段の3枚の第2の光変調手段により、RGBの各色毎に色変調することにより、数万:1を超える非常に高いコントラストの高い画像表示が行える。
次に、図1のプロジェクタPJ1における画像表示の制御(反射型光変調素子100及び色変調部25における各液晶ライトバルブの制御)を行う画像処理制御部の説明を図2により行う。図2は、本実施形態における画像処理制御部の構成例を示すブロック図である。
2変調信号処理部5は、入力される映像信号の階調度に従い、反射型光変調素子100と色変調部25における液晶ライトバルブ60R,60G及び60B各々との制御値を決定して、色変調液晶LV駆動部7,輝度変調素子駆動部8各々に対して出力する。
ここで、2変調信号処理部5は、色変調液晶LV駆動部7に対し、非線形に液晶ライトバルブの各画素を制御する制御値(所望の輝度を得るための電圧値に対応)を生成して出力し、一方、輝度変調素子駆動部8に対し、反射型光変調素子100(例えば、DMD)画素単位をオン/オフ駆動する制御データからなるイメージ符号(DMD駆動信号)を生成し、順次出力する。
これにより、色変調液晶LV駆動部7は、D/A変換手段を有しており、入力されるデジタルの制御値を、対応するアナログ制御値に変換して、液晶ライトバルブ60R,60B,60G各々の色変調の制御を行う。
また、輝度変調素子駆動部8は、デジタル値にて入力されるイメージ符号の制御データを、内部のバッファに蓄積し、サブフィールド毎に、反射型光変調素子100の表示画面の全画素単位に、オン/オフ動作させ、反射型光変調素子100輝度変調の制御を行う。
また、信号処理用LUT6には、反射型光変調素子100及び液晶ライトバルブ(60R,60B,60G)各々の制御値(後に述べる駆動制御値)を、入力される階調度に対応して決定するルックアップテーブルが設けられている。このルックアップテーブルは、反射型光変調素子100用の第1のルックアップテーブルと、液晶ライトバルブ用の第2のルックアップテーブル設けられており、第2のルックアップテーブルはRGBの各色毎に設けられている。
上記第1のルックアップテーブルと第2のルックアップテーブルとは、階調度と、階調度に対応して設定される制御値(階調度に対応した輝度値とするための)との対応が記憶されている。
これらの制御値は反射型光変調素子100及液晶ライトバルブ各々の特性を測定して予め求められたものであり、反射型光変調素子100を線形階調制御し、また液晶ライトバルブを非線形階調制御するための数値である。
ここで、本実施形態においては、各画像表示装置毎に、反射型光変調素子100,液晶ライトバルブ,光源10等の個体差に起因する個体表示特性を有している。このため、第1のルックアップテーブル及び第2のルックアップテーブルに記憶させる制御値はそれぞれの画像表示装置毎の個体差に合わせて、測定値から設定された数値であり、各画像表示装置は入力される映像信号に対応した所望の表示特性が得られる。
これにより、2変調信号処理部5は、入力される映像信号の階調度に対応する制御値を、信号処理用LUT6における上記第1及び第2のルックアップテーブルを参照することによって決定している。
ここで、前段,後段及び輝度変調,色変調における反射型光変調素子100及び液晶ライトバルブのいずれを使用するかの組合せは、本実施形態の構成のみならず、種々のバリエーションにおいても同様な処理が可能である。
例えば、前段単板DMDが回転カラーフィルターやRGB LEDランプ等を用いることによって色変調を行い、後段単板液晶ライトバルブが輝度変調を行う構成でも良い。この構成の場合、後段の液晶ライトバルブが単板でよく、またダイクロミラーなどの光学素子が不要なためコストを大幅に下げることが可能となる。また、3板の液晶ライトバルブの画素位置合わせが不要となり、画素ズレやモアレ等の画質劣化が起きにくくなる可能性がある。
もちろん液晶ライトバルブは高温ポリシリコンTFT等の透過型液晶表示装置以外にもLCoS等の反射型液晶表示装置でも良い。
また、本実施形態において、反射型光変調素子100及び液晶ライトバルブはぞれぞれ「1280×720」の画素数(720P)を有する変調素子であり、映像信号としては720P等のその画素数に合わせた画像信号等を入力する。
上記720P等の映像信号は、データ形式として、ラスタスキャン(線順次走査)型の形式となっており、表示画面を上側から下側方向の各走査線(水平方向に画素が並んだ行)に対し順次、その行単位に画素に表示する画素データが入力される配列となっている。
LCD(液晶表示素子)や液晶LV(ライトバルブ)等の線順次駆動型のアナログ変調表示素子は、その映像信号の走査に合わせて、線順次に、すなわち表示画面の上側から下側方向に、走査線毎に順番に各画素に対して画素データの書き換えを行う。
一方、DMDやPDP(Plasma Display Panel)などの面書き換え型デジタル変調素子の場合には、表示画面全ての画素を同期させて、サブフィールド単位で表示のオン/オフさせて時間積分階調表示を行うため、入力される画像信号を少なくとも1フレーム単位毎に、表示画面の画素全ての画素データを保持するバッファを設けて、表示画面にて全ての画素の表示処理におけるオン/オフ動作を同期させて行っている。
ここで、反射型光変調素子100は、サブフィールド駆動において、オン動作の場合、入射光をリレーレンズ90に対して反射させ、オフ動作の場合、リレーレンズ90に入射されない方向に反射させる。すなわち、オン動作であるサブフィールドの合計した時間により階調を表現している(すでに述べた時間積分階調)。
従来例の説明においても述べたように、DMDの様な面書き換え型のデジタル変調素子と、液晶LVのような線順次駆動型のアナログ変調素子とは、各画素の表示処理における書き換え方法が、面単位と走査線単位とで大きく異なっている。このため、これらの画素の書き換え方法が異なる2つの変調素子を用いた2変調光学系の場合、この書き換え特性の違いを留意して制御部を構成しないと、最終的に表示される画像の画質が劣化することとなる。
次に、本願発明における変更点の説明を分かり易くするため、以下に、表示画像の画質の劣化が起こる原因について、図3を用いて詳細に説明する。図3(a)は、走査線(ラインA,ラインB)の位置による面単位と走査線単位との画像データの書き換えのタイミングのずれを説明する波形図であり、横軸が時刻を示し、縦軸が各信号のレベルを示している。また、図3(b)は、表示画面におけるラインAとラインBとの走査タイミング位置を示す概念図であり、走査方向(上側の走査線から下側の走査線に順次書き込み操作が行われる)は時刻に対応している。帰線期間は、1フレームの最下段の走査線の各画素に対する画像データの書き込みが終了した後、次のフレームにて最上段の走査線の書き込みが開始されるためのマージンとして設定されている。
ここで、図3(a)において、ラインA−2変調表示結果及びラインC−2変調表示結果は、それぞれラインA,ラインCの走査線における画素に着目し、各々の画素の輝度値を示している。ここで、ラインAは表示画面における最上段の走査線であり、ラインCは表示画面の中間にあたる走査線である。
また、映像信号及び液晶ライトバルブの走査方向は、図3(b)において、最上段の走査線から、最下段の走査線に対する方向であり、上述したように、最下段の走査線の下部に帰線期間と呼ばれるタイムマージンが配置されている。
ラインAの画素とラインCの画素と(以下、画素を省略して、ラインA,ラインCと記述)の液晶駆動におけるデータの書き換えのタイミングを比較した場合、図3(a)において、ラインAが時刻t0において画像データが書き込まれ、一方、ラインCには時刻t1において画像データが書き込まれることとなり、1フレームが時刻t0〜時刻t2の間に表示されるとした場合、ラインCがラインAに対してフレーム半周期の時間分(時間T)だけ画像データの書き換えが遅れることが判る。図3(a)においては、同一フレームにて、ラインAとラインCとに同一の画像データが書き込まれるとしているため、ラインCのラインAに対する書き込みタイミングの遅れがよく見てとれる。
上述したラインCのラインAに対する遅れに対し、これらのラインにおける各画素において、2変調光学系での画像表示結果として、映像信号に対応した階調を得るためには、時間Tの駆動の遅れに同期させて、ラインCにおける映像信号の表示を行う必要がある。
一方、反射型光変調素子100の駆動の際、変調を行う面全体の画素が同期して(同時に)書き変わるため、フレーム単位で遅れなく表示画面全面において、時刻t0,時刻t2,…にて、各画素の画像データがフレームの変化に同期して書き変わることとなる。
これにより、ラインAにおいては、反射型光変調素子100と液晶ライトバルブとの画素の書き換えタイミングの同期がとれているが、ラインBにおいては、両変調素子の書き換えタイミングはフレーム表示時間の半周期分、液晶ライトバルブが遅れる。すなわち、時刻t2〜時刻t3において、反射型光変調素子100は現在のフレームにて表示する画像データに画素のデータが書き替えられているが、液晶ライトバルブの画素は直前のフレームにて表示する画像データのままの状態となっている。
この現在のフレームにて表示する画像データと直前の画像データとが重なって2変調処理されることになり、異なった階調が表示されることで表示誤差となり、表示画像の画質が劣化することとなる。
また、上述した画像データの書き換えタイミングの遅れは、表示画面の最下段の走査線の位置にて最大となり、反射型光変調素子100と液晶ライトバルブとで、ほぼ1フレームの周期分ずれてしまうこととなり、最も表示誤差が大きくなる。
したがって、上記2変調光学系において、上述した表示誤差を抑制し、表示される画質を向上させるため、反射型光変調素子100を使用しながら、ラインAに対するラインCの遅れの時間Tに相当するよう、液晶ライトバルブの画像データの書き換えタイミングに合わせ、反射型光変調素子100における液晶ライトバルブの走査線の位置に対応する領域の行方向の画素に対する画像データの書き換えタイミングを行う必要があり、本発明はそのための方法を提供するものである。
ここで、反射型光変調素子100は、DMD等のデジタル変調素子を用いた場合、フレームをサブフレーム(またはサブフィールド)に分割し、このサブフレーム毎にオン/オフ制御を行い、オンしている時間により階調制御を行う、すなわち、中間階調の表示を行うために、サブフレーム毎にオン/オフ制御する駆動等を用いた時間積分階調表示を行う。
そこで、本実施形態においては、上記サブフレームを制御するデータを、単一ラインもしくは数ライン単位にて、液晶ライトバルブの走査線に対応させ、これらのデータの書き換えのタイミングを、液晶ライトバルブの画像データの書き換えタイミングに合わせることにより、ラインCのラインAに対する遅れを調整することにより、画像書き換えのタイミングが2変調光学系の各々の変調素子でずれ、画質が低下する問題を解決する。
次に、図4は本実施形態にて用いるフレームにおけるサブフレームを制御する制御値の集合であるイメージ符号の生成方法を示した図である。
ここで、本実施形態において、サブフレーム構成方法は、入力される映像信号の階調度が512階調で表される場合、1フレームの周期の期間を階調数の512で除算した結果を、時間単位として「1」とし、ここで「16」時間単位の長さを主サブフレームとする。そして、階調数512を上記主サブフレームの長さ「16」で除算し、1フレームを32分割し、このうち31個を主サブフレームとし、残りの1個の主サブフレームを、時間単位が「8」,「4」,「2」,「1」のそれぞれ1つずつの副サブフレームとして構成し、512階調を表現するる構成となっている(しかしながら、サブフレームの構成は上述した例に限らない)。
そして、本実施形態においては、この主サブフレームの数を調整することにより、複数ライン単位(例えば、映像信号が720Pの場合、垂直ライン数(走査線数)/32=720/32≒22ライン)を第1グループとして、この第1グループ単位の垂直ラインを、液晶ライトバルブの対応する位置の走査線の第2のグループの画像書き換えの駆動のタイミングに合わせて、液晶ライトバルブの最上段の第2グループから、下側方向に位置する第2のグループの画像書き換えの遅れの調整を行う。
ここで、書き換えタイミングの調整は、反射型光変調素子100の垂直ラインにおいて、各フレームで表示される画像データを表示するタイミングを、上記第1グループの単位にて、下側方向に位置するグループ毎に、ずらす(シフトする)ことで行っている。
すなわち、輝度変調素子駆動部8は、現フレームで表示すべき表示データと、直前のフレームで表示されるべき表示データを、反射型光変調素子100のデータ書き換えのタイミングから、生成する第1のグループの位置に対応した第2のグループの書き換えのタイミングのずれた時間に対応した比率にて、1フレーム内にて、現フレームにて表示する画像データと直前のフレームにて表示する画像データとを混合した表示データを生成する構成となる。
例えば、図4において、ラインAは表示画面の最上段に位置する第1のグループに属する垂直ラインであり、その場合、輝度変調素子駆動部8は、表示する表示データ(現フレームで表示する画像データに対応する、オン/オフを制御する制御データからなるイメージ符号)を、全て現フレームの画像データから構成すれば良い。
また、ラインBは表示画面において、最上段から4分の1程度に相当する位置にある第1のグループに属する垂直ライン(例えば、最上部の垂直ラインから187番目の垂直ライン)を示しており、この位置ではラインAと比較して、フレーム周期の4分の1(1/4)程度の時間分、液晶ライトバルブの画像データの書き換えタイミングが、反射型光変調素子100のデータ書き換えのタイミングに対して遅れているため、最初の4分の1程度のサブフレーム(図4においては、サブフレームSF1〜SF8)数分、前フレームの画像データに対応する制御データにより駆動表示し、残りのサブフレームにおいて現フレームの制御データによる表示を行う。このため、現フレームにおいて、前フレームの一部の画像データ(すなわち、イメージ符号における制御値)を記憶しておき、表示データとして、反射型光変調素子100の階調駆動を行うイメージ符号を生成する。
次に、図5を参照し、現フレームにて表示する画像データと直前のフレームにて表示する画像データとを混合した表示データを生成する輝度変調素子駆動部8を説明する。図5は、図2における本実施形態における輝度変調素子駆動部8の構成例を示すブロック図である。
図2の2変調信号処理部5から反射型光変調素子100を駆動するイメージ符号が入力されると、フレームバッファ81は、この画素単位に、表示画面の画素すべてのイメージ符号を一端保持する。
そして、フレームビットデータ生成部82は、フレームバッファ81から、サブフレーム単位に順次、イメージ符号における駆動データを入力し、この駆動データを、画素をオン/オフする1ビットの「1(例えば、オン)」,「0(例えば、オフ)」で表されるフレームビットデータに変換する。
従来においては、上記フレームビットデータをフレーム単位にてバッファに蓄積し、サブフレームの周期毎に、順次、反射型光変調素子100へ出力し、反射型光変調素子100において、各画素毎に対応するフレームビットデータにより、画素に対応するミラーのオン/オフ制御が、表示画面の全画素にて同時に行われるように制御され、階調処理が行われている。
一方、本実施形態においては、フレーム単位の上記フレームビットデータを、液晶ライトバルブの書き込みのタイミングに合わせ、第1のグループ単位で、前後のフレームにおいてずらし(シフトさせて)、液晶ライトバルブの反射型光変調素子100に対する遅れに対応した比率にて、現フレームと直前のフレームとのフレームビットデータを混合する必要がある。
このため、図5に示すように、輝度変調素子駆動部8は、ビットデータバッファとして、ビットデータバッファ84及びビットデータバッファ85の2つが設けられている。
ビットデータシフト部83は、フレームビットデータを液晶ライトバルブの駆動タイミング(画像データの書き換えタイミング)に応じて、フレームビットデータ生成部82から入力されるフレームビットデータを、混合する比率に応じて、ビットデータバッファ84及びビットデータバッファ85に各々振り分ける。
出力制御部86は、画像表示する際、表示するフレーム単位に、ビットデータバッファ84及びビットデータバッファ85の2つのビットデータバッファを切り替え、反射型光変調素子100へ、対応するフレームビットデータを送信することにより、各第2のグループの位置に対応する第1のグループのオン/オフ動作のタイミングを、この第2のグループの駆動タイミングに合わせた同期処理を実現している。
出力制御部86はビットデータバッファ1フレーム分のデータがそろったラインから順に反射型光変調素子100へデータを送る。つまり、ビットデータシフト部83がビットデータバッファ84にラインNのフレームデータを完成させ、次のラインN+1のビットデータシフト処理に移った時に、出力制御部86はビットデータバッファ84からラインNのデータを反射型光変調素子100へ送る。このような機能を実現するためにはビットデータバッファ84、85は異なるラインのデータの入出力が同時に可能なメモリバッファシステムである必要がある。
図4のラインBを制御する表示データに注目すると、フレームNにおけるビットデータバッファ84と、フレームバッファ85との状態をそれぞれ説明する。以下の状態となるように、ビットシフト部83はフレームビットデータの振り分け処理を行う。
ここでは、都合上、ビットデータバッファ84にフレームNにおいて、反射型光変調素子100を制御するための表示データが記憶されており、ビットデータバッファ85にフレーム(N+1)において、反射型光変調素子100を制御するための表示データが記憶されているとして説明する。
現在のフレームNにおける反射型光変調素子100を制御するフレームデータからなる表示データ(イメージ符号)が記憶されているビットデータバッファ84において、フレームの切替タイミングを主サブフレームの8周期分ずらすため、ラインBの斜線が引かれている主サブフレームのSF1からSF8までは、直前のフレーム(N−1)における画像データに対応したフレームビットデータが記憶されており、SF9からSF34までは、現在のフレームNにおける画像データに対応したフレームビットデータが記憶されている。
一方、次のフレーム(N+1)における反射型光変調素子100を制御するフレームデータからなる表示データ(イメージ符号)が記憶されているビットデータバッファ85において、ラインBの斜線が引かれている主サブフレームのSF1からSF8までは、現在のフレームNにおける画像データに対応したフレームビットデータが記憶されており、SF9からSF34までは、次のフレーム(N+1)における画像データに対応したフレームビットデータが記憶されている。
上述したように、出力制御部86が直前のフレーム(N−1)において、ビットデータバッファ85から反射型光変調素子100に対して表示データを出力しているとき、ビットデータシフト部83は、ビットデータバッファ84に対し、フレーム(N−1)で表示すべき主サブフレームに対応するフレームビットデータを、すでに述べた液晶表示素子の遅れに対応して設定された比率にて書き込んだ後、残りのサブフレームに対し、フレームNにて表示すべき階調情報を順次書き込むこととなる。そして、出力制御部86がフレームNにおいて、ビットデータバッファ84から反射型光変調素子100に対して表示データを出力しているとき、ビットデータシフト部83は、ビットデータバッファ85に対し、フレームNで表示すべき主サブフレームに対応するフレームビットデータを、すでに述べた液晶表示素子の遅れに対応して設定された比率にて書き込んだ後、残りのサブフレームに対し、フレーム(N+1)にて表示すべき階調情報を順次書き込むこととなる。
上記比率は、すでに述べたように、反射型光変調素子100のデータ書き換えのタイミングに対して、液晶ライトバルブにおける走査線からなる第2のグループが各位置毎に遅れる遅延量に対応させるため、反射型変調素子100の上記第2のグループと同一の位置にある第1のグループのフレームビットデータを、フレームの周期を超えて、前後のフレーム間にてシフトさせる。
すなわち、現在のフレームにおける反射型光変調素子100の制御を、強制的に次のフレーム期間にずらすことにより、面書き換えと行書き換えとの異なる書き換えタイミングを有する2つの光学変調素子の画像データの表示タイミングを合わせ、画質の劣化しない画像の表示を行う。
上述した処理と同様に、ラインA,ラインC及びラインDも、各々が属する第1のグループに対応する位置にある第2のグループの書き換えタイミングに対応させ、反射型光変調素子100の書き換えタイミングから、それぞれ対応する位置にある液晶ライトバルブ第2の書き換えタイミングの遅れ時間に対応する、主サブフレームの複数周期をフレーム間にてシフトさせる。
現在のフレームNにおいて反射型光変調素子100を制御する表示データが記憶されているビットデータバッファ84において、フレームラインAに関しては、液晶ライトバルブにおける最上段の第2のグループであるため、反射型光変調素子100の書き換えタイミングにお遅れがないことから、第1のグループ自体もフレームビットデータをシフトさせる必要が無いため、全ての主サブフレームが現在の画像データに対応したものとなっている。
一方、ビットデータバッファ84において、ラインCの属している第2のグループは、ラインBの属する第2のグループに比較して走査順が下段にあるため、主サブフレームの16周期分、反射型光変調素子100の書き換えタイミングに対して遅れているため、反射型光変調素子100のフレームの切替タイミングを、16周期分遅らせるため、ビットデータバッファ84には、SF1からSF16までのフレームビットデータを直前のフレーム(N−1)の画像データに対応したものが記憶されている。
同様に、ビットデータバッファ84において、ラインDの属している第2のグループは、ラインCの属する第2のグループに比較してより走査順が下段にあるため、主サブフレームの31周期分、反射型光変調素子100の書き換えタイミングに対して遅れているため、反射型光変調素子100のフレームの切替タイミングを、31周期分遅らせるため、ビットデータバッファ84には、SF1からSF31までのフレームビットデータ(斜線部)を直前のフレーム(N−1)の画像データに対応したものが記憶されている。
また、次のフレーム(N+1)において反射型光変調素子100を制御する表示データが記憶されているビットデータバッファ85において、フレームラインAに関しては、液晶ライトバルブにおける最上段の第2のグループであるため、反射型光変調素子100の書き換えタイミングに遅れがないことから、第1のグループ自体もフレームビットデータをシフトさせる必要が無いため、全ての主サブフレームが次のフレーム(N+1)の画像データに対応したものとなっている。
一方、ビットデータバッファ85において、ラインCの属している第2のグループは、ラインBの属する第2のグループに比較して走査順が下段にあるため、主サブフレームの16周期分、反射型光変調素子100の書き換えタイミングに対して遅れているため、反射型光変調素子100のフレームの切替タイミングを、16周期分遅らせるため、ビットデータバッファ85には、SF1からSF16までのフレームビットデータ(斜線部)を現在のフレームNの画像データに対応したものが記憶されている。
同様に、ビットデータバッファ85において、ラインDの属している第2のグループは、ラインCの属する第2のグループに比較してより走査順が下段にあるため、主サブフレームの31周期分、反射型光変調素子100の書き換えタイミングに対して遅れているため、反射型光変調素子100のフレームの切替タイミングを、31周期分遅らせるため、ビットデータバッファ85には、SF1からSF31までのフレームビットデータ(斜線部)を現在のフレームNの画像データに対応したものが記憶されている。
このように、反射型光変調素子100の各第1のグループにおけるラインのオン/オフ制御の表示データの切替タイミングを、位置的に対応する第2のグループの書き換えタイミングの、前記第1のグループからの遅れ時間に合わせて、直後のフレームにすらすことにより、反射型光変調素子100の各第1のグループの書き換えタイミング(フレームの切替タイミング)を、対応する位置の第2のグループの書き換えタイミングに合わせることにより、表示画面全体に画像を表示する際の、画像データの書き換えタイミングを面書き換えと行書き換えとの異なる書き換えタイミングを有する2つの光学変調素子の画像データの表示タイミングを、表示画面全体にて合わせることができる。
ビットデータシフト部83は、上述したように、ビットデータバッファ84及びビットデータバッファ85を、フレーム単位にて交互に切り替えて、前後のフレームにおけるフレームビットデータを、シフトさせつつ書き込みを行う。
ここで、ビットデータ部83は、各ビットデータバッファにビットフレームデータを書き込む際、反射型光変調素子100のフレームの切替タイミングをシフトさせるために、予め記憶されている直前のフレームのフレームビットデータを消去せずに書き込みをする必要がある。このとき、直前のフレームビットデータと現在のフレームビットデータとを、各々シフトさせるマスクにて不必要な部分を「0」として、対応するビット位置を合わせてオア演算を行うことにより、容易に各ビットデータバッファに入力する表示データを生成することができる。
上記マスクは、ラインBを例に取ると、一方のビットデータバッファが表示データを出力している際、他方のビットデータシフト部に表示データが入力される際、次のフレームに対応した画像表示を行うためのフレームビットデータに対し、SF1からSF8に対応するフレームビットデータをマスクして「0」とし、一方、現在のフレームに対応した画像表示を行うためのフレームビットデータに対し、SF9からSF34に対応するフレームビットデータをマスクして「0」とするものである。ビットデータシフト部83は、上記マスク処理したフレームビットデータのビット列(イメージ符号)を、各々対応するビットにてオア演算することで、各フレームの表示タイミングにおいて、直前のフレームのフレームビットデータと、現在のフレームのフレームビットデータとを合成して、フレーム周期をシフトさせた表示データを生成することができる。
また、液晶ライトバルブが画像データの書き換えタイミングの遅れを、反射型光変調素子100において、斜線が引かれた主サブフィールドの周期分、フレームの切換をシフトさせ、一方、副サブフレームに関しては液晶ライトバルブの帰線期間に、常に現在のフレームで表示されるべき画像データに対応したフレームビットデータが表示されるよう固定することにより、安定した階調表示が可能となり、より画質を向上させることができる。主サブフレームの周期のみで、書き込みタイミングのずれを補正しているため、補正処理及び回路構成も簡単とすることができ、低い製造コストで画質の向上が実現できる。
以上述べたような処理を行うことにより、図3(a)の波形図のラインCの反射型光変調素子100の画像の書き換えのタイミングが実質的に、点線部分に相当する時間Tだけ遅らせることとなり、ラインCの液晶ライトバルブのデータ書き換えのタイミングにほぼ同期し、斜線部分に相当する表示誤差をなくし、階調表示特性を向上させ、画質の低下を抑制することができる。ラインAにおいて、時刻t0〜t2(t2〜t4,t4〜t6)までのフレームが、ラインCにおいて、時刻t1〜t3(t3〜t5,t5〜t7)へ、時間Tだけずれている。
さらに、画質低下を抑制するために、特別な光源や、この光源を制御するための制御回路を必要とせず、反射型光変調素子100の駆動を行う輝度変調素子駆動部8に対して、ビットシフトを行う回路構成を付加するだけでよく、低コストで画質の向上を実現することができる。
次に、第2の実施形態として、反射型光変調素子100により、黒表示を行うサブフィールドを挿入をし、動画像の表示性能を向上させる構成について説明する。LCD及び液晶ライトバルブなどはホールド型表示素子と呼ばれる表示素子であり、1フレームの期間において、各画素がほぼ同様の輝度値を保持する表示素子である。
このようなホールド型表示素子において動画像を表示した際、人間は動いている画像の残像を感じてしまい、実質的な画質が低下してしまう。このような表示素子において動画表示性能を向上するために、CRTのようにフレーム内の一定期間のみ表示を行うインバルス型の表示を行うことが有効である。
上記インパルス型の表示を行うため、LCDや液晶ライトバルブにおいては、光源や液晶自体の駆動により、フレーム内の一定期間に黒を表示(黒挿入)し、擬似インパルス表示を行い、動画表示性能を向上させる技術が使われている。
ただし、黒挿入することにより、当然表示輝度が低下するという問題があり、また光源制御のための制御回路が必要となることにより、製造コストが増大するという問題がある。
特に、LCDや液晶ライトバルブの駆動において、上記黒挿入を行うためには、フレームごとに各画素を一端黒に制御する必要があるが、液晶の画素は応答特性があまり速くは無く、その過渡状態の期間分により、階調特性における輝度の犠牲がさらに問題となる。
また、光源を使った黒挿入においては、上記反射型光変調素子と液晶ライトバルブとの組合せにおける画像データの書き換えタイミングと同様の問題、すなわち液晶ライトバブルは線順次駆動であるが、輝度変調が面書き換えのため、所望の階調を出すためには液晶ライトバルブの駆動のタイミングを考慮した黒挿入を行う必要がある。
そのため、従来例にて説明した特許文献2においては、液晶表示素子の駆動タイミングおよび液晶表示素子の過渡特性を考慮し、ある領域単位で光源の制御を行い、輝度をあまり落とさず、に階調特性も優れた表示を実現している。
ただし、光源の分割数は、通常の液晶ライトバルブ等に用いられる冷陰極管の場合、照明領域を細かく分割出来ないため、画質および輝度の低下が生じてしまう欠点がある。
また、いずれのタイミングにて、いずれの領域の光源を行うかを制御する光源制御回路が別に必要となり、回路構成の増大により製造コストが増大してしまう。
一方、上述した特許文献2の構成に対し、本実施形態においては、もともと2変調表示を行うため、後に説明するように、輝度変調を行う反射型光変調素子の動作を利用して黒挿入することができ、細かなライン単位での黒挿入を行う調整が可能である。
また、DMD駆動部に少しの回路を付加するだけでよいため低コストである。
ここで、第2の実施形態による画像処理制御部は、図2の輝度変調素子駆動部8の構成を、図5の構成から、図6の構成に変更したものである。この第2の実施形態の構成を、図6を参照して説明する。図6は、第2の実施形態による輝度変調素子駆動部8の構成を示すブロック図である。第2の実施形態が第1の実施形態と異なる点は、ビットデータシフト部83がビットデータシフト/黒挿入部87に変更されていることである。第2の実施形態において、第1の実施形態と同様の構成については、同一の符号を付し、説明を省略する。
上記ビットデータシフト/黒挿入部87は、次のフレームを制御するフレームビットデータを書き込む際、書き込みモードとなっているビットデータバッファに対し、現フレーム用のフレームビットデータと、次フレーム用のフレームビットデータとの間に対し、黒挿入のデータ(すなわち、主サブフレームが反射をオフに制御する「0」)を挿入する。
上記構成を説明するため、次のフレームを制御するビットデータバッファの各ラインに記憶されるフレームビットデータからなる表示データを図7に示す。
256階調の階調表示を行う際、第1の実施形態と同様に、1フレームを512階調に分割し、元々512階調を出せるサブフレーム構成の半分の主サブフレームに黒挿入し、残り256階調により階調表示をしながら、図8のように液晶ライトバルブの駆動タイミング及び過渡応答特性を考慮した黒挿入が実現でき、高画質な動画表示性能を実現可能である。
上記黒挿入処理において、ビットデータシフト/黒挿入部87は、次のフレームを制御するフレームビットデータを書き込む際、現フレーム用のフレームビットデータと、次フレーム用のフレームビットデータとの間に黒挿入を行うため、反射型光変調素子に対して画像書き換えのタイミングの遅れがないラインAに対し、SF1〜SF15までビットに対して黒挿入を行い、残りのSF17〜SF34において、次のフレームで表示するべき画像データに対応したフレームビットデータを記憶する。
また、上記黒挿入処理において、ビットデータシフト/黒挿入部87は、次のフレームを制御するフレームビットデータを書き込む際、現フレーム用のフレームビットデータと、次フレーム用のフレームビットデータとの間に黒挿入を行うため、反射型光変調素子に対して15周期分の画像書き換えのタイミングの遅れがあるラインCに対し、SF1〜SF15までの主サブフィールドに現在のフレームで表示すべき画像データに対応するフレームビットデータを記憶させ、この後のSF16〜SF31に対応するビットに黒挿入が行われ、残りのSF32〜SF34において、次のフレームで表示するべき画像データに対応したフレームビットデータを記憶する。
上述したように、ビットデータシフト/黒挿入部87は、次のフレームを制御する表示データをビットデータバッファに記憶する際、実質的なフレームの切換タイミングに黒挿入を行うこととなる。
この結果、図8の波形図(図3と同様な構成)に示すように、液晶ライトバルブのラインAに対して、液晶の過渡変化期間である時刻t0〜t1,時刻t2〜t3,時刻t4〜t5に対応するサブフィールドに黒挿入が行われ、一方、液晶ライトバルブのラインCに対して、時刻t1〜t2,時刻t3〜t4,時刻t5〜t6に対応するサブフィールドに黒挿入が行われ、各第1及び第2のグループにおける実質的なフレームの切換タイミングに黒挿入が行われる。このため、2変調表示結果において、液晶ライトバルブの過渡変化期間における階調表示が行われず、安定した階調となった期間に階調表示が行われるため、画質を向上させることが可能となる。
また、DMD等の反射型光変調素子は、LCDや液晶ライトバルブと比較すると、非常にオン/オフ制御に対する応答が早く、よりインパルス的な表示が行えることも動画表示性能向上に大きく寄与することが出来る。
なお、図2における第2変調信号処理部5と、色変調液晶LV駆動部7及び輝度変調素子駆動部8(ビットデータバッファ部を除く)におけるデジタル/アナログ変換を除く処理と機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、画像表示制御の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境(あるいは表示環境)を備えたWWWシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。
時間積分階調による制御が行われる、線形階調特性を有するPDP(プラズマディスプレイ)を第1の光学変調素子として輝度変調に用い、本実施形態を構成することもできる。
本発明の実施形態による画像表示装置を用いたプロジェクタのハード構成を示す概念図である。 本発明の実施形態による画像処理部の構成例を示すブロック図である。 第1の実施形態における反射型変調素子及び液晶ライトバルブからなる2変調光学系の階調表示の制御を説明する波形図である。 第1の実施形態におけるビットデータシフト部83の生成する表示データの構成を示す概念図である。 図2における第1の実施形態の輝度変調素子駆動部8の構成例を示すブロック図である。 図2における第2の実施形態の輝度変調素子駆動部8の構成例を示すブロック図である。 第1の実施形態におけるビットデータシフト部83の生成する表示データの構成を示す概念図である。 第2の実施形態における反射型変調素子及び液晶ライトバルブからなる2変調光学系の階調表示の制御を説明する波形図である。
符号の説明
5…2変調信号処理部 6…信号処理用LUT 7…色変調液晶LV駆動部 8…輝度変調素子駆動部 60R,60G,60B…液晶ライトバルブ 81…フレームバッファ 82…フレームビットデータ生成部 83…ビットデータシフト部 84,85…ビットデータバッファ 86…出力制御部 87…ビットデータシフト/黒挿入部 100…反射型光変調素子

Claims (9)

  1. 画面単位にてフレーム周期を複数に分割したサブフィールド毎に各画素のオン/オフ動作を行う第1の光学変調素子と、前記フレーム周期において前記画面の走査線単位にて各画素の階調表示を行う第2の光学変調素子とを光学的に直列に配置し、入力される画像信号に対応した画像表示を行う2変調光学系の画像表示装置であって、
    前記第2の光学変調素子を線順次駆動する第2の光学変調素子駆動部と、
    前記第2の光学変調素子の線順次駆動における単一または複数の走査線単位に前記画面の画素を分割し、この分割した前記単一または複数の走査線単位の画素の制御を、前記サブフィールド毎に行う制御信号を生成し、前記第1の光学変調素子を制御する第1の光学変調素子駆動部と
    を有し、
    前記第1の光学変調素子駆動部が、サブフィールド単位の前記制御信号を次の1フレーム分生成する際、現在のフレームで表示する画像データのサブフィールドの階調制御に対応する第1の制御信号と、当該第1の制御信号に対応するサブフィールドの後に配置される、次のフレームで表示する画像データのサブフィールドの階調制御に対応する第2の制御信号とからなる前記制御信号を前記走査線単位毎に構成し、前記制御信号における次の1フレーム分の全サブフィールド数における前記第1の制御信号のサブフィールド数を、第1の光学変調素子を制御する画像データの書き換えに対して、第2の光学変調素子を制御する画像データの書き込みが遅延した時間に対応させることを特徴とする画像表示装置。
  2. 前記第1の光学変調素子駆動部が、第1の記憶部と第2の記憶部とを有しており、
    該第1の記憶部及び第2の記憶部における一方から、第1の光学変調素子に対して制御信号を出力する際、他方に対し次のフレームにおける第1の光学変調素子に対する制御信号を記憶させることを特徴とする請求項1に記載の画像表示装置。
  3. 前記第1の光学変調素子駆動部が、各フィールド毎に、1つまたは複数のサブフィールドの期間を黒表示とすることを特徴とする請求項1または請求項2に記載の画像表示装置。
  4. 前記第1の光学変調素子駆動部が、黒表示を行うサブフィールド数の期間、第1の光学変調素子をオフし、1フレームにおける残りのサブフィールドにて、階調制御を行うことを特徴とする請求項に記載の画像表示装置。
  5. 前記第1の光学変調素子駆動部が、直前のフレームのサブフィールドを制御する第1の制御信号と、現在のフレームのサブフィールドを制御する第2の制御信号との間に、前記黒表示を行うサブフィールドの制御信号を介挿することを特徴とする請求項に記載の画像表示装置。
  6. 前記1フレーム周期をサブフィールドに分割する際、同一制御時間単位の複数の主サブフィールドに分割し、いずれかの主サブフィールドをそれぞれ異なる時間単位の複数の副サブフィールドに分割し、
    前記第1の光学変調素子駆動部が、前記制御信号における前記第1の制御信号のサブフィールド数と前記第2の制御信号のサブフィールド数との割合を、前記主サブフィールドを用いて調整することを特徴とする請求項1から請求項5のいずれかに記載の画像表示装置。
  7. 前記第1の光学変調素子駆動部が、1フレームの期間において、前記副サブフィールドを表示するタイミング位置を固定して出力することを特徴とする請求項に記載の画像表示装置。
  8. 前記第1の光学変調素子駆動部が、前記タイミング位置として、第2の光学変調素子駆動部の帰線期間に固定することを特徴とする請求項に記載の画像表示装置。
  9. 請求項1から請求項のいずれかの画像表示装置に投写光学系を設けて構成したことを特徴とするプロジェクタ。
JP2006067599A 2006-03-13 2006-03-13 画像表示装置及びプロジェクタ Expired - Fee Related JP4645486B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006067599A JP4645486B2 (ja) 2006-03-13 2006-03-13 画像表示装置及びプロジェクタ
US11/683,155 US7973781B2 (en) 2006-03-13 2007-03-07 Image display device and projector
CNB2007101359172A CN100555061C (zh) 2006-03-13 2007-03-12 图像显示装置以及投影机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006067599A JP4645486B2 (ja) 2006-03-13 2006-03-13 画像表示装置及びプロジェクタ

Publications (2)

Publication Number Publication Date
JP2007248488A JP2007248488A (ja) 2007-09-27
JP4645486B2 true JP4645486B2 (ja) 2011-03-09

Family

ID=38478557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006067599A Expired - Fee Related JP4645486B2 (ja) 2006-03-13 2006-03-13 画像表示装置及びプロジェクタ

Country Status (3)

Country Link
US (1) US7973781B2 (ja)
JP (1) JP4645486B2 (ja)
CN (1) CN100555061C (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973750B2 (en) * 2007-04-18 2011-07-05 Seiko Epson Corporation Projector with dual image formation units and greyscale
US20090141187A1 (en) * 2007-12-04 2009-06-04 Akira Shirai Buffer Management system for video image display apparatus
JP5338093B2 (ja) * 2008-03-12 2013-11-13 セイコーエプソン株式会社 表示装置および表示方法
KR101502862B1 (ko) * 2008-04-14 2015-03-17 엘지디스플레이 주식회사 액정표시장치의 백라이트 구동방법
JP5223452B2 (ja) * 2008-05-20 2013-06-26 株式会社リコー プロジェクタ及び投影画像形成方法及び車両用ヘッドアップディスプレイ装置
TW201027506A (en) * 2009-01-08 2010-07-16 Acer Inc A display for three dimensional (3D) images
JP2011150004A (ja) * 2010-01-19 2011-08-04 Seiko Epson Corp 電気光学装置および電子機器
JP2011221500A (ja) * 2010-03-26 2011-11-04 Panasonic Corp 画像表示装置
JP2011227404A (ja) * 2010-04-22 2011-11-10 Sony Corp 光学装置及び投影装置
US10237523B2 (en) 2013-05-07 2019-03-19 Dolby Laboratories Licensing Corporation Digital point spread function (DPSF) and dual modulation projection (including lasers) using DPSF
US9049413B2 (en) * 2013-07-30 2015-06-02 Dolby Laboratories Licensing Corporation Multiple stage modulation projector display systems having efficient light utilization
JP6314439B2 (ja) * 2013-11-19 2018-04-25 セイコーエプソン株式会社 表示装置、及び、表示装置の制御方法
CN105321445B (zh) * 2014-05-30 2018-05-15 深圳市光峰光电技术有限公司 显示控制系统及显示装置
JP6036915B2 (ja) * 2015-05-01 2016-11-30 セイコーエプソン株式会社 プロジェクター及びその制御方法
US9983402B1 (en) * 2017-02-16 2018-05-29 Christie Digital Systems Usa, Inc. Forward-on-forward high dynamic range architecture for digital micromirror devices
JP6834937B2 (ja) * 2017-12-27 2021-02-24 株式会社Jvcケンウッド プロジェクタシステム及びカメラ評価システム
JP7087404B2 (ja) * 2018-01-22 2022-06-21 株式会社Jvcケンウッド 画像表示装置及びカメラ評価システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100689A (ja) * 1999-09-30 2001-04-13 Canon Inc 表示装置
JP2003015123A (ja) * 2001-06-27 2003-01-15 Nec Viewtechnology Ltd 液晶表示装置
JP2005241738A (ja) * 2004-02-24 2005-09-08 Seiko Epson Corp 光変調装置および光学表示装置、並びに光変調方法および画像表示方法
JP2005242163A (ja) * 2004-02-27 2005-09-08 Seiko Epson Corp 光変調装置および光学表示装置、並びに光変調方法および画像表示方法
JP2005284251A (ja) * 2004-03-01 2005-10-13 Seiko Epson Corp 階調制御装置、光学表示装置、階調制御プログラム、光学表示装置制御プログラム、階調制御方法及び光学表示装置制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0261896B1 (en) * 1986-09-20 1993-05-12 THORN EMI plc Display device
US5448314A (en) * 1994-01-07 1995-09-05 Texas Instruments Method and apparatus for sequential color imaging
JP3322809B2 (ja) * 1995-10-24 2002-09-09 富士通株式会社 ディスプレイ駆動方法及び装置
JP2000259126A (ja) * 1999-03-04 2000-09-22 Matsushita Electric Ind Co Ltd 階調表示方法
JP3618066B2 (ja) 1999-10-25 2005-02-09 株式会社日立製作所 液晶表示装置
US7106350B2 (en) * 2000-07-07 2006-09-12 Kabushiki Kaisha Toshiba Display method for liquid crystal display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001100689A (ja) * 1999-09-30 2001-04-13 Canon Inc 表示装置
JP2003015123A (ja) * 2001-06-27 2003-01-15 Nec Viewtechnology Ltd 液晶表示装置
JP2005241738A (ja) * 2004-02-24 2005-09-08 Seiko Epson Corp 光変調装置および光学表示装置、並びに光変調方法および画像表示方法
JP2005242163A (ja) * 2004-02-27 2005-09-08 Seiko Epson Corp 光変調装置および光学表示装置、並びに光変調方法および画像表示方法
JP2005284251A (ja) * 2004-03-01 2005-10-13 Seiko Epson Corp 階調制御装置、光学表示装置、階調制御プログラム、光学表示装置制御プログラム、階調制御方法及び光学表示装置制御方法

Also Published As

Publication number Publication date
US20070211218A1 (en) 2007-09-13
CN100555061C (zh) 2009-10-28
US7973781B2 (en) 2011-07-05
CN101038422A (zh) 2007-09-19
JP2007248488A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4645486B2 (ja) 画像表示装置及びプロジェクタ
CN100423047C (zh) 光调制装置和光学显示装置以及它们的控制方法
JP2007240931A (ja) 画像表示装置及びプロジェクタ
US20060221020A1 (en) Digitally modulated image projection system
JP2006098671A (ja) 表示制御装置及び方法
WO2012063777A1 (ja) 立体映像表示装置
TW561441B (en) Display device
JP2013064791A (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
US20070076019A1 (en) Modulating images for display
JP2020107984A (ja) 画像投射装置およびその制御方法
US20060119561A1 (en) Image display apparatus, image signal converting device, image signal converting method, image signal converting program
JP2007241097A (ja) 画像表示装置及びプロジェクタ
JP3829752B2 (ja) 画像表示方法および画像表示装置
US7471300B2 (en) Progressive data delivery to spatial light modulators
US20180336812A1 (en) Image display apparatus, liquid crystal display method, and liquid crystal display program
JP2010250043A (ja) 電気光学装置
JP5413987B2 (ja) 液晶表示装置、駆動回路および駆動方法
JP2007033522A (ja) 画像出力装置及び画像表示装置
JP6973317B2 (ja) 映像表示装置
JP2019101333A (ja) 液晶駆動装置および液晶表示装置
JP2008292905A (ja) 画像表示装置の駆動装置、その駆動方法並びに投射型表示装置、電子機器
JP2021056267A (ja) 液晶駆動装置、画像表示装置および液晶駆動プログラム
JP2006030761A (ja) 画像表示装置及びその駆動方法
JP2008032800A (ja) プロジェクタ
JP2009156887A (ja) 画像表示方法及び画像表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4645486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees