JP4645486B2 - 画像表示装置及びプロジェクタ - Google Patents

Description

本発明は、多階調の画像を表示する画像表示装置に係り、特に高階調表示に好適な画像表示装置及びプロジェクタに関する。

近年、ＬＣＤ（Liquid Crystal Display），ＥＬ（Electroluminescence Display）、ＣＲＴ（Cathode Ray Tube）や投写型表示装置等の電子ディスプレイ装置における画質改善は目覚ましく、解像度色域については人間の視覚特性にほぼ匹敵する性能を有する装置が実現されつつある。
しかし、輝度ダイナミックレンジに関しては、その再現範囲はたかだか１〜１０^２［nit］程度の範囲であり、また階調度を表現するビット数も８ビットが一般に用いられている。
一方、人間の視覚は、一度に知覚し得る輝度ダイナミックレンジの範囲が１０^−２〜１０^４［nit］程度あり、また輝度弁別能力が０．２［nit］であり、この輝度弁別能力に対応させて、輝度ダイナミックレンジの範囲を階調数に換算すると、ほぼ１２ビット相当のデータ量が必要となると言われている。

上述したような視覚特性を経由し、現在の電子ディスプレイ装置の表示画像を見た場合、輝度ダイナミックレンジの狭さが目立ち、加えてシャドウ部やハイライ卜部の階調の分解能が不足しているため、表示画像のリアリティーや迫力に対して物足りなさを感じることとなる。
また、映画やゲーム等で使用されるＣＧ（Computer Graphics）の画像においては、人間の視覚に近い輝度ダイナミックレンジや階調特性をデータに持たせて描写のリアリティーを追求する動きが主流になりつつある。

しかし、電子ディスプレイ装置の性能が、不足しているために、上記ＣＧコンテンツの画像を表示する際、ＣＧコンテンツが本来有する画像の表現力（階調を表現するビット数が多い）を充分に発揮することができないという課題がある。
さらに、次期Windows（登録商標）においては、１６ビット色空間の採用が予定されており、現在の８ビット色空間と比較してダイナミックレンジや階調数が飛躍的に増大する。 そのため、ＣＧコンテンツにおける１６ビット色空間を充分に生かすことが出来る高ダイナミックレンジ・高階調の電子ディスプレイ装置の実現への要求が高まると考えられる。

電子ディスプレイ装置の中においても、液晶プロジェクタ、ＤＬＰ（登録商標）（Digital Light Processing）プロジェクタといった投写型の画像表示装置は、大型画面での画像表示が可能であり、表示される画像のリアリティや迫力を再現する上で効果的な画像表示装置である。
この電子ディスプレイ装置においては、上述した輝度ダイナミックレンジの範囲を広げるために各種の考案がなされている。

例えば、強誘電性液晶パネルや光反射型変調素子であるＤＭＤ等のデジタル駆動変調表示素子を用いる場合、階調度の表示方法はサブフィールド駆動による時間積分階調であり、表示画面単位で全ての画素を同時にオン／オフとする面単位の書き換え駆動となる（例えば、特許文献１参照）。
一方、液晶表示パネルの場合、走査線単位に、線順次書き換え駆動にて表示処理が行われている（例えば、特許文献２参照）。
特開２０００−２５９１２６号公報 特開２００１−１２５０６７号公報

しかしながら、上記デジタル駆動変調表示素子と液晶表示素子とを用いて、２変調光学系の画像表示装置を構成した場合、一方のデジタル駆動変調表示素子が面単位に画像データが切り替わるのに対し、他方の液晶表示素子が線単位で画像データが切り替わるため、面単位の切り替わりに対して、画面上の最初の走査線と最後の走査線とでは階調値の設定が時間的に大きくずれ、表示画面全体でのコントラスト比を向上させることができない。

また、液晶表示素子には、配向変化の応答特性により、制御電圧を印加してから、出射する光の輝度値がこの制御電圧に対応した値となるまでに時間がかかり、上述した設定時間のずれをさらに大きくする欠点がある。
したがって、面単位にて画像データが一括して切り替わるデジタル駆動変調表示素子と、走査線単位にて画像データが切り替わる液晶表示素子と、の組み合わせにより２変調光学系を構成した場合、階調表示タイミングにおいて双方の間にずれが生じることとなり、高いコントラスト比を実現しようとする階調特性にて正確な階調特性を表示することができなく画質が劣化する。

また、上記特許文献１には、液晶表示素子の動画表示性能を向上させるため、光源の点灯を制御することにより、フレームの表示毎に黒表示を行うタイミングを挿入し、上述したタイミングのずれを吸収して動画性能を向上させる構成が記載されている。
さらに、特許文献１には、バックライトが所定の領域の走査線に対応して分割し、液晶表示素子の線順次駆動及び液晶の応答特性を考慮して、順次、画像データが書き変わった走査線の領域に対応するバックライトを点灯させる、個別点灯の制御を行っている。
特許文献１においては、上述した個別制御を行わないと、液晶の配向方向の変化、すなわち立ち上がり及び立ち下がりの過渡特性により、表示輝度が低下したりなどが視認でき、所望の階調表示を得ることができない。

しかしながら、上述した従来例は、光源を領域毎に点灯表示するため、特別なエリア光源や駆動制御回路が必要となり、製造コストが上昇してしまう。
また、個別に制御するとしても、通常、液晶表示素子等に用いられる冷陰極管を光源として用いることを仮定すると、あまり細かな単位（走査線の本数）にて制御することができず、画質の低下を抑制することができない。
本発明は、このような事情に鑑みてなされたもので、面単位での書き換え駆動を行うデジタル駆動変調表示素子と、走査線単位での順次書き換え駆動を行う液晶表示素子とを画素単位に直列に配置した２変調光学系の画像表示装置において、デジタル駆動変調素子の書き換え制御を、液晶表示装置の線順次書き換えのタイミングに合わせて行うことにより、高画質の階調表示を行うことが可能な画像表示装置及びプロジェクタを提供することを目的とする。

本願発明の画像表示装置は、面単位にてサブフィールド毎に各画素のオン／オフ動作を行う第１の光学変調素子と、線単位にて各画素の階調表示を行う第２の光学変調素子とを光学的に直列に配置し、入力される画像信号に対応した画像表示を行う２変調光学系の画像表示装置であって、前記第２の光学変調素子を線順次駆動する第２の光学変調素子駆動部と、前記第２の光学変調素子の線順次駆動における単一または数ライン単位の駆動間隔に対し、該単一または数ライン単位に対応する位置のラインの画素を制御する制御信号を生成し、単一または数ライン単位にタイミングを合わせて、前記第１の光学変調素子を制御する第１の光学変調素子駆動部とを有することを特徴とする。
上記構成により、本発明の画像表示装置によれば、面単位でオンオフ動作を行う第１の光学変調素子と、走査線単位にて階調表示を行う第２の光学変調素子とで構成される２変調光学系において、第２の光学変調素子の線順次駆動のタイミングに合わせて、面単位でオンオフ動作を行う制御信号を生成するため、第２の光学変調素子に対応した階調制御が可能となり、画質の低下を抑制することができる。

本願発明の画像表示装置は、前記第１の光学変調素子駆動部が、サブフィールド単位の制御信号を次の１フレーム分生成する際、第２の光学変調素子駆動部の駆動における前記駆動間隔にて、現在のフレームでのサブフィールドの階調制御に対応する第１の制御信号と、次のフレームでのサブフィールドの階調制御に対応する第２の制御信号とから構成し、現在のフレームの階調制御に対応する制御信号の割合を、第１の光学変調素子駆動部に対し、第２の光学変調素子のタイミング遅れに対応させることを特徴とする。
上記構成により、本願発明の画像表示装置は、駆動間隔毎において、サブフィールド単位に、第２の光学変調素子の階調表示の遅れに対応させて、その遅れ分に対応するサブフィールドを、直前のフレームにて表示されるはずであった遅れの画像信号に対応する制御信号により制御するため、第１及び第２の光学変調素子の階調表示のずれを、第１の光学変調素子のサブフィールドの制御により調整して補正することが可能となり、画質の低下を抑制することができる。

本願発明の画像表示装置は、前記第１の光学変調素子駆動部が、第１の記憶部と第２の記憶部とを有しており、該第１の記憶部及び第２の記憶部における一方から、第１の光学変調素子駆動部に対して制御信号を出力する際、他方に対し次のフレームにおけ第１の光学変調素子に対する制御信号を記憶させることを特徴とする。
上記構成により、本願発明の画像表示装置は、第２の光学変調素子の駆動間隔に対応させて、第１及び第２の記憶部の２つの記憶部を設けることにより、表示処理を停止させることなく、第１の光学変調素子における次の駆動間隔のタイミングで使用する制御信号を生成することが可能となり、画像表示をスムーズに表示させつつ、画質の低下を抑制する制御を行うことができる。

本願発明の画像表示装置は、前記第１の光学変調素子駆動部が、各フィールド毎に、１つまたは複数のサブフィールドの期間を黒表示とすることを特徴とする。
本願発明の画像表示装置は、前記第１の光学変調素子駆動部が、前記駆動間隔単位にて、黒表示を行うサブフィールド数の期間、第１の光学変調素子をオフし、１フレームにおける残りのサブフィールドにて、階調制御を行うことを特徴とする。
本発明の画像表示装置は、前記第１の光学変調素子駆動部が、直前のフレームのサブフィールドを制御する第１の制御信号と、現在のフレームのサブフィールドを制御する第２の制御信号との間に、前記黒表示を行うサブフィールドの制御信号を介挿することを特徴とする。
上記構成により、本願発明の画像表示装置によれば、第２の光学変調素子の階調制御において、液晶の配向変化の応答遅れに対して、残像感を除去することが可能となり、動画の表示特性を向上させることができる。

本発明の画像表示装置は、前記１フレームが、同一制御時間単位の複数の主サブフィールドと、主サブフィールドの時間を分割したそれぞれ異なる時間単位の複サブフィールドから構成され、前記第１の光学変調素子駆動部が、前記第１の制御信号及び第２の制御信号の割合を、主サブフレームに対応させて行うことを特徴とする。
本発明の画像表示装置は、前記第１の光学変調素子駆動部が、１フレームの期間において、複サブフィールドを表示するタイミング位置を固定して出力することを特徴とする。
本発明の画像表示装置は、前記第１の光学変調素子駆動部が、前記タイミング位置として、第２の光学変調素子駆動部の帰線期間に固定することを特徴とする。
上記構成により、本願発明の画像表示装置によれば、第２の光学変調素子における階調制御がすべての走査線において終了しており、前記第１の光学変調素子における階調制御が安定して行えるため、画質を劣化させることがない。ここで、複サブフィールドの制御は必ず現フレームにおける画像データに対応している。

本発明のプロジェクタは、上記いずれかに記載の画像表示装置に投写光学系を設けて構成されている。
上記構成により、本願発明のプロジェクタによれば、第２の光学変調素子の線順次駆動のタイミングに合わせて、面単位でオンオフ動作を行う制御信号を生成するため、第２の光学変調素子に対応した階調制御が可能となり、画質の低下を抑制することができる。

以下、本発明の一実施形態による画像表示装置を用いたプロジェクタを図面を参照して説明する。図１は同実施形態の構成を示すブロック図である。
なお、本実施の形態では、第１光変調手段として１枚の反射型変調素子（例えば、ＤＭＤ：Digital Micromirror Device）を備え、第２光変調手段としてＲ（赤）、Ｇ（緑）、Ｂ（青）の異なる色光毎に透過型液晶ライトバルブを用いた投写型液晶表示装置の例を挙げて説明する。また、以下の説明においては、第１光変調手段を反射型光変調素子、第２光変調手段を色変調用液晶ライトバルブと称する。さらに、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
ここで、輝度変調を行う第１光変調手段は線形階調特性表示素子であり、色変調を行う第２光変調素子は非線形階調特性表示素子である。

図１は、プロジェクタＰＪ１（投写型表示装置）の主たる光学構成を示す図である。
プロジェクタＰＪ１は、光源１０と、光源１０から入射した光の輝度分布を均一化する均一照明系２０と、均一照明系２０から入射した光の全波長領域の輝度を変調する第１光変調手段としての反射型光変調素子１００と、反射型光変調素子１００から入射した光をリレーするリレーレンズ９０と、リレーレンズ９０から入射した光の波長領域のうちのＲＧＢ３原色の輝度をそれぞれ変調する色変調部２５（第２変調素子として青色光用透過型液晶ライトバルブ６０Ｂ，緑色光用透過型液晶ライトバルブ６０Ｇ，赤色光用透過型液晶ライトバルブ６０Ｒの３つの透過型液晶ライトバルブを含む）と、色変調部２５から入射した光をスクリーン１２０に投写する投写レンズ１１０とを備えて構成されている。
また、上記反射型光変調素子１００は、ＤＭＤ等の時間積分階調による階調制御を行う線形階調特性表示素子である。光源１０は、超高圧水銀ランプやキセノンランプ等からなるランプ１１と、ランプ１１からの射出光を反射・集光するリフレクタ１２とを備えている。

均一照明系２０は、フライアイレンズ等からなる第１，第２のレンズアレイ２１，２２と、偏光変換素子２３と、集光レンズ２４とを含んで構成されている。そして、光源１０から射出された光の輝度分布を第１，第２のレンズアレイ２１，２２により均一化し、第１，第２のレンズアレイ２１，２２を通過した光を偏光変換素子２３により色変調部の入射可能偏光方向に偏光し、偏光した光を集光レンズ２４により集光してリレーレンズ９０に射出する。
リレーレンズ９０を出射した光束は、反射型光変調素子１００に入射し、第１の変調を受ける。反射型光変調素子１００は、線形階調特性表示素子であり、入射した光の全波長領域の輝度を変調して出射する。
なお、偏光変換素子２３は、例えば、ＰＢＳアレイと、１／２波長板とで構成されており、ランダム偏光を特定の直線偏光に変換するものである。

色変調部２５は、光分離手段としての２つのダイクロイックミラー３０，３５と、３つのミラー（反射ミラー３６，４５，４６）と、５つのフィールドレンズ（レンズ４１、リレーレンズ４２、平行化レンズ５０Ｂ，５０Ｇ，５０Ｒ）と、３つの液晶ライトバルブ６０Ｂ，６０Ｇ，６０Ｒと、クロスダイクロイックプリズム８０と、を含んで構成されている。

ダイクロイックミラー３０，３５は、光源１０からの光（白色光）を、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のＲＧＢ３原色光に分離（分光）するものである。ダイクロイックミラー３０は、ガラス板等にＢ光及びＧ光を反射し、Ｒ光を透過する性質のダイクロイック膜を形成したもので、光源１０からの白色光に対して、当該白色光に含まれるＢ光及びＧ光を反射し、Ｒ光を透過する。ダイクロイックミラー３５は、ガラス板等にＧ光を反射し、Ｂ光を透過する性質のダイクロイック膜を形成したもので、ダイクロイックミラー３０を透過したＧ光及びＢ光のうち、Ｇ光を反射して平行化レンズ５０Ｇに伝達し、青色光を透過してレンズ４１に伝達する。

リレーレンズ４２はレンズ４１近傍の光（光強度分布）を平行化レンズ５０Ｂ近傍に伝達するもので、レンズ４１はリレーレンズ４２に光を効率よく入射させる機能を有する。
また、レンズ４１に入射したＢ光は、その強度分布をほぼ保存された状態で、かつ光損失を殆ど伴うことなく空間的に離れた液晶ライトバルブ６０Ｂに伝達される。

平行化レンズ５０Ｂ，５０Ｇ，５０Ｒは対応する液晶ライトバルブ６０Ｂ，６０Ｇ，６０Ｒに入射する各色光を略平行化して、効率よく液晶ライトバルブ６０Ｂ，６０Ｇ，６０Ｒに入射させる機能を有している。そして、ダイクロイックミラー３０，３５で分光されたＲＧＢ３原色の光は、上述したミラー（反射ミラー３６，４５，４６）及びレンズ（レンズ４１、リレーレンズ４２、平行化レンズ５０Ｂ，５０Ｇ，５０Ｒ）を介して液晶ライトバルブ６０Ｂ，６０Ｇ，６０Ｒに入射する。

液晶ライトバルブ６０Ｂ，６０Ｇ，６０Ｒは、画素電極及びこれを駆動するための薄膜トランジスタ素子や薄膜ダイオード等のスイッチング素子がマトリクス状に形成されたガラス基板と、全面にわたって共通電極が形成されたガラス基板との間にＴＮ型液晶を挟み込むとともに、外面に偏光板を配置したアクティブマトリクス型の液晶表示素子である。

また、液晶ライトバルブ６０Ｂ，６０Ｇ，６０Ｒは、電圧非印加状態で白／明（透過）状態、電圧印加状態で黒／暗（非透過）状態となるノーマリーホワイトモード又はその逆のノーマリーブラックモードで駆動され、与えられた制御値に応じて明暗間の階調がアナログ制御される。液晶ライトバルブ６０Ｂは、入射されたＢ光を表示画像データに基づいて光変調し、光学像を内包した変調光を射出する。液晶ライトバルブ６０Ｇは、入射されたＧ光を表示画像データに基づいて光変調し、光学像を内包した変調光を射出する。液晶ライトバルブ６０Ｒは、入射されたＲ光を表示画像データに基づいて光変調し、光学像を内包した変調光を射出する。

クロスダイクロイックプリズム８０は、４つの直角プリズムが貼り合わされた構造からなり、その内部には、Ｂ光を反射する誘電体多層膜（Ｂ光反射ダイクロイック膜８１）及びＲ光を反射する誘電体多層膜（Ｒ光反射ダイクロイック膜８２）が断面Ｘ字状に形成されている。そして、液晶ライトバルブ６０ＧからのＧ光を透過し、液晶ライトバルブ６０ＲからのＲ光と液晶ライトバルブ６０ＢからのＢ光とを折り曲げてこれらの３色の光を合成し、カラー画像を形成する。
クロスダイクロイックプリズム８０を出射した光束は、投写光学系である投射レンズ１１０に入射し、投写レンズ１１０によってスクリーン１２０に投影される。なお、本実施形態においては、投写光学系（投射レンズ１１０）及びスクリーン１２０を除いた構成を画像表示装置と定義している。

上述したように、本実施形態の２変調光学系においては、前段の第１の光変調手段により入射される白色光の輝度変調を行う。そして、この輝度変調した光を、さらに後段の３枚の第２の光変調手段により、ＲＧＢの各色毎に色変調することにより、数万：１を超える非常に高いコントラストの高い画像表示が行える。

次に、図１のプロジェクタＰＪ１における画像表示の制御（反射型光変調素子１００及び色変調部２５における各液晶ライトバルブの制御）を行う画像処理制御部の説明を図２により行う。図２は、本実施形態における画像処理制御部の構成例を示すブロック図である。
２変調信号処理部５は、入力される映像信号の階調度に従い、反射型光変調素子１００と色変調部２５における液晶ライトバルブ６０Ｒ，６０Ｇ及び６０Ｂ各々との制御値を決定して、色変調液晶ＬＶ駆動部７，輝度変調素子駆動部８各々に対して出力する。
ここで、２変調信号処理部５は、色変調液晶ＬＶ駆動部７に対し、非線形に液晶ライトバルブの各画素を制御する制御値（所望の輝度を得るための電圧値に対応）を生成して出力し、一方、輝度変調素子駆動部８に対し、反射型光変調素子１００（例えば、ＤＭＤ）画素単位をオン／オフ駆動する制御データからなるイメージ符号（ＤＭＤ駆動信号）を生成し、順次出力する。

これにより、色変調液晶ＬＶ駆動部７は、Ｄ／Ａ変換手段を有しており、入力されるデジタルの制御値を、対応するアナログ制御値に変換して、液晶ライトバルブ６０Ｒ,６０Ｂ，６０Ｇ各々の色変調の制御を行う。
また、輝度変調素子駆動部８は、デジタル値にて入力されるイメージ符号の制御データを、内部のバッファに蓄積し、サブフィールド毎に、反射型光変調素子１００の表示画面の全画素単位に、オン／オフ動作させ、反射型光変調素子１００輝度変調の制御を行う。

また、信号処理用ＬＵＴ６には、反射型光変調素子１００及び液晶ライトバルブ（６０Ｒ,６０Ｂ，６０Ｇ）各々の制御値（後に述べる駆動制御値）を、入力される階調度に対応して決定するルックアップテーブルが設けられている。このルックアップテーブルは、反射型光変調素子１００用の第１のルックアップテーブルと、液晶ライトバルブ用の第２のルックアップテーブル設けられており、第２のルックアップテーブルはＲＧＢの各色毎に設けられている。
上記第１のルックアップテーブルと第２のルックアップテーブルとは、階調度と、階調度に対応して設定される制御値（階調度に対応した輝度値とするための）との対応が記憶されている。

これらの制御値は反射型光変調素子１００及液晶ライトバルブ各々の特性を測定して予め求められたものであり、反射型光変調素子１００を線形階調制御し、また液晶ライトバルブを非線形階調制御するための数値である。
ここで、本実施形態においては、各画像表示装置毎に、反射型光変調素子１００，液晶ライトバルブ，光源１０等の個体差に起因する個体表示特性を有している。このため、第１のルックアップテーブル及び第２のルックアップテーブルに記憶させる制御値はそれぞれの画像表示装置毎の個体差に合わせて、測定値から設定された数値であり、各画像表示装置は入力される映像信号に対応した所望の表示特性が得られる。

これにより、２変調信号処理部５は、入力される映像信号の階調度に対応する制御値を、信号処理用ＬＵＴ６における上記第１及び第２のルックアップテーブルを参照することによって決定している。
ここで、前段，後段及び輝度変調，色変調における反射型光変調素子１００及び液晶ライトバルブのいずれを使用するかの組合せは、本実施形態の構成のみならず、種々のバリエーションにおいても同様な処理が可能である。
例えば、前段単板ＤＭＤが回転カラーフィルターやＲＧＢ ＬＥＤランプ等を用いることによって色変調を行い、後段単板液晶ライトバルブが輝度変調を行う構成でも良い。この構成の場合、後段の液晶ライトバルブが単板でよく、またダイクロミラーなどの光学素子が不要なためコストを大幅に下げることが可能となる。また、３板の液晶ライトバルブの画素位置合わせが不要となり、画素ズレやモアレ等の画質劣化が起きにくくなる可能性がある。
もちろん液晶ライトバルブは高温ポリシリコンＴＦＴ等の透過型液晶表示装置以外にもLCoS等の反射型液晶表示装置でも良い。
また、本実施形態において、反射型光変調素子１００及び液晶ライトバルブはぞれぞれ「１２８０×７２０」の画素数（７２０Ｐ）を有する変調素子であり、映像信号としては７２０Ｐ等のその画素数に合わせた画像信号等を入力する。

上記７２０Ｐ等の映像信号は、データ形式として、ラスタスキャン（線順次走査）型の形式となっており、表示画面を上側から下側方向の各走査線（水平方向に画素が並んだ行）に対し順次、その行単位に画素に表示する画素データが入力される配列となっている。
ＬＣＤ（液晶表示素子）や液晶ＬＶ（ライトバルブ）等の線順次駆動型のアナログ変調表示素子は、その映像信号の走査に合わせて、線順次に、すなわち表示画面の上側から下側方向に、走査線毎に順番に各画素に対して画素データの書き換えを行う。
一方、ＤＭＤやＰＤＰ（Plasma Display Panel）などの面書き換え型デジタル変調素子の場合には、表示画面全ての画素を同期させて、サブフィールド単位で表示のオン／オフさせて時間積分階調表示を行うため、入力される画像信号を少なくとも１フレーム単位毎に、表示画面の画素全ての画素データを保持するバッファを設けて、表示画面にて全ての画素の表示処理におけるオン／オフ動作を同期させて行っている。

ここで、反射型光変調素子１００は、サブフィールド駆動において、オン動作の場合、入射光をリレーレンズ９０に対して反射させ、オフ動作の場合、リレーレンズ９０に入射されない方向に反射させる。すなわち、オン動作であるサブフィールドの合計した時間により階調を表現している（すでに述べた時間積分階調）。
従来例の説明においても述べたように、ＤＭＤの様な面書き換え型のデジタル変調素子と、液晶ＬＶのような線順次駆動型のアナログ変調素子とは、各画素の表示処理における書き換え方法が、面単位と走査線単位とで大きく異なっている。このため、これらの画素の書き換え方法が異なる２つの変調素子を用いた２変調光学系の場合、この書き換え特性の違いを留意して制御部を構成しないと、最終的に表示される画像の画質が劣化することとなる。

次に、本願発明における変更点の説明を分かり易くするため、以下に、表示画像の画質の劣化が起こる原因について、図３を用いて詳細に説明する。図３（ａ）は、走査線（ラインＡ，ラインＢ）の位置による面単位と走査線単位との画像データの書き換えのタイミングのずれを説明する波形図であり、横軸が時刻を示し、縦軸が各信号のレベルを示している。また、図３（ｂ）は、表示画面におけるラインＡとラインＢとの走査タイミング位置を示す概念図であり、走査方向（上側の走査線から下側の走査線に順次書き込み操作が行われる）は時刻に対応している。帰線期間は、１フレームの最下段の走査線の各画素に対する画像データの書き込みが終了した後、次のフレームにて最上段の走査線の書き込みが開始されるためのマージンとして設定されている。

ここで、図３（ａ）において、ラインＡ−２変調表示結果及びラインＣ−２変調表示結果は、それぞれラインＡ，ラインＣの走査線における画素に着目し、各々の画素の輝度値を示している。ここで、ラインＡは表示画面における最上段の走査線であり、ラインＣは表示画面の中間にあたる走査線である。
また、映像信号及び液晶ライトバルブの走査方向は、図３（ｂ）において、最上段の走査線から、最下段の走査線に対する方向であり、上述したように、最下段の走査線の下部に帰線期間と呼ばれるタイムマージンが配置されている。

ラインＡの画素とラインＣの画素と（以下、画素を省略して、ラインＡ，ラインＣと記述）の液晶駆動におけるデータの書き換えのタイミングを比較した場合、図３（ａ）において、ラインＡが時刻ｔ0において画像データが書き込まれ、一方、ラインＣには時刻ｔ1において画像データが書き込まれることとなり、１フレームが時刻ｔ0〜時刻ｔ2の間に表示されるとした場合、ラインＣがラインＡに対してフレーム半周期の時間分（時間Ｔ）だけ画像データの書き換えが遅れることが判る。図３（ａ）においては、同一フレームにて、ラインＡとラインＣとに同一の画像データが書き込まれるとしているため、ラインＣのラインＡに対する書き込みタイミングの遅れがよく見てとれる。

上述したラインＣのラインＡに対する遅れに対し、これらのラインにおける各画素において、２変調光学系での画像表示結果として、映像信号に対応した階調を得るためには、時間Ｔの駆動の遅れに同期させて、ラインＣにおける映像信号の表示を行う必要がある。
一方、反射型光変調素子１００の駆動の際、変調を行う面全体の画素が同期して（同時に）書き変わるため、フレーム単位で遅れなく表示画面全面において、時刻ｔ0，時刻ｔ2，…にて、各画素の画像データがフレームの変化に同期して書き変わることとなる。
これにより、ラインＡにおいては、反射型光変調素子１００と液晶ライトバルブとの画素の書き換えタイミングの同期がとれているが、ラインＢにおいては、両変調素子の書き換えタイミングはフレーム表示時間の半周期分、液晶ライトバルブが遅れる。すなわち、時刻ｔ2〜時刻ｔ3において、反射型光変調素子１００は現在のフレームにて表示する画像データに画素のデータが書き替えられているが、液晶ライトバルブの画素は直前のフレームにて表示する画像データのままの状態となっている。

この現在のフレームにて表示する画像データと直前の画像データとが重なって２変調処理されることになり、異なった階調が表示されることで表示誤差となり、表示画像の画質が劣化することとなる。
また、上述した画像データの書き換えタイミングの遅れは、表示画面の最下段の走査線の位置にて最大となり、反射型光変調素子１００と液晶ライトバルブとで、ほぼ１フレームの周期分ずれてしまうこととなり、最も表示誤差が大きくなる。

したがって、上記２変調光学系において、上述した表示誤差を抑制し、表示される画質を向上させるため、反射型光変調素子１００を使用しながら、ラインＡに対するラインＣの遅れの時間Ｔに相当するよう、液晶ライトバルブの画像データの書き換えタイミングに合わせ、反射型光変調素子１００における液晶ライトバルブの走査線の位置に対応する領域の行方向の画素に対する画像データの書き換えタイミングを行う必要があり、本発明はそのための方法を提供するものである。

ここで、反射型光変調素子１００は、ＤＭＤ等のデジタル変調素子を用いた場合、フレームをサブフレーム（またはサブフィールド）に分割し、このサブフレーム毎にオン／オフ制御を行い、オンしている時間により階調制御を行う、すなわち、中間階調の表示を行うために、サブフレーム毎にオン／オフ制御する駆動等を用いた時間積分階調表示を行う。
そこで、本実施形態においては、上記サブフレームを制御するデータを、単一ラインもしくは数ライン単位にて、液晶ライトバルブの走査線に対応させ、これらのデータの書き換えのタイミングを、液晶ライトバルブの画像データの書き換えタイミングに合わせることにより、ラインＣのラインＡに対する遅れを調整することにより、画像書き換えのタイミングが２変調光学系の各々の変調素子でずれ、画質が低下する問題を解決する。

次に、図４は本実施形態にて用いるフレームにおけるサブフレームを制御する制御値の集合であるイメージ符号の生成方法を示した図である。
ここで、本実施形態において、サブフレーム構成方法は、入力される映像信号の階調度が５１２階調で表される場合、１フレームの周期の期間を階調数の５１２で除算した結果を、時間単位として「１」とし、ここで「１６」時間単位の長さを主サブフレームとする。そして、階調数５１２を上記主サブフレームの長さ「１６」で除算し、１フレームを３２分割し、このうち３１個を主サブフレームとし、残りの１個の主サブフレームを、時間単位が「８」，「４」，「２」，「１」のそれぞれ１つずつの副サブフレームとして構成し、５１２階調を表現するる構成となっている（しかしながら、サブフレームの構成は上述した例に限らない）。

そして、本実施形態においては、この主サブフレームの数を調整することにより、複数ライン単位（例えば、映像信号が７２０Ｐの場合、垂直ライン数（走査線数）／３２＝７２０／３２≒２２ライン）を第１グループとして、この第１グループ単位の垂直ラインを、液晶ライトバルブの対応する位置の走査線の第２のグループの画像書き換えの駆動のタイミングに合わせて、液晶ライトバルブの最上段の第２グループから、下側方向に位置する第２のグループの画像書き換えの遅れの調整を行う。
ここで、書き換えタイミングの調整は、反射型光変調素子１００の垂直ラインにおいて、各フレームで表示される画像データを表示するタイミングを、上記第１グループの単位にて、下側方向に位置するグループ毎に、ずらす（シフトする）ことで行っている。

すなわち、輝度変調素子駆動部８は、現フレームで表示すべき表示データと、直前のフレームで表示されるべき表示データを、反射型光変調素子１００のデータ書き換えのタイミングから、生成する第１のグループの位置に対応した第２のグループの書き換えのタイミングのずれた時間に対応した比率にて、１フレーム内にて、現フレームにて表示する画像データと直前のフレームにて表示する画像データとを混合した表示データを生成する構成となる。

例えば、図４において、ラインＡは表示画面の最上段に位置する第１のグループに属する垂直ラインであり、その場合、輝度変調素子駆動部８は、表示する表示データ（現フレームで表示する画像データに対応する、オン／オフを制御する制御データからなるイメージ符号）を、全て現フレームの画像データから構成すれば良い。
また、ラインＢは表示画面において、最上段から４分の１程度に相当する位置にある第１のグループに属する垂直ライン（例えば、最上部の垂直ラインから１８７番目の垂直ライン）を示しており、この位置ではラインＡと比較して、フレーム周期の４分の１（１／４）程度の時間分、液晶ライトバルブの画像データの書き換えタイミングが、反射型光変調素子１００のデータ書き換えのタイミングに対して遅れているため、最初の４分の１程度のサブフレーム（図４においては、サブフレームＳＦ１〜ＳＦ８）数分、前フレームの画像データに対応する制御データにより駆動表示し、残りのサブフレームにおいて現フレームの制御データによる表示を行う。このため、現フレームにおいて、前フレームの一部の画像データ（すなわち、イメージ符号における制御値）を記憶しておき、表示データとして、反射型光変調素子１００の階調駆動を行うイメージ符号を生成する。

次に、図５を参照し、現フレームにて表示する画像データと直前のフレームにて表示する画像データとを混合した表示データを生成する輝度変調素子駆動部８を説明する。図５は、図２における本実施形態における輝度変調素子駆動部８の構成例を示すブロック図である。
図２の２変調信号処理部５から反射型光変調素子１００を駆動するイメージ符号が入力されると、フレームバッファ８１は、この画素単位に、表示画面の画素すべてのイメージ符号を一端保持する。

そして、フレームビットデータ生成部８２は、フレームバッファ８１から、サブフレーム単位に順次、イメージ符号における駆動データを入力し、この駆動データを、画素をオン／オフする１ビットの「１（例えば、オン）」，「０（例えば、オフ）」で表されるフレームビットデータに変換する。
従来においては、上記フレームビットデータをフレーム単位にてバッファに蓄積し、サブフレームの周期毎に、順次、反射型光変調素子１００へ出力し、反射型光変調素子１００において、各画素毎に対応するフレームビットデータにより、画素に対応するミラーのオン／オフ制御が、表示画面の全画素にて同時に行われるように制御され、階調処理が行われている。

一方、本実施形態においては、フレーム単位の上記フレームビットデータを、液晶ライトバルブの書き込みのタイミングに合わせ、第１のグループ単位で、前後のフレームにおいてずらし（シフトさせて）、液晶ライトバルブの反射型光変調素子１００に対する遅れに対応した比率にて、現フレームと直前のフレームとのフレームビットデータを混合する必要がある。
このため、図５に示すように、輝度変調素子駆動部８は、ビットデータバッファとして、ビットデータバッファ８４及びビットデータバッファ８５の２つが設けられている。

ビットデータシフト部８３は、フレームビットデータを液晶ライトバルブの駆動タイミング（画像データの書き換えタイミング）に応じて、フレームビットデータ生成部８２から入力されるフレームビットデータを、混合する比率に応じて、ビットデータバッファ８４及びビットデータバッファ８５に各々振り分ける。
出力制御部８６は、画像表示する際、表示するフレーム単位に、ビットデータバッファ８４及びビットデータバッファ８５の２つのビットデータバッファを切り替え、反射型光変調素子１００へ、対応するフレームビットデータを送信することにより、各第２のグループの位置に対応する第１のグループのオン／オフ動作のタイミングを、この第２のグループの駆動タイミングに合わせた同期処理を実現している。
出力制御部８６はビットデータバッファ１フレーム分のデータがそろったラインから順に反射型光変調素子１００へデータを送る。つまり、ビットデータシフト部８３がビットデータバッファ８４にラインＮのフレームデータを完成させ、次のラインＮ＋１のビットデータシフト処理に移った時に、出力制御部８６はビットデータバッファ８４からラインＮのデータを反射型光変調素子１００へ送る。このような機能を実現するためにはビットデータバッファ８４、８５は異なるラインのデータの入出力が同時に可能なメモリバッファシステムである必要がある。

図４のラインＢを制御する表示データに注目すると、フレームＮにおけるビットデータバッファ８４と、フレームバッファ８５との状態をそれぞれ説明する。以下の状態となるように、ビットシフト部８３はフレームビットデータの振り分け処理を行う。
ここでは、都合上、ビットデータバッファ８４にフレームＮにおいて、反射型光変調素子１００を制御するための表示データが記憶されており、ビットデータバッファ８５にフレーム（Ｎ＋１）において、反射型光変調素子１００を制御するための表示データが記憶されているとして説明する。

現在のフレームＮにおける反射型光変調素子１００を制御するフレームデータからなる表示データ（イメージ符号）が記憶されているビットデータバッファ８４において、フレームの切替タイミングを主サブフレームの８周期分ずらすため、ラインＢの斜線が引かれている主サブフレームのＳＦ１からＳＦ８までは、直前のフレーム（Ｎ−１）における画像データに対応したフレームビットデータが記憶されており、ＳＦ９からＳＦ３４までは、現在のフレームＮにおける画像データに対応したフレームビットデータが記憶されている。
一方、次のフレーム（Ｎ＋１）における反射型光変調素子１００を制御するフレームデータからなる表示データ（イメージ符号）が記憶されているビットデータバッファ８５において、ラインＢの斜線が引かれている主サブフレームのＳＦ１からＳＦ８までは、現在のフレームＮにおける画像データに対応したフレームビットデータが記憶されており、ＳＦ９からＳＦ３４までは、次のフレーム（Ｎ＋１）における画像データに対応したフレームビットデータが記憶されている。

上述したように、出力制御部８６が直前のフレーム（Ｎ−１）において、ビットデータバッファ８５から反射型光変調素子１００に対して表示データを出力しているとき、ビットデータシフト部８３は、ビットデータバッファ８４に対し、フレーム（Ｎ−１）で表示すべき主サブフレームに対応するフレームビットデータを、すでに述べた液晶表示素子の遅れに対応して設定された比率にて書き込んだ後、残りのサブフレームに対し、フレームＮにて表示すべき階調情報を順次書き込むこととなる。そして、出力制御部８６がフレームＮにおいて、ビットデータバッファ８４から反射型光変調素子１００に対して表示データを出力しているとき、ビットデータシフト部８３は、ビットデータバッファ８５に対し、フレームＮで表示すべき主サブフレームに対応するフレームビットデータを、すでに述べた液晶表示素子の遅れに対応して設定された比率にて書き込んだ後、残りのサブフレームに対し、フレーム（Ｎ＋１）にて表示すべき階調情報を順次書き込むこととなる。

上記比率は、すでに述べたように、反射型光変調素子１００のデータ書き換えのタイミングに対して、液晶ライトバルブにおける走査線からなる第２のグループが各位置毎に遅れる遅延量に対応させるため、反射型変調素子１００の上記第２のグループと同一の位置にある第１のグループのフレームビットデータを、フレームの周期を超えて、前後のフレーム間にてシフトさせる。
すなわち、現在のフレームにおける反射型光変調素子１００の制御を、強制的に次のフレーム期間にずらすことにより、面書き換えと行書き換えとの異なる書き換えタイミングを有する２つの光学変調素子の画像データの表示タイミングを合わせ、画質の劣化しない画像の表示を行う。

上述した処理と同様に、ラインＡ，ラインＣ及びラインＤも、各々が属する第１のグループに対応する位置にある第２のグループの書き換えタイミングに対応させ、反射型光変調素子１００の書き換えタイミングから、それぞれ対応する位置にある液晶ライトバルブ第２の書き換えタイミングの遅れ時間に対応する、主サブフレームの複数周期をフレーム間にてシフトさせる。
現在のフレームＮにおいて反射型光変調素子１００を制御する表示データが記憶されているビットデータバッファ８４において、フレームラインＡに関しては、液晶ライトバルブにおける最上段の第２のグループであるため、反射型光変調素子１００の書き換えタイミングにお遅れがないことから、第１のグループ自体もフレームビットデータをシフトさせる必要が無いため、全ての主サブフレームが現在の画像データに対応したものとなっている。

一方、ビットデータバッファ８４において、ラインＣの属している第２のグループは、ラインＢの属する第２のグループに比較して走査順が下段にあるため、主サブフレームの１６周期分、反射型光変調素子１００の書き換えタイミングに対して遅れているため、反射型光変調素子１００のフレームの切替タイミングを、１６周期分遅らせるため、ビットデータバッファ８４には、ＳＦ１からＳＦ１６までのフレームビットデータを直前のフレーム（Ｎ−１）の画像データに対応したものが記憶されている。
同様に、ビットデータバッファ８４において、ラインＤの属している第２のグループは、ラインＣの属する第２のグループに比較してより走査順が下段にあるため、主サブフレームの３１周期分、反射型光変調素子１００の書き換えタイミングに対して遅れているため、反射型光変調素子１００のフレームの切替タイミングを、３１周期分遅らせるため、ビットデータバッファ８４には、ＳＦ１からＳＦ３１までのフレームビットデータ（斜線部）を直前のフレーム（Ｎ−１）の画像データに対応したものが記憶されている。

また、次のフレーム（Ｎ＋１）において反射型光変調素子１００を制御する表示データが記憶されているビットデータバッファ８５において、フレームラインＡに関しては、液晶ライトバルブにおける最上段の第２のグループであるため、反射型光変調素子１００の書き換えタイミングに遅れがないことから、第１のグループ自体もフレームビットデータをシフトさせる必要が無いため、全ての主サブフレームが次のフレーム（Ｎ＋１）の画像データに対応したものとなっている。

一方、ビットデータバッファ８５において、ラインＣの属している第２のグループは、ラインＢの属する第２のグループに比較して走査順が下段にあるため、主サブフレームの１６周期分、反射型光変調素子１００の書き換えタイミングに対して遅れているため、反射型光変調素子１００のフレームの切替タイミングを、１６周期分遅らせるため、ビットデータバッファ８５には、ＳＦ１からＳＦ１６までのフレームビットデータ（斜線部）を現在のフレームＮの画像データに対応したものが記憶されている。
同様に、ビットデータバッファ８５において、ラインＤの属している第２のグループは、ラインＣの属する第２のグループに比較してより走査順が下段にあるため、主サブフレームの３１周期分、反射型光変調素子１００の書き換えタイミングに対して遅れているため、反射型光変調素子１００のフレームの切替タイミングを、３１周期分遅らせるため、ビットデータバッファ８５には、ＳＦ１からＳＦ３１までのフレームビットデータ（斜線部）を現在のフレームＮの画像データに対応したものが記憶されている。

このように、反射型光変調素子１００の各第１のグループにおけるラインのオン／オフ制御の表示データの切替タイミングを、位置的に対応する第２のグループの書き換えタイミングの、前記第１のグループからの遅れ時間に合わせて、直後のフレームにすらすことにより、反射型光変調素子１００の各第１のグループの書き換えタイミング（フレームの切替タイミング）を、対応する位置の第２のグループの書き換えタイミングに合わせることにより、表示画面全体に画像を表示する際の、画像データの書き換えタイミングを面書き換えと行書き換えとの異なる書き換えタイミングを有する２つの光学変調素子の画像データの表示タイミングを、表示画面全体にて合わせることができる。

ビットデータシフト部８３は、上述したように、ビットデータバッファ８４及びビットデータバッファ８５を、フレーム単位にて交互に切り替えて、前後のフレームにおけるフレームビットデータを、シフトさせつつ書き込みを行う。
ここで、ビットデータ部８３は、各ビットデータバッファにビットフレームデータを書き込む際、反射型光変調素子１００のフレームの切替タイミングをシフトさせるために、予め記憶されている直前のフレームのフレームビットデータを消去せずに書き込みをする必要がある。このとき、直前のフレームビットデータと現在のフレームビットデータとを、各々シフトさせるマスクにて不必要な部分を「０」として、対応するビット位置を合わせてオア演算を行うことにより、容易に各ビットデータバッファに入力する表示データを生成することができる。

上記マスクは、ラインＢを例に取ると、一方のビットデータバッファが表示データを出力している際、他方のビットデータシフト部に表示データが入力される際、次のフレームに対応した画像表示を行うためのフレームビットデータに対し、ＳＦ１からＳＦ８に対応するフレームビットデータをマスクして「０」とし、一方、現在のフレームに対応した画像表示を行うためのフレームビットデータに対し、ＳＦ９からＳＦ３４に対応するフレームビットデータをマスクして「０」とするものである。ビットデータシフト部８３は、上記マスク処理したフレームビットデータのビット列（イメージ符号）を、各々対応するビットにてオア演算することで、各フレームの表示タイミングにおいて、直前のフレームのフレームビットデータと、現在のフレームのフレームビットデータとを合成して、フレーム周期をシフトさせた表示データを生成することができる。

また、液晶ライトバルブが画像データの書き換えタイミングの遅れを、反射型光変調素子１００において、斜線が引かれた主サブフィールドの周期分、フレームの切換をシフトさせ、一方、副サブフレームに関しては液晶ライトバルブの帰線期間に、常に現在のフレームで表示されるべき画像データに対応したフレームビットデータが表示されるよう固定することにより、安定した階調表示が可能となり、より画質を向上させることができる。主サブフレームの周期のみで、書き込みタイミングのずれを補正しているため、補正処理及び回路構成も簡単とすることができ、低い製造コストで画質の向上が実現できる。

以上述べたような処理を行うことにより、図３（ａ）の波形図のラインＣの反射型光変調素子１００の画像の書き換えのタイミングが実質的に、点線部分に相当する時間Ｔだけ遅らせることとなり、ラインＣの液晶ライトバルブのデータ書き換えのタイミングにほぼ同期し、斜線部分に相当する表示誤差をなくし、階調表示特性を向上させ、画質の低下を抑制することができる。ラインＡにおいて、時刻ｔ0〜ｔ2（ｔ2〜ｔ4，ｔ4〜ｔ6）までのフレームが、ラインＣにおいて、時刻ｔ1〜ｔ3（ｔ3〜ｔ5，ｔ5〜ｔ7）へ、時間Ｔだけずれている。
さらに、画質低下を抑制するために、特別な光源や、この光源を制御するための制御回路を必要とせず、反射型光変調素子１００の駆動を行う輝度変調素子駆動部８に対して、ビットシフトを行う回路構成を付加するだけでよく、低コストで画質の向上を実現することができる。

次に、第２の実施形態として、反射型光変調素子１００により、黒表示を行うサブフィールドを挿入をし、動画像の表示性能を向上させる構成について説明する。ＬＣＤ及び液晶ライトバルブなどはホールド型表示素子と呼ばれる表示素子であり、１フレームの期間において、各画素がほぼ同様の輝度値を保持する表示素子である。
このようなホールド型表示素子において動画像を表示した際、人間は動いている画像の残像を感じてしまい、実質的な画質が低下してしまう。このような表示素子において動画表示性能を向上するために、ＣＲＴのようにフレーム内の一定期間のみ表示を行うインバルス型の表示を行うことが有効である。

上記インパルス型の表示を行うため、ＬＣＤや液晶ライトバルブにおいては、光源や液晶自体の駆動により、フレーム内の一定期間に黒を表示（黒挿入）し、擬似インパルス表示を行い、動画表示性能を向上させる技術が使われている。
ただし、黒挿入することにより、当然表示輝度が低下するという問題があり、また光源制御のための制御回路が必要となることにより、製造コストが増大するという問題がある。
特に、ＬＣＤや液晶ライトバルブの駆動において、上記黒挿入を行うためには、フレームごとに各画素を一端黒に制御する必要があるが、液晶の画素は応答特性があまり速くは無く、その過渡状態の期間分により、階調特性における輝度の犠牲がさらに問題となる。

また、光源を使った黒挿入においては、上記反射型光変調素子と液晶ライトバルブとの組合せにおける画像データの書き換えタイミングと同様の問題、すなわち液晶ライトバブルは線順次駆動であるが、輝度変調が面書き換えのため、所望の階調を出すためには液晶ライトバルブの駆動のタイミングを考慮した黒挿入を行う必要がある。
そのため、従来例にて説明した特許文献２においては、液晶表示素子の駆動タイミングおよび液晶表示素子の過渡特性を考慮し、ある領域単位で光源の制御を行い、輝度をあまり落とさず、に階調特性も優れた表示を実現している。

ただし、光源の分割数は、通常の液晶ライトバルブ等に用いられる冷陰極管の場合、照明領域を細かく分割出来ないため、画質および輝度の低下が生じてしまう欠点がある。
また、いずれのタイミングにて、いずれの領域の光源を行うかを制御する光源制御回路が別に必要となり、回路構成の増大により製造コストが増大してしまう。
一方、上述した特許文献２の構成に対し、本実施形態においては、もともと２変調表示を行うため、後に説明するように、輝度変調を行う反射型光変調素子の動作を利用して黒挿入することができ、細かなライン単位での黒挿入を行う調整が可能である。
また、ＤＭＤ駆動部に少しの回路を付加するだけでよいため低コストである。

ここで、第２の実施形態による画像処理制御部は、図２の輝度変調素子駆動部８の構成を、図５の構成から、図６の構成に変更したものである。この第２の実施形態の構成を、図６を参照して説明する。図６は、第２の実施形態による輝度変調素子駆動部８の構成を示すブロック図である。第２の実施形態が第１の実施形態と異なる点は、ビットデータシフト部８３がビットデータシフト／黒挿入部８７に変更されていることである。第２の実施形態において、第１の実施形態と同様の構成については、同一の符号を付し、説明を省略する。
上記ビットデータシフト／黒挿入部８７は、次のフレームを制御するフレームビットデータを書き込む際、書き込みモードとなっているビットデータバッファに対し、現フレーム用のフレームビットデータと、次フレーム用のフレームビットデータとの間に対し、黒挿入のデータ（すなわち、主サブフレームが反射をオフに制御する「０」）を挿入する。

上記構成を説明するため、次のフレームを制御するビットデータバッファの各ラインに記憶されるフレームビットデータからなる表示データを図７に示す。
２５６階調の階調表示を行う際、第１の実施形態と同様に、１フレームを５１２階調に分割し、元々５１２階調を出せるサブフレーム構成の半分の主サブフレームに黒挿入し、残り２５６階調により階調表示をしながら、図８のように液晶ライトバルブの駆動タイミング及び過渡応答特性を考慮した黒挿入が実現でき、高画質な動画表示性能を実現可能である。

上記黒挿入処理において、ビットデータシフト／黒挿入部８７は、次のフレームを制御するフレームビットデータを書き込む際、現フレーム用のフレームビットデータと、次フレーム用のフレームビットデータとの間に黒挿入を行うため、反射型光変調素子に対して画像書き換えのタイミングの遅れがないラインＡに対し、ＳＦ１〜ＳＦ１５までビットに対して黒挿入を行い、残りのＳＦ１７〜ＳＦ３４において、次のフレームで表示するべき画像データに対応したフレームビットデータを記憶する。

また、上記黒挿入処理において、ビットデータシフト／黒挿入部８７は、次のフレームを制御するフレームビットデータを書き込む際、現フレーム用のフレームビットデータと、次フレーム用のフレームビットデータとの間に黒挿入を行うため、反射型光変調素子に対して１５周期分の画像書き換えのタイミングの遅れがあるラインＣに対し、ＳＦ１〜ＳＦ１５までの主サブフィールドに現在のフレームで表示すべき画像データに対応するフレームビットデータを記憶させ、この後のＳＦ１６〜ＳＦ３１に対応するビットに黒挿入が行われ、残りのＳＦ３２〜ＳＦ３４において、次のフレームで表示するべき画像データに対応したフレームビットデータを記憶する。

上述したように、ビットデータシフト／黒挿入部８７は、次のフレームを制御する表示データをビットデータバッファに記憶する際、実質的なフレームの切換タイミングに黒挿入を行うこととなる。
この結果、図８の波形図（図３と同様な構成）に示すように、液晶ライトバルブのラインＡに対して、液晶の過渡変化期間である時刻ｔ0〜ｔ1，時刻ｔ2〜ｔ3，時刻ｔ4〜ｔ5に対応するサブフィールドに黒挿入が行われ、一方、液晶ライトバルブのラインＣに対して、時刻ｔ1〜ｔ2，時刻ｔ3〜ｔ4，時刻ｔ5〜ｔ6に対応するサブフィールドに黒挿入が行われ、各第１及び第２のグループにおける実質的なフレームの切換タイミングに黒挿入が行われる。このため、２変調表示結果において、液晶ライトバルブの過渡変化期間における階調表示が行われず、安定した階調となった期間に階調表示が行われるため、画質を向上させることが可能となる。
また、ＤＭＤ等の反射型光変調素子は、ＬＣＤや液晶ライトバルブと比較すると、非常にオン／オフ制御に対する応答が早く、よりインパルス的な表示が行えることも動画表示性能向上に大きく寄与することが出来る。

なお、図２における第２変調信号処理部５と、色変調液晶ＬＶ駆動部７及び輝度変調素子駆動部８（ビットデータバッファ部を除く）におけるデジタル／アナログ変換を除く処理と機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、画像表示制御の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。

また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。

時間積分階調による制御が行われる、線形階調特性を有するＰＤＰ（プラズマディスプレイ）を第１の光学変調素子として輝度変調に用い、本実施形態を構成することもできる。

本発明の実施形態による画像表示装置を用いたプロジェクタのハード構成を示す概念図である。 本発明の実施形態による画像処理部の構成例を示すブロック図である。 第１の実施形態における反射型変調素子及び液晶ライトバルブからなる２変調光学系の階調表示の制御を説明する波形図である。 第１の実施形態におけるビットデータシフト部８３の生成する表示データの構成を示す概念図である。 図２における第１の実施形態の輝度変調素子駆動部８の構成例を示すブロック図である。 図２における第２の実施形態の輝度変調素子駆動部８の構成例を示すブロック図である。 第１の実施形態におけるビットデータシフト部８３の生成する表示データの構成を示す概念図である。 第２の実施形態における反射型変調素子及び液晶ライトバルブからなる２変調光学系の階調表示の制御を説明する波形図である。

符号の説明

５…２変調信号処理部 ６…信号処理用ＬＵＴ ７…色変調液晶ＬＶ駆動部 ８…輝度変調素子駆動部 ６０Ｒ，６０Ｇ，６０Ｂ…液晶ライトバルブ ８１…フレームバッファ ８２…フレームビットデータ生成部 ８３…ビットデータシフト部 ８４，８５…ビットデータバッファ ８６…出力制御部 ８７…ビットデータシフト／黒挿入部 １００…反射型光変調素子

Claims (9)

1. 画面単位にてフレーム周期を複数に分割したサブフィールド毎に各画素のオン／オフ動作を行う第１の光学変調素子と、前記フレーム周期において前記画面の走査線単位にて各画素の階調表示を行う第２の光学変調素子とを光学的に直列に配置し、入力される画像信号に対応した画像表示を行う２変調光学系の画像表示装置であって、
   前記第２の光学変調素子を線順次駆動する第２の光学変調素子駆動部と、
   前記第２の光学変調素子の線順次駆動における単一または複数の走査線単位に前記画面の画素を分割し、この分割した前記単一または複数の走査線単位の画素の制御を、前記サブフィールド毎に行う制御信号を生成し、前記第１の光学変調素子を制御する第１の光学変調素子駆動部と
   を有し、
   前記第１の光学変調素子駆動部が、サブフィールド単位の前記制御信号を次の１フレーム分生成する際、現在のフレームで表示する画像データのサブフィールドの階調制御に対応する第１の制御信号と、当該第１の制御信号に対応するサブフィールドの後に配置される、次のフレームで表示する画像データのサブフィールドの階調制御に対応する第２の制御信号とからなる前記制御信号を前記走査線単位毎に構成し、前記制御信号における次の１フレーム分の全サブフィールド数における前記第１の制御信号のサブフィールド数を、第１の光学変調素子を制御する画像データの書き換えに対して、第２の光学変調素子を制御する画像データの書き込みが遅延した時間に対応させることを特徴とする画像表示装置。
2. 前記第１の光学変調素子駆動部が、第１の記憶部と第２の記憶部とを有しており、
   該第１の記憶部及び第２の記憶部における一方から、第１の光学変調素子に対して制御信号を出力する際、他方に対し次のフレームにおける第１の光学変調素子に対する制御信号を記憶させることを特徴とする請求項１に記載の画像表示装置。
3. 前記第１の光学変調素子駆動部が、各フィールド毎に、１つまたは複数のサブフィールドの期間を黒表示とすることを特徴とする請求項１または請求項２に記載の画像表示装置。
4. 前記第１の光学変調素子駆動部が、黒表示を行うサブフィールド数の期間、第１の光学変調素子をオフし、１フレームにおける残りのサブフィールドにて、階調制御を行うことを特徴とする請求項３に記載の画像表示装置。
5. 前記第１の光学変調素子駆動部が、直前のフレームのサブフィールドを制御する第１の制御信号と、現在のフレームのサブフィールドを制御する第２の制御信号との間に、前記黒表示を行うサブフィールドの制御信号を介挿することを特徴とする請求項４に記載の画像表示装置。
6. 前記１フレーム周期をサブフィールドに分割する際、同一制御時間単位の複数の主サブフィールドに分割し、いずれかの主サブフィールドをそれぞれ異なる時間単位の複数の副サブフィールドに分割し、
   前記第１の光学変調素子駆動部が、前記制御信号における前記第１の制御信号のサブフィールド数と前記第２の制御信号のサブフィールド数との割合を、前記主サブフィールドを用いて調整することを特徴とする請求項１から請求項５のいずれかに記載の画像表示装置。
7. 前記第１の光学変調素子駆動部が、１フレームの期間において、前記副サブフィールドを表示するタイミング位置を固定して出力することを特徴とする請求項６に記載の画像表示装置。
8. 前記第１の光学変調素子駆動部が、前記タイミング位置として、第２の光学変調素子駆動部の帰線期間に固定することを特徴とする請求項７に記載の画像表示装置。
9. 請求項１から請求項８のいずれかの画像表示装置に投写光学系を設けて構成したことを特徴とするプロジェクタ。

Images