JP5441972B2 - 回路面積を節減可能なディスプレーパネルの駆動回路 - Google Patents
回路面積を節減可能なディスプレーパネルの駆動回路 Download PDFInfo
- Publication number
- JP5441972B2 JP5441972B2 JP2011215326A JP2011215326A JP5441972B2 JP 5441972 B2 JP5441972 B2 JP 5441972B2 JP 2011215326 A JP2011215326 A JP 2011215326A JP 2011215326 A JP2011215326 A JP 2011215326A JP 5441972 B2 JP5441972 B2 JP 5441972B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- display panel
- supply voltage
- digital
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 57
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 231100000206 health hazard Toxicity 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
そのため現在では、市場で見られるディスプレーは、徐々に液晶ディスプレー(Liquid Crystal Display、LCD)が旧式のCRTディスプレーに取って代わるようになっている。液晶ディスプレーは、コンパクトで、発する電磁波が少なく、消費電力も低いという長所があるため、現在では市場の主流になりつつある。
回路面積を節減可能なディスプレーパネルの駆動回路は、複数のデジタルアナログ転換回路、複数の駆動ユニット、複数の昇圧ユニットを備え、
該各デジタルアナログ転換回路は、入力画素データをそれぞれ転換し、画素信号を発生し、該各駆動ユニットは、該各デジタルアナログ転換回路にそれぞれ接続し、該画素信号に基づき、駆動信号を発生し、該駆動信号をディスプレーパネルに伝送し、画面を表示させ、該各昇圧ユニットは、該各駆動ユニットに接続し、第1供給電圧を発生し、しかも該第1供給電圧を、該各駆動ユニットに提供する。
即ち、各デジタルアナログ転換回路200は入力画素データを受信して入力画素データを画素信号に転換する。各駆動ユニット202は、各デジタルアナログ転換回路200に接続し、駆動ユニット202は、画素信号に基づき、駆動信号を発生する。各駆動ユニット202は、駆動信号を、ディスプレーパネル2に伝送し、これによりディスプレーパネル2は、画面を表示する。本実施例中において、各駆動ユニット202は、各デジタルアナログ転換回路200が出力する画素信号を拡大し、駆動信号を発生する。各昇圧ユニット204は、各駆動ユニット202にそれぞれ接続し、各昇圧ユニット204は、制御信号に基づき、第1供給電圧を発生する。しかも、各昇圧ユニット204は、各第1供給電圧を、各駆動ユニット202にそれぞれ提供する。これにより、各駆動ユニット202は、駆動信号を発生し、ディスプレーパネル2を駆動して画面を表示させる。各駆動ユニット202は、オペアンプ(Operational Amplifier、OPA)である。こうして、本発明は、各昇圧ユニット204により、それぞれ供給電圧を、ディスプレーパネル2の各駆動ユニット202に提供する。これにより、外付けの保存キャパシタ面積を縮小でき、さらには保存キャパシタの外付けを不要とすることができ、回路面積節減の目的を達成することができる。各駆動ユニット202が受け取る制御信号は、ディスプレーパネル2の内部の任意の制御回路が発生する制御信号で、制御信号を各昇圧ユニット204に伝送する。これは該項技術の習熟者には公知の技術であるため、これ以上の詳述は行わない。
10’ デジタルアナログ転換回路
20’ 駆動ユニット
30’ 昇圧回路
40’ 保存キャパシタ
1 ソースドライバ
10 ガンマ回路
2 ディスプレーパネル
20 駆動回路
200 デジタルアナログ転換回路
202 駆動ユニット
204 昇圧ユニット
3 画素構造
30 昇圧回路
32 保存キャパシタ
300 電気抵抗
302 キャパシタ
40 昇圧ユニット
400 フライングキャパシタ
402 第一トランジスタ
404 第二トランジスタ
406 第三トランジスタ
408 第四トランジスタ
410 保存キャパシタ
50 駆動ユニット
52 駆動ユニット
60 映像メモリ
70 昇圧ユニット
700 コントロールトランジスタ
702 ダイオード
704 保存インダクタンス
706 出力キャパシタ
Claims (18)
- 複数のデジタルアナログ転換回路、複数の駆動ユニット、複数の昇圧ユニット、一つの昇圧回路を備え、
前記複数のデジタルアナログ転換回路は、入力画素データをそれぞれ転換し、画素信号を発生し、
前記複数の駆動ユニットは、前記複数のデジタルアナログ転換回路にそれぞれ接続し、前記画素信号に基づき、駆動信号を発生し、前記駆動信号をディスプレーパネルに伝送し、画面を表示させ、
前記複数の昇圧ユニットは、前記複数の駆動ユニットにそれぞれ接続し、第1供給電圧を発生し、しかも前記第1供給電圧を、前記複数の駆動ユニットに提供し、
前記昇圧回路は、前記複数のデジタルアナログ転換回路に接続し、該昇圧回路は第2供給電圧を発生し並びに該第2供給電圧を前記複数のデジタルアナログ変換回路に提供することを特徴とする回路面積を節減可能なディスプレーパネルの駆動回路。 - 前記複数の昇圧ユニットは、制御信号に基づき、前記第1供給電圧を発生することを特徴とする請求項1に記載の回路面積を節減可能なディスプレーパネルの駆動回路。
- 前記ディスプレーパネルの内部の任意の制御回路は、前記制御信号を発生し、前記制御信号を前記複数の昇圧ユニットに伝送することを特徴とする請求項2に記載の回路面積を節減可能なディスプレーパネルの駆動回路。
- 複数のデジタルアナログ転換回路、複数の駆動ユニット、複数の昇圧ユニットを備え、 前記複数のデジタルアナログ転換回路は、入力画素データをそれぞれ転換し、画素信号を発生し、
前記複数の駆動ユニットは、前記複数のデジタルアナログ転換回路にそれぞれ接続し、前記画素信号に基づき、駆動信号を発生し、前記駆動信号をディスプレーパネルに伝送し、画面を表示させ、
前記複数の昇圧ユニットは、前記複数の駆動ユニットにそれぞれ接続し、第1供給電圧を発生し、しかも前記第1供給電圧を、前記複数の駆動ユニットに提供する回路面積を節減可能なディスプレーパネルの駆動回路において、
一つの昇圧回路が該駆動回路に外接され、該昇圧回路は前記複数のデジタルアナログ転換回路に接続され、該昇圧回路は第2供給電圧を発生し並びに該第2供給電圧を前記複数のデジタルアナログ変換回路に提供することを特徴とする回路面積を節減可能なディスプレーパネルの駆動回路。 - 前記ディスプレーパネルは、複数の画素構造を備え、
前記複数の画素構造は、前記複数の駆動ユニットにそれぞれ接続することを特徴とする請求項1又は4に記載の回路面積を節減可能なディスプレーパネルの駆動回路。 - 前記複数の駆動ユニットは、オペアンプであることを特徴とする請求項1又は4に記載の回路面積を節減可能なディスプレーパネルの駆動回路。
- 前記ディスプレーパネルのソースドライバに応用することを特徴とする請求項1又は4に記載の回路面積を節減可能なディスプレーパネルの駆動回路。
- 前記ディスプレーパネルは、薄膜トランジスタ液晶ディスプレーであることを特徴とする請求項1又は4に記載の回路面積を節減可能なディスプレーパネルの駆動回路。
- 複数のデジタルアナログ転換回路、複数の駆動ユニット、少なくとも1個の昇圧ユニット、及び昇圧回路を備え、
前記複数のデジタルアナログ転換回路は、入力画素データをそれぞれ転換し、画素信号を発生し、
前記複数の駆動ユニットは、前記複数のデジタルアナログ転換回路にそれぞれ接続し、前記画素信号に基づき、駆動信号を発生し、前記駆動信号をディスプレーパネルに伝送し、画面を表示させ、
前記少なくとも1個の昇圧ユニットは、前記複数の駆動ユニットに接続し、第1供給電圧を発生し、しかも前記第1供給電圧を、前記複数の駆動ユニットの一部に提供し、
前記昇圧回路は、これらデジタルアナログ変換回路に接続し、該昇圧回路は第2供給電圧を発生して該第2供給電圧をこれらデジタルアナログ変換回路に提供することを特徴とする回路面積を節減可能なディスプレーパネルの駆動回路。 - 前記昇圧ユニットは、制御信号に基づき、前記第1供給電圧を発生することを特徴とする請求項9に記載の回路面積を節減可能なディスプレーパネルの駆動回路。
- 前記昇圧ユニットは、フライングキャパシタ、第一トランジスタ、第二トランジスタ、第三トランジスタ、第四トランジスタを備え、
前記フライングキャパシタは、前記第1供給電圧を発生し、
前記第一トランジスタの一端は、前記フライングキャパシタの一端に接続し、反対端は、入力電圧を受け取り、第一制御信号の制御を受け、
前記第二トランジスタは、前記フライングキャパシタと前記第一トランジスタに接続し、第二制御信号の制御を受け、前記第1供給電圧を出力し、
前記第三トランジスタの一端は、前記フライングキャパシタの反対端に接続し、反対端は、前記入力電圧を受け取り、前記第二制御信号の制御を受け、
前記第四トランジスタの一端は、前記フライングキャパシタと前記第三トランジスタに接続し、反対端は、アース端に接続し、前記第一制御信号の制御を受けることを特徴とする請求項9に記載の回路面積を節減可能なディスプレーパネルの駆動回路。 - 前記昇圧ユニットはさらに、保存キャパシタを備え、
前記保存キャパシタの一端は、前記第二トランジスタに接続し、反対端は、前記アース端に接続し、前記第1供給電圧を保存して、出力することを特徴とする請求項11に記載の回路面積を節減可能なディスプレーパネルの駆動回路。 - 前記昇圧ユニットはトランジスタ、ダイオード、保存インダクタンス、出力キャパシタを備え、
前記トランジスタの一端は、入力電圧を受け取り、制御信号の制御を受け、
前記ダイオードの一端は、前記トランジスタに接続し、反対端は、アース端に接続し、 前記保存インダクタンスは、前記トランジスタと前記ダイオードに接続し、入力電圧のエネルギーを保存し、
前記出力キャパシタの一端は、前記保存インダクタンスに接続し、反対端は、前記アース端に接続し、前記入力電圧のエネルギーを保存し、前記第1供給電圧を発生して出力することを特徴とする請求項9に記載の回路面積を節減可能なディスプレーパネルの駆動回路。 - 複数のデジタルアナログ転換回路、複数の駆動ユニット、少なくとも1個の昇圧ユニット、及び昇圧回路を備え、
前記複数のデジタルアナログ転換回路は、入力画素データをそれぞれ転換し、画素信号を発生し、
前記複数の駆動ユニットは、前記複数のデジタルアナログ転換回路にそれぞれ接続し、前記画素信号に基づき、駆動信号を発生し、前記駆動信号をディスプレーパネルに伝送し、画面を表示させ、
前記少なくとも1個の昇圧ユニットは、前記複数の駆動ユニットに接続し、第1供給電圧を発生し、しかも前記第1供給電圧を、前記複数の駆動ユニットの一部に提供し、
前記昇圧回路は、該駆動回路に外接し、該昇圧回路はこれらデジタルアナログ変換回路に接続し、該昇圧回路は第2供給電圧を発生して該第2供給電圧をこれらデジタルアナログ変換回路に提供することを特徴とする回路面積を節減可能なディスプレーパネルの駆動回路。 - 請求項9又は14に記載の回路面積を節減可能なディスプレーパネルの駆動回路において、該ディスプレーパネルは複数の画素構造を包含し、これら画素構造はそれぞれこれら駆動ユニットに接続されることを特徴とする回路面積を節減可能なディスプレーパネルの駆動回路。
- 請求項9又は14に記載の回路面積を節減可能なディスプレーパネルの駆動回路において、これら駆動ユニットはオペアンプとされることを特徴とする回路面積を節減可能なディスプレーパネルの駆動回路。
- 請求項9又は14に記載の回路面積を節減可能なディスプレーパネルの駆動回路において、該ディスプレーパネルのデータドライバ回路に応用されることを特徴とする回路面積を節減可能なディスプレーパネルの駆動回路。
- 請求項9又は14に記載の回路面積を節減可能なディスプレーパネルの駆動回路において、該ディスプレーパネルは薄膜トランジスタ液晶ディスプレーとされることを特徴とする回路面積を節減可能なディスプレーパネルの駆動回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99141240 | 2010-11-29 | ||
TW099141240 | 2010-11-29 | ||
TW100123749A TWI457906B (zh) | 2010-11-29 | 2011-07-05 | Saving circuit area of the display panel drive circuit |
TW100123749 | 2011-07-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012118508A JP2012118508A (ja) | 2012-06-21 |
JP5441972B2 true JP5441972B2 (ja) | 2014-03-12 |
Family
ID=46501331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011215326A Active JP5441972B2 (ja) | 2010-11-29 | 2011-09-29 | 回路面積を節減可能なディスプレーパネルの駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5441972B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103915069B (zh) * | 2013-01-04 | 2017-06-23 | 矽创电子股份有限公司 | 显示面板的驱动电路及其驱动模块与显示设备和制造方法 |
CN107256698B (zh) * | 2013-12-06 | 2021-04-06 | 矽创电子股份有限公司 | 显示面板的驱动电路及其驱动模块与显示设备和制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3895186B2 (ja) * | 2002-01-25 | 2007-03-22 | シャープ株式会社 | 表示装置用駆動装置および表示装置の駆動方法 |
JP2004187152A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | スイッチング電源を備える映像表示装置 |
JP2006338139A (ja) * | 2005-05-31 | 2006-12-14 | Seiko Epson Corp | 基準クロック生成回路、電源回路、駆動回路及び電気光学装置 |
JP5217412B2 (ja) * | 2007-01-29 | 2013-06-19 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置及び電子機器 |
JP2008292926A (ja) * | 2007-05-28 | 2008-12-04 | Seiko Epson Corp | 集積回路装置、表示装置および電子機器 |
JP5114326B2 (ja) * | 2008-07-17 | 2013-01-09 | 株式会社ジャパンディスプレイイースト | 表示装置 |
-
2011
- 2011-09-29 JP JP2011215326A patent/JP5441972B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012118508A (ja) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10354608B2 (en) | Driving circuit of display panel and driving module thereof, and display device and method for manufacturing the same | |
US9898992B2 (en) | Area-saving driving circuit for display panel | |
US10380965B2 (en) | Power circuit of displaying device | |
US9984646B2 (en) | Driving circuit for display panel | |
TWI512715B (zh) | A driving circuit for a display panel, a driving module and a display device and a manufacturing method thereof | |
US11520431B2 (en) | Touch display system performing ground modulation | |
JP5441972B2 (ja) | 回路面積を節減可能なディスプレーパネルの駆動回路 | |
TWI457906B (zh) | Saving circuit area of the display panel drive circuit | |
KR101451492B1 (ko) | 디스플레이 패널용의 면적 절약형 구동 회로 | |
CN107256698B (zh) | 显示面板的驱动电路及其驱动模块与显示设备和制造方法 | |
KR20140125975A (ko) | 디스플레이 장치의 컬럼 드라이버 | |
KR101832172B1 (ko) | 액정표시장치 및 액정표시장치의 구동방법 | |
US8228097B2 (en) | Circuit for driving a display panel using a driving capacitor | |
CN101783126B (zh) | 具有电容驱动的显示面板的驱动电路 | |
KR102190441B1 (ko) | 전원 공급부를 포함하는 액정표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131003 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5441972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |