KR100443248B1 - 전압 레벨 안정화를 위한 액정 표시 장치 - Google Patents

전압 레벨 안정화를 위한 액정 표시 장치 Download PDF

Info

Publication number
KR100443248B1
KR100443248B1 KR10-2000-0045685A KR20000045685A KR100443248B1 KR 100443248 B1 KR100443248 B1 KR 100443248B1 KR 20000045685 A KR20000045685 A KR 20000045685A KR 100443248 B1 KR100443248 B1 KR 100443248B1
Authority
KR
South Korea
Prior art keywords
circuit
discrete
liquid crystal
crystal display
integrated circuits
Prior art date
Application number
KR10-2000-0045685A
Other languages
English (en)
Other versions
KR20020012405A (ko
Inventor
편승범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0045685A priority Critical patent/KR100443248B1/ko
Publication of KR20020012405A publication Critical patent/KR20020012405A/ko
Application granted granted Critical
Publication of KR100443248B1 publication Critical patent/KR100443248B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
    • G02F1/0123—Circuits for the control or stabilisation of the bias voltage, e.g. automatic bias control [ABC] feedback loops

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

복수의 기능 부품 집적회로들을 갖는 액정 표시 장치에서, 기능 부품 집적회로들 내에 구현된 여분의 단위 기능 회로가 디스크리트 기능 회로의 단위 기능 부품으로서 사용된다. 바람직한 실시예에서, 액정 표시 장치는 행열로 배열되는 복수의 화소들을 갖는 액정 패널과, 적어도 하나의 여분의 연산 증폭기를 구비하고 액정 패널 상의 화소들을 구동하는 적어도 하나의 데이터 구동기 집적회로 및, 적어도 하나의 디스크리트 저항 소자 또는/그리고 적어도 하나의 디스크리트 캐패시터 소자를 구비하는 디스크리트 기능 회로를 포함한다. 디스크리트 기능 회로는 각 디스크리트 저항 소자 또는/및 디스크리트 캐패시터 소자들 중 적어도 하나와, 적어도 하나의 여분의 연산 증폭기와 전기적으로 연결되어서 소정의 전압들을 안정적으로 발생한다.

Description

전압 레벨 안정화를 위한 액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE FOR STABILIZING OF VOLTAGE LEVEL}
본 발명은 평판 표시 장치(Flat Panel Display: FPD)에 관한 것으로, 특히 여분의 연산 증폭기를 이용하여 전압 레벨의 안정화를 위한 액정 표시 장치에 관한 것이다.
최근의 화상 표시 장치 기술은, 음극선관(Cathode Ray Tube) 표시 장치 대신에, 중량을 줄이고 화면 크기를 증가시킬 수 있는 평판 표시 장치들에 대한 연구가 활발히 진행되고 있다. 그 중에서도 특히 액정 표시 장치(LCD)는 낮은 전압에 의해서도 구동이 가능하고 얇고 가볍기 때문에 TV, 컴퓨터 모니터, 가전제품, 자동차, 휴대용 전자 장치 등과 같은 다양한 응용분야들에서 사용되고 있으며, 그에 대한 연구 또한 광범위하게 이루어지고 있다.
일반적으로, 평판 표시 장치에서는 여러 종류의 전압들이 필요한데, 각 기능 회로에서 전압들은 허용하는 범위 내에서 안정적으로 유지되어야 한다. 일반적으로, 각 기능 회로에서 전압의 변동은 수백 mV의 범위 내에서 허용된다.
액정 표시 장치에서, 전압의 안정화를 위해서 커패시터(Capapcitor)를 사용하거나 연산 증폭기(Operational Amplifier)를 사용하고 있다. 이들 중에서 후자의 경우가 더 선호되고 있는데, 그 주된 이유는 회로의 구성을 간략화 할 수 있고 보다 안정적인 전압 값을 얻을 수 있기 때문이다.
하지만, 위와 같은 장점들이 있음에도 불구하고 기능상 집적회로의 형태로 구현하는 것이 불가능한 회로(예컨대, 계조 전압 발생 회로, 감마 보정 회로 등)에서 전압 안정화를 위해 디스크리트 연산 증폭기 소자들을 사용하면 연산 증폭기 소자의 가격이 상대적으로 고가이기 때문에 액정 표시 장치의 원가 상승을 초래한다. 따라서, 현재, 원가 상승을 최대한 억제하기 위해 연산 증폭기의 사용이 필수적인 회로들에서만 선택적으로 그리고 제한적으로 연산 증폭기 소자들이 사용되고 있다.
따라서, 본 발명의 목적은 원가 상승을 최소화할 수 있는 회로 구성을 갖는 액정 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 액정 표시 장치의 구성 부품 집적회로들의 단위 부품을 사용하는 방법을 제공하는 것이다.
도 1은 본 발명에 따른 액정 표시 장치의 블럭도;
도 2는 도 1의 타이밍 제어기 집적회로의 상세 블럭도;
도 3은 도 1의 각 스캔 구동기 집적회로의 상세 블럭도;
도 4는 도 1의 각 데이터 구동기 집적회로의 상세 블럭도;
도 5는 도 1의 각 데이터 구동기 집적회로에 구비된 여분의 전압 증폭기들을 보여주는 개략도; 그리고
도 6은 본 발명의 원리가 적용된 감마 보정 회로의 상세 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
1: 액정 표시 장치 10: 타이밍 제어기
20: 제 1 전압 발생기 30: 제 2 전압 발생기
40: 스캔 구동기 집적회로 50: 데이터 구동기 집적회로
60: 액정 패널 VDD: 전원 전압
GND: 접지 전압
본 발명의 일 특징에 따르면, 복수의 기능 부품 집적회로들을 갖는 액정 표시 장치에서, 상기 기능 부품 집적회로들 내에 구현된 여분의 단위 기능 회로(예컨대, 연산 증폭기 소자)가 디스크리트 기능 회로의 단위 기능 부품으로서 사용된다. 구체적으로, 액정 표시 장치는 행열로 배열되는 복수의 화소들을 갖는 액정 패널(Display Panel)과, 적어도 하나의 여분의 연산 증폭기를 구비하고 상기 액정 패널 상의 화소들을 구동하는 적어도 하나의 데이터 구동기 집적회로(Data Driving Integrated Circuit) 및, 적어도 하나의 디스크리트 저항 소자(discrete Resistor) 또는/그리고 적어도 하나의 디스크리트 커패시터 소자(discrete Capapcitor)를 구비하는 디스크리트 기능 회로(discrete Function Circuit)를 포함한다. 상기 디스크리트 기능 회로의 상기 각 디스크리트 저항 소자들 또는/및 상기 각 디스크리트 캐패시터 소자들 중 적어도 하나는 상기 적어도 하나의 여분의 연산 증폭기와 전기적으로 연결되어서 상기 소정의 전압들을 안정적으로 유지한다.
<실시예>
도 1은 본 발명에 따른 액정 표시 장치의 블럭도이다. 도 1을 참조하여, 액정 표시 장치(1)는 타이밍 제어기(10), 제 1 전압 발생기(20), 제 2 전압 발생기(30), 스캔 구동기(또는 게이트 드라이버) 집적회로들(40), 데이터 구동기 집적회로들(50) 및, 액정 패널(60)로 구성된다.
액정 패널(60)은 반도체 기판(Semiconductor Substrate) 상에 형성되는 복수 개의 화소 어레이(Pixel Array)를 구비한다. 상기 화소 어레이 내에는 복수 개의 게이트 라인들(또는 스캔 라인들), 복수 개의 데이터 라인들, 그리고 복수 개의 화소 회로들이 행과 열로 배치된다.
액티브 매트릭스 박막 트랜지스터 액정 표시 장치의 경우, 각 화소 회로는 스위치 기능을 하는 억세스 트랜지스터와, 유전체로서 액정을 사용하는 그리고 인가되는 전압에 따라서 국부적으로 액정의 광 투과 특성을 변화시켜 통과하는 빛의 양을 조절하는 역할을 하는 액정 커패시터(Liquid Crystal Capacitor), 그리고 액정 양단에 축적되는 전하의 포집 능력을 증가시키기 위한 저장 커패시터(Storage Capacitor)로 구성된다.
각 억세스 트랜지스터를 통해 화상 신호 전압이 해당 액정 커패시터로 인가되면 액정이 구동된다. 이때, 억세스 트랜지스터가 턴-오프(turn-off) 되면, 해당 액정 커패시터는 플로팅(floating) 상태로 되고 거기로 인가된 신호 전압이 유지된다. 이와 같은 동작 원리에 따라서 모든 게이트 전극들에 순차적으로 펄스를 인가하고 해당 소스 전극들로 화상 신호 전압들을 각각 인가하면 패널의 모든 화소들을 구동하는 것이 가능하다.
액정 커패시터에 인가된 전하들이 적어도 한 프레임 동안 유지되어야 하는데 액정 커패시터 만으로 충분히 유지하는 것이 곤란하다. 이 때문에, 액정 커패시터와 병렬로 연결되는 저장 커패시터는가 제공된다. 이 저장 커패시터는 상기 액정 커패시터를 보조하여 전하를 저장하는 역할을 한다.
타이밍 제어기(10)는 개인용 컴퓨터, 캠코더 등과 같은 비디오 신호원(미도시됨)으로부터 화상의 표시에 필요한 기본적인 타이밍 신호들, 예컨대, 데이터 클럭 신호(MCLK), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), R, G, B 데이터 신호들, 데이터 인에이블 신호(DE) 등을 받아들여서 스캔 구동기 집적회로들(40) 및 데이터 구동기 집적회로들(50)의 구동에 필요한 각종 제어 신호들, 예컨대, 수평 클럭 신호(HCLK), 수평 시작 신호(STH), 로드 신호(TP), 스캔 클럭 신호(CPV), 수직 시작 신호(STV), 스캔 인에이블 신호(OE), 스위치 제어 신호(SC) 등을 생성한다.
타이밍 제어기(10)에 의해 생성되는 스캔 클럭 신호(CPV)는 스캔 구동기 집적회로들(40)로 공급되는 클럭 신호로서 그 주기는 1 수평 라인에 대응하는 수평 클럭 신호(HCLK)의 시간 또는 펄스 개수와 같다. 수직 시작 신호(STV)는 제 1 전압 발생 회로(20)로부터 공급되는 게이트 온 전압(Von)이 스캔 구동기 집적회로들(40)을 통해 액정 패널(60)로 전달되도록 하기 위한 신호이고, 스캔 인에이블 신호(OE)는 스캔 구동기 집적회로들(40)을 출력 인에이블 상태로 만들기 위한 신호이다.
또, 수평 클럭 신호(HCLK)는 데이터 클럭 신호(MCLK)에 동기된 신호로서 R, G, B 데이터 신호들이 데이터 구동기 집적회로들(50)의 사양에 적합하게 동기되도록 하기 위한 것이고, 수평 시작 신호(STH)는 비디오 신호원으로부터 입력된 R, G, B 데이터 신호들을 데이터 구동기 집적회로들(50)이 정확하게 래치 하도록 하기 위한 기준 신호이다. 로드 신호(TP)는 데이터 구동기 집적회로들(50)에 래치된 R, G, B 데이터 신호들이 액정 패널(60)로 제공되도록 하는 신호이다. .
제 1 전압 발생기(20)는 DC/DC 변환기(미도시됨)의 출력 전압들을 받아들여서 20V 내지 30V의 게이트 온 전압(Von), 약 -10V 내지 -2V의 게이트 오프 전압(Voff), 5V 내지 7V의 공통 전극 전압(Vcom) 등을 발생하는 회로이다.
제 2 전압 발생기(30)에는 액정의 광투과도를 조절하기 위한 계조 전압들을 발생하는 계조 전압 발생 회로(도시되지 않음)와 액정의 광투과 특성과 인간의 시각 특성의 차이를 보정하기 위한 감마 보정 전압들을 발생하는 감마 보정 회로(도시되지 않음)가 포함된다.
스캔 구동기 집적회로들(40)은 액정 패널(60) 상의 게이트 라인들을 순차적으로 선택하는 스캔 신호들을 발생하여 액정 패널(60)의 각 화소로 화상 신호 전압들이 전달될 수 있도록 한다.
데이터 구동기 집적회로들(50)은 타이밍 제어기(10)로부터 제공되는 디지털 R, G, B 색 신호들을 아날로그 신호들로 변환하여 액정 패널(60) 상의 선택된 화소들로 제공한다.
도 2는 도 1의 타이밍 제어기(10)의 상세 블럭도이다. 도 2를 참조하여, 타이밍 제어기(10)는 불규칙한 타이밍의 입력 신호들을 규칙적인 타이밍의 신호들로 만들어 주는 입력 처리부(12)와, 스캔 구동기 집적회로들(40) 및 데이터 구동기 집적회로들(50)을 제어하기 위한 제어 신호들을 생성하는 신호 처리부(14), 클럭을 조절하는 클럭 처리부(16), 그리고 R, G, B 데이터의 타이밍을 조절하는 데이터 처리부(18)로 구성된다.
도 3은 도 1의 각 스캔 구동기 집적회로(40)의 상세 블럭도이다. 도 3을 참조하여, 스캔 구동기 집적회로(40)는 쉬프트 레지스터(42), 레벨 쉬프터(44) 및, 출력 버퍼(46)으로 구성된다.
쉬프트 레지스터(42)는 게이트 클럭에 따라서 패널(60)의 수평 라인들에 각각 대응하는 펄스 형태의 게이트 온 신호들을 순차적으로 발생한다. 이때, 첫번째 스캔 구동기 집적회로(예컨대, 도 1의 G1)의 쉬프터 레지스터는 자신의 캐리 인(Carry In) 단자로 입력되는 수직 시작 신호(STV)에 응답하여 동작하기 시작하고, 첫번째 스캔 구동기 집적회로는 자신의 스캔 동작이 완료되면 캐리 아웃(Carry Out) 신호를 출력한다. 이 캐리 아웃 신호는 바로 다음 스캔 구동기 집적회로(예컨대, 도 1의 G2)의 캐리 인(Carry In) 단자로 입력되어서 그 구동기 집적회로가 스캔 동작을 시작하도록 한다. 이와 같이 하여 다음 스캔 구동기 집적회로들(예컨대, 도 1의 G2 내지 Gn)이 차례대로 동작하도록 함으로써 액정 패널(60)의 각 게이트 라인들에 대한 스캔 동작이 수행되도록 한다.
레벨 쉬프터(44)는 제 1 전압 발생기(20)로부터 제공되는 게이트 온 전압(Von), 게이트 오프 전압(Voff), 공통 전극 전압(Vcom)을 사용하여 레벨 쉬프터로부터의 MOS 레벨 스캔 신호들의 전압 레벨을 필요한 전압 레벨들로 각각 변환한다.
레벨 쉬프터(44)의 출력들은 출력 버퍼(46)를 통해 해당 화소 회로의 게이트 전극들 및 공통 전극들로 각각 제공된다.
도 4는 도 1의 각 데이터 구동기 집적회로(50)의 상세 블럭도이다. 도 4를 참조하여, 데이터 구동기 집적회로(50)는 쉬프트 레지스터(52), 디지털/아날로그 변환기(54) 및, 출력 버퍼(56)로 구성된다.
쉬프트 레지스터(52)는 수평 클럭 신호(HCLK)에 동기되어서 타이밍 제어기(10)로부터 제공되는 디지털 R, G, B 데이터를 차례로 쉬프트 시키면서 저장한다. 첫번째 데이터 구동기 집적회로(예컨대, 도 1의 S1)의 쉬프터 레지스터는 자신의 캐리 인(Carry In) 단자로 입력되는 수평 시작 신호(STV)에 응답하여 동작하기 시작하고, 첫번째 데이터 구동기 집적회로는 쉬프트 동작이 완료되면 캐리 아웃(Carry Out) 신호를 출력한다. 이 캐리 아웃 신호는 바로 다음 데이터 구동기 집적회로(예컨대, 도 1의 S2)의 캐리 인(Carry In) 단자로 입력되어서 그 구동기 집적회로가 쉬프트 동작을 시작하도록 한다. 이와 같이 하여 다음 데이터 구동기 집적회로들(예컨대, 도 1의 S2 내지 Sm)이 차례대로 쉬프트 동작을 수행되도록 함으로써 각 라인 상의 화소들이 순차로 구동되도록 한다.
쉬프트 레지스터(52)에 저장된 디지털 R, G, B 데이터는 디지털/아날로그 변환기(54)에 의해 아날로그 R, G, B 신호들로 변환되고, 이렇게 변환된 아날로그 신호들은 출력 버퍼(56)를 통해 패널(60)의 해당 화소 회로들로 각각 제공된다. 이때, 출력 버퍼(56)는 타이밍 제어기(10)로부터의 로드 신호(TP)에 응답해서 각 데이터에 대응하는 전압들을 선택하여 액정 패널(60)의 해당 화소 회로들로 전달한다.
데이터 구동기 집적회로(50)의 출력 버퍼(56)은 액정 패널(60)의 각 데이터 라인들에 대응하는 볼티지 팔로우어(Voltage Follower) 연산 증폭기들을 구비하고 있는데, 이들은 R, G, B 전압을 안정적으로 유지하기 위한 목적으로 제공된다.
액정 표시 장치(1)의 액정 패널(60) 상에는, 반도체 메모리 집적회로들에서와 유사하게, 복수의 신호 라인들과 화소 회로들이 고밀도로 집적되기 때문에, 라인들 간의 마이크로브리지 등으로 인한 결함이 있는 행 라인들(게이트 라인들 및 공통 라인들) 및/또는 열 라인들(데이터 라인들)이 있을 수 있다. 이들 결함이 있는 라인들을 여분의 무결함 라인들로 대치함으로써 결함을 치유할 수 있도록 하기 위해 액정 패널(60) 상의 특정 부위에 여분의 행 및 열 라인들을 갖는 리던던트 회로(redundant circuit)(도시되지 않음)가 제공된다.
도 5는 도 1의 각 데이터 구동기 집적회로(50)에 구비된 그리고 액정 패널(60)의 리던던트 회로 상의 열 라인들(즉, 데이터 라인들)을 구동할 수 있도록 하기 위한 여분의 전압 증폭기들(562, 564)을 보여주는 개략도이다. 이들 여분의 전압 증폭기들(562, 564)은 여분의 데이터 라인들과 연결될 수 있도록 별도의 입력 단자들(R_IN1, R_IN2)과 출력 단자들(R_OUT1, R_OUT2)을 구비하고 있으며, 액정 패널(60) 상에 결함이 있는 데이터 라인들이 존재하지 않을 때는 사용되지 않는다. 각 데이터 구동기 집적회로(50)에는 각 색(R, G, 또는 B) 데이터에 대해서 적어도 2 개의 여분의 전압 증폭기들이 제공되고 있다. 예를 들어, 1024 x 768의 XGA(eXtended Graphics Array) 모드를 지원하는 액정 표시 장치에서는 384 채널의 데이터 구동기 집적회로들(50)이 8 개 사용될 것이다. 이 경우, 적어도 48(= 2 x 8 x 3(R, G, B)) 개의 여분의 연산 증폭기들이 제공된다. 이들 여분의 연산 증폭기들은 집적회로 내에 집적된 것이기 때문에 액정 표시 장치의 제조사에게는 전혀 비용 발생을 초래하지 않는다.
도 6은 본 발명의 원리가 적용된 예로서 감마 보정 회로(30')의 상세한 구성을 보여주는 회로도이다. 도 6을 참조하여, 감마 보정 회로(30')은 저항들(R1 내지 R16), 커패시터들(C1 내지 C4), 그리고 연산 증폭기(562 또는 564)로 구성된다. 2 개의 저항들(R1 및 R2)은 7V 내지 8V의 직류 전원 전압(RVDD)과 접지 전압(GND) 사이에 직렬로 연결되고, 상기 저항들(R1 및 R2)의 접속점은 저항(R3)를 통하여 연산 증폭기(562 또는 564)의 비반전 입력 단자(+)에 접속된다. 상기 연산 증폭기(562 또는 564)의 출력 단자는 그것의 반전 입력 단자(-)에 접속된다. 연산 증폭기(562 또는 564)로는 3V 내지 12V의 전원 전압(AVDD)가 공급된다. 연산 증폭기(562 또는 564)의 출력 단자에는 저항(R4)이 연결되고, 이 저항(R4)과 전원 전압(RVDD) 사이에는 저항들(R5 내지 R10)이 직렬로 연결되고, 상기 저항(R4)과 접지 전압(GND) 사이에는 저항들(R11 내지 R16)이 직렬로 연결된다. 저항들(R5 내지 R16)의 접속점들에는 감마 보정 전압들(GR1 내지 GR10)이 발생된다. 감마 보정 전압들(GR1 내지 GR10)은 공급 전압들이 일정할 때 저항들(R1 내지 R16)의 값들을 조정하는 것에 의해 결정된다. 따라서, 이들의 각 액정 패널(60)의 공정 변화에 따라서 적절히 조절되어야 한다. 이런 이유로 인하여 감마 보정 회로(30')는 집적회로화 하는 것이 불가능하다. 따라서, 디스크리트 기능 회로인 감마 보정 회로(30')에서 전압을 안정적으로 유지하기 위해서는 디스크리트 전압 증폭기 소자가 필요하다.
본 발명에서는 기능 부품 집적회로들인 데이터 구동기 집적회로들(50)의 여분의 연산 증폭기 소자(즉, 단위 기능 회로)(562 또는 564)가 감마 보정 회로(30')의 단위 기능 부품(즉, 연산 증폭기)으로서 사용된다. 이렇게 하면, 추가적인 연산 증폭기의 사용 없이 감마 보정 회로(30')를 구성하는 것이 가능하다.
여기서는 비록 액정 표시 장치의 감마 보정 회로를 예로 들어 설명하였으나, 본 발명은 거기에만 한정되지 않으며, 게이트 구동 전압 발생 회로, 계조 전압 발생 회로 등과 같이 연산 증폭기 등과 같은 디스크리트 단위 부품 회로를 필요로하는 어떤 회로에도 적용될 수 있다는 것을 잘 이해할 수 있을 것이다.
이상과 같은 본 발명에 따르면, 복수의 기능 부품 집적회로들을 갖는 액정 표시 장치에서, 기능 부품 집적회로들 내에 구현된 여분의 단위 기능 회로를 디스크리트 기능 회로의 단위 기능 부품으로서 사용함으로써 제품의 원가를 절감할 수 있다.

Claims (5)

  1. 행열로 배열되는 복수의 화소들을 갖는 액정 패널과;
    적어도 하나의 여분의 연산 증폭기를 구비하고, 상기 액정 패널 상의 화소들을 구동하기 위한 적어도 하나의 데이터 구동기 집적회로 및;
    적어도 하나의 디스크리트 저항 소자 또는/및 적어도 하나의 디스크리트 캐패시터 소자를 구비하고, 소정의 전압들을 발생하는 디스크리트 기능 회로를 포함하되;
    상기 디스크리트 기능 회로는 상기 디스크리트 저항 소자들 또는/및 상기 디스크리트 캐패시터 소자들 중 적어도 하나와, 상기 적어도 하나의 여분의 연산 증폭기와 전기적으로 연결되어서 상기 소정의 전압들을 안정적으로 발생하는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 디스크리트 기능 회로는 게이트 구동 전압 발생 회로, 계조 전압 발생 회로 및 감마 보정 회로 중 적어도 하나인 것을 특징으로 하는 액정 표시 장치.
  3. 액정 표시 장치에 있어서:
    복수의 기능 부품 집적회로들 및;
    적어도 하나의 디스트리트 소자들을 구비하는 디스크리트 기능 회로를 포함하되,
    상기 기능 부품 집적회로들 내에 구현된 여분의 단위 기능 회로를 디스크리트 기능 회로의 단위 기능 부품으로서 사용하는 것을 특징으로 하는 액정 표시 장치.
  4. 제 3 항에 있어서,
    상기 디스크리트 기능 회로는, 게이트 구동 전압 발생 회로, 계조 전압 발생 회로 및 감마 보정 회로 중 적어도 하나인 것을 특징으로 하는 액정 표시 장치.
  5. 제 3 항에 있어서,
    상기 여분의 단위 기능 회로는 연산 증폭기 회로인 것을 특징으로 하는 액정 표시 장치.
KR10-2000-0045685A 2000-08-07 2000-08-07 전압 레벨 안정화를 위한 액정 표시 장치 KR100443248B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045685A KR100443248B1 (ko) 2000-08-07 2000-08-07 전압 레벨 안정화를 위한 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045685A KR100443248B1 (ko) 2000-08-07 2000-08-07 전압 레벨 안정화를 위한 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20020012405A KR20020012405A (ko) 2002-02-16
KR100443248B1 true KR100443248B1 (ko) 2004-08-04

Family

ID=19682089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0045685A KR100443248B1 (ko) 2000-08-07 2000-08-07 전압 레벨 안정화를 위한 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100443248B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024553A (ko) 2016-08-30 2018-03-08 김태호 표류형 수상 인명구조장비

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024553A (ko) 2016-08-30 2018-03-08 김태호 표류형 수상 인명구조장비

Also Published As

Publication number Publication date
KR20020012405A (ko) 2002-02-16

Similar Documents

Publication Publication Date Title
US8416176B2 (en) Data driver and liquid crystal display device using the same
JP4887657B2 (ja) アクティブマトリクス型表示装置及びその駆動方法
US8289260B2 (en) Driving device, display device, and method of driving the same
JP5114326B2 (ja) 表示装置
KR101209043B1 (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JP2007034305A (ja) 表示装置
US20120120044A1 (en) Liquid crystal display device and method for driving the same
KR20080030212A (ko) 표시 장치의 구동 장치
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
JP4932365B2 (ja) 表示装置の駆動装置及びこれを含む表示装置
KR100864495B1 (ko) 액정 표시 장치
US7173591B2 (en) Liquid crystal driving device
KR100736143B1 (ko) 자동 디지털 가변 저항 및 이를 포함하는 액정표시장치
KR20070007591A (ko) 평판 디스플레이 장치의 전압 발생 회로
JP2000310977A (ja) 液晶表示装置
JP2009145492A (ja) 表示駆動装置及びそれを備えた表示装置
KR100443248B1 (ko) 전압 레벨 안정화를 위한 액정 표시 장치
KR100274547B1 (ko) 박막 트랜지스터 게이트 온 전압 출력회로 및그를 갖는 액정표시 장치의 구동장치
JP2007093722A (ja) 駆動装置
US20060044248A1 (en) Display panel driving circuit
KR101012797B1 (ko) 액정 표시 장치
KR20050058046A (ko) 액정표시소자의 감마보정회로
KR101197757B1 (ko) 액정 표시 장치의 데이터 처리 방법 및 장치
KR101338984B1 (ko) 액정표시장치의 공통전압 조절회로 및 공통전압 조절방법
KR20060111163A (ko) 표시 장치용 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021129

Effective date: 20040331

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee