JP2003198877A - ガンマ補正回路 - Google Patents
ガンマ補正回路Info
- Publication number
- JP2003198877A JP2003198877A JP2001395659A JP2001395659A JP2003198877A JP 2003198877 A JP2003198877 A JP 2003198877A JP 2001395659 A JP2001395659 A JP 2001395659A JP 2001395659 A JP2001395659 A JP 2001395659A JP 2003198877 A JP2003198877 A JP 2003198877A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gamma correction
- data
- output
- correction circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で、変曲点からガンマ補正でデー
タを生成する。 【解決手段】 ガンマ補正特性の変曲点データを記憶し
ておき、ガンマ補正特性を変曲点で複数の部分に区切
り、各部分毎に計算回路３３-0、……、３３-7を設け、
各部分の計算回路で下位ビット記憶部３２に記憶する入
力データの下位ビットと、それぞれ対応するレジスタ３
４-1、……、３４-7に記憶される変曲点データとによ
り、各部分の計算回路毎の出力値を計算し、上位ビット
記憶部３１に記憶する入力データの上位ビットにより、
セレクタ３５のスイッチ３６-0、……、３６-7の１つを
ＯＮし、ＯＮしたスイッチに対応する部分の計算回路の
出力をガンマ補正値として出力する。
タを生成する。 【解決手段】 ガンマ補正特性の変曲点データを記憶し
ておき、ガンマ補正特性を変曲点で複数の部分に区切
り、各部分毎に計算回路３３-0、……、３３-7を設け、
各部分の計算回路で下位ビット記憶部３２に記憶する入
力データの下位ビットと、それぞれ対応するレジスタ３
４-1、……、３４-7に記憶される変曲点データとによ
り、各部分の計算回路毎の出力値を計算し、上位ビット
記憶部３１に記憶する入力データの上位ビットにより、
セレクタ３５のスイッチ３６-0、……、３６-7の１つを
ＯＮし、ＯＮしたスイッチに対応する部分の計算回路の
出力をガンマ補正値として出力する。
Description
【０００１】
【発明の属する技術分野】この発明は、ファクシミリ装
置、複写機等の画像形成装置で使用されるガンマ補正回
路に関する。
置、複写機等の画像形成装置で使用されるガンマ補正回
路に関する。
【０００２】
【従来の技術】ファクシミリ装置などでは、光電変換素
子で読み取った画像データの階調再現性を上げるため
に、ガンマ（γ）補正を行うようにしている。従来のガ
ンマ補正は、ＲＯＭで構成するメモリテーブルを設け、
このメモリテーブルに各モード毎のガンマ補正データを
記憶し、モードが変わるたびに、ガンマ補正データをＲ
ＯＭから画処理ＬＳＩに転送し、使用するようにしてい
る。
子で読み取った画像データの階調再現性を上げるため
に、ガンマ（γ）補正を行うようにしている。従来のガ
ンマ補正は、ＲＯＭで構成するメモリテーブルを設け、
このメモリテーブルに各モード毎のガンマ補正データを
記憶し、モードが変わるたびに、ガンマ補正データをＲ
ＯＭから画処理ＬＳＩに転送し、使用するようにしてい
る。
【０００３】
【発明が解決しようとする課題】上記した従来のガンマ
補正用のＲＯＭ内のテーブルは、入力→出力が１対１対
応になっており、階調が高くなるにつれ、データ量が増
え、メモリの容量が大きくなるとともに、メモリテーブ
ルへ読み取りモードに応じたガンマ補正データをＲＯＭ
から転送するのに時間がかかるという問題があった。そ
こで、ガンマ補正をテーブルではなく、関数にし、変曲
点のみのデータをＲＯＭから転送する技術が検討されて
いる。
補正用のＲＯＭ内のテーブルは、入力→出力が１対１対
応になっており、階調が高くなるにつれ、データ量が増
え、メモリの容量が大きくなるとともに、メモリテーブ
ルへ読み取りモードに応じたガンマ補正データをＲＯＭ
から転送するのに時間がかかるという問題があった。そ
こで、ガンマ補正をテーブルではなく、関数にし、変曲
点のみのデータをＲＯＭから転送する技術が検討されて
いる。
【０００４】この発明は上記問題点に着目してなされた
ものであって、簡単な構成で、変曲点からガンマ補正デ
ータを生成するガンマ補正回路を提供することを目的と
している。
ものであって、簡単な構成で、変曲点からガンマ補正デ
ータを生成するガンマ補正回路を提供することを目的と
している。
【０００５】
【課題を解決するための手段】この発明のガンマ補正回
路は、多値の画像データをガンマ補正する回路におい
て、変曲点のデータを格納するレジスタと、このレジス
タからのデータに基づき、画像データの下位ビットの補
間を行う複数の補間回路と、画像データの上位ビットに
基づき、補間回路の出力を選択する選択回路とを備えて
いる。
路は、多値の画像データをガンマ補正する回路におい
て、変曲点のデータを格納するレジスタと、このレジス
タからのデータに基づき、画像データの下位ビットの補
間を行う複数の補間回路と、画像データの上位ビットに
基づき、補間回路の出力を選択する選択回路とを備えて
いる。
【０００６】このガンマ補正回路は、レジスタと、複数
の補間回路と、選択回路の簡単な回路で実現できる。
の補間回路と、選択回路の簡単な回路で実現できる。
【０００７】また、この発明のガンマ補正回路は、一部
の回路において、レジスタが２つ接続されており、レジ
スタには隣接する変曲点のデータがそれぞれ格納されて
おり、これらのデータの差をとる差分回路と、差分回路
の出力を変曲点間のデータ数で割る割算回路と、この割
算回路の出力に、画像データの下位データを乗ずる乗算
回路と、この乗算回路の出力に変曲点のデータの出力側
の値の１つを加算する加算回路とから構成される。
の回路において、レジスタが２つ接続されており、レジ
スタには隣接する変曲点のデータがそれぞれ格納されて
おり、これらのデータの差をとる差分回路と、差分回路
の出力を変曲点間のデータ数で割る割算回路と、この割
算回路の出力に、画像データの下位データを乗ずる乗算
回路と、この乗算回路の出力に変曲点のデータの出力側
の値の１つを加算する加算回路とから構成される。
【０００８】
【発明の実施の形態】以下、実施の形態により、この発
明をさらに詳細に説明する。図１は、この発明の一実施
形態ファクシミリ装置の構成を示すブロック図である。
明をさらに詳細に説明する。図１は、この発明の一実施
形態ファクシミリ装置の構成を示すブロック図である。
【０００９】この実施形態ファクシミリ装置は、図１に
示すように、ＮＣＵ１と、モデム２と、ＲＯＭ３と、Ｒ
ＡＭ４と、画像メモリ５と、ＭＰＵ６と、表示部７と、
操作部８と、画像読取部９と、ＣＯＤＥＣ１０と、プリ
ンタ１１と、バス１２とを備えている。ＮＣＵ１は、電
話回線１３との接続を制御するとともに、相手先の電話
番号（＝対応したダイヤル信号）の送出機能、及び着信
を検出するための機能を備えている。モデム２は、ＩＴ
Ｕ−Ｔ勧告Ｔ．３０に従ったファクシミリ伝送制御手順
に基づいて、Ｖ．１７、Ｖ．２７ｔｅｒ、Ｖ．２９等に
従った送信データの変調及び受信データの復調を行う。
ＲＯＭ３は装置全体を制御するためのプログラムを記憶
する。ＲＡＭ４は、ファクシミリ装置に関する各種情報
を一時的に記憶する。画像メモリ５は受信画像データや
画像読み取り部９で読み取られた画像データを一時的に
記憶する。ＭＰＵ６は、ＲＯＭ３に記憶されたプログラ
ムに従い、装置を構成する各部を制御する。表示部７は
装置の動作状態等の各種情報、転送時間帯表示等の表示
を行う。操作部８はテンキー、ワンタッチキー、スター
トキー、その他のキーで構成される。画像読取部９は原
稿上の画像データを読み取って、白黒２値のイメージデ
ータを出力する。ＣＯＤＥＣ１０は、送信すべき画デー
タを符号化し、また受信した画データを復号する。プリ
ンタ１１は、電子写真式のプリンタよりなり、受信画像
データやコピー動作において、画像読取部９で読み取ら
れた原稿の画像データを記録紙上に記録する。もっと
も、ここに示す実施形態ファクシミリ装置のハード構成
は、特に新規なものではなく、各回路構成自体は、既に
よく知られたものである。この実施形態ファクシミリ装
置の新規な特徴事項は、後述するように、画像読取部９
を構成するガンマ補正回路にある。
示すように、ＮＣＵ１と、モデム２と、ＲＯＭ３と、Ｒ
ＡＭ４と、画像メモリ５と、ＭＰＵ６と、表示部７と、
操作部８と、画像読取部９と、ＣＯＤＥＣ１０と、プリ
ンタ１１と、バス１２とを備えている。ＮＣＵ１は、電
話回線１３との接続を制御するとともに、相手先の電話
番号（＝対応したダイヤル信号）の送出機能、及び着信
を検出するための機能を備えている。モデム２は、ＩＴ
Ｕ−Ｔ勧告Ｔ．３０に従ったファクシミリ伝送制御手順
に基づいて、Ｖ．１７、Ｖ．２７ｔｅｒ、Ｖ．２９等に
従った送信データの変調及び受信データの復調を行う。
ＲＯＭ３は装置全体を制御するためのプログラムを記憶
する。ＲＡＭ４は、ファクシミリ装置に関する各種情報
を一時的に記憶する。画像メモリ５は受信画像データや
画像読み取り部９で読み取られた画像データを一時的に
記憶する。ＭＰＵ６は、ＲＯＭ３に記憶されたプログラ
ムに従い、装置を構成する各部を制御する。表示部７は
装置の動作状態等の各種情報、転送時間帯表示等の表示
を行う。操作部８はテンキー、ワンタッチキー、スター
トキー、その他のキーで構成される。画像読取部９は原
稿上の画像データを読み取って、白黒２値のイメージデ
ータを出力する。ＣＯＤＥＣ１０は、送信すべき画デー
タを符号化し、また受信した画データを復号する。プリ
ンタ１１は、電子写真式のプリンタよりなり、受信画像
データやコピー動作において、画像読取部９で読み取ら
れた原稿の画像データを記録紙上に記録する。もっと
も、ここに示す実施形態ファクシミリ装置のハード構成
は、特に新規なものではなく、各回路構成自体は、既に
よく知られたものである。この実施形態ファクシミリ装
置の新規な特徴事項は、後述するように、画像読取部９
を構成するガンマ補正回路にある。
【００１０】画像読取部９は、図２に示すように、ＣＣ
Ｄ２１と、アナログフロントエンド２２と、シェーディ
ング補正回路２３と、シェーディングＲＡＭ２４と、ガ
ンマ補正回路（ＲＡＭ）２５と、２値化回路２６とを備
えている。
Ｄ２１と、アナログフロントエンド２２と、シェーディ
ング補正回路２３と、シェーディングＲＡＭ２４と、ガ
ンマ補正回路（ＲＡＭ）２５と、２値化回路２６とを備
えている。
【００１１】ＣＣＤ２１は、ここでは解像度２００ｄｐ
ｉのものを使用しており、原稿の１走査線の画像を読み
取り、所定間隔をおいて次の走査線画像を順次に読み取
る。アナログフロントエンド２２は、ＣＣＤ２１の出力
をアナログ増幅するとともに、デジタルデータで多値化
出力する。シェーディングＲＡＭ２４は、原稿が白用紙
の場合のアナログフロントエンド２２の出力をシェーデ
ィング補正用に記憶している。シェーディング補正回路
２３は、原稿読み取り時のアナログフロントエンド２２
の出力をシェーディングＲＡＭ２４に記憶してあるシェ
ーディング補正データにより、シェーディング補正し、
出力する。ガンマ補正回路２５は、例えば、図３に示す
特性を有し、ガンマ補正を行う。ガンマ補正回路２５
は、一般的に画質調整用に使用される。２値化回路２６
は、所定のしきい値でガンマ補正回路２５の出力を２値
化する。この２値化回路２６は、ガンマ補正回路２５に
含むものであっても良い。
ｉのものを使用しており、原稿の１走査線の画像を読み
取り、所定間隔をおいて次の走査線画像を順次に読み取
る。アナログフロントエンド２２は、ＣＣＤ２１の出力
をアナログ増幅するとともに、デジタルデータで多値化
出力する。シェーディングＲＡＭ２４は、原稿が白用紙
の場合のアナログフロントエンド２２の出力をシェーデ
ィング補正用に記憶している。シェーディング補正回路
２３は、原稿読み取り時のアナログフロントエンド２２
の出力をシェーディングＲＡＭ２４に記憶してあるシェ
ーディング補正データにより、シェーディング補正し、
出力する。ガンマ補正回路２５は、例えば、図３に示す
特性を有し、ガンマ補正を行う。ガンマ補正回路２５
は、一般的に画質調整用に使用される。２値化回路２６
は、所定のしきい値でガンマ補正回路２５の出力を２値
化する。この２値化回路２６は、ガンマ補正回路２５に
含むものであっても良い。
【００１２】次に、この実施形態装置で使用されるガン
マ補正回路２５について、更に具体的に説明する。ここ
では、図３に示すように変曲点Ｉ1 、……、Ｉn を持つ
ガンマ補正関数を例にして説明する。Ｏ1 、Ｏ2 、……
は、変曲点のＩ1 、Ｉ2 、……に対応する出力である。
今、全階調を６４階調とすると、入力Ｉ1 、Ｉ2 、…
…、Ｉ7 のｎ＝７個の変曲点があり、７つの変曲点
Ｉ1 、Ｉ2 、……、Ｉ7 に対応する出力Ｏ1 、……、Ｏ
7 が変曲点データとして予め登録されており、ガンマ補
正回路２５に加えられる。なお、Ｏ1 、……、Ｏ7 は、
複数登録されており、読み取りモード（文字モード、写
真モード等）に応じて、その１つを選択して使用するこ
とも可能である。
マ補正回路２５について、更に具体的に説明する。ここ
では、図３に示すように変曲点Ｉ1 、……、Ｉn を持つ
ガンマ補正関数を例にして説明する。Ｏ1 、Ｏ2 、……
は、変曲点のＩ1 、Ｉ2 、……に対応する出力である。
今、全階調を６４階調とすると、入力Ｉ1 、Ｉ2 、…
…、Ｉ7 のｎ＝７個の変曲点があり、７つの変曲点
Ｉ1 、Ｉ2 、……、Ｉ7 に対応する出力Ｏ1 、……、Ｏ
7 が変曲点データとして予め登録されており、ガンマ補
正回路２５に加えられる。なお、Ｏ1 、……、Ｏ7 は、
複数登録されており、読み取りモード（文字モード、写
真モード等）に応じて、その１つを選択して使用するこ
とも可能である。
【００１３】入力Ｏ〜６３の階調データをＯ〜Ｉ1 、Ｉ
1 〜Ｉ2 、……、Ｉ7 〜６３を、部分Ｏ、部分Ｉ、…
…、部分８として８つのデータに表現する。この８つの
データは、入力の上位３ビットで表現する。入力データ
は６ビットとし、残りの下位３ビットで各部分での階調
値を示す。
1 〜Ｉ2 、……、Ｉ7 〜６３を、部分Ｏ、部分Ｉ、…
…、部分８として８つのデータに表現する。この８つの
データは、入力の上位３ビットで表現する。入力データ
は６ビットとし、残りの下位３ビットで各部分での階調
値を示す。
【００１４】図４は、ガンマ補正回路２５の具体回路構
成を示すブロック図である。このガンマ補正回路２５
は、入力の上位ビット記憶部３１と、入力の下位ビット
記憶部３２と、部分０計算回路３３-0、……部分７計算
回路３３-7と、上述のＯ1 、……、Ｏ7 をそれぞれ格納
するレジスタ３４-0、……、３４-6と、セレクタ３５と
を備えている。
成を示すブロック図である。このガンマ補正回路２５
は、入力の上位ビット記憶部３１と、入力の下位ビット
記憶部３２と、部分０計算回路３３-0、……部分７計算
回路３３-7と、上述のＯ1 、……、Ｏ7 をそれぞれ格納
するレジスタ３４-0、……、３４-6と、セレクタ３５と
を備えている。
【００１５】部分１の計算回路３３-1は、差分回路４１
と、割算回路４２と、乗算回路４３と、加算回路４４と
を備えている。差分回路４１は、部分１の終点の変曲点
データＯ2 から、始点の変曲点データＯ1 を減算し、そ
の出力を割算回路４２に入力する。割算回路４２は（Ｏ
2 −Ｏ1 ）／８の割算を行い、その出力を乗算回路４３
の一方の入力端に加える。乗算回路４３の他方の入力端
には、入力の下位３ビット（ｘで示す）が加えられてお
り、乗算回路４３は｛（Ｏ2 −Ｏ1 ）／８｝×ｘの演算
を行う。この演算結果は、加算回路４４の一方の入力端
に加えられる。加算回路４４の他方の入力端には、部分
１始点の変曲点データＯ1 が入力されており、加算回路
４４では、｛（Ｏ2 −Ｏ1 ）／８｝×ｘ＋Ｏ1 の演算が
なされ、その演算結果Ｏｘが出力される。
と、割算回路４２と、乗算回路４３と、加算回路４４と
を備えている。差分回路４１は、部分１の終点の変曲点
データＯ2 から、始点の変曲点データＯ1 を減算し、そ
の出力を割算回路４２に入力する。割算回路４２は（Ｏ
2 −Ｏ1 ）／８の割算を行い、その出力を乗算回路４３
の一方の入力端に加える。乗算回路４３の他方の入力端
には、入力の下位３ビット（ｘで示す）が加えられてお
り、乗算回路４３は｛（Ｏ2 −Ｏ1 ）／８｝×ｘの演算
を行う。この演算結果は、加算回路４４の一方の入力端
に加えられる。加算回路４４の他方の入力端には、部分
１始点の変曲点データＯ1 が入力されており、加算回路
４４では、｛（Ｏ2 −Ｏ1 ）／８｝×ｘ＋Ｏ1 の演算が
なされ、その演算結果Ｏｘが出力される。
【００１６】他の部分０の計算回路３３-0、部分１の計
算回路３３-1、……、部分７の計算回路３３-7も同様の
構成を有し、同様の作用、機能を果たす。
算回路３３-1、……、部分７の計算回路３３-7も同様の
構成を有し、同様の作用、機能を果たす。
【００１７】図４に示すガンマ補正回路において、入力
信号が入力されると、入力データ６ビットのうち、上位
３ビットは上位ビット記憶部３１に記憶され、この３ビ
ットの内容により、部分０、……、部分７が選択され、
その選択により、セレクタ３５の選択に対応するスイッ
チ３６-iがＯＮする。
信号が入力されると、入力データ６ビットのうち、上位
３ビットは上位ビット記憶部３１に記憶され、この３ビ
ットの内容により、部分０、……、部分７が選択され、
その選択により、セレクタ３５の選択に対応するスイッ
チ３６-iがＯＮする。
【００１８】一方、入力の下位３ビット分（ｘ）が下位
ビット記憶部３２に記憶され、各部分の計算下位３
３-0、……、３３-7の乗算回路４３に入力される。この
下位３ビットのｘは、図６で示す０、１、……、７（デ
ータ数８）内の１つであり、スイッチ３６-1がＯＮされ
ているので、部分１の計算回路３３-1より、ガンマ補正
された出力Ｏｘ＝｛（Ｏ2 −Ｏ1 ）／８｝×ｘ＋Ｏ1 が
出力される。
ビット記憶部３２に記憶され、各部分の計算下位３
３-0、……、３３-7の乗算回路４３に入力される。この
下位３ビットのｘは、図６で示す０、１、……、７（デ
ータ数８）内の１つであり、スイッチ３６-1がＯＮされ
ているので、部分１の計算回路３３-1より、ガンマ補正
された出力Ｏｘ＝｛（Ｏ2 −Ｏ1 ）／８｝×ｘ＋Ｏ1 が
出力される。
【００１９】なお、上記実施形態において、上位ビット
を３ビット、下位ビットも３ビットとしているが、３ビ
ットに限るものではなく、部分の区切り方、部分間のデ
ータ数等によって、適宜選択設定すれば良い。
を３ビット、下位ビットも３ビットとしているが、３ビ
ットに限るものではなく、部分の区切り方、部分間のデ
ータ数等によって、適宜選択設定すれば良い。
【００２０】
【発明の効果】この発明によれば、変曲点のデータを格
納するレジスタと、このレジスタからのデータに基づ
き、画像データの下位ビットの補間を行う複数の補間回
路と、画像データの上位ビットに基づき、補間回路の出
力を選択する選択回路とを備えているので、多値画像デ
ータの上位ビットにより、処理にかかる補間回路を選択
でき、わずか、レジスタと、複数の補間回路と、選択回
路で構成でき、簡単な構成でガンマ補正を実現すること
ができる。
納するレジスタと、このレジスタからのデータに基づ
き、画像データの下位ビットの補間を行う複数の補間回
路と、画像データの上位ビットに基づき、補間回路の出
力を選択する選択回路とを備えているので、多値画像デ
ータの上位ビットにより、処理にかかる補間回路を選択
でき、わずか、レジスタと、複数の補間回路と、選択回
路で構成でき、簡単な構成でガンマ補正を実現すること
ができる。
【図１】この発明の一実施形態であるファクシミリ装置
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】同ファクシミリ装置の画像読取部の構成を示す
ブロック図である。
ブロック図である。
【図３】ガンマ補正回路の入力／出力特性を示す図であ
る。
る。
【図４】同ガンマ補正回路の具体的構成を示すブロック
図である。
図である。
【図５】同ガンマ補正回路を構成する部分の計算回路の
内部構成を示すブロック図である。
内部構成を示すブロック図である。
【図６】同ガンマ補正回路によるガンマ補正演算を説明
する図である。
する図である。
２１ ＣＣＤ
２２ アナログフロントエン
ド ２３ シェーディング補正回
路 ２４ シェーディングＲＡＭ ２５ ガンマ補正回路 ３１ 上位ビット記憶部 ３２ 下位ビット記憶部 ３３-0、３３-2、……、３３-7 部分の計算回路 ３４-0、３４-2、……、３４-7 レジスタ ３５ セレクタ ３６-0、３６-2、……、３６-7 スイッチ ４１ 差分回路 ４２ 割算回路 ４３ 乗算回路 ４４ 加算回路
ド ２３ シェーディング補正回
路 ２４ シェーディングＲＡＭ ２５ ガンマ補正回路 ３１ 上位ビット記憶部 ３２ 下位ビット記憶部 ３３-0、３３-2、……、３３-7 部分の計算回路 ３４-0、３４-2、……、３４-7 レジスタ ３５ セレクタ ３６-0、３６-2、……、３６-7 スイッチ ４１ 差分回路 ４２ 割算回路 ４３ 乗算回路 ４４ 加算回路
Claims (2)
- 【請求項１】多値の画像データをガンマ補正するガンマ
補正回路において、 変曲点のデータを格納するレジスタと、このレジスタか
らのデータに基づき、画像データの下位ビットの補間を
行う複数の補間回路と、画像データの上位ビットに基づ
き、補間回路の出力を選択する選択回路とを備えたこと
を特徴とするガンマ補正回路。 - 【請求項２】前記補間回路のうち、一部の補間回路に
は、レジスタが２つ接続されており、レジスタには隣接
する変曲点のデータがそれぞれ格納されており、これら
のデータの差をとる差分回路と、差分回路の出力を変曲
点間のデータ数で割る割算回路と、この割算回路の出力
に、画像データの下位データを乗ずる乗算回路と、この
乗算回路の出力に変曲点のデータの出力側の値の１つを
加算する加算回路とからなることを特徴とする請求項１
記載のガンマ補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395659A JP2003198877A (ja) | 2001-12-27 | 2001-12-27 | ガンマ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395659A JP2003198877A (ja) | 2001-12-27 | 2001-12-27 | ガンマ補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003198877A true JP2003198877A (ja) | 2003-07-11 |
Family
ID=27601975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395659A Pending JP2003198877A (ja) | 2001-12-27 | 2001-12-27 | ガンマ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003198877A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326252A (zh) * | 2017-07-31 | 2019-02-12 | 精工爱普生株式会社 | 显示驱动器、显示控制器、电光装置和电子设备 |
-
2001
- 2001-12-27 JP JP2001395659A patent/JP2003198877A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326252A (zh) * | 2017-07-31 | 2019-02-12 | 精工爱普生株式会社 | 显示驱动器、显示控制器、电光装置和电子设备 |
| JP2019028291A (ja) * | 2017-07-31 | 2019-02-21 | セイコーエプソン株式会社 | 表示ドライバー、表示コントローラー、電気光学装置及び電子機器 |
| JP7047276B2 (ja) | 2017-07-31 | 2022-04-05 | セイコーエプソン株式会社 | 表示ドライバー、表示コントローラー、電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4763027B2 (ja) | 画像処理装置、画像形成装置、画像処理方法、画像処理プログラム及びコンピュータ読み取り可能な記録媒体 | |
| JP4764938B2 (ja) | 画像処理装置、画像形成装置、画像処理装置の制御方法、プログラム、記録媒体 | |
| JP2000165661A (ja) | 画像処理装置及び記録媒体 | |
| JP2003198877A (ja) | ガンマ補正回路 | |
| JPH0253382A (ja) | ファクシミリ装置の制御方式 | |
| JP2006203949A (ja) | カラー画像処理装置 | |
| JP2005057598A (ja) | カラー画像形成装置およびカラー画像処理装置 | |
| JP4069753B2 (ja) | 画像変倍回路及び画像変倍方法 | |
| JP2002027246A (ja) | 処理モード選択装置およびこの装置を備えた画像形成装置 | |
| JPH01282967A (ja) | 濃淡画像データ処理方法 | |
| JP3918644B2 (ja) | ファクシミリ装置 | |
| JP2006173957A (ja) | 画像処理装置 | |
| JP2005191761A (ja) | カラー画像処理装置 | |
| JP2000216992A (ja) | ファクシミリ装置 | |
| JP4155290B2 (ja) | 画像形成装置 | |
| JPH05103201A (ja) | カラーフアクシミリ装置 | |
| JP2002232716A (ja) | 画像読取装置 | |
| JP2004229040A (ja) | 画像処理装置 | |
| JP2004096198A (ja) | 通信端末装置及びファクシミリ装置 | |
| JP2005001201A (ja) | 画像形成装置及び画像形成方法 | |
| JP2006173955A (ja) | 画像処理装置 | |
| JP2004207950A (ja) | 画像縮小装置、これを備える画像形成装置 | |
| JPH11177817A (ja) | 画像処理装置 | |
| JP2004023199A (ja) | 画像形成装置 | |
| JP2002010032A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |