JP4912661B2 - 表示装置及びその駆動装置 - Google Patents

Description

本発明は表示装置及びその駆動装置に関する。

一般的な液晶表示装置（ＬＣＤ）は、画素電極及び共通電極が具備された二つの表示板と、その間に入っている誘電率異方性を有する液晶層を有する。画素電極は、行列状に配列されており、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子に接続されて、一行ずつ、順次、データ電圧の印加を受ける。共通電極は、表示板の全面に亘って形成されており、共通電圧の印加を受ける。画素電極と共通電極及びその間の液晶層は、回路的に見れば液晶キャパシタをなし、液晶キャパシタは、これに接続されたスイッチング素子と共に画素を構成する基本単位となる。

このような液晶表示装置は、二つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長く印加されることによって発生する劣化現象を防ぐために、フレーム毎に、行毎に、または画素毎に、共通電圧に対するデータ電圧の極性を反転させる。

現在の液晶表示装置は、Ｒ、Ｇ、Ｂそれぞれの画素の電気光学的特性が異なるにもかかわらず、電気光学的特性が同一であるという仮定下で電気的な信号を同一に用いる。このため、実際にＲ、Ｇ、Ｂのガンマ特性を独立的に測定して見ると、一つの曲線として一致しない。この結果、階調毎に色感が一定でなくなったり、ある一方に著しく偏向することが生じる。

例えば、ＰＶＡモードの液晶表示装置は、一般に明るい階調ではＲ成分が多く、暗い階調ではＢ成分が多い。そのため、任意の色相を表示する際に、暗い階調に向かうにつれて青くなり、例えば、人間の顔を表示するとき、青色系の色感が加えられて冷たい色感となる。
これは、階調表現時、階調レベルの増減とは関係なく色温度特性を有するべきであるが、従来技術では、暗いレベル側に向かうにつれて色温度が急激に上昇し、Ｂ成分が強く現れるためである。

そのため、Ｒ、Ｇ、Ｂそれぞれのガンマ曲線を独立的に変形して、適応型色補正（ａｄａｐｔｉｖｅ ｃｏｌｏｒ ｃｏｒｒｅｃｔｉｏｎ：以下、ＡＣＣという。）機能を有する液晶表示装置が開発されている（例えば、特許文献１参照）。
一方、現在では、部品の標準化及び共用化を図るため、液晶表示装置駆動用の統合制御器の開発が進んでいる。統合制御器は、ＴＮ及びＰＶＡなどの液晶モードに関係なく、いかなるモードでも使用することができ、解像度もプログラム可能に設計することができる。ただし、統合制御器は、入出力映像データのビット数によって幾つかに分類される。

統合制御器は、ＡＣＣ機能を実現する際、入力映像データのビット数と異なるビット数に映像データを変換し、変換された映像データのビット数と異なるビット数に映像データを再び変換して出力する。例えば、映像データは８ビット−１０ビット−８ビット、８ビット−９ビット−６ビット、６ビット−８ビット−６ビットなどに変換される。よって、各場合のデータ変換によるロジックを個別に用意して運用する場合には、極めて複雑なロジックが統合制御器に含まれることになる。

一方、統合制御器には、ＡＣＣ機能を実現するためにメモリなどからなるルックアップテーブルが実装されているが、ルックアップテーブルのサイズが大きいほど消費電力が大きくなる。
特開２００３−２９７２４号公報

本発明の目的は、ルックアップテーブルのサイズを小さくして消費電力を低減する表示装置及びその駆動装置を提供すること、ＡＣＣ機能のためのロジックを共用できる表示装置及びその駆動装置を提供することである。

このような技術的課題を解決するための本発明の一実施形態に係る表示装置の駆動装置は、Ｍビット入力映像信号のガンマ特性によって予め定められた色補正データに基づいた色補正パラメータを記憶する第１ルックアップテーブルと、前記入力映像信号及び前記色補正パラメータに基づいて前記色補正データに対応するＮビットの演算データを算出する演算部と、前記演算データのうちの下位（Ｎ−Ｌ）ビットのデータ値によって所定の第１の数の画素を一単位として空間的平均を表示し、所定の第２の数のフレームを一単位として時間的平均を表示するディザリングパターンを記憶する第２ルックアップテーブルと、前記演算部からの前記演算データ及び前記第２ルックアップテーブルからのディザリングパターンによってディザリング処理して、前記Ｌビットの出力映像信号を生成するディザリング処理部とを備え、前記第２ルックアップテーブルは、前記表示装置が対応する、前記（Ｎ−Ｌ）ビットのデータ値と前記第２の数との組み合わせから成るディザリングパターンのうち、前記ディザリングパターンの時間的な規則性によって他のディザリングパターンと重複するディザリングパターンを記憶せず、前記ディザリング処理部は、前記第２ルックアップテーブルに記憶されている前記ディザリングパターンから、前記第２ルックアップテーブルに記憶されていない前記ディザリングパターンを、前記ディザリングパターンの時間的な規則性を利用して導出する。

前記第２ルックアップテーブルは、下位（Ｎ−Ｌ）ビットが所定のビット数である第１の場合のディザリングパターンを記憶するものであって、前記ディザリング処理部は、下位（Ｎ−Ｌ）ビットが前記所定のビット数より小さい第２の場合、前記データ値を、前記第１の場合の特定のデータ値に対応づけてディザリング処理するとよい。

前記第１の場合がＮ＝９、Ｌ＝６であって、前記第１の数が１６個であり、前記第２の数が８個であるとよい。
また、前記第２の場合がＮ＝８、Ｌ＝６であるとよい。

前記第２の場合の前記演算データの下位２ビット“０１／１０／１１”に相当するディザリングパターンが、前記第１の場合の前記演算データの下位３ビット“０１０／１００／１１０”に相当するディザリングパターンに対応しているとよい。

前記第２ルックアップテーブルは、前記ディザリングパターンにおいて反転関係にある二部分のうちいずれか一部分のみ記憶するとよい。
また、前記第２ルックアップテーブルは、前記演算データの最下位ビットが“０”である場合に対し、前記第２の数の半分に相当するフレームのディザリングパターンのみ記憶するとよい。

前記色補正パラメータは、前記入力映像信号と前記色補正データとの差に基づいた差データを有するとよい。
また、前記演算部は、前記入力映像信号に２ ^(N-M) を乗算してＮビットのデータに変換した後、前記差データを加算して前記演算データを算出するとよい。
さらに、前記ルックアップテーブルは、前記差データを所定の階調単位で記憶し、前記演算部は、前記差データ及び前記入力映像信号によって補間し、前記演算データを算出するとよい。

前記ルックアップテーブルは、前記差データを所定の階調単位で記憶し、前記色補正パラメータは、隣接した前記差データの差に基づいた差パラメータをさらに有し、前記演算部は、前記差データ、前記差パラメータ及び前記入力映像信号によって補間し、前記演算データを算出するとよい。
また、前記ルックアップテーブルは、赤色及び青色入力映像信号に対する色補正パラメータを記憶するとよい。

前記差データを記憶するＲＯＭからなるメモリをさらに有し、初期始動時に前記メモリから前記隣接した差データを受信し、前記差パラメータを算出して、ＲＡＭからなる前記ルックアップテーブルに記憶させるとよい。

Ｍ＝８、Ｎ＝９である第１の場合と、Ｍ＝６、Ｎ＝８である第２の場合との前記ルックアップテーブル及び前記演算部は実質的に同一であるとよい。
また、前記第２の場合において、前記入力映像信号に４を乗算して８ビットのデータに変換するビット変換部をさらに有するとよい。

本発明の他の実施形態に係る表示装置は、前記駆動装置を有する。

本発明により、ルックアップテーブルのサイズを小さくして消費電力を低減する表示装置及びその駆動装置を提供することが可能となる。また、ＡＣＣ機能のためのロジックを共用できる表示装置及びその駆動装置を提供することが可能となる。
例えば、ＡＣＣ用ルックアップテーブルに差データを記憶させ、補間法を利用することによって、ルックアップテーブルのサイズを小さくすることができ、その結果、消費電力を減らすことができる。

また例えば、ディザリングパターンをルックアップテーブルに記憶させることで、ディザリングパターンを容易に変更することができ、ディザリングパターンの規則性を利用して、ディザリングパターン用ルックアップテーブルのサイズを最少化することができる。
また例えば、８ビット−９ビット補間ロジックに６ビット−８ビット補間ロジックを含ませ、９ビット−６ビットディザリングロジックに８ビット−６ビットディザリングロジックを含ませることによって、ルックアップテーブル及びＡＣＣ機能のためのロジックを共用することができる。

以下、添付した図面を参照して、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な参照符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

本発明の実施形態に係る表示装置及びその駆動装置について図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る液晶表示装置のブロック図であり、図２は、本発明の一実施形態に係る液晶表示装置の一画素に対する等価回路図である。
図１に示すように、本発明の一実施形態に係る液晶表示装置１０００は、液晶表示板組立体３００及びこれに接続されたゲート駆動部４００、データ駆動部５００、データ駆動部５００に接続された階調電圧生成部８００、並びにこれらを制御する信号制御部６００を備える。

液晶表示板組立体３００は、等価回路的には、複数の表示信号線Ｇ₁−Ｇ_n、Ｄ₁−Ｄ_mと、これに接続されてほぼ行列状に配列された複数の画素を有する。
表示信号線Ｇ₁−Ｇ_n、Ｄ₁−Ｄ_mは、ゲート信号（走査信号ともいう。）を伝達する複数のゲート線Ｇ₁−Ｇ_nと、データ信号を伝達するデータ線Ｄ₁−Ｄ_mを有する。ゲート線Ｇ₁−Ｇ_nは、ほぼ行方向に延びて、互いにほぼ平行であり、データ線Ｄ₁−Ｄ_mは、ほぼ列方向に延びて、互いにほぼ平行である。

各画素２０００は、表示信号線Ｇ₁−Ｇ_n、Ｄ₁−Ｄ_mに接続されたスイッチング素子Ｑと、これに接続された液晶キャパシタＣ_LC及びストレージキャパシタＣ_STを有する。ストレージキャパシタＣ_STは、必要に応じて省略することができる。
薄膜トランジスタなどスイッチング素子Ｑは、下部表示板１００に備えられ、三端子素子としてその制御端子及び入力端子は、各々ゲート線Ｇ₁−Ｇ_n及びデータ線Ｄ₁−Ｄ_mに接続されており、出力端子は、液晶キャパシタＣ_LC及びストレージキャパシタＣ_STに接続されている。

液晶キャパシタＣ_LCは、下部表示板１００の画素電極１９０と上部表示板２００の共通電極２７０とを二つの端子とし、二つの電極１９０、２７０の間の液晶層３が誘電体として機能する。画素電極１９０は、スイッチング素子Ｑに接続されており、共通電極２７０は、上部表示板２００の全面に形成されて共通電圧Ｖｃｏｍの印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に備えられることもあり、その場合には、二つの電極１９０、２７０のうちの少なくとも一つを線状または棒状に作ることができる。

液晶キャパシタＣ_LCの補助的な役割を果たすストレージキャパシタＣ_STは、下部表示板１００に備えられた別個の信号線（図示せず）と画素電極１９０が絶縁体を介在して重畳してなり、この別個の信号線には、共通電圧Ｖ_comなどの定められた電圧が印加される。しかし、ストレージキャパシタＣ_STは、画素電極１９０が絶縁体を媒介としてすぐ上の前段ゲート線と重畳してなることができる。

一方、色表示を実現するため、各画素が三原色のうちの一つを固有に表示したり（空間分割）、各画素が時間によって交互に三原色を表示するように（時間分割）し、これら三原色の空間的、時間的な作用によって所望の色相が認識できるようにする。図２は、空間分割の一例であって、各画素が画素電極１９０に対応する領域に赤色、緑色、または青色のカラーフィルタ２３０を備えている様子を示す。図２とは異なって、カラーフィルタ２３０は、下部表示板１００の画素電極１９０の上または下に形成することもできる。

液晶表示板組立体３００の二つの表示板１００、２００の少なくとも一方の外側面には、光を偏光させる偏光子（図示せず）が付着されている。
階調電圧生成部８００は、画素の透過率に関わる二組の複数階調電圧を生成する。そのうちの一組は、共通電圧Ｖ_comに対してプラスの値を有し、もう一組は、マイナスの値を有する。

ゲート駆動部４００は、液晶表示板組立体３００のゲート線Ｇ₁−Ｇ_nに接続され、外部からのゲートオン電圧Ｖ_onとゲートオフ電圧Ｖ_offの組み合わせからなるゲート信号をゲート線Ｇ₁−Ｇ_nに印加する。
データ駆動部５００は、液晶表示板組立体３００のデータ線Ｄ₁−Ｄ_mに接続され、階調電圧生成部８００からの階調電圧を選択して、データ信号として画素に印加する。

ゲート駆動部４００またはデータ駆動部５００は、複数の駆動集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路膜（図示せず）上に装着されて、ＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に付着されることもできる。これと異なって、ゲート駆動部４００またはデータ駆動部５００が液晶表示板組立体３００に集積されることもできる。

信号制御部６００は、色補正部６１０を有し、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。これと異なって、色補正部６１０が信号制御部６００の外部に具現されることもできる。
色補正部６１０は、ルックアップテーブル６１１とディザリング処理部６１７とを有し、階調レベルの増減に応じて色温度が一定の特性を有するように、外部のグラフィック制御部（図示せず）からの入力映像データＲ、Ｇ、Ｂを補正する。

ルックアップテーブル６１１は、ｍビットの入力映像データＲ、Ｇ、Ｂ各々に対するｎビットの色補正映像データ（以下、ＡＣＣデータという。）を記憶しており、入力映像データＲ、Ｇ、Ｂを受信して、これと対応するＡＣＣデータを出力する。この時、ルックアップテーブル６１１が記憶するＡＣＣデータの全容量は、２^m×ｎ×３である。ルックアップテーブル６１１は、ＲＯＭまたはＲＡＭで実現することができ、ＲＡＭで実現する場合、色補正部６１１の外部にＲＯＭをさらに有し、初期起動時、そこからＡＣＣデータを読み取る。

ディザリング処理部６１７は、ルックアップテーブル６１１からＡＣＣデータを読み取り、ディザリング（ｄｉｔｈｅｒｉｎｇ）処理を行った後、出力映像データを送出する。ディザリングは、Ｎビットの入力データのうちデータ駆動ＩＣが処理可能なビット数であるＭビットのみを利用して表示できるように入力データを再構成する技術であって、入力データの下位（Ｎ−Ｍ）ビットに対し空間的及び時間的に隣接した画素の平均階調を表示することによって、Ｎビットの入力データを表示することができる。

次に、このような液晶表示装置１０００の表示動作について、より詳細に説明する。
信号制御部６００は、グラフィック制御部から入力映像データＲ、Ｇ、Ｂ及びその表示を制御する入力制御信号、例えば垂直同期信号Ｖ_syncと水平同期信号Ｈ_sync、メインクロックＭＣＬＫ、データイネーブル信号ＤＥなどの提供を受ける。信号制御部６００は、入力映像データＲ、Ｇ、Ｂと入力制御信号に基づいて映像信号Ｒ、Ｇ、Ｂを液晶表示板組立体３００の動作条件に合うように適切に処理し、ゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に送出し、データ制御信号ＣＯＮＴ２と処理した映像信号ＤＡＴは、データ駆動部５００に送出する。

ゲート制御信号ＣＯＮＴ１は、ゲートオン電圧Ｖ_onの走査開始を指示する走査開始信号ＳＴＶと、ゲートオン電圧Ｖ_onの出力を制御する少なくとも一つのクロック信号などを有する。
データ制御信号ＣＯＮＴ２は、一つの画素行のデータ伝送を知らせる水平同期開始信号ＳＴＨとデータ線Ｄ₁−Ｄ_mに当該データ電圧の印加を指示するロード信号ＬＯＡＤ、共通電圧Ｖｃｏｍに対するデータ電圧の極性（以下、共通電圧に対するデータ電圧の極性を略してデータ電圧の極性という。）を反転させる反転信号ＲＶＳ、及びデータクロック信号ＨＣＬＫなどを有する。

データ駆動部５００は、信号制御部６００からのデータ制御信号ＣＯＮＴ２によって一行の画素に対する映像データＤＡＴを受信し、階調電圧生成部８００からの階調電圧のうちの各映像データＤＡＴに対応する階調電圧を選択することによって、映像データＤＡＴを当該データ電圧に変換した後、これを当該データ線Ｄ₁−Ｄ_mに印加する。
ゲート駆動部４００は、信号制御部６００からのゲート制御信号ＣＯＮＴ１によってゲートオン電圧Ｖ_onをゲート線Ｇ₁−Ｇ_nに印加し、このゲート線Ｇ₁−Ｇ_nに接続されたスイッチング素子Ｑをターンオンさせ、これによってデータ線Ｄ₁−Ｄ_mに印加されたデータ電圧がターンオンしたスイッチング素子Ｑを介して該当する画素に印加される。

画素に印加されたデータ電圧と共通電圧Ｖ_comの差は、液晶キャパシタＣ_LCの充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさに応じてその配列を異にし、そのため液晶層３を通過する光の偏光が変化する。このような偏光の変化は、表示板１００、２００に付着された偏光子（図示せず）によって光透過の率変化として現れる。
一水平周期（または１Ｈ）（水平同期信号Ｈ_sync、データイネーブル信号ＤＥ、ゲートクロックＣＰＶの一周期）が経過すれば、データ駆動部５００とゲート駆動部４００は、次行の画素に対して同一の動作を繰り返す。このような方法で、１フレーム期間中、全ゲート線Ｇ₁−Ｇ_nに対して、順次ゲートオン電圧Ｖ_onを印加して全画素にデータ電圧を印加する。１フレームが終了すれば次のフレームが開始し、各画素に印加されるデータ電圧の極性が直前フレームでの極性と逆になるように、データ駆動部５００に印加される反転信号ＲＶＳの状態が制御される（フレーム反転）。この時、１フレーム期間内であっても反転信号ＲＶＳの特性に応じて、一つのデータ線を介して流れるデータ電圧の極性が変わったり（例：行反転、ドット反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なることができる（例：列反転、ドット反転）。

以下、添付図を参照して、本発明の他の実施形態によって液晶表示装置１０００の色補正部に含まれているルックアップテーブルのサイズを小さくすることができる様々な方法について詳細に説明する。
まず、赤色及び青色の入力映像データＲ、Ｂに対してのみ色補正を行い、緑色入力映像データＧに対しては色補正を行わない。これによってもＡＣＣ効果を十分に発揮することができ、かえって緑色入力映像データＧに対して色補正を行うと、ガンマ値が変更されて問題が発生することがある。よって、ルックアップテーブルには、赤色ＡＣＣデータ及び青色ＡＣＣデータのみを記憶させ、緑色ＡＣＣデータは除去する。これにより、ルックアップテーブルのサイズを２／３に小さくすることができる。

次に、入力映像データＲ、Ｂの全階調に対して、赤色及び青色ＡＣＣデータと入力映像データＲ、Ｂの差データｆをルックアップテーブルに記憶させる。このようにして、ＡＣＣデータと差データｆとのビット数の差だけルックアップテーブルのサイズを小さくすることができる。
これに加えて、入力映像データＲ、Ｂの全階調に対し、ＡＣＣデータを全て記憶させるのではなく、所定階調の間隔毎にＡＣＣデータを記憶させ、残りの階調では補間を利用する。このようにして、ルックアップテーブルのサイズをより小さくすることができる。

このように大きさが減少したルックアップテーブルを有する色補正部について、以下のように分類してより詳細に説明する。色補正部は、信号制御部６００に入力される入力映像データＲ、Ｇ、Ｂと処理された映像データＤＡＴのビット数に応じて、８ビット入力−８ビット出力、８ビット入力−６ビット出力、及び６ビット入力−６ビット出力に分類される。

（１）８ビット入力−８ビット出力
まず、図３乃至図７を参照して、入力映像データが８ビットで、補正された出力映像データが８ビットである色補正部について詳細に説明する。この色補正部は、８ビット入力映像データを１０ビットのＡＣＣデータに変換した後、ディザリング処理して８ビットの出力映像データを送出する。

図３は、本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の一例であり、図４は、ＡＣＣデータと入力映像データの差を示したグラフであり、図５は、色補正前後の色温度曲線を示す図である。図６は、本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の他の例であり、図７は、線形補間法を適用するため、図４のグラフの一つの区間を示す図である。

説明の便宜上、図３及び図６で色補正の対象として赤色映像データＲのみを表示しているが、青色映像データＢにも同様に適用される。
図３に示すように、本発明の他の実施形態に係る色補正部６２０は、ルックアップテーブル６２１、乗算器６２３、加算器６２５、及びディザリング処理部６２７を有する。
ルックアップテーブル６２１は、図４に示すように、入力映像データＲ、Ｂと当該ＡＣＣデータとの差ＤＩＦによる差データｆを記憶し、入力映像データＲ、Ｂを受信して、これに対応する差データｆを送出する。

乗算器６２３は、入力映像データＲ、Ｂに４（２進数で１００）を乗算して１０ビットにした後、加算器６２５に送出する。
加算器６２５は、ルックアップテーブル６２１からの差データｆと乗算器６２３からの出力データとを加算して１０ビットのＡＣＣデータＲ’、Ｂ’を生成した後、ディザリング処理部６２７に送出する。

ディザリング処理部６２７は、ＡＣＣデータＲ’、Ｂ’を受信してディザリング処理した後、８ビットの出力映像データＲ”、Ｂ”を送出する。
この時、入力映像データＧは、別途の色補正を行わずそのままデータ駆動部５００に送出する。
差データｆは、８ビットデータとしてＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）１ビットはサインビット（ｓｉｇｎ ｂｉｔ）を示し、ＬＳＢ（ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）２ビットは解像度（０．２５）を示し、中間の５ビットは差ＤＩＦの整数値を示す。図４のように、整数値は＋／−１６以下であるので５ビットで表現することができる。よって、この場合、全体ルックアップテーブル６２１のサイズを８０％に小さくすることができる。例えば、整数値を４ビットで表現する場合、ルックアップテーブル６２１のサイズが７０％に小さくなり、この時、解像度を１ビット（０．５）とすれば、ルックアップテーブル６２１のサイズを最大６０％に小さくすることができる。

上述した実施形態において、ｍが８であり、ｎが１０であるので、ルックアップテーブル６１１が記憶する全体容量は、２５６×１０×３＝７，６８０ビットである。ところが、本実施形態のように、緑色ＡＣＣデータを除去する場合には、ルックアップテーブル６２１は２５６×１０×２＝５，１２０ビットを記憶すれば良く、これに８ビットの差データｆのみを記憶する場合、ルックアップテーブル６２１は２５６×８×２＝４，０９６ビットのみを記憶すれば良い。

次に、補間法を適用してルックアップテーブルのサイズをより小さくする色補正部について説明する。
図６に示すように、本発明の他の実施形態に係る色補正部６３０は、ルックアップテーブル６３１、乗算器６３３、補間部６３４、加算器６３５、及びディザリング処理部６３７を有する。ここで、乗算器６３３、加算器６３５、及びディザリング処理部６３７は、上述した色補正部６２０の乗算器６２３、加算器６２５、及びディザリング処理部６２７と各々実質的に同一であるので、これに対する説明は省略する。

ルックアップテーブル６３１は、入力映像データＲ、Ｂと当該ＡＣＣデータの差ＤＩＦに対する差データｐを８階調単位で記憶し（入力映像データの８階調毎に差データｐを記憶し）、隣接した差データｐ値の差をパラメータｑに記憶する。ルックアップテーブル６３１は、入力映像データＲ、Ｂの上位５ビットを受信し、これに対応する差データｐ及びパラメータｑを補間部６３４に送出する。

補間部６３４は、入力映像データＲ、Ｂの下位３ビット及びルックアップテーブル６３１から差データｐ及びパラメータｑを受信し、入力映像データＲ、Ｂに対する差データｆを算出し、加算器６３５に送出する。
図７に示すように、入力映像データ値がｘである場合、ｘに対する差データｆを線形補間法で次式により求めることができる

ここで、（ｘ１−ｘ０）は、階調間隔として８であり、（ｘ−ｘ０）は、入力映像データＲ、Ｂの下位３ビットデータ値である。
差データｐは、８ビットデータであって、ＭＳＢ１ビットは、サインビットを示し、ＬＳＢ２ビットは、解像度（０．２５）を示し、中間の５ビットは差ＤＩＦの整数値を示す。パラメータｑは、６ビットデータであって、ＭＳＢ１ビットは、サインビットを示し、ＬＳＢ２ビットは、解像度（０．２５）を示し、中間の３ビットは、隣接した差データｐの差を示す。

従って、ルックアップテーブル６３１は、８ビット差データｐと６ビットパラメータｑとを８階調単位で記憶すれば良いので、３２×１４×２＝８９６ビットを記憶すれば良い。このように補間法を利用して、ルックアップテーブル６３１のサイズをルックアップテーブル６１１のサイズの１２％に小さくすることができる。
（２）８ビット入力−６ビット出力
図８及び図９を参照して、入力映像データが８ビットで、補正された出力映像データが６ビットである色補正部について詳細に説明する。この色補正部は、８ビット入力映像データを９ビットのＡＣＣデータに変換した後、ディザリング処理して６ビットの出力映像データを送出する。

図８及び図９は、本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の他の例である。
説明の便宜上、図８及び図９で色補正の対象として赤色映像データＲのみを表示しているが、青色映像データＢにも同様に適用される。
図８に示すように、本発明の他の実施形態に係る色補正部６４０は、ルックアップテーブル６４１、乗算器６４３、加算器６４５、及びディザリング処理部６４７を有する。

ルックアップテーブル６４１は、図４に示すように、入力映像データＲ、Ｂと当該ＡＣＣデータとの差ＤＩＦによる差データｆを記憶し、入力映像データＲ、Ｂを受信し、これに対応する差データｆを送出する。
乗算器６４３は、入力映像データＲ、Ｂに２（２進数で１０）を乗算して９ビットにした後、加算器６４５に送出する。

加算器６４５は、ルックアップテーブル６４１からの差データｆと乗算器６４３からの出力データとを加算して９ビットのＡＣＣデータＲ’、Ｂ’を生成した後、ディザリング処理部６４７に送出する。
ディザリング処理部６４７は、ＡＣＣデータＲ’、Ｂ’を受信してディザリング処理した後、６ビットの出力映像データＲ”、Ｂ”を送出する。

差データｆは、７ビットデータであって、ＭＳＢ１ビットは、サインビットを示し、ＬＳＢ１ビットは、解像度（０．５）を示し、中間の５ビットは、差ＤＩＦの整数値を示す。従って、この場合、緑色ＡＣＣデータを除去し、差データｆのみを記憶する場合、ルックアップテーブル６４１のサイズは２５６×７×２＝３，５８４ビットになり、最初の実施形態におけるルックアップテーブル６１１（３色の２５６階調に対して、９ビットのデータを有する場合）のサイズ２５６×９×３＝６，９１２ビットの５２％に小さくすることができ、さらに、整数値を４ビットで表現する場合、ルックアップテーブル６４１のサイズは２５６×６×２＝３，０７２ビットになり、４４％に小さくすることができる。

ここで、この場合において、補間法を適用してルックアップテーブルのサイズをより小さくする色補正部について説明する。
図９に示すように、本発明の他の実施形態に係る色補正部６５０は、ルックアップテーブル６５１、乗算器６５３、補間部６５４、加算器６５５、及びディザリング処理部６５７を有する。ここで、乗算器６５３、加算器６５５、及びディザリング処理部６５７は、上述した色補正部６４０の乗算器６４３、加算器６４５、及びディザリング処理部６４７と各々実質的に同一であるのでこれに対する説明は省略する。

ルックアップテーブル６５１は、入力映像データＲ、Ｂと当該ＡＣＣデータの差ＤＩＦに対する差データｐを８階調単位で記憶し、隣接した差データｐ値の差をパラメータｑに記憶する。ルックアップテーブル６５１は、入力映像データＲ、Ｂのうちの上位５ビットを受信し、これに対応する差データｐ及びパラメータｑを補間部６５４に送出する。
補間部６５４は、入力映像データＲ、Ｂのうちの下位３ビット及びルックアップテーブル６５１から差データｐ及びパラメータｑを受信し、上述の数式１に基づいて、入力映像データＲ、Ｂに対する差データｆを算出し、加算器６５５に送出する。

差データｐは、７ビットデータであって、ＭＳＢ１ビットは、サインビットを示し、ＬＳＢ１ビットは、解像度（０．５）を示し、中間の５ビットは、差ＤＩＦの整数値を示す。パラメータｑは、５ビットデータであって、ＭＳＢ１ビットは、サインビットを示し、ＬＳＢ１ビットは、解像度（０．５）を示し、中間の３ビットは、隣接した差データｐの差を示す。

従って、ルックアップテーブル６５１は、７ビット差データｐと５ビットパラメータｑとを８階調単位で記憶すれば良く、３２×１２×２＝７６８ビットを記憶すれば良い（１１％に縮少）。例えば、差ＤＩＦの整数値のビット数を一つずつ小さくする場合、差データｐは６ビット、パラメータｑは４ビットになり、ルックアップテーブル６５１は、３２×１０×２＝６４０ビットを記憶すれば良い（９．３％に縮少）。

（３）６ビット入力−６ビット出力
図１０及び図１１を参照して、入力映像データが６ビットであり、補正された出力映像データが６ビットである色補正部について詳細に説明する。この色補正部は、６ビット入力映像データを８ビットのＡＣＣデータに変換した後、ディザリング処理して、６ビットの出力映像データを送出する。

図１０及び図１１は、本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の他の例である。
説明の便宜上、図１０及び図１１で、色補正の対象として赤色映像データＲのみを表示しているが、青色映像データＢにも同様に適用される。
図１０に示すように、本発明の他の実施形態に係る色補正部６６０は、ルックアップテーブル６６１、乗算器６６３、加算器６６５、及びディザリング処理部６６７を有する。

ルックアップテーブル６６１は、入力映像データＲ、Ｂと当該ＡＣＣデータとの差ＤＩＦによる６ビットの差データｆを記憶し、入力映像データＲ、Ｂを受信して、これに対応する差データｆを送出する。
乗算器６６３は、入力映像データＲ、Ｂに４（２進数で１００）を乗算して８ビットにした後、加算器６６５に送出する。

加算器６６５は、ルックアップテーブル６６１からの差データｆと乗算器６６３からの出力データを加算して、８ビットのＡＣＣデータＲ’、Ｂ’を生成した後、ディザリング処理部６６７に送出する。
ディザリング処理部６６７は、ＡＣＣデータＲ’、Ｂ’を受信してディザリング処理した後、６ビットの出力映像データＲ”、Ｂ”を送出する。

差データｆのＭＳＢ１ビットは、サインビットを示し、ＬＳＢ２ビットは、解像度（０．２５）を示し、中間の３ビットは、差ＤＩＦの整数値を示す。ここで、図４に示したグラフは、ＡＣＣデータと入力映像データとの差を８ビット２５６階調に対して表したものであって、同一のグラフを６ビット６４階調に対して表せば、縦軸のスケールが１／４に小さくなる。よって、整数値は、−４以上＋４以下になり、３ビットで表現することができる。この場合、緑色ＡＣＣデータを除去し、差データｆのみを記憶する場合、ルックアップテーブル６４１のサイズは、６４×６×２＝７６８ビットになり、最初の実施形態のルックアップテーブル６１１（３色の６４階調に対して、８ビットのデータを有する場合）のサイズ６４×８×３＝１，５３６ビットに比べて５０％に小さくすることができる。

次に、この場合、補間法を適用してルックアップテーブルのサイズをより小さくする色補正部について説明する。
図１１に示すように、本発明の他の実施形態に係る色補正部６７０は、ルックアップテーブル６７１、乗算器６７３、補間部６７４、加算器６７５、及びディザリング処理部６７７を有する。ここで、乗算器６７３、加算器６７５、及びディザリング処理部６７７は、上述した色補正部６６０の乗算器６６３、加算器６６５、及びディザリング処理部６６７と各々実質的に同様であるのでこれに対する説明は省略する。

ルックアップテーブル６７１は、入力映像データＲ、Ｂと当該ＡＣＣデータとの差ＤＩＦに対する差データｐを８階調単位で記憶し、隣接した差データｐ値の差をパラメータｑに記憶する。ルックアップテーブル６７１は、入力映像データＲ、Ｂのうちの上位３ビットを受信し、これに対応する差データｐ及びパラメータｑを補間部６７４に送出する。
補間部６７４は、入力映像データＲ、Ｂのうちの下位３ビット及びルックアップテーブル６７１から差データｐ及びパラメータｑを受信し、上述の数式１に基づいて入力映像データＲ、Ｂに対する差データｆを算出して、加算器６７５に送出する。

差データｐは、６ビットデータであって、ＭＳＢ１ビットは、サインビット示し、ＬＳＢ２ビットは、解像度（０．２５）を示し、中間の３ビットは、差ＤＩＦの整数値を示す。パラメータｑは、４ビットデータであって、ＭＳＢ１ビットは、サインビットを示し、ＬＳＢ２ビットは、解像度（０．２５）を示し、中間の１ビットは隣接した差データｐの差を示す。

従って、ルックアップテーブル６７１は、６ビット差データｐと、４ビットパラメータｑを８階調単位で記憶すれば良く、８×１０×２＝１６０ビットを記憶すれば良い（１０．４％に縮少）。
本発明の他の実施形態に係るルックアップテーブルは、ＲＯＭまたはＲＡＭで実現され、ＲＡＭで実現する場合、色補正部の外部にＲＯＭをさらに備え、初期起動の際にそこから差データｐを読み取る。特に、補間を利用する場合には、外部ＲＯＭには差データｐのみを記憶させ、初期起動の際にそこからパラメータｑを計算し、内部ＲＡＭに書き込む。このようにして、外部ＲＯＭのサイズを小さくすることができる。

次に、８ビット入力−６ビット出力の色補正部と、６ビット入力−６ビット出力の色補正部のロジック統合について、図面を参照して詳細に説明する。
まず、８ビット入力−６ビット出力ロジックのうちの８ビット−９ビット補間ロジックと、６ビット入力−６ビット出力ロジックのうちの６ビット−８ビット補間ロジックの統合について、図１２Ａ及び図１２Ｂを参照して詳細に説明する。

図１２Ａ及び図１２Ｂは、本発明の他の実施形態に係る液晶表示装置の色補正部の演算過程を示す図である。
８ビット−９ビット補間ロジックである図１２Ａに示す演算過程は、色補正部６５０で行われる。補間部６５４は、ルックアップテーブル６５１から入力映像データＲに相当する５ビットのパラメータｑを抽出し、入力映像データＲの下位３ビットデータＲ［２：０］を乗算する。乗算した結果算出されたデータを８で割って、下位３ビットを除去した後、ルックアップテーブル６５１からの７ビットの差データｐを加算し、入力映像データＲに対する７ビットの差データｆを算出する。次いで、加算器６５５は、差データｆと入力映像データＲに２を乗算したデータとを加算し、９ビットのＡＣＣデータＲ’を算出する。

一方、６ビット−８ビット補間ロジックは、８ビット−９ビット補間ロジックと同一のロジックを使用して実現することができる。ただし、この場合、補間は２階調単位で行われる。そのために、６ビット入力映像データＲ、Ｂに４を乗算し、つまりＬＳＢ２ビットに“００”を挿入して８ビットに変換する。しかし、ルックアップテーブル６７１は、３２×１２×２ビットを記憶するルックアップテーブル６５１をそのまま使用する。この時、差データｐ及びパラメータｑの最下位１ビットは演算には含まれているが、結果的に無視することができる。

図１２Ｂに示すように、このような演算過程は、図１２Ａに示す演算過程と同様であるのでこれに対する詳細な説明は省略する。ここで、最終算出されたデータＲ’［８：０］のうちの最下位ビットＲ’０を除く８ビットのデータがＡＣＣデータＲ’となる。
図１２Ａ及び図１２Ｂで、赤色映像データＲのみを表示しているが、青色映像データＢにも同様に適用される。

次に、８ビット入力−６ビット出力ロジックのうちの９ビット−６ビットディザリングロジックと、６ビット入力−６ビット出力のうちの８ビット−６ビットディザリングロジックの統合について、図１３及び図１４を参照して詳細に説明する。
図１３及び図１４は、本発明の他の実施形態に係る液晶表示装置の色補正部のディザリングパターンを示す図である。

９ビット−６ビットディザリングロジックは、９ビットＡＣＣデータを６ビット出力映像データに変換するロジックであり、８ビット−６ビットディザリングロジックは、８ビットＡＣＣデータを６ビット出力映像データに変換するロジックである。ディザリングロジックは、既に説明したように、同一の映像を表現するため、高いビット数のデータを低いビット数のデータに変換するロジックである。９ビットを６ビットに変換する場合、９ビットのＡＣＣデータのうちの下位３ビットのデータに対し８フレーム間の時間的平均を表示し、１６個の画素を一単位として空間的平均を表示する。なお、８ビットを６ビットに変換する場合、８ビットのＡＣＣデータのうちの下位２ビットのデータに対し４フレーム間の時間的平均を表示し、８個の画素を一単位として空間的平均を表示する。

図１３に示すディザリングパターンは、下位３ビットのデータ値“１００”に対して、４×４画素（１６個画素）の空間的平均を表現したパターンの一例である。ここで、斜線部には、上位６ビットのデータ値に１を加算した値（“１”と表示）を出力映像データとして送出し、残りは上位６ビットのデータ値（“０”と表示）をそのまま送出する。図１４は、このような１６個画素に対し、フリッカーなどの影響を考慮して、８フレーム間の時間的平均を表したディザリングパターンが示されている。

８ビット−６ビットディザリングロジックを９ビット−６ビットディザリングロジックに含ませて統合ロジックを作ることができる。即ち、８ビットのＡＣＣデータのうちの下位２ビットのデータ値“００／０１／１０／１１”に相当するディザリングパターンを９ビット−６ビットディザリングロジックで最下位ビットが“０”である３ビットデータ値、つまり“０００／０１０／１００／１１０”に相当するディザリングパターンに対応させる。これは、図１２Ｂの統合された補間ロジックで最終算出されたデータＲ’［８：０］のうちの最下位ビットＲ’０に“０”を代入し、ディザリングロジックに適用することによって実現される。

本発明の実施形態に係る色補正部は、メモリからなるルックアップテーブル（図示せず）を含んでディザリングパターンを記憶する。このようにして、必要に応じてメモリのデータ値を変更することで、ディザリングパターンを変更することができる。
ディザリングパターンが“０００”である場合、全て“０”であるので、これを除く７個の入力に対して８フレーム間のパターンを有する。ディザリングパターンは“０”と“１”と表現され、１６個画素に対して１６ビットが必要であり、その結果、ディザリングパターン用ルックアップテーブルのサイズは１６×７×８＝８９６ビットになる。

ところが、ディザリングパターンの規則性を利用することによって、ディザリングパターン用ルックアップテーブルのサイズを小さくすることができる。これについて図１４を参照して説明する。
まず、ディザリングパターンにおいて反転関係にある二つの部分のうちのいずれか一部分を削除する。即ち、００１、０１０及び０１１のディザリングパターンと１１１、１１０及び１０１のディザリングパターンは、それぞれ互いに反転させて表現できるので、このうちいずれか一つに対してのみルックアップテーブルに記憶させる。するとルックアップテーブルは、１６×４×８＝５１２ビットのみ記憶すればよい。

さらに、最下位ビットが“０”である場合のディザリングパターンは、４フレーム単位で繰り返されるので、ルックアップテーブルは４フレームのディザリングパターンのみ記憶すれば良い。よって、ルックアップテーブルは１６×３×８＝３８４ビットのみ記憶すれば良い。
これによって、図１４に示すように、斜線部のディザリングパターンに対する情報のみ記憶すれば、９ビット−６ビットディザリングロジックを実現することができる。

結局６ビット入力−６ビット出力の色補正部は、図９に示す８ビット入力−６ビット出力の色補正部６５０に統合可能であり、この時、色補正部６５０は、入力映像データが６ビットである場合、入力映像データに４を乗算することによって、８ビットのデータに変換するビット変換部（図示せず）をさらに有する。
一方、ＡＣＣデータが記憶されているルックアップテーブルとディザリングパターン用ルックアップテーブルは、同一の物理的メモリで実現できる。

ロジック実現の便宜上、ルックアップテーブルがパラメータｑデータを記憶するものと説明しているが、ルックアップテーブルから隣接した差データｐ二つを受信し、その差を算出することによって、パラメータｑを記憶しないことができ、その結果、ルックアップテーブルのサイズをより小さくすることができる。
以上、液晶表示装置について本発明の実施形態を説明したが、これに限定されるわけではなく、本発明の実施形態は、色補正が必要な表示装置、例えばプラズマ表示装置（ＰＤＰ）、有機発光表示装置（ＯＬＥＤ）などに適用することができる。

このように、ＡＣＣ用ルックアップテーブルに差データを記憶させ、補間法を利用することによって、ルックアップテーブルのサイズを小さくすることができ、その結果、消費電力を減らすことができる。
また、ディザリングパターンをルックアップテーブルに記憶させることで、ディザリングパターンを容易に変更することができ、ディザリングパターンの規則性を利用して、ディザリングパターン用ルックアップテーブルのサイズを最少化することができる。

また、８ビット−９ビット補間ロジックに６ビット−８ビット補間ロジックを含ませ、９ビット−６ビットディザリングロジックに８ビット−６ビットディザリングロジックを含ませることによって、ルックアップテーブル及びＡＣＣ機能のためのロジックを共用することができる。
以上で本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も本発明の権利範囲に属するものである。

本発明は、ルックアップテーブルのサイズを小さくして消費電力を低減することが求められる分野において、例えば、表示装置及びその駆動装置として有用である。また、ＡＣＣ機能のためのロジックを共用することが求められる分野において、例えば、表示装置及びその駆動装置として有用である。

本発明の一実施形態に係る液晶表示装置のブロック図である。 本発明の一実施形態に係る液晶表示装置の一画素に対する等価回路図である。 本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の一例である。 ＡＣＣデータと入力映像データの差を示したグラフである。 色補正前後の色温度曲線を示す図である。 本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の他の例である。 線形補間法を適用するために図４のグラフの一区間を示す図である。 本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の他の例である。 本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の他の例である。 本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の他の例である。 本発明の他の実施形態に係る液晶表示装置の色補正部のブロック図の他の例である。 本発明の他の実施形態に係る液晶表示装置の色補正部の演算過程を示す図である。 本発明の他の実施形態に係る液晶表示装置の色補正部の演算過程を示す図である。 本発明の他の実施形態に係る液晶表示装置の色補正部のディザリングパターンを示す図である。 本発明の他の実施形態に係る液晶表示装置の色補正部のディザリングパターンを示す図である。

符号の説明

３ 液晶層
１００、２００ 表示板
１９０ 画素電極
２３０ カラーフィルタ
２７０ 共通電極
３００ 液晶表示板組立体
４００ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
６１０、６２０、６３０、６４０、６５０、６６０、６７０ 色補正部
６１１、６２１、６３１、６４１、６５１、６６１、６７１ ルックアップテーブル
６１７、６２７、６３７、６４７、６５７、６６７、６７７ ディザリング処理部
６２３、６３３、６４３、６５３、６６３、６７３ 乗算器
６３４、６５４、６７４ 補間部
６２５、６３５、６４５、６５５、６６５、６７５ 加算器
８００ 階調電圧生成部
１０００ 液晶表示装置
２０００ 画素

Claims (16)

1. 表示装置の駆動装置であって、
   Ｍビット入力映像信号のガンマ特性によって予め定められた色補正データに基づいた色補正パラメータを記憶する第１ルックアップテーブルと、
   前記入力映像信号及び前記色補正パラメータに基づいて前記色補正データに対応するＮビットの演算データを算出する演算部と、
   前記演算データのうちの下位（Ｎ−Ｌ）ビットのデータ値によって所定の第１の数の画素を一単位として空間的平均を表示し、所定の第２の数のフレームを一単位として時間的平均を表示するディザリングパターンを記憶する第２ルックアップテーブルと、
   前記演算部からの前記演算データ及び前記第２ルックアップテーブルからのディザリングパターンによってディザリング処理して、前記Ｌビットの出力映像信号を生成するディザリング処理部と、
   を備え、
   前記第２ルックアップテーブルは、前記表示装置が対応する、前記（Ｎ−Ｌ）ビットのデータ値と前記第２の数との組み合わせから成るディザリングパターンのうち、前記ディザリングパターンの時間的な規則性によって他のディザリングパターンと重複するディザリングパターンを記憶せず、
   前記ディザリング処理部は、前記第２ルックアップテーブルに記憶されている前記ディザリングパターンから、前記第２ルックアップテーブルに記憶されていない前記ディザリングパターンを、前記ディザリングパターンの時間的な規則性を利用して導出する、
   駆動装置。
2. 前記第２ルックアップテーブルは、下位（Ｎ−Ｌ）ビットが所定のビット数である第１の場合のディザリングパターンを記憶するものであって、
   前記ディザリング処理部は、下位（Ｎ−Ｌ）ビットが前記所定のビット数より小さい第２の場合、前記データ値を、前記第１の場合の特定のデータ値に対応づけてディザリング処理する、請求項１に記載の駆動装置。
3. 前記第１の場合がＮ＝９、Ｌ＝６であって、前記第１の数が１６個であり、前記第２の数が８個である、
   請求項２に記載の駆動装置。
4. 前記第２の場合がＮ＝８、Ｌ＝６である、
   請求項３に記載の駆動装置。
5. 前記第２の場合の前記演算データの下位２ビット“０１／１０／１１”に相当するディザリングパターンが、前記第１の場合の前記演算データの下位３ビット“０１０／１００／１１０”に相当するディザリングパターンに対応している、
   請求項４に記載の駆動装置。
6. 前記第２ルックアップテーブルは、前記ディザリングパターンにおいて反転関係にある二部分のうちいずれか一部分のみ記憶する、
   請求項１に記載の駆動装置。
7. 前記第２ルックアップテーブルは、前記演算データの最下位ビットが“０”である場合に対し、前記第２の数の半分に相当するフレームのディザリングパターンのみ記憶する、請求項１に記載の駆動装置。
8. 前記色補正パラメータは、前記入力映像信号と前記色補正データとの差に基づいた差データを有する、
   請求項１に記載の駆動装置。
9. 前記演算部は、前記入力映像信号に２^(N-M)を乗算してＮビットのデータに変換した後、前記差データを加算して前記演算データを算出する、
   請求項８に記載の駆動装置。
10. 前記ルックアップテーブルは、前記差データを所定の階調単位で記憶し、
    前記演算部は、前記差データ及び前記入力映像信号によって補間し、前記演算データを算出する、
    請求項８に記載の駆動装置。
11. 前記ルックアップテーブルは、前記差データを所定の階調単位で記憶し、
    前記色補正パラメータは、隣接した前記差データの差に基づいた差パラメータをさらに有し、
    前記演算部は、前記差データ、前記差パラメータ及び前記入力映像信号によって補間し、前記演算データを算出する、
    請求項８に記載の駆動装置。
12. 前記ルックアップテーブルは、赤色及び青色入力映像信号に対する色補正パラメータを記憶する、
    請求項１１に記載の駆動装置。
13. 前記差データを記憶するＲＯＭからなるメモリをさらに有し、
    初期始動時、前記メモリから前記隣接した差データを受信し、前記差パラメータを算出して、ＲＡＭからなる前記ルックアップテーブルに記憶させる、
    請求項１１に記載の駆動装置。
14. Ｍ＝８、Ｎ＝９である第１の場合と、Ｍ＝６、Ｎ＝８である第２の場合とにおける前記ルックアップテーブル及び前記演算部が実質的に同一である、
    請求項８に記載の駆動装置。
15. 前記第２の場合において、前記入力映像信号に４を乗算して８ビットのデータに変換するビット変換部をさらに有する、
    請求項１４に記載の駆動装置。
16. 請求項１乃至請求項１５のいずれか一項に記載の駆動装置を備える表示装置。

Images