JP4865840B2

JP4865840B2 - ガンマ基準電圧発生回路及び平板表示装置

Info

Publication number: JP4865840B2
Application number: JP2009145231A
Authority: JP
Inventors: サンホ・ユ; ジェド・イ; ヨンジュン・ホン
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2008-07-08
Filing date: 2009-06-18
Publication date: 2012-02-01
Anticipated expiration: 2029-06-18
Also published as: KR101352189B1; KR20100006035A; US20100007680A1; JP2010020299A; CN101625825B; US8860767B2; CN101625825A

Description

本発明は、ガンマ基準電圧発生回路及びこれを利用した平板表示装置に関する。

最近、陰極線管（ＣＲＴ：ＣａｔｈｏｄｅＲａｙＴｕｂｅ）の短所である重さと体積とを減らすことができる各種平板表示装置（ＦＰＤ：ＦｌａｔＰａｎｅｌＤｉｓｐｌａｙ）が開発されている。平板表示装置としては、液晶表示装置（ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）、電界放出表示装置（ＦＥＤ：ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ）、プラズマディスプレイパネル（ＰＤＰ：ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）及び有機発光ダイオード表示装置（ＯＬＥＤ：ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅＤｉｓｐｌａｙ）などがあり、これらの平板表示装置の大部分が実用化されて市販されている。

ＬＣＤ及びＯＬＥＤは、それぞれ駆動電圧に応答して画像を表示する表示パネルと、この表示パネルに駆動電圧を供給する駆動回路とを備える。表示パネルには、アクティブスイッチング素子をそれぞれ持つ多数の画素がマトリックス形態で形成される。ＬＣＤは、表示パネルに印加される駆動電圧の強さによって、表示パネルに含まれる液晶層の光透過率を調節することで階調を表示している。ＯＬＥＤは、表示パネルに印加される駆動電圧の強さによって、有機発光ダイオードに流れる電流量を調節することで階調を表示している。

一般的に、階調とは、人の視覚が感じる光の量を段階的に分けたものを意味する。人の視覚は、ウェーバーの法則（Ｗｅｂｅｒ’ｓｌａｗ）によって、光の明るさに対して非線形的に反応する。そのため、チャンネル当たりｋ−ｂｉｔのように限定されたビット深度内で線形的に光の明るさを測定すれば、人は、光の量が変わるときに、光の明るさが断続的に変化しているように感じる。すなわち、ポスタリゼーション（階調変更）が発生する。したがって、与えられたビット深度の限界内で最適の画質を達成するために、光の明るさは、非線形的に符号化される必要がある。このために、表示パネルの駆動特性と人の視覚認知特性との差を取り除く作業が必要となる。この作業をガンマ補正と言う。一般的に、ガンマ補正方法は、表示パネルの駆動特性によって固定された多数のガンマ基準電圧値を設定し、設定されたガンマ基準電圧値をそれぞれ分圧して、入力デジタルビデオデータのガンマ値を補償する。

図１は、従来の平板表示装置のガンマ補正回路を示す回路図である。

図１において、従来のガンマ補正回路は、外部から入力されるガンマデータ（ＧＭＡ＿Ｄａｔａ）に応答してガンマ基準電圧（ＶＲＧ）を発生する多数のデジタル−アナログコンバータ（以下「ＤＡＣ」と称する）と、タップ（Ｔａｐ）電圧であるガンマ基準電圧（ＶＲＧ＿ｋ、ＶＲＧ＿ｋ−１、ＶＲＧ＿ｋ−２、・・・）を利用して多数のガンマ電圧を発生する抵抗ストリング（Ｒ−Ｓｔｒｉｎｇ）とを含む。ＤＡＣ（ＤＡＣ＃ｋ、ＤＡＣ＃ｋ−１、ＤＡＣ＃ｋ−２、・・・）は、互いに電気的に分離され、抵抗ストリング内のタップ端子にそれぞれガンマ基準電圧（ＶＲＧ＿ｋ、ＶＲＧ＿ｋ−１、ＶＲＧ＿ｋ−２、・・・）を供給する。抵抗ストリングは、このようなガンマ基準電圧（ＶＲＧ＿ｋ、ＶＲＧ＿ｋ−１、ＶＲＧ＿ｋ−２、・・・）のそれぞれを分圧して多数のガンマ電圧を発生する。

ところが、このような従来の平板表示装置には、次のような問題点がある。

第一に、従来の平板表示装置では、ＤＡＣが互いに独立してガンマ基準電圧を発生するので、あるＤＡＣが発生した抵抗ストリング内のガンマ基準電圧は、そのＤＡＣに隣り合うＤＡＣが発生したガンマ基準電圧の変動に無関係に固定される。したがって、出力輝度または色座標を補正するために、特定範囲内の対応するガンマ基準電圧の変更が必要な場合、ガンマ補正を通じて、出力輝度特性を所望するガンマカーブと一致させるために、当該のガンマ基準電圧以外のすべてのガンマ基準電圧についても、個別に調整する必要がある。すなわち、ガンマ補正がとても多くの問題を引き起こすという問題があった。

第二に、従来の平板表示装置のガンマ特性は、約１．８〜２．２のガンマカーブによって決まるので、階調が低くなるほど階調間の差が不明瞭になり、階調表現能力が低下するという問題があった。

本発明は、上記のような課題を解決するためになされたものであり、本発明の目的は、出力輝度または色座標を補正するガンマ補正を容易に実行することができるガンマ基準電圧発生回路及びこれを利用した平板表示装置を提供することにある。

本発明の他の目的は、階調が低い場合であっても、正確にガンマ補正を実行することができるガンマ基準電圧発生回路及びこれを利用した平板表示装置を提供することにある。

本発明に係るガンマ基準電圧発生回路は、Ｒガンマデータに対応してＲガンマ基準電圧をそれぞれ発生する多数のＤＡＣを含む赤色（Ｒ）ガンマ基準電圧発生器と、Ｇガンマデータに対応してＧガンマ基準電圧をそれぞれ発生する多数のＤＡＣを含む緑色（Ｇ）ガンマ基準電圧発生器と、Ｂガンマデータに対応してＢガンマ基準電圧をそれぞれ発生する多数のＤＡＣを含む青色（Ｂ）ガンマ基準電圧発生器とを備え、Ｒ、Ｇ、Ｂガンマ基準電圧発生器のそれぞれにおけるＤＡＣの内で、最大階調のガンマ基準電圧を発生するための最上位ＤＡＣの高電位バイアス電圧入力端子は、高電位電圧源に接続され、最上位ＤＡＣを除く残りのＤＡＣのそれぞれの高電位バイアス電圧入力端子は、隣り合う上位ＤＡＣの出力端子にカスケード接続され、前記Ｒ、Ｇ、Ｂガンマ基準電圧発生器のそれぞれにおける前記ＤＡＣの内で、最小階調のガンマ基準電圧を発生するための最下位ＤＡＣの低電位バイアス電圧入力端子は、基底電圧源に接続され、前記最下位ＤＡＣを除く残りのＤＡＣのそれぞれの低電位バイアス電圧入力端子は、隣り合う下位ＤＡＣの出力端子にカスケード接続される。
また、本発明に係る平板表示装置は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）画素が形成された表示パネルと、外部から入力されるＲ、Ｇ、Ｂガンマデータを記憶するメモリと、メモリからロードされたＲ、Ｇ、Ｂガンマデータに対応した多数のＲ、Ｇ、Ｂガンマ基準電圧を発生するガンマ基準電圧発生回路と、多数のＲ、Ｇ、Ｂガンマ基準電圧をそれぞれ分圧して多数のＲ、Ｇ、Ｂガンマ電圧を発生し、このガンマ電圧をデータ電圧として表示パネルに供給するデータ駆動回路とを備え、ガンマ基準電圧発生回路は、多数のＲ、Ｇ、Ｂガンマ基準電圧を発生する多数のＤＡＣをそれぞれ有するＲ、Ｇ、Ｂガンマ基準電圧発生器を含み、Ｒ、Ｇ、Ｂガンマ基準電圧発生器のそれぞれにおけるＤＡＣの内で、最大階調のガンマ基準電圧を発生するための最上位ＤＡＣの高電位バイアス電圧入力端子は、高電位電圧源に接続され、最上位ＤＡＣを除く残りのＤＡＣのそれぞれの高電位バイアス電圧入力端子は、隣り合う上位ＤＡＣの出力端子にカスケード接続され、前記Ｒ、Ｇ、Ｂガンマ基準電圧発生器のそれぞれにおける前記ＤＡＣの内で、最小階調のガンマ基準電圧を発生するための最下位ＤＡＣの低電位バイアス電圧入力端子は、基底電圧源に接続され、前記最下位ＤＡＣを除く残りのＤＡＣのそれぞれの低電位バイアス電圧入力端子は、隣り合う下位ＤＡＣの出力端子にカスケード接続される。

本発明に係るガンマ基準電圧発生回路及びこれを利用した平板表示装置によれば、カスケード接続されたＤＡＣを通じて、出力輝度または色座標を補正するガンマ補正をより容易に実行することができることと共に、階調が低い場合またはすべての階調区間でさらに正確にガンマ補正を実行することができる。

また、本発明に係るガンマ基準電圧発生回路及びこれを利用した平板表示装置によれば、カスケード接続されたＤＡＣと最上位ＤＡＣの高電位バイアス電圧入力端子に接続される温度補償部とを備えることで、温度変化によって生じる表示品質の低下をあらかじめ防止することができる。

従来の平板表示装置のガンマ補正回路を示す回路図である。本発明の実施の形態１に係る平板表示装置を示すブロック図である。図２の平板表示装置のガンマ基準電圧発生回路を概略的に示す図である。図２の平板表示装置のデータ駆動回路を示す図である。本発明の実施の形態１に係るガンマ基準電圧発生回路のＲガンマ基準電圧発生器を詳細に示す図である。図５のＲガンマ基準電圧発生器の機能を付加的に説明するための図である。本発明の実施の形態１による、低階調に行くほど大きさが低くなる１ステップ電圧を示す図である。本発明の実施の形態１による、２５６階調用抵抗ストリングに接続されるガンマ基準電圧発生回路の具体的な例を示す図である。本発明の実施の形態２に係るガンマ基準電圧発生回路のＲガンマ基準電圧発生器を詳細に示す図である。図９のＲガンマ基準電圧発生器の機能を付加的に説明するための図である。本発明の実施の形態２による、２５６階調用抵抗ストリングに接続されるガンマ基準電圧発生回路の具体的な例を示す図である。本発明の実施の形態３に係るガンマ基準電圧発生回路のガンマ基準電圧発生器を示す図である。

以下、図２〜図１２を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付すことにより重複説明を省略する。

実施の形態１．
図２は、本発明の実施の形態１に係る平板表示装置を示すブロック図である。

図２を参照すれば、本発明の実施の形態１に係る平板表示装置は、表示パネル１０、ガンマ基準電圧発生回路１２、データ駆動回路１４、ゲート駆動回路１６、タイミングコントローラ１８及びメモリ２０を備える。

表示パネル１０は、互いに交差する多数のデータライン（ＤＬ）とゲートライン（ＧＬ）とを持つと共に、データライン（ＤＬ）とゲートライン（ＧＬ）との交差領域に形成された多数のＲ、Ｇ、Ｂ画素（ＰＲ、ＰＧ、ＰＢ）を持つ。画素（ＰＲ、ＰＧ、ＰＢ）は、データライン（ＤＬ）から供給されるデータ電圧によって表示光を発生することで階調を実現する。データ電圧は、入力デジタルビデオデータ（ＲＧＢ）に基づくアナログガンマ電圧である。

ガンマ基準電圧発生回路１２は、メモリ２０から入力されるガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ／Ｇ／Ｂ））に応答して、Ｒ、Ｇ、Ｂガンマ基準電圧（ＶＲＧ＿Ｒ、ＶＲＧ＿Ｇ、ＶＲＧ＿Ｂ）を発生する。ガンマ基準電圧発生回路１２は、図３のように、赤色（Ｒ）ガンマ基準電圧発生器１２１、緑色（Ｇ）ガンマ基準電圧発生器１２２及び青色（Ｂ）ガンマ基準電圧発生器１２３を備える。

Ｒガンマ基準電圧発生器１２１は、メモリ２０からのＲガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））に応答して、多数のＲガンマ基準電圧（ＶＲＧ＿Ｒ１〜ＶＲＧ＿Ｒｋ）を発生する。このために、Ｒガンマ基準電圧発生器１２１は、Ｒガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））をロードするための多数のレジスタと、このレジスタにそれぞれ接続されてレジスタに格納されたデータ値に対応したＲガンマ基準電圧（ＶＲＧ＿Ｒ１〜ＶＲＧ＿Ｒｋ）を発生する多数のＤＡＣとを含む。

Ｇガンマ基準電圧発生器１２２は、メモリ２０からのＧガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｇ））に応答して、多数のＧガンマ基準電圧（ＶＲＧ＿Ｇ１〜ＶＲＧ＿Ｇｋ）を発生する。このために、Ｇガンマ基準電圧発生器１２２は、Ｇガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｇ））をロードするための多数のレジスタと、このレジスタにそれぞれ接続されてレジスタに格納されたデータ値に対応したＧガンマ基準電圧（ＶＲＧ＿Ｇ１〜ＶＲＧ＿Ｇｋ）を発生する多数のＤＡＣとを含む。

Ｂガンマ基準電圧発生器１２３は、メモリ２０からのＢガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｂ））に応答して、多数のＢガンマ基準電圧（ＶＲＧ＿Ｂ１〜ＶＲＧ＿Ｂｋ）を発生する。このために、Ｂガンマ基準電圧発生器１２３は、Ｂガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｂ））をロードするための多数のレジスタと、このレジスタにそれぞれ接続されてレジスタに格納されたデータ値に対応したＢガンマ基準電圧（ＶＲＧ＿Ｂ１〜ＶＲＧ＿Ｂｋ）を発生する多数のＤＡＣとを含む。

このようなＲ、Ｇ、Ｂガンマ基準電圧発生器（１２１〜１２３）に含まれたそれぞれのＤＡＣは、高電位バイアス電圧及び低電位バイアス電圧によって動作される。特に、それぞれのＤＡＣの高電位バイアス電圧入力端子は、すぐ隣り合う上位ＤＡＣの出力端子に接続され、これによりガンマ基準電圧発生器のＤＡＣが互いにカスケード接続される。一方、それぞれのＤＡＣの高電位バイアス電圧入力端子がすぐ隣り合う上位ＤＡＣの出力端子に接続され、それぞれのＤＡＣの低電位バイアス電圧入力端子がすぐ隣り合う下位ＤＡＣの出力端子に接続されることで、ガンマ基準電圧発生回路１２のＤＡＣが互いにカスケード接続される。ガンマ基準電圧発生回路１２に対しては、図５〜図１１を参照して詳しく後述する。

データ駆動回路１４は、ガンマ基準電圧発生回路１２からのガンマ基準電圧（ＶＲＧ）を分圧して多数のガンマ電圧（ＶＧ）を発生する。そして、データ駆動回路１４は、データ制御信号（ＤＤＣ）に応答して入力デジタルビデオデータ（ＲＧＢ）をガンマ電圧（ＶＧ）に変換して、このガンマ電圧（ＶＧ）をデータ電圧（Ｖｄａｔａ）として表示パネル１０のデータライン（ＤＬ）に供給する。このために、データ駆動回路１４は、図４のように、抵抗ストリング（Ｒ−Ｓｔｒｉｎｇ（Ｒ））に接続されたＲデータ駆動器１４１、抵抗ストリング（Ｒ−Ｓｔｒｉｎｇ（Ｇ））に接続されたＧデータ駆動器１４２及び抵抗ストリング（Ｒ−Ｓｔｒｉｎｇ（Ｂ））に接続されたＢデータ駆動器１４３を備える。

抵抗ストリング（Ｒ−Ｓｔｒｉｎｇ（Ｒ）、Ｒ−Ｓｔｒｉｎｇ（Ｇ）、Ｒ−Ｓｔｒｉｎｇ（Ｂ））は、それぞれタップ（Ｔａｐ）電圧であるＲ、Ｇ、Ｂガンマ基準電圧（ＶＲＧ＿Ｒ１〜ＶＲＧ＿Ｒｋ、ＶＲＧ＿Ｇ１〜ＶＲＧ＿Ｇｋ、ＶＲＧ＿Ｂ１〜ＶＲＧ＿Ｂｋ）を分圧して、多数のＲ、Ｇ、Ｂガンマ電圧（ＶＧ＿Ｒ１〜ＶＧ＿Ｒ２５６、ＶＧ＿Ｇ１〜ＶＧ＿Ｇ２５６、ＶＧ＿Ｂ１〜ＶＧ＿Ｂ２５６）を発生する。

Ｒデータ駆動器１４１は、データ制御信号（ＤＤＣ）に応答して、入力されるＲデジタルビデオデータの階調値に対応するＲガンマ電圧を選択し、このＲガンマ電圧をＲデータ電圧（Ｖｄａｔａ−Ｒ）としてデータライン（ＤＬ）に供給する。Ｇデータ駆動器１４２は、データ制御信号（ＤＤＣ）に応答して、入力されるＧデジタルビデオデータの階調値に対応するＧガンマ電圧を選択し、このＧガンマ電圧をＧデータ電圧（Ｖｄａｔａ−Ｇ）としてデータライン（ＤＬ）に供給する。Ｂデータ駆動器１４３は、データ制御信号（ＤＤＣ）に応答して、入力されるＢデジタルビデオデータの階調値に対応するＢガンマ電圧を選択し、このＢガンマ電圧をＢデータ電圧（Ｖｄａｔａ−Ｂ）としてデータライン（ＤＬ）に供給する。

ゲート駆動回路１６は、データ電圧が供給される表示パネル１０の水平ラインを選択するスキャンパルスを、ゲートライン（ＧＬ）に順次供給する。

タイミングコントローラ１８は、外部システムボードから入力されるデジタルビデオデータ（ＲＧＢ）を、表示パネル１０の解像度と一致するように再整列して、再整列したデジタルビデオデータ（ＲＧＢ）をデータ駆動回路１４に供給する。また、タイミングコントローラ１８は、水平及び垂直同期信号（Ｈｓｙｎｃ、Ｖｓｙｎｃ）、データイネーブル信号（ＤＥ：ＤａｔａＥｎａｂｌｅ）及びドットクロック信号（ＤＣＬＫ）などのタイミング信号を受信し、データ駆動回路１４及びゲート駆動回路１６の動作タイミングを制御するための制御信号（ＤＤＣ、ＧＤＣ）を発生する。

メモリ２０は、色座標の補正及び／または出力輝度の補正のために実験的に決められたガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ／Ｇ／Ｂ））を、ＲＯＭライター（ｗｒｉｔｅｒ）を通じて受信し、そのガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ／Ｇ／Ｂ））を格納する。メモリ２０は、データの更新及び消去が可能な不揮発性メモリ、例えば、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）及び／またはＥＤＩＤＲＯＭ（ＥｘｔｅｎｄｅｄＤｉｓｐｌａｙＩｄｅｎｔｉｆｉｃａｔｉｏｎＤａｔａＲＯＭ）を含む。外部システムボードに電源が印加されると（ＰｏｗｅｒＯＮ）、メモリ２０に格納されたガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ／Ｇ／Ｂ））は、ガンマ基準電圧発生回路１２のレジスタにロードされる。ここで、本発明は、色座標の補正のために、外部メモリに代えて、別途の光センサとイメージ処理器とを備えてもよい。具体的には、光センサは、赤色、緑色、青色間の輝度の差を検出し、イメージ処理器は、輝度の差を色座標と一致するように補正してもよい。これにより、ガンマデータは補正され、この補正されたガンマデータをガンマ基準電圧発生回路のレジスタに供給することができる。この場合、レジスタは、補正されたガンマデータを格納することができるように、不揮発性メモリで実現されることが望ましい。

図５及び図６は、本発明の実施の形態１に係るガンマ基準電圧発生回路のＲガンマ基準電圧発生器１２１を詳細に示す図である。
Ｇガンマ基準電圧発生器１２２及びＢガンマ基準電圧発生器１２３は、入出力される信号が異なるだけで、その詳細構成は、Ｒガンマ基準電圧発生器１２１と同一であるから、これらに対する詳細な説明は省略する。

図５を参照すれば、Ｒガンマ基準電圧発生器１２１は、Ｒガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））がロードされるｋ個のレジスタと、このレジスタと一対一にそれぞれ接続され、レジスタに格納されたデータ値に対応したＲガンマ基準電圧を発生するｋ個のＤＡＣを備える。

それぞれのＤＡＣは、レジスタからのＲガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））をデコーディングするためのデコーダと、デコーディングされたＲガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））によってＲガンマ基準電圧（ＶＲＧ＿Ｒ）を選択する分圧用内部抵抗ストリングとを含む。内部抵抗ストリングの分圧ノード数は、Ｒガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））のビット数によって異なる。例えば、Ｒガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））が５ビットの場合、内部抵抗ストリングは２５個の分圧ノードを持つことができる。分圧ノードにかかる電圧レベルは、内部抵抗ストリングの両端に印加される高電位バイアス電圧と低電位バイアス電圧とによって決まる。それぞれのＤＡＣの高電位バイアス電圧入力端子がすぐ隣り合う上位ＤＡＣの出力端子に接続されることで、Ｒガンマ基準電圧発生器１２１のＤＡＣが互いにカスケード接続される。一方、Ｒガンマ基準電圧発生器１２１の最上位ＤＡＣの高電位バイアス電圧入力端子は、高電位電圧源（ＶＤＤ）に直接接続されるか、または図８のようにバイアス外部調整部を経由して高電位電圧源（ＶＤＤ）に接続される。すべてのＤＡＣの低電位バイアス電圧入力端子は、基底電圧源（ＧＮＤ）に接続される。

例えば、図６のように、ｊ＋１番目のＤＡＣの高電位バイアス電圧入力端子は、その上位ＤＡＣの出力端子（１２Ｖ）に接続され、ｊ番目のＤＡＣの高電位バイアス電圧入力端子は、ｊ＋１番目のＤＡＣの出力端子（１０．８Ｖ）に接続され、ｊ−１番目のＤＡＣの高電位バイアス電圧入力端子は、ｊ番目のＤＡＣの出力端子（９．６Ｖ）に接続される。これによって、相対的に高階調のガンマ基準電圧を発生するｊ＋１番目のＤＡＣは、０Ｖ〜１２Ｖの範囲内の３２個の分圧電圧の中で入力されるＲガンマデータ（５ビット）のデコーディング値に対応して、１０．８Ｖの分圧電圧をｊ＋１番目ガンマ基準電圧として出力する。相対的に中間階調のガンマ基準電圧を発生するｊ番目のＤＡＣは、０Ｖ〜１０．８Ｖの範囲内の３２個の分圧電圧の中で入力されるＲガンマデータ（５ビット）のデコーディング値に対応して、９．６Ｖの分圧電圧をｊ番目ガンマ基準電圧として出力する。そして、相対的に低階調のガンマ基準電圧を発生するｊ−１番目のＤＡＣは、０Ｖ〜９．６Ｖの範囲内の３２個の分圧電圧の中で入力されるＲガンマデータ（５ビット）のデコーディング値に対応して、８．４Ｖの分圧電圧をｊ−１番目ガンマ基準電圧として出力する。

図６に示した例で分かるように、本発明の実施の形態１に係るガンマ基準電圧発生回路では、互いにカスケード接続されたＤＡＣを含むことで、出力輝度または色座標の補正のために、特定範囲内の対応するガンマ基準電圧の変更が必要な場合であっても、当該のガンマ基準電圧以外のすべてのガンマ基準電圧を個別に調整する必要がない。なぜなら、当該のガンマ基準電圧よりも低い階調のガンマ基準電圧は、当該のガンマ基準電圧の変更によって、自動で所望するガンマカーブと一致するように補正されるからである。

また、本発明の実施の形態１に係るガンマ基準電圧発生回路は、互いにカスケード接続されたＤＡＣを含み、図７のように、低階調に行くほど従来技術と比較して１ステップ電圧（１−ｓｔｅｐｖｏｌｔａｇｅ）の大きさが低下する。これにより、低階調におけるＤＡＣの出力正確度を高めて、１．８〜２．２ガンマカーブ上でのガンマ表現をさらに正確に実現することができる。これは、図６でＤＡＣからの相対的に高階調の出力電圧１２Ｖを３２の電圧に分割する場合と比べて、ＤＡＣからの相対的に低階調の出力電圧９．６Ｖを３２の電圧に分割するほうがより分解能が高いからである。

図８は、本発明の実施の形態１による、２５６階調用抵抗ストリングに接続されるガンマ基準電圧発生回路の具体的な例を示す図である。

図８を参照すれば、ガンマ基準電圧発生回路から発生された８個のガンマ基準電圧（ＶＲＧ１〜ＶＲＧ８）は、それぞれ２５６階調用抵抗ストリングのタップ端子（Ｔａｐ１〜Ｔａｐ８）に印加される。このタップ端子（Ｔａｐ１〜Ｔａｐ８）とＤＡＣとの間には、それぞれバッファ（Ｂｕｆｆｅｒ）が接続され、出力されるガンマ基準電圧（ＶＲＧ１〜ＶＲＧ８）を安定化させる。最大階調のガンマ基準電圧（ＶＲＧ８）を発生するＤＡＣの高電位バイアス電圧入力端子は、バイアス外部調整部に接続される。バイアス外部調整部は、高電位電圧源（ＶＤＤ）と基底電圧源（ＧＮＤ）との間に接続された多数の抵抗を備え、この抵抗の値が変更されることによって、最上位ＤＡＣの高電位バイアス電圧入力端子に印加される高電位バイアス電圧を可変することができる。このようなバイアス外部調整部を利用すれば、その抵抗値の調整を通じて最上位ＤＡＣに印加される高電位バイアス電圧のみを変更することにより、残りのＤＡＣに印加される高電位バイアス電圧が全て変更されるので、出力輝度または色座標の補正がずっと容易になる。

実施の形態２．
図９及び図１０は、本発明の実施の形態２に係るガンマ基準電圧発生回路のＲガンマ基準電圧発生器１２１を詳細に示す図である。
Ｇガンマ基準電圧発生器１２２及びＢガンマ基準電圧発生器１２３は、入出力される信号が異なるだけで、その詳細構成は、Ｒガンマ基準電圧発生器１２１と同一であるから、これに対する詳細な説明は省略する。

図９を参照すれば、Ｒガンマ基準電圧発生器１２１は、Ｒガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））がロードされるｋ個のレジスタと、このレジスタと一対一にそれぞれ接続され、レジスタに格納されたデータ値に対応したＲガンマ基準電圧を発生するｋ個のＤＡＣを備える。

それぞれのＤＡＣは、レジスタからのＲガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））をデコーディングするためのデコーダと、デコーディングされたＲガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））によってＲガンマ基準電圧（ＶＲＧ＿Ｒ）を選択する分圧用内部抵抗ストリングとを含む。内部抵抗ストリングの分圧ノード数は、Ｒガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））のビット数によって異なる。例えば、Ｒガンマデータ（ＧＭＡ＿Ｄａｔａ（Ｒ））が５ビットの場合、内部抵抗ストリングは２５個の分圧ノードを持つことができる。分圧ノードにかかる電圧レベルは、内部抵抗ストリングの両端に印加される高電位バイアス電圧と低電位バイアス電圧とによって決まる。それぞれのＤＡＣの高電位バイアス電圧入力端子がすぐ隣り合う上位ＤＡＣの出力端子に接続され、それぞれのＤＡＣの低電位バイアス電圧入力端子がすぐ隣り合う下位ＤＡＣの出力端子に接続されることで、Ｒガンマ基準電圧発生器１２１のＤＡＣが互いにカスケード接続される。一方、Ｒガンマ基準電圧発生器１２１の最上位ＤＡＣの高電位バイアス電圧入力端子は、高電位電圧源（ＶＤＤ）に直接接続されるか、または図１１のようにバイアス外部調整部を経由して高電位電圧源（ＶＤＤ）に接続される。Ｒガンマ基準電圧発生器１２１の最下位ＤＡＣの低電位バイアス電圧入力端子は、基底電圧源（ＧＮＤ）に直接接続されるか、または図１１と同様にバイアス外部調整部を経由して基底電圧源（ＧＮＤ）に接続される。

例えば、図１０のように、ｊ＋１番目のＤＡＣの高電位バイアス電圧入力端子は、その上位ＤＡＣの出力端子（１２Ｖ）に接続され、ｊ番目のＤＡＣの高電位バイアス電圧入力端子は、ｊ＋１番目のＤＡＣの出力端子（１０．８Ｖ）に接続され、ｊ−１番目のＤＡＣの高電位バイアス電圧入力端子は、ｊ番目のＤＡＣの出力端子（９．６Ｖ）に接続される。また、ｊ＋１番目のＤＡＣの低電位バイアス電圧入力端子は、ｊ番目のＤＡＣの出力端子（９．６Ｖ）に接続され、ｊ番目のＤＡＣの低電位バイアス電圧入力端子は、ｊ−１番目のＤＡＣの出力端子（８．４Ｖ）に接続され、ｊ−１番目のＤＡＣの低電位バイアス電圧入力端子は、その下位ＤＡＣの出力端子（７．２Ｖ）に接続される。これによって、相対的に高階調のガンマ基準電圧を発生するｊ＋１番目のＤＡＣは、９．６Ｖ〜１２Ｖの範囲内の３２個の分圧電圧の中で入力されるＲガンマデータ（５ビット）のデコーディング値に対応して、１０．８Ｖの分圧電圧をｊ＋１番目ガンマ基準電圧として出力する。相対的に中間階調のガンマ基準電圧を発生するｊ番目のＤＡＣは、８．４Ｖ〜１０．８Ｖの範囲内の３２個の分圧電圧の中で入力されるＲガンマデータ（５ビット）のデコーディング値に対応して、９．６Ｖの分圧電圧をｊ番目ガンマ基準電圧として出力する。そして、相対的に低階調のガンマ基準電圧を発生するｊ−１番目のＤＡＣは、７．２Ｖ〜９．６Ｖの範囲内の３２個の分圧電圧の中で入力されるＲガンマデータ（５ビット）のデコーディング値に対応して、８．４Ｖの分圧電圧をｊ−１番目ガンマ基準電圧として出力する。

図１０に示した例で分かるように、本発明の実施の形態２に係るガンマ基準電圧発生回路では、互いにカスケード接続されたＤＡＣを含むことで、出力輝度または色座標の補正のために、特定範囲内の対応するガンマ基準電圧の変更が必要な場合であっても、当該のガンマ基準電圧以外のすべてのガンマ基準電圧を個別に調整する必要がない。なぜなら、当該のガンマ基準電圧以外のすべてのガンマ基準電圧は、当該のガンマ基準電圧の変更によって、自動で所望するガンマカーブと一致するように補正されるからである。

また、本発明の実施の形態２に係るガンマ基準電圧発生回路は、互いにカスケード接続されたＤＡＣを含み、すべての階調区間でＤＡＣの出力正確度を高めて、１．８〜２．２ガンマカーブ上でのガンマ表現をさらに正確に実現することができる。

図１１は、本発明の実施の形態２による、２５６階調用抵抗ストリングに接続されるガンマ基準電圧発生回路の具体的な例を示す図である。

図１１を参照すれば、ガンマ基準電圧発生回路から発生された８個のガンマ基準電圧（ＶＲＧ１〜ＶＲＧ８）は、それぞれ２５６階調用抵抗ストリングのタップ端子（Ｔａｐ１〜Ｔａｐ８）に印加される。このタップ端子（Ｔａｐ１〜Ｔａｐ８）とＤＡＣとの間には、それぞれバッファ（Ｂｕｆｆｅｒ）が接続され、出力されるガンマ基準電圧（ＶＲＧ１〜ＶＲＧ８）を安定化させる。最大階調のガンマ基準電圧（ＶＲＧ８）を発生するＤＡＣの高電位及び低電位バイアス電圧入力端子と、最小階調のガンマ基準電圧（ＶＲＧ１）を発生するＤＡＣの高電位及び低電位バイアス電圧入力端子とは、それぞれバイアス外部調整部に接続される。バイアス外部調整部は、高電位電圧源（ＶＤＤ）と基底電圧源（ＧＮＤ）との間に接続された多数の抵抗を備え、この抵抗の値が変更されることによって、最上位ＤＡＣの高電位及び低電位バイアス電圧入力端子と、最下位ＤＡＣの高電位及び低電位バイアス電圧入力端子とに印加される高電位バイアス電圧を可変することができる。このようなバイアス外部調整部を利用すれば、その抵抗値の調整を通じて最上位ＤＡＣ及び／または最下位ＤＡＣに印加されるバイアス電圧のみを変更することにより、残りのＤＡＣに印加されるバイアス電圧が全て変更されるので、出力輝度または色座標の補正がずっと容易になる。

実施の形態３．
図１２は、本発明の実施の形態３に係るガンマ基準電圧発生回路のガンマ基準電圧発生器を詳細に示す図である。このようなガンマ基準電圧発生器は、Ｒ、Ｇ、Ｂガンマ基準電圧発生器の中のいずれか一つであってもよい。

図１２を参照すれば、本発明の実施の形態３に係るガンマ基準電圧発生器は、最上位ＤＡＣの高電位バイアス電圧入力端子に接続される温度補償部を除き、図５に示されたＲガンマ基準電圧発生器と実質的に同一であるので、これらに対する詳細な説明は省略する。

温度補償部は、温度センサと比較器とを含む。

温度センサは、高電位電圧源（ＶＤＤ）と基底電圧源（ＧＮＤ）との間に接続され、ＮＴＣサーミスタ（ＮｅｇａｔｉｖｅＴｅｍｐｅｒａｔｕｒｅＣｏｅｆｆｉｃｉｅｎｔｏｆＲｅｓｉｓｔｏｒ）などを含む。温度センサは、表示パネルの温度が標準温度（２５℃）よりも高くなるほどその出力電圧（Ｖｏ）値を低め、標準温度（２５℃）よりも低くなるほどその出力電圧（Ｖｏ）値を高める。

比較器は、温度センサからの出力電圧（Ｖｏ）とあらかじめ決められた基準電圧（Ｖｒｅｆ）とを差動増幅し、その差動増幅された電圧を最上位ＤＡＣの高電位バイアス電圧入力端子に供給する。

本発明の実施の形態３に係るガンマ基準電圧発生回路では、このような温度補償部を利用して、標準温度よりも高い温度では最上位ＤＡＣの高電位バイアス値を低めて、標準温度よりも低い温度では最上位ＤＡＣの高電位バイアス値を高めることで、表示パネルの温度変化に対応してすべてのＤＡＣの高電位バイアス値を自動で調整することができる。これにより、表示パネルの温度変化によって生じる表示品質の低下、例えば高温になるほど出力輝度が増加する一方低温になるほど出力輝度が減少する現象は、あらかじめ防止される。

Claims

Ｒガンマデータに対応してＲガンマ基準電圧をそれぞれ発生する多数のデジタル−アナログコンバータ（ＤＡＣ）を含む赤色（Ｒ）ガンマ基準電圧発生器と、
Ｇガンマデータに対応してＧガンマ基準電圧をそれぞれ発生する多数のＤＡＣを含む緑色（Ｇ）ガンマ基準電圧発生器と、
Ｂガンマデータに対応してＢガンマ基準電圧をそれぞれ発生する多数のＤＡＣを含む青色（Ｂ）ガンマ基準電圧発生器と、を備え、
前記Ｒ、Ｇ、Ｂガンマ基準電圧発生器のそれぞれにおける前記ＤＡＣの内で、最大階調のガンマ基準電圧を発生するための最上位ＤＡＣの高電位バイアス電圧入力端子は、高電位電圧源に接続され、前記最上位ＤＡＣを除く残りのＤＡＣのそれぞれの高電位バイアス電圧入力端子は、隣り合う上位ＤＡＣの出力端子にカスケード接続され、
前記Ｒ、Ｇ、Ｂガンマ基準電圧発生器のそれぞれにおける前記ＤＡＣの内で、最小階調のガンマ基準電圧を発生するための最下位ＤＡＣの低電位バイアス電圧入力端子は、基底電圧源に接続され、前記最下位ＤＡＣを除く残りのＤＡＣのそれぞれの低電位バイアス電圧入力端子は、隣り合う下位ＤＡＣの出力端子にカスケード接続される
ことを特徴とするガンマ基準電圧発生回路。
前記最上位ＤＡＣの高電位バイアス電圧入力端子は、温度補償部を通じて前記高電位電圧源に接続されることを特徴とする請求項１に記載のガンマ基準電圧発生回路。
前記温度補償部は、
前記高電位電圧源に接続され、周りの温度が標準温度よりも高くなるほどその出力電圧値を低め、周りの温度が標準温度よりも低くなるほどその出力電圧値を高める温度センサと、
前記温度センサからの出力電圧とあらかじめ決められた基準電圧とを差動増幅し、その差動増幅された電圧を前記最上位ＤＡＣの高電位バイアス電圧入力端子に供給する比較器と、
を備えることを特徴とする請求項２に記載のガンマ基準電圧発生回路。
赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）画素が形成された表示パネルと、
外部から入力されるＲ、Ｇ、Ｂガンマデータを記憶するメモリと、
前記メモリからロードされた前記Ｒ、Ｇ、Ｂガンマデータに対応した多数のＲ、Ｇ、Ｂガンマ基準電圧を発生するガンマ基準電圧発生回路と、
前記多数のＲ、Ｇ、Ｂガンマ基準電圧をそれぞれ分圧して多数のＲ、Ｇ、Ｂガンマ電圧を発生し、このガンマ電圧をデータ電圧として前記表示パネルに供給するデータ駆動回路と、を備え、
前記ガンマ基準電圧発生回路は、多数のＲ、Ｇ、Ｂガンマ基準電圧を発生する多数のＤＡＣをそれぞれ有するＲ、Ｇ、Ｂガンマ基準電圧発生器を含み、
前記Ｒ、Ｇ、Ｂガンマ基準電圧発生器のそれぞれにおける前記ＤＡＣの内で、最大階調のガンマ基準電圧を発生するための最上位ＤＡＣの高電位バイアス電圧入力端子は、高電位電圧源に接続され、前記最上位ＤＡＣを除く残りのＤＡＣのそれぞれの高電位バイアス電圧入力端子は、隣り合う上位ＤＡＣの出力端子にカスケード接続され、
前記Ｒ、Ｇ、Ｂガンマ基準電圧発生器のそれぞれにおける前記ＤＡＣの内で、最小階調のガンマ基準電圧を発生するための最下位ＤＡＣの低電位バイアス電圧入力端子は、基底電圧源に接続され、前記最下位ＤＡＣを除く残りのＤＡＣのそれぞれの低電位バイアス電圧入力端子は、隣り合う下位ＤＡＣの出力端子にカスケード接続される
ことを特徴とする平板表示装置。
前記最上位ＤＡＣの高電位バイアス電圧入力端子は、温度補償部を通じて前記高電位電圧源に接続されることを特徴とする請求項４に記載の平板表示装置。
前記温度補償部は、
前記高電位電圧源に接続され、周りの温度が標準温度よりも高くなるほどその出力電圧値を低め、周りの温度が標準温度よりも低くなるほどその出力電圧値を高める温度センサと、
前記温度センサからの出力電圧とあらかじめ決められた基準電圧とを差動増幅し、その差動増幅された電圧を前記最上位ＤＡＣの高電位バイアス電圧入力端子に供給する比較器と、
を備えることを特徴とする請求項５に記載の平板表示装置。