JP2009128461A - 液晶表示装置およびその駆動方法 - Google Patents

液晶表示装置およびその駆動方法 Download PDF

Info

Publication number
JP2009128461A
JP2009128461A JP2007301216A JP2007301216A JP2009128461A JP 2009128461 A JP2009128461 A JP 2009128461A JP 2007301216 A JP2007301216 A JP 2007301216A JP 2007301216 A JP2007301216 A JP 2007301216A JP 2009128461 A JP2009128461 A JP 2009128461A
Authority
JP
Japan
Prior art keywords
gradation
voltage
liquid crystal
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007301216A
Other languages
English (en)
Inventor
Hideki Morii
秀樹 森井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007301216A priority Critical patent/JP2009128461A/ja
Publication of JP2009128461A publication Critical patent/JP2009128461A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】特定の階調に対応する液晶印加電圧を適宜に変更することにより、全体として消費電力を低減した液晶表示装置およびその駆動方法を提供する。
【解決手段】本液晶表示装置の表示制御回路200に含まれるマップ設定回路26は、入力階調データから出力階調データへの変換マップを有しており、装置外部から与えられる表示モード信号Mdに応じて変換マップの内容を一部変更する。この変更により、通常表示時には共通電極の電位に等しい特定の階調電圧(階調電圧V63)が使用されないことになるので、白表示時の視野角特性を良好に保つことができるとともに、モバイルモード時には共通電極の電位に等しい特定の階調電圧が使用されることになるので、消費電力を小さく抑えることができ、結果的に全体として消費電力を小さくすることができる。
【選択図】 図7

Description

本発明は、多階調の画像を表示するアクティブマトリクス型の液晶表示装置およびその駆動方法に関する。
一般にアクティブマトリックス型の液晶表示装置では、液晶層を挟持する2枚の基板を含む表示部を備えており、当該2枚の基板のうち一方の基板には、映像信号線としての複数のデータ線と走査信号線としての複数のゲート線とが格子状に配置され、それら複数のデータ線とゲート線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素形成部が設けられている。各画素形成部は、上記ゲート線にゲート端子が接続され上記データ線にソース端子が接続されたスイッチング素子であるTFT(Thin Film Transistor:薄膜トランジスタ)と、そのTFTのドレイン端子に接続された画素電極とを含む。これら画素形成部を含む上記基板は、TFT基板と呼ばれる。
また、上記2枚の基板のうちTFT基板に対向する他方の基板には、上記複数の画素形成部に共通的に設けられた対向電極である共通電極と、加法混色により所望する色を表示するためのカラーフィルタ(CF:Color Filter)とが設けられている。この基板はCF基板と呼ばれる。
液晶層は、これらTFT基板における各画素電極とCF基板における共通電極との間に挟持されており、これらの電極により印加される電圧に応じてその光透過率を制御され、所望の表示が行われる。
このような液晶表示装置には、上記液晶層に電圧が印加されないときに、白表示状態となるノーマリホワイト型と、黒表示状態となるノーマリブラック型とがある。ここで、ノーマリホワイト型の液晶表示装置では、視野角特性を好ましい状態に保つため、白表示を行う場合にも液晶印加電圧を通常0Vにすることはない(すなわち液晶に電圧が全く印加されない状態にすることはない)。もし液晶印加電圧を0Vにすると、典型的には電圧が印加されないときに基板面に対して垂直な方向を軸として90度ねじれた液晶分子配列となるTN(Twisted Nematic)方式を採用したノーマリホワイト型の液晶表示装置の視野角特性が好ましくない状態(すなわち表示されるべき階調が見る角度によって正しく表示されない状態)になることが知られている。また、一般的な液晶材料において、液晶印加電圧が1V程度までの液晶の光透過率は(100%のまま)ほとんど変化しない。したがって、白表示を行う場合に液晶印加電圧を1V程度に設定すれば、良好な視野角特性を保つことができるため、従来のノーマリホワイト型の液晶表示装置では、白表示を行う場合に液晶印加電圧を0Vにすることはない。
また、最大階調(最高輝度)の白表示を行う場合、例えば全64階調で階調表現を行う場合の64階調目の表示を行う場合、これに対応する液晶印加電圧を0Vに設定しようとすると、液晶駆動回路(ソースドライバ)の電圧生成のための回路構成が難しくなる。すなわち、一般的な液晶材料における液晶印加電圧と光透過率との関係(例えば後述する図6を参照)によれば、最大階調である64階調目に対応する液晶印加電圧を0Vにすると、この64階調目とその次の63階調目との液晶印加電圧の差は、63階調目とその次の62階調目との液晶印加電圧の差(およびそれ以降の隣接する階調間の液晶印加電圧の差)よりも相当大きくなる。ここで、隣接する階調間の電圧差を抵抗分圧回路により構成する液晶駆動回路(ソースドライバ)は、上記電圧差がほぼ均等である方が簡単な構成とすることができるので、上記電圧差が均等でない場合には簡単な回路構成にすることができなくなる。
さらに、一般的な液晶材料における液晶印加電圧と光透過率との関係から、最大階調(最高輝度)の白表示を行う場合に、液晶印加電圧を0Vにするよりも液晶印加電圧を1V程度にしたほうが、64階調目近傍の隣接する階調の変化をより滑らかにすることができる。
以上のように、視野角特性を良好に保ち、液晶駆動回路(ソースドライバ)の回路構成を簡単にし、階調表現を滑らかなものにするため、ノーマリホワイト型の液晶表示装置では、白表示を行う場合にも液晶印加電圧を通常0Vにすることはない。
例えば、特開2001−100711号公報に開示されているソースドライバでは、最大階調における液晶印加電圧の実効値は1V程度に設定されている(特に上記公報に記載されている図5、図6などを参照)。
また、例えば電圧が印加されないときに基板に対して垂直方向の液晶分子配列となるVA(Vertical Alignment)方式や、液晶分子の配列方向の切り替えを基板と平行な状態のまま90度回転することによって行うIPS(In Plane Switching)方式を採用したノーマリブラック型の液晶表示装置では、最小階調(最低輝度)の黒表示を行う場合、視野角特性はそれほど問題にはならないものの、液晶駆動回路(ソースドライバ)の回路構成を簡単にし、階調表現を滑らかなものにするため、ノーマリホワイト型の液晶表示装置と同様に、黒表示を行う場合にも液晶印加電圧を通常0Vにすることはない。
特開2001−100711号公報
しかし、全ての階調において常に液晶に電圧を印加することになる上記従来の構成では、液晶電圧を印加しない場合よりも消費電力が常に大きくなる問題点を有している。特に、ノート型パーソナルコンピュータなどの携帯用端末に使用される液晶表示装置では、できるだけ消費電力が小さい構成が好適である場合が多い。
そこで本発明では、特定の階調に対応する液晶印加電圧を適宜に変更することにより、全体として消費電力を小さく抑えた液晶表示装置およびその駆動方法を提供することを目的とする。
第1の発明は、アクティブマトリクス型の液晶表示装置であって、
複数の階調で画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部にそれぞれ設けられた画素電極と、
前記画素電極との間の液晶に電圧を印加するために前記画素電極に対向して設けられた共通電極と、
装置外部から与えられる前記画像を表す画像信号に対応する階調を示す階調信号を生成する表示制御回路と
前記階調信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路と、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
前記共通電極に所定電位を与える共通電極駆動回路と
を備え、
前記表示制御回路は、前記映像信号線駆動回路により前記複数の映像信号線に与えられ得る電圧に対応する複数の出力階調と、前記画像信号により示され得る複数の入力階調とを対応付けるとき、前記複数の出力階調のうち前記共通電極の電位に最も近い電圧に対応する第1の出力階調を前記複数の入力階調のいずれかと対応付ける第1の場合と対応付けない第2の場合とを切り換えて対応付けることにより、前記画像信号を前記階調信号に変換することを特徴とする。
第2の発明は、第1の発明において、
前記表示制御回路は、前記複数の入力階調を前記複数の出力階調の全部または一部と対応付けるマップを含み、前記第1の場合において前記第1の出力階調に対応付けられる入力階調を、前記第2の場合において前記第1の出力階調を除く出力階調のいずれかと対応付けるよう設定される前記マップを保持することを特徴とする。
第3の発明は、第2の発明において、
前記表示制御回路は、装置外部から与えられるガンマ特性が得られるように、前記マップを設定することを特徴とする。
第4の発明は、第2の発明において、
前記表示制御回路は、所定の単位期間に含まれる複数の表示期間においてそれぞれ表示されるべき階調を設定することにより、前記マップにおいて対応付けられる前記複数の出力階調を表示させる5フレームレートコントロール処理回路を含むことを特徴とする。
第5の発明は、第1の発明において、
前記映像信号線駆動回路は、前記第1の出力階調に対応する電圧として、前記共通電極電位または当該電位近傍の電圧を出力することを特徴とする。
第6の発明は、第5の発明において、
前記映像信号線駆動回路は、前記表示制御回路から与えられる前記階調信号であるデジタル信号をアナログ電圧信号に変換し出力するD/A変換回路を含み、
前記D/A変換回路は、所定の基準電圧を分圧することにより前記第1の階調を含む前記出力階調に対応する複数の階調電圧を生成する抵抗分圧回路と、
前記複数の階調電圧から、前記デジタル信号に対応する階調電圧を選択することにより、前記アナログ電圧信号を生成する選択回路と
を含むことを特徴とする。
第7の発明は、複数の階調で画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部にそれぞれ設けられた画素電極と、前記画素電極との間の液晶に電圧を印加するために前記画素電極に対向して設けられた共通電極とを備えるアクティブマトリクス型の液晶表示装置を駆動する方法であって、
装置外部から与えられる前記画像を表す画像信号に対応する階調を示す階調信号を生成する表示制御ステップと
前記階調信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動ステップと、
前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
前記共通電極に所定電位を与える共通電極駆動ステップと
を備え、
前記表示制御ステップでは、前記映像信号線駆動ステップにおいて前記複数の映像信号線に与えられ得る電圧に対応する複数の出力階調と、前記画像信号により示され得る複数の入力階調とを対応付けるとき、前記複数の出力階調のうち前記共通電極の電位に最も近い電圧に対応する第1の出力階調を前記複数の入力階調のいずれかと対応付ける第1の場合と対応付けない第2の場合とを切り換えて対応付けることにより、前記画像信号を前記階調信号に変換することを特徴とする。
第1の発明によれば、表示制御回路によって画像信号を階調信号に変換するときに、共通電極の電位に最も近い電圧に対応する第1の出力階調を入力階調のいずれかと対応付ける場合と対応付けない場合とが切り換えられるので、例えば通常表示時には共通電極の電位に最も近い電圧が使用されないことにより視野角特性を良好に保つことができるとともに、モバイルモード時には共通電極の電位に最も近い電圧が使用されるので、(例えばノーマリホワイト型液晶表示装置における白表示時の)液晶印加電圧を抑えることができ、その結果消費電力を小さく抑えることができる。
第2の発明によれば、入力階調を出力階調の全部または一部と対応付けるマップによって、第1の場合において第1の出力階調に対応付けられる入力階調を第2の場合において第1の出力階調を除く出力階調のいずれかと対応付けることを簡単な構成で行うことができる。
第3の発明によれば、装置外部から与えられるガンマ特性が得られるようにマップが設定されるので、このマップによって第1の出力階調に関連する上記対応付けを同時に簡単に行うことができる。
第4の発明によれば、フレームレートコントロール回路によって複数の出力階調を表示させるので、映像信号線駆動回路の出力可能階調数よりも大きい出力階調数の出力階調と入力階調とをマップにより対応付けることが可能となる。
第5の発明によれば、第1の出力階調に対応する電圧として、共通電極電位または当該電位近傍の電圧が出力されるので、第1の出力階調で表示される場合には液晶印加電圧が0Vまたはその近傍値となり、その結果消費電力をさらに小さく抑えることができる。
第6の発明によれば、複数の階調電圧を生成する抵抗分圧回路と、アナログ電圧信号を生成する選択回路とを含むD/A変換回路によって簡単に第1の階調を含む階調電圧を出力することができる。
第7の発明によれば、第1の発明と同様の効果を奏する。
以下、本発明の一実施形態について添付図面を参照して説明する。
<1. 全体の構成および動作>
図1(a)は、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、例えばノート型パーソナルコンピュータなどの携帯端末装置の表示装置であって、表示制御回路200と、映像信号線駆動回路300と、走査信号線駆動回路400と、共通電極駆動回路500と、アクティブマトリクス型の液晶パネル600と、映像信号線駆動回路300に所定の基準となる電圧を与える基準電圧発生回路700とを備えている。なお、この液晶表示装置は、映像信号線駆動回路300に含まれるD/A変換回路の構成や、表示モードに応じて所定階調に対応する出力電圧が変更される点などが従来の構成とは異なる。これらの点については詳しく後述する。
ここで一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われている。この交流化駆動方式としては、1フレーム毎に液晶への印加電圧の極性を反転させる駆動方式(フレーム反転駆動方式)が知られている。しかし、この駆動方式によれば表示の際にフリッカ等の表示不具合が発生し易いため、近年では1水平走査線毎に印加電圧の正負極性を反転させつつ1フレーム毎にも正負極性を反転させる駆動方式(「ライン反転駆動方式」と呼ばれる)が採用されることがある。またさらに表示品質を向上させるため、垂直・水平方向に隣り合う画素毎に印加電圧の正負極性を反転させつつ1フレーム毎にも正負極性を反転させる駆動方式(「ドット反転駆動方式」と呼ばれる)が採用されていることがある。本液晶表示装置では、このドット反転駆動方式が採用されている。
この液晶表示装置における表示部としての液晶パネル600は、外部の所定の映像ソース(CPUなど)から受け取る画像データDvの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線(行電極)と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線(列電極)と、それら複数本の走査信号線と複数本の映像信号線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様である(詳細は後述)。
また、この液晶パネル600は、各画素形成部に含まれる画素電極に共通的に設けられかつ液晶層を挟んで各画素電極と対向するように配置された共通電極を備えている。なお、このような液晶層に電圧を印加する画素電極と共通電極との配置関係は典型例であって、これらの電極により液晶層に電圧を印加できる構成であれば必ずしもこれらの電極面が対向している必要はなく、例えばこれらの電極の辺が対向するよう同一面に配置されてもよい。
本実施形態では、液晶パネル600に表示すべき画像を表す画像データDvと、表示動作のタイミング信号であるアドレス信号ADw(以下「表示制御信号ADw」という)とが、外部の映像ソースから表示制御回路200に送られる。
また、携帯端末装置の駆動状態に応じて決定される表示モードを示す表示モード信号Mdが本液晶表示装置の外部から表示制御回路200に送られる。この表示モード信号Mdは、外部電源(例えばACアダプタ)により携帯端末装置が駆動されているときの通常使用モード、または内蔵電源(例えばバッテリ)により携帯端末装置が駆動されているときのモバイルモードのいずれかのモードであることを示す信号である。
表示制御回路200は、表示制御信号ADwと画像データDvに基づき、液晶パネル用の表示のため映像信号線駆動回路300に与えられるソース用クロック信号SCKおよびソース用スタートパルス信号SSPと、表示のため走査信号線駆動回路400に与えられるゲート用クロック信号GCKおよびゲート用スタートパルス信号GSPとを含む各種信号を生成する。これらの信号は公知であるため詳しい説明は省略する。また、表示制御回路200は、外部の映像ソースから受け取った映像データを表示メモリに書き込んだ後に読み出して、ソースドライバ用デジタル画像信号Daとして出力する。さらに、表示制御回路200は、上記クロック信号等に基づき、液晶パネル600の交流化駆動のための極性切換制御信号φを生成する。このようにして、表示制御回路200によって生成される信号のうち、デジタル画像信号Daおよび極性切換制御信号φは映像信号線駆動回路300に供給される。
映像信号線駆動回路300には、上記のように、液晶パネル600に表示すべき画像を表すデータが画素単位でデジタル画像信号Daとして供給されると共に、タイミングを示す信号としてソース用クロック信号SCK、ソース用スタートパルス信号SSP、および極性切換制御信号φなどが供給される。映像信号線駆動回路300は、これらのデジタル画像信号Da、ソース用クロック信号SCK、ソース用スタートパルス信号SSP、および極性切換制御信号φなどに基づき、液晶パネル600を駆動するためのアナログ電圧(以下「駆動用映像信号」ともいう)D(1),D(2),D(3),…を生成し、これを液晶パネル600の各映像信号線に印加する。この駆動用映像信号D(1),D(2),D(3),…は、液晶パネル600の交流化駆動のために、極性切換制御信号φに応じてその極性が反転する。
走査信号線駆動回路400は、ゲート用クロック信号GCKおよびゲート用スタートパルス信号GSPに基づき、液晶パネル600における走査信号線を1水平走査期間ずつ後述の所定順に選択するために各走査信号線に印加すべき走査信号G(1),G(2)、G(3),…を生成し、全走査信号線のそれぞれを順に選択するためのアクティブな走査信号の各走査信号線への印加を1垂直走査期間を周期として繰り返す。
共通電極駆動回路500は、液晶パネル600の共通電極に与えるべき電圧である共通電圧Vcomを生成する。すなわち本実施形態では、共通電極駆動回路500は、一定の基準電圧(ここでは4.5V)を生成し、これを共通電圧Vcomとして液晶パネル600の共通電極に供給する。
液晶パネル600では、上記のようにして映像信号線に、映像信号線駆動回路300によってデジタル画像信号Daに基づく駆動用の映像信号D(1),D(2),D(3),…が印加され、走査信号線には、走査信号線駆動回路400によって走査信号G(1),G(2)、G(3),…が印加され、共通電極には、共通電極駆動回路500によって共通電圧Vcomが印加される。これにより液晶パネル600は、外部の映像ソースから受け取った画像データDvの表す画像を表示する。
基準電圧発生回路700は、映像信号線駆動回路300において表示画面に所定の階調を表示する駆動用映像信号が生成されるときの基準となる複数の基準電圧Vrを生成し、生成された複数の基準電圧Vrを映像信号線駆動回路300に与える。映像信号線駆動回路300はこれらの基準電圧Vrに基づき駆動用映像信号を生成するが、この動作については後述する。
<2. 液晶パネル>
図2(a)は、本実施形態における液晶パネル600の構成を示す模式図であり、図2(b)は、この液晶パネルの一部(4つの画素に相当する部分)610の等価回路図である。
この液晶パネル600は、映像信号線駆動回路300に接続される複数の映像信号線Lsと、走査信号線駆動回路400に接続される複数の走査信号線Lgとを備え、当該複数の映像信号線Lsと当該複数の走査信号線Lgとは、各映像信号線Lsと各走査信号線Lgとが交差するように格子状に配設されている。そして、当該複数の映像信号線Lsと当該複数の走査信号線Lgとの交差点に対応して複数の画素形成部Pxがそれぞれ設けられている。各画素形成部Pxは、図2(b)に示すように、対応する交差点を通過する映像信号線Lsにソース端子が接続されるとともに、対応する交差点を通過する走査信号線Lgにゲート端子が接続されたTFT(Thin Film Transistor)10と、そのTFT10のドレイン端子に接続された画素電極Epと、上記複数の画素形成部Pxに共通的に設けられた共通電極(「対向電極」ともいう)Ecと、上記複数の画素形成部Pxに共通的に設けられ画素電極Epと共通電極Ecとの間に挟持された液晶層とからなる。そして、画素電極Epと共通電極Ecとそれらの間に挟持された液晶層とにより画素容量Cpが形成される。なお、上記構成からわかるように、いずれかの走査信号線Lgに印加される走査信号G(k)がアクティブになると、その走査信号線が選択されて、その走査信号線に接続される(各画素形成部Pxの)TFT10が導通状態となり、そのTFT10に接続される画素電極Epには、駆動用映像信号D(j)が映像信号線Lsを介して印加される。これにより、その印加された駆動用映像信号D(j)の電圧(共通電極Ecの電位を基準とする電圧)が、その画素電極Epを含む画素形成部Pxに画素値として書き込まれる。
上記のような画素形成部Pxは、マトリクス状に配置されて画素形成マトリクスを構成し、これに伴い、画素形成部Pxに含まれる画素電極Epも、マトリクス状に配置されて画素電極マトリクスを構成する。ところで、画素形成部Pxの主要部である画素電極Epは、液晶パネルに表示される画像の画素と1対1に対応し同一視できる。そこで、以下では、説明の便宜上、画素形成部Pxまたは画素電極Epと画素とを同一視するものとし、「画素形成マトリクス」または「画素電極マトリクス」を単に「画素マトリクス」ともいう。
図2(a)において、各画素形成部Pxに付されている“+”は、或るフレームにおいて当該画素形成部Pxを構成する画素液晶に(すなわち共通電極Ecを基準として画素電極Epに)正極性の電圧が印加されることを意味し、“−”は、当該フレームにおいて当該画素形成部Pxを構成する画素液晶に(すなわち共通電極Ecを基準として画素電極Epに)負極性の電圧が印加されることを意味し、これら各画素形成部Pxに付された“+”と“−”により、画素マトリクスにおける極性パターンが示される。図2(a)に示すように本実施形態では、画素液晶への印加電圧の正負極性を垂直・水平方向に隣り合う画素マトリクス毎に反転させつつ1フレーム毎にも正負極性を反転させる駆動方式であるドット反転駆動方式が採用されている。
<3. 映像信号線駆動回路>
<3.1 映像信号線駆動回路の構成>
図3は、上記映像信号線駆動回路300の構成を示すブロック図である。以下、図3を参照し各構成要素について説明する。この映像信号線駆動回路300は、図1に示す表示制御回路200から出力されるソース用クロック信号SCKおよびソース用スタートパルス信号SSPを受け取ることにより所定のサンプリングパルスSmpを出力するシフトレジスタ部301と、表示制御回路200から出力されるデジタル画像信号Daと上記サンプリングパルスSmpを受け取ることによりデジタル画像信号Daに含まれる画素値を示すデータをラッチするデータラッチ部302と、このデータラッチ部302によりラッチされたデータの信号電圧をシフトさせるレベルシフタ部303と、このレベルシフタ部303により電圧をシフトされたデジタルデータ信号をアナログ電圧信号に変換するD/A変換部304と、このD/A変換部304からのアナログ電圧信号を対応する映像信号線Lsに印加するための出力バッファ部305とを備える。なお、これらの構成要素は、D/A変換部304を除き、従来の映像信号線駆動回路の構成要素とほぼ同様である。以下、これら各構成要素の動作について図3を参照して説明する。
<4.2 映像信号線駆動回路の動作>
シフトレジスタ部301は、複数個のフリップフロップ回路を直列に接続した構成であり、上記ソース用クロック信号SCKに同期して上記ソース用スタートパルス信号SSPを各段において順次転送することにより、各段から所定のサンプリングパルスSmpを順次出力する。
データラッチ部302は、上記シフトレジスタ部301の各段に対応して1つずつ設けられた複数のラッチ回路を備えており、上記サンプリングパルスSmpによりデジタル画像信号Daに含まれるデータをサンプリングし、その後サンプリングされたデータを所定の期間出力し続ける。具体的には、画素マトリクスにおける或る行(例えば1行目)の画素形成部Pxに与えられるデジタルデータは、データラッチ部302に含まれるサンプリングメモリ回路(不図示)に一旦記憶され、記憶されたデータはデータラッチ部302に含まれるホールドメモリ回路(不図示)に与えられる。このホールドメモリ回路は、所定のラッチ信号の立ち上がりで対応するサンプリングメモリ回路の各段からの出力信号を取り込み、その出力信号を出力信号Dhとしてレベルシフタ部303に与える。
レベルシフタ部303は、上記シフトレジスタ部301の各段に対応して1つずつ設けられた複数のレベルシフタ回路を備えており、上記データラッチ部302からの出力信号Dhを受け取り、D/A変換部304において適正な入力信号レベルになるよう当該信号の電圧レベルをシフトさせ(一般的には上昇させ)、レベルシフタ信号Dsとして出力する。
D/A変換部304は、上記シフトレジスタ部301の各段に対応して1つずつ設けられた複数のD/A変換回路を備えており、レベルシフタ部303から出力されるデジタル信号であるレベルシフタ信号Dsを受け取り、これを上記デジタルデータに対応するアナログ電圧信号Vaに変換する。具体的には、D/A変換部304は、基準電圧発生回路700からの複数の基準電圧Vrに基づき生成される階調表示のための複数種類のアナログ電圧(以下「階調電圧」という)から、受け取ったデジタル信号に相当する階調電圧を選択しアナログ電圧信号Vaとして出力する。なお、D/A変換部304に対して、基準電圧発生回路700から複数の基準電圧Vrが与えられるのは、D/A変換部304において生成される階調電圧をより正確に設定するためであり、このように複数の基準電圧が与えられる構成については周知である(例えば前述した特許文献1を参照)。D/A変換部304の詳しい構成については後述する。
出力バッファ部305は、上記シフトレジスタ部301の各段に対応して1つずつ設けられた複数の出力バッファ回路を備えており、この出力バッファ回路は、例えばボルテージフォロワ回路で構成されている。出力バッファ部305は、上記アナログ電圧信号Vaを映像信号Djとして映像信号線Lsに出力する。次に、D/A変換部304の詳しい構成について図を参照して説明する。
<4.3 D/A変換部の構成および動作>
図4は、D/A変換部304に含まれる或るD/A変換回路3040の詳細な構成を説明するための図である。このD/A変換回路3040は、シフトレジスタ部301の第1段に対応して設けられたD/A変換回路である。なお、全てのD/A変換回路は同様の構成であるため、便宜上、上記構成例で説明しその他の回路の説明は省略する。このD/A変換回路3040は、レベルシフタ部303から出力されるレベルシフタ信号Dsのうち対応するレベルシフタ信号Ds1を受け取り、これをアナログ電圧信号Va1に変換する。具体的には、D/A変換回路3040は、基準電圧発生回路700からの複数の基準電圧Vrに基づき生成される階調表示のためのアナログ電圧信号から、受け取ったデジタル信号(上記レベルシフタ信号Ds1)に相当するアナログ電圧信号を極性切換制御信号φに応じて選択し、アナログ電圧信号Va1として出力する。このアナログ電圧信号Va1は、出力バッファ部305のうちの対応する出力バッファ回路3050に入力され、映像信号D(1)として出力される。
このD/A変換回路3040は、抵抗分圧回路3041と、選択回路3042とを備える。抵抗分圧回路3041は、それぞれ直列に接続された複数のの抵抗素子からなる第1から第4までの抵抗群RP0〜RP3を含んでおり、基準電圧発生回路700からの複数の基準電圧Vrをさらに細かく分圧して選択回路3042に与える。具体的には、例えば、複数の基準電圧Vrのうちの第1の正極性用基準電圧VrH0と第2の正極性用基準電圧VrH1との間の電圧は、第1の抵抗群RP0によりさらに細かく分圧されて選択回路3042に与えられる。また第1の負極性用基準電圧VrL0と第2の負極性用基準電圧VrL1との間の電圧は、第4の抵抗群RP3によりさらに細かく分圧されて選択回路3042に与えられる。
なお、ここでの正極性用基準電圧とは、図2(b)に示す共通電極Ecを基準として画素電極Epに正極性の電圧が印加される場合の基準となる電圧を意味し、負極性用基準電圧とは、共通電極Ecを基準として画素電極Epに負極性の電圧が印加される場合の基準となる電圧を意味する。
図5は、D/A変換回路3040の一部分における詳細な構成を示す図であり、より詳細には、図5(a)はD/A変換回路の一部分における詳細な構成の一例であり、図5(a)はD/A変換回路の一部分における詳細な構成の他例である。この図5(a)では、第2の抵抗群RP1により構成される抵抗分圧回路が部分的に示されている。この第2の正極性用抵抗群RP1は、7つの抵抗素子RP56〜RP62からなり、第2の正極性用基準電圧VrH1と第3の正極性用基準電圧VrH2との間の電圧を分圧することにより、正極性の階調電圧VH55〜VH62を生成し、選択回路3042に与える。また、第3の正極性用基準電圧VrH2または第3の負極性用基準電圧VrL2と中間基準電圧VrHLとの間には分圧のための抵抗素子がそれぞれ設けられておらず、中間基準電圧VrHLの電圧がそのまま正極性の階調電圧VH63および負極性の階調電圧VL63となって、選択回路3042に与えられる。
なお、後述するように、正極性の階調電圧VH63および負極性の階調電圧VL63は、隣接する階調電圧との間の電圧差が大きいため、中間基準電圧VrHLの電圧により独立して電位を与えられているが、上記と同様に(抵抗値が大きい)抵抗素子が設けられて抵抗分圧回路により電位を与えられる構成であってもよい。図5(b)はこのような抵抗素子が設けられている例を示している。この図5(b)に示されるような抵抗素子RP63,RN63を設けることにより、電流は図上方の第1の正極性用基準電圧VrH0を与える端子から図下方の第1の負極性用基準電圧VrL0を与える端子までを流れる。これに対して、図5(a)に示される構成では、第1の正極性用基準電圧VrH0を与える端子から図中央の第3の正極性用基準電圧VrH2を与える端子までを電流が流れるとともに、図中央の第3の負極性用基準電圧VrL2を与える端子から図下方の第1の負極性用基準電圧VrL0を与える端子までを電流が流れる。よって、図5(b)に示される構成において流れる電流は、図5(a)に示される構成において流れる電流の約半分になるので、消費電流を低く抑えることができる。
また図5には示されていないが、第3の負極性用抵抗群RN2も第2の正極性用抵抗群RP1と同様に、8つの抵抗素子RN62〜RN56からなり、第3の負極性用基準電圧VrL2と第2の負極性用基準電圧VrL1との間の電圧を分圧することにより、負極性の階調電圧VL62〜VL56を生成し、選択回路3042に与える。
このように、抵抗分圧回路3041により、正極性の階調電圧VH0〜VH63および負極性の階調電圧VL0〜VL63を生成することができる。これらの階調電圧についてさらに説明する。
図6は、液晶の光透過率と液晶への印加電圧との関係を示す図である。図6に示される液晶印加電圧Vは実効値(絶対値)であって極性とは無関係である。また図中のV0〜V63は正極性の階調電圧VH0〜VH63および負極性の階調電圧VL0〜VL63の絶対値を示している。なお、配置関係を見やすくするため、これらの図中での位置は必ずしも正確に示されていない。
図6を参照すればわかるように、液晶の光透過率Tは液晶印加電圧Vが0Vから1Vまではほとんど変化せず、最も大きい値となる。また液晶の光透過率Tは液晶印加電圧Vが4.5Vより大きい場合にはほとんど変化せず、最も小さい値となる。したがって、液晶の光透過率の変化範囲を最大としつつ、63階調目とその次の62階調目との液晶印加電圧の差を含めた隣接する階調間の電圧差を均等にしようとすれば、階調電圧V63は液晶印加電圧が1Vとなるように設定するのが好ましい。また、そうすれば白表示を行う場合にも良好な視野角特性を保つことができる。
この点、本実施形態では図6に示されるように階調電圧V63を液晶印加電圧が0Vになるように設定する。このことにより分圧抵抗RP63,RN63の値が他の分圧抵抗の値よりも相当大きくなるが、白表示を行うときの消費電力を最小にすることができる。しかし、この構成において常に最大階調(白表示)に対応する階調電圧を階調電圧V63とすると、全画面が白表示である場合に特に上下方向の視野角特性が好ましくない状態となる。そこで、外部電源により携帯端末装置が駆動される通常使用モード時には視野角特性が良好に保たれるように階調電圧V63を使用せず、内蔵電源により駆動されるモバイルモードの場合に階調電圧V63を使用するよう変更する。そうすれば、消費電力を低減したいモバイルモード時に白表示を行うときの消費電力を小さく抑えることができる。そのため、表示制御回路200はこのような変更機能を有している。以下、この表示制御回路200の構成および動作について説明する。
<4. 表示制御回路>
図7は、本液晶表示装置における表示制御回路200の構成を示すブロック図である。この表示制御回路200は、入力制御回路20と表示メモリ21とレジスタ22とタイミング発生回路23とメモリ制御回路24と極性切換制御回路25とマップ設定回路26とフレームレートコントロール(Frame Rate Control:以下「FRC」と略称する)処理回路27とを備えている。
この表示制御回路200が外部の映像ソースから受け取る画像データDvおよび表示制御信号ADwは、入力制御回路20により、画像データDAと表示制御データDcとに振り分けられ、画像データDAはマップ設定回路26により設定されるマップにより対応付けられる拡張画像データDA’に変換されて、表示メモリ21に書き込まれ、表示制御データDcはレジスタ22に書き込まれる。
タイミング発生回路(以下「TG」と略記する)23は、レジスタ22に保持される上記表示制御データに基づき、ソース用クロック信号SCK、ソース用スタートパルス信号SSP、ゲート用クロック信号GCK、ゲート用スタートパルス信号GSP、およびその他のタイミング信号を生成する。
メモリ制御回路24は、表示メモリ21の動作を制御する。この制御に応じて、拡張画像データDA’が表示メモリ21から読み出され、この拡張画像データDA’に基づきFRC処理回路27によって液晶パネル600に表示すべき画像を表すデジタル画像信号Daが生成され、適宜のタイミングで表示制御回路200から出力される。このデジタル画像信号Daは、既述のように映像信号線駆動回路300に供給される。なお、このFRC処理回路27の動作については詳しく後述する。
極性切換制御回路25は、TG23によって生成されたソース用クロック信号SCKおよびソース用スタートパルス信号SSPに応じたタイミングで上記の極性切換制御信号φを生成する。この極性切換制御信号φは、前述したように液晶パネル600の交流化駆動のための極性反転のタイミングを決定する制御信号であって、映像信号線駆動回路300に供給される。
マップ設定回路26は、階調データの変換マップを有しており、外部から与えられる表示モード信号Mdに応じてこの変換マップの内容を一部変更することにより、通常表示モード用のマップまたはモバイルモード用のマップのいずれかになるよう切り換える。この変換マップは、入力信号である画像データDAに含まれる全64階調のうちのいずれかを示す6ビットの階調データ(以下「入力データ」または「入力階調」という)を、拡張画像データDA’である内部的に拡張された8ビットの階調データ(以下「拡張データ」または「出力階調」という)に変換するためのものであって、このようなマップにより変換を簡単にすることができる。なお、これらの8ビットの階調データはFRC処理回路27によって253階調で表現されるので、上記変換マップにおける階調データは典型的には利用者が見やすいとされるγ2.2のカーブに合わせて設定されている。
ここで、上記のように、(例えば6ビットの)入力データを(例えば8ビットの)拡張データに変換するためのマップは、独立γ(ガンマ)設定機能を有する液晶表示装置(に含まれる表示制御回路)において従来より備えられることがあるものである。この独立γ設定機能とは、RGB各色毎の入力データに対応する出力階調を個別に再設定することにより各色毎のγカーブをそれぞれ設定する機能である。この機能により各階調の色座標を自由に設定することができる。また、この表示階調の設定にFRC処理が使用される従来の表示装置もある。本実施形態では、このような独立γ設定機能に関する記載は省略されているが、この独立γ設定機能を有していてもよい。その場合、マップ設定回路26は、外部からのγ設定信号に応じて各色毎に変換マップにおける入力データと拡張データとの関連付けを変更するとともに、上記のように表示モード信号Mdに応じた変更を行う。
図8は通常表示用のマップと対応する出力平均電圧値とを示す図である。また、図9はモバイルモード用のマップと対応する出力平均電圧値とを示す図である。ここでこれらの図中の平均電圧とは、当該階調に対応する映像信号線駆動回路300から出力される映像信号の後述する単位表示期間における電圧の絶対値の平均電圧、すなわち(単位表示期間における)液晶印加電圧の実効値を示している。ここで単位表示期間とはフレームレートコントロール(FRC)処理における単位期間であって、ここでは4フレーム期間である。このFRC処理については詳しく後述する。
図8または図9を参照すると、入力データにより示される階調が「0」の場合、変換された後の拡張データにより示される階調も「0」であり、液晶印加電圧の実効値は4.5Vとなる。また入力データにより示される階調が「1」の場合、変換された後の拡張データにより示される階調は「4」であり、液晶印加電圧の実効値は4.4Vとなる。このように図8および図9を比較すれば、入力データにより示される「0」から「62」までの階調に対応する拡張データにより示される階調は通常表示用マップとモバイルモード用マップとで同一であり、入力データにより示される階調が「63」の場合にのみ、対応する拡張データにより示される階調が通常表示用マップとモバイルモード用マップとで異なることがわかる。
したがって、マップ設定回路26は、外部から与えられる表示モード信号Mdが通常表示モードを示すものであれば、図8に示されるように、入力データにより示される階調が「63」に対応する拡張データにより示される階調を「245」に設定し、表示モード信号Mdがモバイルモードを示すものであれば、図9に示されるように、入力データにより示される階調「63」に対応する拡張データにより示される階調を「255」に設定する。そうすれば、通常使用モード時には視野角特性が良好に保たれ、モバイルモード時に待機状態などで頻繁に使用される白表示を行うときの消費電力を小さく抑えることができる。
また、本実施形態においては、上記変換マップ(およびFRC処理回路27)を共用することができることから、前述した独立γ設定機能を併せて有する構成がより好適である。この構成によりこれら多くの機能を搭載した液晶表示装置を安価に製造することができる。
FRC処理回路27は、上記変換マップにより変換され、表示メモリ21から適宜読み出される拡張画像データDA’に基づき2ビットのFRC処理を行い、このFRC処理により生成される画像信号Daを適宜のタイミングで出力する。具体的には、6ビットの拡張画像データDA’のうちの上位4ビットに基づき決定される隣接する2つの階調に対応する画像信号Daが選択され、下位2ビットに基づき単位表示期間である4フレーム期間のうちの各フレーム期間内にこれら2つの画像信号Daのうちのいずれが出力される。出力された画像信号Daは、図3において前述したようにアナログ電圧信号Vaに変換され、対応する映像信号線に与えられる。この画像信号Daに対応するアナログ電圧信号Vaについて、図10を参照して説明する。
図10は、D/A変換部から出力されるアナログ電圧信号Vaの電位変化を示す波形図である。図10は、画素形成部Pxにおいて拡張データにより示される階調「2」(すなわち全256階調中の2階調目)が(仮想的に)表示される場合のアナログ電圧信号Vaの電位変化が示されている。なお、拡張データにより示される階調「2」は、これに対応する入力データがマップ上に存在しないことから実際に表示されることはないが、説明の便宜上これが表示されるものと仮定して説明する。
図10に示すアナログ電圧信号Vaは、画素形成部Pxに与えられるデジタルデータに相当する電圧信号であり、共通電圧Vcomを基準とした電圧極性が1水平走査期間毎にかつ1垂直走査期間毎に逆になるよう、極性切換制御信号φに応じて電圧値が切り替わる。このような液晶モジュールの交流化駆動方式がドット反転駆動方式と呼ばれることについては前述した。
図10を参照すると、アナログ電圧信号Vaは、第1フレームでは正極性の階調電圧VH0(ここでは9V)、第2フレームでは負極性の階調電圧VL1(ここでは0.1V)、第3フレームでは正極性の階調電圧VH1(ここでは8.9V)、第4フレームでは負極性の階調電圧VL0(ここでは0V)とに切り替わる。そのため、ここでは4.5Vである共通電圧信号Vcomの電位とアナログ電圧信号Vaとの電位差(すなわち図2(a)における共通電極Ecを基準として画素電極Epに印加される電圧)は、アナログ電圧信号Vaの電圧が階調電圧VH0であるとき+Vlc0(ここでは4.5V)となり、階調電圧VL1であるとき−Vlc1(ここでの絶対値は4.4V)となり、階調電圧VH1であるとき+Vlc1(ここでは4.4V)となり、階調電圧VL0であるとき−Vlc0(ここでの絶対値は4.5V)となる。よって、単位表示期間(第1ないし第4フレーム)内に液晶層に印加される平均電圧の絶対値は4.450Vとなり、これは図8または図9に示す値である。
また、単位表示期間内において、階調電圧V0に対応する階調が2フレーム期間表示され、階調電圧V1に対応する階調も2フレーム期間表示されるので、例えばこの単位表示期間が階調変化を視覚されない時間(典型的には1/60秒)よりも短く設定すれば、これらの階調の中間階調を高品位に表現することが可能となる。
同様に、入力データにより示される階調「62」に対応する拡張データにより示される階調「244」が表示される場合を考えると、階調電圧V60(ここでの対応する液晶印加電圧の実効値は1.2V)に対応する階調が3フレーム期間表示され、階調電圧V61(ここでの対応する液晶印加電圧の実効値は0.8V)に対応する階調が1フレーム期間表示されるので、階調電圧V63が使用されることはない。
これに対して、図9に示されるモバイルモードの変換マップが使用される場合において、入力データにより示される階調「63」に対応する拡張データにより示される階調「255」が表示される場合を考えると、階調電圧V63(ここでの対応する液晶印加電圧の実効値は0V)に対応する階調が4フレーム期間表示されるので、この場合における視野角特性は好ましいとは言えない。しかし、前述したように消費電力が低減されるので、消費電力を低減したいモバイルモード時に待機状態で特に多用される白表示を行うときの消費電力を小さく抑えることができる。
<5. 効果>
以上のように、本実施形態における液晶表示装置は、マップ設定回路26によって変換マップを適宜切り換える(変更する)ことにより、通常表示時には液晶印加電圧の実効値が0Vとなる階調電圧、すなわち共通電極の電位に等しい特定の階調電圧(階調電圧V63)が使用されないので視野角特性を良好に保つことができるとともに、モバイルモード時には共通電極の電位に等しい特定の階調電圧が使用されるので消費電力を小さく抑えることができる。
<6. 変形例>
上記実施形態では、FRC処理により中間階調を表現する構成を例に説明したが、映像信号線駆動回路300により全256階調(8ビット)の階調表現が可能である場合には、FRC処理回路27を省略しても同等以上の高品位な表示を行うことができる。すなわちこの構成では、図8および図9に示される平均電圧としての電圧値を4フレームにおける液晶印加電圧の絶対値の平均値ではなく、単一フレームにおける液晶印加電圧の実効値として、映像信号線駆動回路200により実際に出力される階調電圧により設定することが可能となる。よって、同様に通常表示時には共通電極の電位に等しい階調電圧(具体的には階調電圧V255)が使用されないよう設定することにより視野角特性を良好に保つことができるとともに、モバイルモード時には共通電極の電位に等しい上記階調電圧が使用されるよう設定することにより消費電力を小さく抑えることができ、さらに高品位な階調表現を行うことができる。
また、高品位な階調表現を行うことはできなくなるが、本実施形態の場合と同様に映像信号線駆動回路200によって全64階調(6ビット)の階調表現のみが可能である場合であってもFRC処理回路27を省略することは可能である。この場合には入力データの階調数(全64階調)と表示可能な出力データの階調数(全64階調)とが等しくなる。よって、通常表示モードのマップでは6ビットの入力データを8ビットの出力データに変換することなく、そのまま同一階調で対応させることができる。しかし、モバイルモードのマップでは共通電極の電位に等しい階調電圧(具体的には階調電圧V63)を使用しないように設定すると、出力データの階調数が入力データの階調数よりもその分だけ1つ少なくなる。そこで、出力データの階調のうちいずれか隣り合う2つの階調を同一の入力データに対応させ、その後の出力データの階調は1つ小さい階調の入力データに対応させる。そうすれば、モバイルモードにおいては全63階調の階調表現となるが、共通電極の電位に等しい上記階調電圧が使用されるので消費電力を小さく抑えることができる。
本実施形態では通常表示時に使用されず、モバイルモード時に使用される階調電圧(階調電圧V63)を液晶印加電圧の実効値が0Vとなる階調電圧、すなわち共通電極の電位に等しい電圧であるものとして説明したが、必ずしも等しい必要はなく、消費電力を小さく抑えることができる電圧であればよい。すなわち上記実施形態では液晶印加電圧の実効値が1V未満であれば、液晶印加電圧の実効値が1Vの場合よりも消費電力を小さく抑えることができる。もっとも、液晶印加電圧の実効値が0Vの場合が最も消費電力を小さく抑えることができるので好適であり、0V近傍値の場合も好ましい。
上記実施形態では1ドット反転駆動方式が採用されるが、n個(nは2以上の自然数)の画素形成部毎に印加電圧の正負極性を反転させるnドット反転駆動方式が採用されてもよい。また1ライン反転駆動方式や、n本の水平走査線毎に印加電圧の正負極性を反転させる駆動方式(「nライン反転駆動方式」と呼ばれる)が採用されてもよいし、フレーム反転駆動方式が採用されてもよい。なお、これらの反転駆動方式では、共通電極電位が2種類の電位が交互に設定されるように駆動されるが、通常表示時には共通電極の電位に等しい階調電圧が使用されないことにより同様に視野角特性を良好に保つことができるとともに、モバイルモード時には共通電極の電位に等しい階調電圧が使用されることにより同様に消費電力を小さく抑えることができる。
上記実施形態において、マップ設定回路26は、本液晶表示装置の外部から与えられる表示モード信号Mdに応じて変換マップの内容を一部変更するが、必ずしも表示モード信号Mdに基づく必要はなく、例えば低消費電力での駆動を指示する制御信号などに基づいて変更してもよい。また、このような制御信号は必ずしも装置外部から与えられる必要はなく、本液晶表示装置が例えば低消費電力で駆動されていることを検知したり、入力信号が一定時間変化しないことを検知するなど、装置内部での所定の検知結果に基づいて変換マップが変更されてもよい。
本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。 上記一実施形態における液晶パネルの構成を示す模式図(a)および等価回路図(b)である。 上記一実施形態における映像信号線駆動回路の構成を示すブロック図である。 上記一実施形態におけるD/A変換部に含まれる或るD/A変換回路の詳細な構成を説明するための図である。 上記一実施形態におけるD/A変換回路の一部分における詳細な構成を示す図である。 上記一実施形態において、液晶の光透過率と液晶への印加電圧との関係を示す図である。 上記一実施形態における表示制御回路の構成を示すブロック図である。 上記一実施形態における通常表示用のマップと対応する出力平均電圧値とを示す図である。 上記一実施形態におけるモバイルモード用のマップと対応する出力平均電圧値とを示す図である。 上記一実施形態におけるD/A変換部から出力されるアナログ電圧信号Vaの電位変化を示す波形図である。
符号の説明
10 …TFT(薄膜トランジスタ)
200 …表示制御回路
300 …映像信号線駆動回路
304 …D/A変換部
400 …走査信号線駆動回路
500 …共通電極駆動回路
600 …液晶パネル
700 …基準電圧発生部
3040 …D/A変換回路
3041 …抵抗分圧回路
3042 …選択回路
3050 …出力バッファ回路
Px …画素形成部(画素)
Ec …共通電極(対向電極)
Vcom …共通電圧
SCK …ソース用クロック信号
SSP …ソース用スタートパルス信号
GCK …ゲート用クロック信号
GSP …ゲート用スタートパルス信号
φ …極性切換制御信号
Da …デジタル画像信号
Va …アナログ電圧信号
Vr …基準電圧
VH0〜VH63 …正極性の階調電圧
VL0〜VL63 …負極性の階調電圧

Claims (7)

  1. アクティブマトリクス型の液晶表示装置であって、
    複数の階調で画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部にそれぞれ設けられた画素電極と、
    前記画素電極との間の液晶に電圧を印加するために前記画素電極に対向して設けられた共通電極と、
    装置外部から与えられる前記画像を表す画像信号に対応する階調を示す階調信号を生成する表示制御回路と
    前記階調信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動回路と、
    前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
    前記共通電極に所定電位を与える共通電極駆動回路と
    を備え、
    前記表示制御回路は、前記映像信号線駆動回路により前記複数の映像信号線に与えられ得る電圧に対応する複数の出力階調と、前記画像信号により示され得る複数の入力階調とを対応付けるとき、前記複数の出力階調のうち前記共通電極の電位に最も近い電圧に対応する第1の出力階調を前記複数の入力階調のいずれかと対応付ける第1の場合と対応付けない第2の場合とを切り換えて対応付けることにより、前記画像信号を前記階調信号に変換することを特徴とする、液晶表示装置。
  2. 前記表示制御回路は、前記複数の入力階調を前記複数の出力階調の全部または一部と対応付けるマップを含み、前記第1の場合において前記第1の出力階調に対応付けられる入力階調を、前記第2の場合において前記第1の出力階調を除く出力階調のいずれかと対応付けるよう設定される前記マップを保持することを特徴とする、請求項1に記載の液晶表示装置。
  3. 前記表示制御回路は、装置外部から与えられるガンマ特性が得られるように、前記マップを設定することを特徴とする、請求項2に記載の液晶表示装置。
  4. 前記表示制御回路は、所定の単位期間に含まれる複数の表示期間においてそれぞれ表示されるべき階調を設定することにより、前記マップにおいて対応付けられる前記複数の出力階調を表示させるフレームレートコントロール処理回路を含むことを特徴とする、請求項2に記載の液晶表示装置。
  5. 前記映像信号線駆動回路は、前記第1の出力階調に対応する電圧として、前記共通電極電位または当該電位近傍の電圧を出力することを特徴とする、請求項1に記載の液晶表示装置。
  6. 前記映像信号線駆動回路は、前記表示制御回路から与えられる前記階調信号であるデジタル信号をアナログ電圧信号に変換し出力するD/A変換回路を含み、
    前記D/A変換回路は、所定の基準電圧を分圧することにより前記第1の階調を含む前記出力階調に対応する複数の階調電圧を生成する抵抗分圧回路と、
    前記複数の階調電圧から、前記デジタル信号に対応する階調電圧を選択することにより、前記アナログ電圧信号を生成する選択回路と
    を含むことを特徴とする、請求項5に記載の液晶表示装置。
  7. 複数の階調で画像を表示するための表示部において複数の映像信号線と複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部にそれぞれ設けられた画素電極と、前記画素電極との間の液晶に電圧を印加するために前記画素電極に対向して設けられた共通電極とを備えるアクティブマトリクス型の液晶表示装置を駆動する方法であって、
    装置外部から与えられる前記画像を表す画像信号に対応する階調を示す階調信号を生成する表示制御ステップと
    前記階調信号に応じて前記複数の映像信号線に電圧を印加する映像信号線駆動ステップと、
    前記複数の走査信号線を選択的に駆動する走査信号線駆動ステップと、
    前記共通電極に所定電位を与える共通電極駆動ステップと
    を備え、
    前記表示制御ステップでは、前記映像信号線駆動ステップにおいて前記複数の映像信号線に与えられ得る電圧に対応する複数の出力階調と、前記画像信号により示され得る複数の入力階調とを対応付けるとき、前記複数の出力階調のうち前記共通電極の電位に最も近い電圧に対応する第1の出力階調を前記複数の入力階調のいずれかと対応付ける第1の場合と対応付けない第2の場合とを切り換えて対応付けることにより、前記画像信号を前記階調信号に変換することを特徴とする、駆動方法。
JP2007301216A 2007-11-21 2007-11-21 液晶表示装置およびその駆動方法 Pending JP2009128461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007301216A JP2009128461A (ja) 2007-11-21 2007-11-21 液晶表示装置およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007301216A JP2009128461A (ja) 2007-11-21 2007-11-21 液晶表示装置およびその駆動方法

Publications (1)

Publication Number Publication Date
JP2009128461A true JP2009128461A (ja) 2009-06-11

Family

ID=40819480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007301216A Pending JP2009128461A (ja) 2007-11-21 2007-11-21 液晶表示装置およびその駆動方法

Country Status (1)

Country Link
JP (1) JP2009128461A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041001A (ja) * 2016-09-09 2018-03-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法
CN115050337A (zh) * 2021-03-09 2022-09-13 夏普株式会社 液晶显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041001A (ja) * 2016-09-09 2018-03-15 セイコーエプソン株式会社 表示ドライバー、電気光学装置、電子機器及び表示ドライバーの制御方法
CN107808646A (zh) * 2016-09-09 2018-03-16 精工爱普生株式会社 显示驱动器、电光装置、电子设备及显示驱动器的控制方法
CN107808646B (zh) * 2016-09-09 2022-02-25 精工爱普生株式会社 显示驱动器、电光装置、电子设备及显示驱动器的控制方法
CN115050337A (zh) * 2021-03-09 2022-09-13 夏普株式会社 液晶显示装置
CN115050337B (zh) * 2021-03-09 2023-07-18 夏普株式会社 液晶显示装置

Similar Documents

Publication Publication Date Title
US9548031B2 (en) Display device capable of driving at low speed
JP4140779B2 (ja) 液晶パネルの駆動装置及びその駆動方法
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
JP5576014B2 (ja) 液晶表示装置及びその駆動方法
KR20200053954A (ko) 표시장치 및 이의 구동방법
US20100127960A1 (en) Liquid crystal display
US8514158B2 (en) Liquid crystal driving device
JP2009009090A (ja) 液晶表示装置及びその駆動方法
KR101798489B1 (ko) 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
JP2003280615A (ja) 階調表示基準電圧発生回路およびそれを用いた液晶表示装置
WO2012014564A1 (ja) 映像信号線駆動回路およびそれを備える表示装置
KR101585687B1 (ko) 액정표시장치
JP2008176286A (ja) 液晶表示装置
US8279148B2 (en) LCD and drive method thereof
JP2005345603A (ja) 液晶表示装置およびその駆動方法
KR101660977B1 (ko) 액정표시장치
JP2007065134A (ja) 液晶表示装置
KR101615765B1 (ko) 액정표시장치와 그 구동 방법
KR101363652B1 (ko) 액정표시장치 및 그의 고속구동 방법
JP2009128461A (ja) 液晶表示装置およびその駆動方法
KR20110070549A (ko) 액정표시장치
KR101528922B1 (ko) 액정표시장치와 그 구동방법
JP2008304489A (ja) 表示装置の駆動装置、駆動方法、及び電子機器
JP4053198B2 (ja) 液晶表示装置
KR101457694B1 (ko) 액정표시장치와 그 구동방법