KR100925142B1 - 디스플레이 구동 ｉｃ - Google Patents

디스플레이 구동 ｉｃ Download PDF

Info

Publication number
KR100925142B1
KR100925142B1 KR1020080086524A KR20080086524A KR100925142B1 KR 100925142 B1 KR100925142 B1 KR 100925142B1 KR 1020080086524 A KR1020080086524 A KR 1020080086524A KR 20080086524 A KR20080086524 A KR 20080086524A KR 100925142 B1 KR100925142 B1 KR 100925142B1
Authority
KR
South Korea
Prior art keywords
image data
address
memory
signal
frame
Prior art date
Application number
KR1020080086524A
Other languages
English (en)
Inventor
김주현
Original Assignee
주식회사엘디티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사엘디티 filed Critical 주식회사엘디티
Priority to KR1020080086524A priority Critical patent/KR100925142B1/ko
Application granted granted Critical
Publication of KR100925142B1 publication Critical patent/KR100925142B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/04—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using circuits for interfacing with colour displays

Abstract

본 발명은 메모리 맵을 변경시키지 않고 하위 그레이용 구동 IC 겸용으로 사용할 수 있는 디스플레이 구동 IC에 대하여 개시(introduce)한다. 상기 디스플레이 구동 IC는 메모리, 데이터 버퍼블록, 칼럼포트, 카운터, RXA 발생기, TXA 발생기, 나눗셈기 및 덧셈기를 구비한다. 상기 디스플레이 구동 IC는 메모리 맵을 변경시키지 않고 하위 그레이용 구동 IC 겸용으로 사용할 수 있도록 하기 위하여, 상기 디스플레이 구동 IC가 표현할 수 있는 최대 그레이 값과 실제로 표현하고자 하는 그레이 값의 차이에 의해 결정되는 나누기 값을 상기 나눗셈기에 적용시켜 얻어지는 몫과 나머지를 이용한다.
디스플레이 구동, 메모리 맵, 그레이

Description

디스플레이 구동 ＩＣ{Display driving Integrated circuit}
본 발명은 디스플레이 구동 IC에 관한 것으로, 특히 메모리 맵을 변경시키지 않고 하위 그레이용 구동 IC 겸용으로 사용할 수 있는 디스플레이 구동 IC에 관한 것이다.
종래의 전통적인 그레이(Gray) 용 구동 IC에 사용되는 패널(Panel)의 크기(Resolution) 와 표현하고자 하는 그레이의 정도에 따라서 메모리의 매핑(Memory Mapping)이 결정된다.
도 1은 그레이용 구동 IC의 메모리 맵을 나타낸다.
도 1을 참조하면, 패널이 128(column) x 64(row)의 사이즈를 가지고, 각각의 픽셀은 4비트의 데이터로 그레이를 표현하는 경우에 대한 것이다. 4비트로는 16개의 그레이를 표현할 수 있다. 따라서 패널의 각 픽셀에 대응되는 칼럼포트에는 4비트의 데이터가 전달된다.
첫 번째 칼럼포트(C1[3:0])에는 메모리에 저장된 4개의 비트(D1[0]~D1[3])의 데이터가 전달된다. 마지막 128번째 칼럼포트(C128[3:0])에는 메모리에 저장된 4개의 비트(D128[0]~D128[3])의 데이터가 전달된다.
도 2는 종래의 디스플레이 구동 IC의 내부구조를 나타낸다.
도 2를 참조하면, 디스플레이 구동 IC(200)는, 메모리(210), 데이터 버퍼블록(220), 칼럼포트(230), 카운터(240), RXA 발생기(250) 및 TXA 발생기(260)를 구비한다.
메모리(210)는 디스플레이 패널에 공급될 각 픽셀에 대한 영상데이터를 저장하고, RX 어드레스신호(RXA)에 대응되는 응답하여 상기 영상데이터를 출력한다. 데이터 버퍼블록(220)은 메모리(210)로부터 전달되는 영상데이터를 버퍼링 한다. 칼럼포트(230)는 데이터 버퍼블록(220)으로부터 출력되는 영상데이터를 TX 어드레스신호(RXA)에 대응되는 저장장소에 저장하고 저장된 영상데이터를 아날로그 데이터로 변환한 후 대응되는 픽셀에 전달한다. 카운터(240)는 패널의 크기에 따른 카운트 신호를 생성한다. 예를 들어 패널이 128(column) x 64(row)의 사이즈인 경우, 1부터 128에 대한 카운트 신호(CNT1, CNT2)를 생성한다. RXA 발생기(250)는 카운터(240)로부터 생성되는 제1카운트신호(CNT1)에 대응되는 영상데이터가 저장된 메모리(210)의 어드레스인 RX 어드레스신호(RXA)를 발생시킨다. TXA 발생기(260)는 카운터(240)로부터 생성되는 제2카운트신호(CNT2)에 대응되는 영상데이터가 처리된 후 저장되는 장소를 지정하는 TX 어드레스신호(RXA)를 생성한다.
이하에는 도 2에 도시된 디스플레이 구동 IC의 동작에 대하여 설명한다.
설명의 편의를 위해 16그레이 즉 하나의 픽셀에 대응되는 영상데이터가 4비트라고 가정한다.
RXA 발생기(250)는 카운터(240)로부터 1(one)의 값을 가지는 제1카운트신 호(CNT1)에 응답하여 첫 번째 칼럼의 첫 번째 픽셀(C1[3:0])에 구현될 영상데이터(D1[0]~D1[3])가 저장된 메모리의 위치에 대응되는 RX 어드레스신호(RXA)를 생성한다. TXA 발생기(260)는 카운터(240)로부터 출력되는 제2카운트신호(CNT2)에 대응되는 TX 어드레스신호(TXA)를 생성한다. 메모리(210)는 RX 어드레스신호(RXA)에 대응되는 메모리에 저장된 4비트의 데이터를 데이터 버퍼(220)에 전달한다. 버퍼링 된 4비트데이터는 칼럼포트(230)에 전달된다. 칼럼포트(230)는 TX 어드레스신호(TXA) 대응되는 저장장소에 저장된 4비트데이터를 아날로그신호로 변환하여 대응되는 픽셀에 아날로그신호를 전달한다.
여기서 제1카운트신호(CNT1)와 제2카운트신호(CNT2)는 동일한 카운트 신호일 수도 있지만, 다른 값을 가지는 경우도 가능하다. 상기 칼럼포트(230)는 패널의 칼럼방향의 픽셀의 개수와 동일한 개수를 구비하는 것이 일반적이다.
도 3은 도 2에 도시된 디스플레이 구동 IC의 신호도이다.
도 3을 참조하면, RX 어드레스신호(RXA) 및 TX 어드레스신호(TXA)는 모두 디스플레이 구동 IC의 마스터 클록신호(CK)에 따라 입출력된다. 각각의 RX 어드레스신호(RXA) 및 각각의 TX 어드레스신호(TXA)는 영상데이터가 저장된 4곳의 저장위치에 대한 어드레스를 포함하고 있다.
도 4는 모노용 IC의 메모리 맵을 나타낸다.
도 4를 참조하면, 2그레이 구동 IC 즉 모노(mono)용 IC는 하나의 픽셀(C1[3:0])에는 1비트의 영상데이터(D1[0])가 구현된다.
도 4에 도시된 모노용 IC를 새로 제작하여 사용하는 것도 가능하지만, 도 2 에 도시된 16그레이 구동 IC를 모노용 IC로 대체하여 사용하는 것도 가능하다. 그러나 16그레이 구동 IC를 2그레이 구동 IC로 전용하여 사용하기 위해서는, 메모리에 기록되는 영상데이터를 가공하여야 한다. 예를 들면, 임의의 픽셀에 저장되는 영상데이터가 "1"인 경우 메모리의 4곳의 저장위치에 "1111"이 저장되어야 하고, 영상데이터가 "0"인 경우 메모리의 4곳의 저장위치에 "0000"이 저장되어야 한다.
실제로 필요한 데이터는 1비트인데, 필요 없는 3개의 비트를 더 저장하여야 하기 때문에 메모리의 효율적인 사용이 이루어지지 않게 된다. 다른 하나의 방편 즉 디스플레이 구동 IC를 표현하고자 하는 그레이의 수준에 따라 별도로 설계하는 것도 시간 소비와 비용이 추가된다는 문제가 있다.
본 발명이 해결하고자 하는 기술적 과제는, 메모리 맵을 변경시키지 않고 하위 그레이용 구동 IC 겸용으로 사용할 수 있는 디스플레이 구동 IC를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 디스플레이 구동 IC는, 메모리, 데이터 버퍼블록, 칼럼포트, 카운터, RXA 발생기, TXA 발생기, 나눗셈기 및 덧셈기를 구비한다. 상기 카운터는 디스플레이 패널의 사이즈에 따라 결정되는 카운트신호를 생성한다. 상기 나눗셈기는 상기 카운트신호를 나누기 값으로 나눈 몫 및 나머지를 출력한다. 상기 덧셈기는 상기 몫에 프레임인덱스를 합하여 RX 프레임 -어드레스신호(S3)를 생성한다. 상기 RXA 발생기는 상기 RX 프레임-어드레스신호에 응답하여, 상기 카운트신호에 대응되는 영상데이터가 저장된 위치에 대한 정보를 가지고 있는 RX 어드레스를 생성한다. 상기 TXA 발생기는 상기 카운트신호에 대응되는 TX 어드레스를 생성한다. 상기 메모리는 저장되어 있는 영상데이터 중 상기 RX 어드레스에 대응되는 영상데이터를 출력한다. 상기 데이터 버퍼블록은 상기 나머지에 응답하여 상기 메모리로부터 출력되는 영상데이터를 처리하고 버퍼링 한다. 상기 칼럼포트는 상기 데이터 버퍼블록으로부터 출력되는 버퍼링 된 영상데이터에 대응되는 아날로그신호를 생성하고, 생성된 아날로그 신호를 상기 TX 어드레스에 대응되는 픽셀로 전달한다.
본 발명은 메모리 맵을 변경시키지 않고 하위 그레이용 구동 IC 겸용으로 사용할 수 있는 장점이 있다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 5는 본 발명에 따른 디스플레이 구동 IC의 블록 다이어그램이다.
도 5를 참조하면, 디스플레이 구동 IC(500)는 메모리(510), 데이터 버퍼블록(520), 칼럼포트(530), 카운터(540), RXA 발생기(550), TXA 발생기(560), 나눗셈기(570) 및 덧셈기(580)를 구비한다.
카운터(540)는 디스플레이 패널의 사이즈에 따라 결정되는 카운트신호(CNT1, CNT2)를 생성한다. 나눗셈기(570)는 상기 카운트신호(CNT)를 나누기 값으로 나눈 몫(S1) 및 나머지(S2)를 출력한다. 덧셈기(580)는 상기 몫(S1)에 프레임정보(F)를 합하여 RX 프레임-어드레스신호(S3)를 생성한다. RXA 발생기(550)는 상기 RX 프레임-어드레스신호(S3)에 응답하여, 상기 카운트신호에 대응되는 영상데이터가 저장된 위치에 대한 정보를 가지고 있는 RX 어드레스(RXA)를 생성한다. TXA 발생기(560)는 상기 카운트신호에 대응되는 TX 어드레스(TXA)를 생성한다.
메모리(510)는 저장되어 있는 영상데이터 중 상기 RX 어드레스(RXA)에 대응되는 영상데이터를 출력한다. 데이터 버퍼블록(520)은 상기 나머지(S2)에 응답하여 상기 메모리(510)로부터 출력되는 영상데이터를 처리하고 버퍼링 한다. 칼럼포트(530)는 상기 데이터 버퍼블록(520)으로부터 출력되는 버퍼링 된 영상데이터에 대응되는 아날로그신호를 생성하고, 생성된 아날로그 신호를 상기 TX 어드레스(TXA)에 대응되는 픽셀로 전달한다.
데이터 버퍼블록(520)은, 나머지(S2)에 응답하여, 메모리(510)로부터 출력되는 영상데이터를 그대로 출력하거나 상기 영상데이터와 동일한 값의 영상데이터를 적어도 한 개 더 생성시켜 출력하는 인코더(521) 및 인코더(521)로부터 출력되는 영상데이터를 버퍼링하는 데이터버퍼(522)를 구비한다.
여기서 나누기 값은, 상기 디스플레이 구동 IC가 표현할 수 있는 최대 그레이 값과 실제로 표현하고자 하는 그레이 값의 차이에 의해 결정된다. 예를 들면, 디스플레이 구동 IC가 16그레이 구동 IC로 구현되어 있을 때, 디스플레이 구동 IC를 모노용 구동 IC로 동작시킨다고 가정한다. 16그레이를 표현하기 위해서는 4비트 의 영상데이터가 필요하지만, 모노를 표현하기 위해서는 1비트만이 필요하다. 이 경우 카운트신호는 4로 나눈다. 만일 6비트가 사용되는 64그레이 구동 IC를 3비트가 필요한 8그레이 구동 IC로 전용하여 사용하고자 할 때에는, 카운트신호는 2로 나눈다.
프레임인덱스(F/I)도 디스플레이 구동 IC가 표현할 수 있는 최대 그레이 값과 실제로 표현하고자 하는 그레이 값의 차이에 의해 결정된다. 16그레이 구동일 때의 영상데이터에 비해 2그레이 구동일 때의 영상데이터의 크기는
Figure 112008062585480-pat00001
로 줄어들기 때문에, 동일한 메모리 용량으로 4배의 정보를 더 저장할 수 있다. 따라서 16그레이 구동일 때 하나의 프레임을 저장할 수 있는 메모리라면, 2그레이 구동일 때는 4개의 프레임을 저장할 수 있을 것이다. 프레임인덱스(F/I)는 이 경우 현재 처리하고자 하는 영상데이터가 4개의 프레임 중 몇 번째 프레임인가를 지시하여 주는 인덱스(index)가 된다.
또한 데이터 버퍼블록(520)에 포함되는 데이터버퍼(522)의 개수도 디스플레이 구동 IC가 표현할 수 있는 최대 그레이 값에 의해 결정된다. 예를 들면, 64그레이 구동일 때는 6개, 32그레이 구동일 경우에는 5개, 16그레이 구동일 때는 4개, 8그레이 구동일 때는 3개, 4그레이 구동일 때는 2개 그리고 2그레이 구동일 때는 1개가 될 것이다.
상기의 설명과 같이 만일 디스플레이 구동 IC가 64그레이 구동용으로 제작되어 있다면, 메모리를 새롭게 매핑하지 않고 새로운 기능 블록을 추가로 설계하지 않고도, 그 보다 하위인 32그레이 구동부터 2그레이 구동까지 다운 스케일 하여 사용할 수 있다.
TXA 발생기(560)에 인가되는 카운트신호(CNT2) 및 나눗셈기(570)에 인가되는 카운트신호(CNT1)는 도 5에는 서로 다른 카운트신호로 표시되어 있지만 이는 특수한 경우를 감안한 것이고 일반적으로는 동일한 카운트신호가 될 것이다.
도 5에 도시된 디스플레이 구동 IC가 16그레이 구동용으로 제작되어 있다면, 전체 시스템의 데이터처리는 4비트 단위가 기본이 된다. 따라서 이를 스케일다운 하여 2그레이 구동용으로 사용하고자 할 때에도 데이터처리의 기준은 4비트 단위가 된다. 그러나 16그레이 구동용으로 사용할 때는 하나의 픽셀을 구동하기 위하여 4비트의 신호가 필요하였지만, 2그레이 구동용으로 사용하고자 할 때에는 1비트의 신호만이 필요하다.
본 발명에서는 이러한 간격을 해결하기 위하여, 나눗셈기(570)와 덧셈기(580)를 시스템에 추가하였고, 나눗셈기(570)로부터 출력되는 몫(S1)과 나머지(S2)를 이용한다. 특히 나머지(S2)는 스케일다운 되었을 때, 메모리로부터 전달되는 4비트의 영상데이터보다 적은 비트 수의 영상데이터를 4비트의 영상데이터로 코딩하는데 사용된다. 도 5를 참조하면, 나머지(S2)는 인코더(521)에 전달되는데, 만일 1개의 비트가 메모리(510)로부터 전달된다면, 인코더(521)는 상기 비트를 동일한 논리 상태를 가지는 4개의 비트로 코딩하여 데이터버퍼(522)에 전달한다.
만일 4그레이 구동용으로 사용될 경우, 메모리(510)로부터 전달되는 2비트 영상데이터를 4비트의 영상데이터로 인코딩할 것이다.
도 6은 본 발명에 따른 디스플레이 구동 IC가 2그레이 구동용으로 사용되었을 때, 메모리로부터 칼럼포트로 전달되는 영상데이터의 흐름을 나타낸다.
도 6을 참조하면, 패널의 사이즈가 128(column)ㅧ 64(row)이고, 16그레이 구동용으로 최초에 제작된 디스플레이 구동 IC를 2그레이 구동용으로 사용되었을 때의 영상데이터가 메모리로부터 칼럼포트로 전달되는 것을 표시한다. 디스플레이 구동 IC가 16그레이 구동으로 사용될 경우에는 메모리에 저장된 4개의 비트(D1[0]~D1[3])는 하나의 칼럼포트(C1[3:0])에 전달되어야 한다. 그러나 2그레이 구동으로 스케일다운 되었을 때는 메모리에 저장된 4개의 비트(D1[0]~D1[3]) 각각은 4개의 칼럼포트(C1[3:0]~C4[3:0])에 전달되게 된다. 따라서 128번째 칼럼포트(C128[3:0])에는 128번째 메모리 어드레스(D32[3])에 저장된 영상데이터가 전달된다.
도 7은 도 5에 도시된 디스플레이 구동 IC의 신호도이다.
도 7을 참조하면, RX 어드레스신호(RXA) 및 TX 어드레스신호(TXA)는 모두 디스플레이 구동 IC의 마스터 클록신호(CK)에 따라 입출력된다. 도 3에 도시된 종래의 경우 각각의 RX 어드레스신호(RXA) 및 각각의 TX 어드레스신호(TXA)는 영상데이터가 저장된 4곳의 저장위치에 대한 어드레스를 포함하고 있다.
그러나 도 7에 도시된 본 발명의 경우, TX 어드레스(TXA, 1~4)가 모두 16곳의 위치를 지정하는 시간 구간동안, RX 어드레스(RXA, 1)는 4곳의 위치를 지정한다. 이는 디스플레이 구동 IC가 16그레이를 표현하도록 제작되어 데이터의 처리 기준이 기본적으로 4비트 단위로 수행되도록 설계되어 있기 때문이다. 따라서 이를 스케일다운 하여 1비트가 필요한 2그레이 구동용으로 전용하는 경우, 메모리로부터 전달받는 영상데이터는 1비트이지만 이를 동일한 정보를 가지는 3개의 비트를 복사하여 모두 4개의 비트로 만든 다음 처리하기 때문에, TX 어드레스(TXA)와 RX 어드레스(RXA)에서 차이가 발생한다. 그러나 이를 처리하는 마스터 클록은 변하지 않으므로, 도 7에 도시된 클록(CK)과 도 2에 도시된 클록(CK)은 동일하다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 그레이용 구동 IC의 메모리 맵을 나타낸다.
도 2는 종래의 디스플레이 구동 IC의 내부구조를 나타낸다.
도 3은 도 2에 도시된 디스플레이 구동 IC의 신호도이다.
도 4는 모노용 IC의 메모리 맵을 나타낸다.
도 5는 본 발명에 따른 디스플레이 구동 IC의 블록 다이어그램이다.
도 6은 본 발명에 따른 디스플레이 구동 IC가 2그레이 구동용으로 사용되었을 때, 메모리로부터 칼럼포트로 전달되는 영상데이터의 흐름을 나타낸다.
도 7은 도 5에 도시된 디스플레이 구동 IC의 신호도이다.

Claims (4)

  1. 디스플레이 패널의 사이즈에 따라 결정되는 카운트신호(CNT1, CNT2)를 생성하는 카운터(540);
    상기 카운트신호를 나누기 값으로 나눈 몫(S1) 및 나머지(S2)를 출력하는 나눗셈기(570);
    상기 몫(S1)에 프레임인덱스(F/I)를 합하여 RX 프레임-어드레스신호(S3)를 생성하는 덧셈기(580);
    상기 RX 프레임-어드레스신호(S3)에 응답하여, 상기 카운트신호에 대응되는 영상데이터가 저장된 위치에 대한 정보를 가지고 있는 RX 어드레스(RXA)를 생성하는 RXA 발생기(550);
    상기 카운트신호에 대응되는 TX 어드레스(TXA)를 생성하는 TXA 발생기(560);
    저장되어 있는 영상데이터 중 상기 RX 어드레스(RXA)에 대응되는 영상데이터를 출력하는 메모리(510);
    상기 나머지(S2)에 응답하여 상기 메모리(510)로부터 출력되는 영상데이터를 처리하고 버퍼링 하는 데이터 버퍼블록(520); 및
    상기 데이터 버퍼블록(520)으로부터 출력되는 버퍼링 된 영상데이터를 상기 TX 어드레스(TXA)에 대응되는 저장장소에 저장하고, 상기 영상데이터를 아날로그신호로 변환한 후 대응되는 픽셀로 전달하는 칼럼포트(530)를 구비하고,
    상기 나누기 값은,
    상기 디스플레이 구동 IC가 표현할 수 있는 최대 그레이 값과 실제로 표현하고자 하는 그레이 값의 차이에 의해 결정되는 것을 특징으로 하는 디스플레이 구동 IC.
  2. 삭제
  3. 제1항에 있어서, 상기 프레임인덱스(F/I)는,
    상기 메모리(510)에 저장된 영상데이터가 속한 프레임을 지시하며,
    상기 디스플레이 구동 IC가 표현할 수 있는 최대 그레이 값과 실제로 표현하고자 하는 그레이 값의 차이에 의해 결정되는 것을 특징으로 하는 디스플레이 구동 IC.
  4. 제1항에 있어서, 상기 데이터 버퍼블록(520)은,
    상기 나머지(S2)에 응답하여, 상기 메모리(510)로부터 출력되는 영상데이터를 그대로 출력하거나 상기 영상데이터와 동일한 값의 영상데이터를 적어도 한 개 더 생성시켜 출력하는 인코더(521); 및
    상기 인코더(521)로부터 출력되는 영상데이터를 버퍼링하는 데이터버퍼(522)를 구비하는 것을 특징으로 하는 디스플레이 구동 IC.
KR1020080086524A 2008-09-03 2008-09-03 디스플레이 구동 ｉｃ KR100925142B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080086524A KR100925142B1 (ko) 2008-09-03 2008-09-03 디스플레이 구동 ｉｃ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080086524A KR100925142B1 (ko) 2008-09-03 2008-09-03 디스플레이 구동 ｉｃ

Publications (1)

Publication Number Publication Date
KR100925142B1 true KR100925142B1 (ko) 2009-11-05

Family

ID=41561219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080086524A KR100925142B1 (ko) 2008-09-03 2008-09-03 디스플레이 구동 ｉｃ

Country Status (1)

Country Link
KR (1) KR100925142B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235591B1 (ko) 1997-01-24 1999-12-15 구본준 다계조 처리장치
KR20020062430A (ko) * 2001-01-20 2002-07-26 삼성전자 주식회사 프레임 메모리를 내장하는 ｔｆｔ-ｌｃｄ의 구동 ｉｃ 및구동 ｉｃ에서의 데이터 동기 방법
KR20030079641A (ko) * 2002-04-01 2003-10-10 삼성전자주식회사 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치
KR20040086600A (ko) * 2003-03-31 2004-10-11 엔이씨 엘씨디 테크놀로지스, 엘티디. 작은 크기의 감마 보정 메모리를 구비한 비디오 프로세서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100235591B1 (ko) 1997-01-24 1999-12-15 구본준 다계조 처리장치
KR20020062430A (ko) * 2001-01-20 2002-07-26 삼성전자 주식회사 프레임 메모리를 내장하는 ｔｆｔ-ｌｃｄ의 구동 ｉｃ 및구동 ｉｃ에서의 데이터 동기 방법
KR20030079641A (ko) * 2002-04-01 2003-10-10 삼성전자주식회사 프레임 레이트 제어 방법 및 이를 위한 액정 표시 장치
KR20040086600A (ko) * 2003-03-31 2004-10-11 엔이씨 엘씨디 테크놀로지스, 엘티디. 작은 크기의 감마 보정 메모리를 구비한 비디오 프로세서

Similar Documents

Publication Publication Date Title
CA2321370C (en) Graphic accelerator with interpolate function
US7102653B2 (en) Systems and methods for rendering graphical data
AU612222B2 (en) Z-buffer allocated for window identification
US8687222B2 (en) Image data buffer apparatus and data transfer system for efficient data transfer
US20050184995A1 (en) Single logical screen system and method for rendering graphical data
US6882346B1 (en) System and method for efficiently rendering graphical data
WO2002041251A3 (en) Dynamically allocating a frame buffer for anti-aliasing
JP2000004455A (ja) ディスプレイコントロ―ラ及び３次元ディスプレイ並びにクロスト―ク低減方法
KR970703568A (ko) 영상 회전방법 및 장치(method and apparatus for image potation)
US20060204139A1 (en) Image processing device, image processing method, display controller, and electronic instrument
TW200733053A (en) Improved memory structures for image processing
TW200808065A (en) Video data compression system and method
US5157385A (en) Jagged-edge killer circuit for three-dimensional display
US20120262467A1 (en) Image processing apparatus that enables to reduce memory capacity and memory bandwidth
JP2009129448A (ja) データ処理装置、データ処理方法およびデータ処理システム
KR100925142B1 (ko) 디스플레이 구동 ｉｃ
WO2006072108A1 (en) Efficient z testing
EP1851613A1 (en) Display apparatus and data writing device
US20120308149A1 (en) Data processing apparatus and data processing method
CN104618717A (zh) 行与块的整合转换方法及其计算机可读取存储介质
US6791553B1 (en) System and method for efficiently rendering a jitter enhanced graphical image
US8149244B2 (en) Projection system, information processing apparatus and projector
US6870539B1 (en) Systems for compositing graphical data
JP2010288078A (ja) データ送信装置、データ受信装置、及びデータ伝送システム
KR100555190B1 (ko) 디지털영상처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 10