KR20040086600A - 작은 크기의 감마 보정 메모리를 구비한 비디오 프로세서 - Google Patents

작은 크기의 감마 보정 메모리를 구비한 비디오 프로세서 Download PDF

Info

Publication number
KR20040086600A
KR20040086600A KR1020040021155A KR20040021155A KR20040086600A KR 20040086600 A KR20040086600 A KR 20040086600A KR 1020040021155 A KR1020040021155 A KR 1020040021155A KR 20040021155 A KR20040021155 A KR 20040021155A KR 20040086600 A KR20040086600 A KR 20040086600A
Authority
KR
South Korea
Prior art keywords
bit
output
bits
video signal
adder
Prior art date
Application number
KR1020040021155A
Other languages
English (en)
Other versions
KR100620648B1 (ko
Inventor
이토마사히로
와타나베타카시
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20040086600A publication Critical patent/KR20040086600A/ko
Application granted granted Critical
Publication of KR100620648B1 publication Critical patent/KR100620648B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Abstract

본 발명의 비디오 프로세서는 M비트 입력 비디오 신호의 그레이 레벨을 보유함으로써 상기 M비트 입력 비디오 신호를 N(N은 M이하)비트 출력 비디오 신호로 변환하기 위한 비트 레이트 컨버터를 포함한다. 복수의 N비트 입력 그레이 레벨은 출력 그레이 레벨의 수에 대해 감마 보정 메모리에서 맵핑된다. 출력 그레이 레벨은 디스플레이 장치의 그레이 레벨이 분산되는 비선형 커브에 상보적인 비선형 커브상에 분산된다. 상기 메모리는 상기 비트 레이트 컨버터의 상기 N비트 출력 비디오 신호가 N비트 입력 그레이 레벨 중의 하나에 대응하는 경우에, 출력 그레이 레벨 중의 하나를 전달한다. 한 실시예에 있어서, 상기 비트 레이트 컨버터는 M비트 비디오 신호의 하위 유효 비트를 절단하고, 상기 절단된 하위 유효 비트를 다른 2진수-1에 의해 표시하고, 절단된 하위 유효 비트에 기초하여 차기의 변동하는 프레임상에 2진수-1을 분배한다.

Description

작은 크기의 감마 보정 메모리를 구비한 비디오 프로세서{VIDEO PROCESSOR WITH A GAMMA CORRECTION MEMORY OF REDUCED SIZE}
기술분야
본 발명은 비디오 프로세서에 관한 것으로서, 보다 상세하게는, 그레이 레벨이 비선형 커브상에 분산되는 디스플레이 장치용 비디오 프로세서에 관한 것이다. 본 발명은 모바일 단자와 같은 소형 스크린에 적용하는데 특히 유용하다.
종래기술
일본국 특허공개공보 1997-50262호에는 디더링 기술(dithering technique)을 사용하는 비디오 프로세서가 개시되어 있다. 상기 종래기술에 의한 비디오 프로세서에 따르면, 입력 비디오 신호의 그레이 스케일은 비디오 디스플레이의 감마(그레이 스케일) 특성(탐색 테이블(look-up table)으로서 공지되어 있다)에 따라 감마 보정된다. 감마 보정된 비디오 신호는 비디오 신호를 표시하는 비트수를 압축하는 디더링 회로에 입력되어 비디오 디스플레이에 사용되는 비트수와 매칭된다. 입력 비디오 신호가 10비트로 표시된다면, 감마 보정 테이블은 10비트의 입력 그레이 스케일 코드 및 대응하는 10비트의 출력 그레이 스케일 코드를 각각 격납하는 1,024개의 어드레스 주소 또는 메모리 셀로 실현되어야 한다. 컬러 생성이 요구된다면, 3색 성분이 한 셋트를 이루는 비디오 서브-프로세서가 필요해진다. 따라서, 많은 메모리 및 전력 소비가 감마 보정에서는 필요하게 된다.
따라서, 본 발명의 목적은 메모리가 보다 저 적고, 감마 보정에 대한 전력 소비가 적으며 입력 비디오 신호의 그레이 레벨을 확보하는 비디오 프로세서를 제공함에 있다.
본 발명의 비디오 프로세서는 M비트 입력 비디오 신호의 그레이 레벨을 보유함으로써 상기 M비트 입력 비디오 신호를 N(N은 M이하)비트 출력 비디오 신호로 변환하기 위한 비트 레이트 컨버터를 포함한다. 복수의 N비트 입력 그레이 레벨은 출력 그레이 레벨의 수에 대해 감마 보정 메모리에서 맵핑된다. 출력 그레이 레벨은 디스플레이 장치의 그레이 레벨이 분산되는 비선형 커브에 상보적인 비선형 커브상에 분산된다. 상기 메모리는 상기 비트 레이트 컨버터의 상기 N비트 출력 비디오 신호가 N비트 입력 그레이 레벨 중의 하나에 대응하는 경우에, 출력 그레이 레벨 중의 하나를 전달한다.
상기에 있어서, 상기 비트 레이트 컨버터는 M비트 비디오 신호의 하위 유효 비트를 절단하고, 상기 절단된 하위 유효 비트를 다른 2진수-1에 의해 표시하고, 절단된 하위 유효 비트에 기초하여 차기의 변동하는 프레임상에 2진수-1을 분배한다. 또한, 상기 비트 레이트 컨버터는 N비트가 남겨지도록 M비트 비디오 신호의 하위 유효 비트를 절단하고, 상기 절단된 하위 유효 비트에 따라 N비트를 디더링(dithering)하도록 한다.
도 1은 본 발명에 따른 컬러 비디오 프로세서의 블럭도.
도 2는 도 1의 비트 컨버터의 한 실시예의 블럭도.
도 3은 비트 레이트 컨버터의 다른 실시예의 블럭도.
도 4는 본 발명의 컬러 비디오 프로세서의 변형예의 블럭도.
도 1에는 본 발명의 실시예에 따른 컬러 비디오 프로세서가 도시된다. 컬러 비디오 프로세서는 한 셋트의 적색 성분 서브 프로세서(1R), 녹색 성분 서브 프로세서)1G), 및 청색 성분 서브 프로세서(1B)를 포함한다. 모드 서브-프로세서는 동일 구성이기 때문에 적색 성분 서브-프로세서만이 설명된다. 상기 실시예에 있어서, 입력 비디오 신호는 컬러 액정 디스플레이(2)의 비디오 입력을 표시하는 비트수 보다 더 큰 비트수에 의해 표시된다.
각각의 서브-프로세서는 10비트의 입력 서브-픽셀 데이터를 8비트의 출력 서브-픽셀 데이터로 변환하기 위한 비트 레이트 컨버터(11)를 포함한다. 비트 레이트 변환에 관한 실시예는 프레임 레이트 제어 원리를 사용하여 실현된다. 후술하는 바와 같이, 본 실시예는 10비트의 입력 데이터의 하위 2비트를 절단하고, 3개의 2진수-1, 2개의 2진수-1, 한 개의 2진수-1, 및 한 개의 2진수-0 각각에 의해 상기 10비트의 입력 데이터의 하위 2비트의 "11", "10", "01", 및 "00"을 표시하고, 4개의 연속적인 프레임상에 상기 값들을 배분함에 의해 달성된다. 배분된 2진수 값 각각은 적어도 목적 프레임의 절단된 8비트의 데이터 프레임의 유효 비트와 합산된다. 8비트 비디오 출력 신호는 10비트의 입력 비디오 신호의 원래의 그레이 스케일과 동일한 그레이 쉐이드를 보유한다.
비트 레이트 컨버터(11)의 출력은 감마(γ) 보정을 하는 감마 보정 테이블(12)에 공급된다. 감마 보정 테이블에 있어서, 복수의 8비트 입력 코드는 복수의 대응하는 8비트의 출력 코드로 맵핑된다. 일반적으로 액정 표시 장치의 그레이 레벨은 비선형 커브상에 분산된다. 감마 보정 테이블(12)에 있어서, 선형 입력 코드는 컬러 액정 디스플레이(2)의 비선형 커브에 대해 상보적인 비선형 커브상에 분산되는 그레이 레벨을 표시하는 출력 코드로 변환된다.. 모드 서브-프로세서의 감마 보정 테이블(12)에 의한 비선형적인 보상 이후에, 8비트의 서브 픽셀의 적색, 녹색, 및 청색 성분의 비디오 출력 신호는 8비트의 컬러 픽셀 데이터를 형성하도록 컬러 액정 표시 장치(2)에서 조합되어 표시된다.
감마 보정 테이블(12)의 입력은 8비트이기 때문에, 감마 보정 테이블(12)의 입력이 10비트이면 요구되는 1024개의 어드레스 주소 대신에 감마 보정 테이블(12)은 256개의 어드레스 주소(메모리 셀)로 실현된다. 각각의 컬러 성분 서브-프로세서에 있어서, 메모리 사이즈는 종래 기술에 비해 1/4로 줄어든다. 컬러 비디오 프로세서 전체로서는 이것은 매우 상당한 감소를 의미한다.
도 2에 도시된 바와 같이, 각각의 컬러 성분 서브-프로세서의 비트 레이트 컨버터(11)는 컬러 성분 비디오 신호의 서브 픽셀 데이터 각각의 10비트를 패러럴하게 수신하기 위한 입력 레지스터(20)를 포함한다. 입력 서브 픽셀 데이터의 8비트는 8비트 가산기(28)에서 "00000001"과 합산된다. 가산기(28)의 8비트 출력은 입력 레지스터(20)의 10비트 입력 데이터가 또한 공급되는 멀티플렉서(21)에 공급된다. 멀티플렉서(21)는 컨트롤러(31)로부터 제1의 제어 신호에 응답하여 입력 레지스터(20)로부터 원래의 하위 2비트를 더해 가산기(28)의 8비트 합계를 선택한다. 제1의 제어 신호가 없으면, 멀티플렉서(21)는 입력 레지스터(20)로부터 원래의 10비트 데이터를 선택한다. 멀티플렉서(21)에 의해 선택된 10비트 데이터는 프레임 메모리(22)에 격납된다. 프레임 주기의 말기에, 프레임 메모리(22)는 10비트 데이터를 생성한다.
유사한 방식으로, 프레임 메모리(22)의 10비트 데이터 중의 8비트는 8비트 가산기(29)에서 "00000001"와 합산되고, 상기 8비트 가산기(29)는 프레임 메모리(22)의 10비트 데이터가 또한 공급되는 멀티 플렉서(23)에 그 출력을 공급한다. 멀티 플렉서(23)는 컨트롤러(31)로부터 제2의 제어 신호에 응답하여 프레임 메모리(22)로부터 원래의 하위 2비트를 더해 8비트 가산기(29)의 8비트 합계를 선택한다. 제2의 제어 신호가 없으면, 멀티 플렉서(23)는 프레임 메모리(22)로부터 10비트 데이터를 선택한다. 멀티 플렉서(23)에 의해 선택된 10비트 데이터는 프레임 메모리(24)에 격납된다.
최종적으로, 프레임 메모리(24)의 10비트 데이터 중의 8비트는 8비트 가산기(30)에서 "00000001"과 합산되고, 상기 8비트 가산기(30)는 프레임 메모리(24)의 10비트 데이터가 또한 공급되는 멀티플렉서(25)에 그 출력을 공급한다. 멀티플렉서(25)는 컨트롤러(31)로부터 제3의 제어 신호에 응답하여 프레임 메모리(24)로부터 원래의 하위 2비트를 더해 8비트 가산기(30)의 8비트 합계를 선택한다. 제3의 제어 신호가 없으면, 멀티플렉서(25)는 프레임 메모리(24)로부터 10비트 데이터를 선택한다. 멀티플렉서(25)에 의해 선택된 10비트 데이터는 프레임 메모리(26)에 격납된다.
10비트 출력 레지스터(27)는 프레임 메모리(26)로부터 10비트 픽셀 데이터와 함께 로딩되고 그 상위 8비트는 감마 보정 테이블(12)에, 그 하위 2비트는 컨트롤러(31)에 전달한다. 컨트롤러(31)는 제1, 제2, 및 제3의 제어 신호를 레지스터(27)의 하위 2비트가 "11"인 때와 동시에 생성한다. 하위 2비트가 "10"인 경우에, 컨트롤러(31)는 제2 및 제3의 신호를 동시에 생성한다. 하위 2비트가 "01"인 경우에, 컨트롤러(31)는 제3의 신호를 생성한다.
따라서, 제1 프레임의 10비트 서브 픽셀 데이터는 프레임 메모리(26)에 격납되고, 제2 및 제3의 프레임은 프레임 메모리(24, 22)에 연달어 각각 격납되고, 제4이 프레임의 10비트 서브 픽셀 데이터는 입력 레지스터(20)에 격납된다.
제1의 프레임은 프레임 메모리(26)에 격납된다고 가정한다. 레지스터(27)에서의 10비트 데이터 중의 하위 2비트가 "01"이라면, 2진수-1이 단 하나의 차기 프레임(예컨대, 제2의 프레임)과 함께 합산된다. 출력 레지스터의 하위 2비트가 "10"이라면, 2진수-1은 2개의 연속적인 프레임(예컨대, 제2 및 제3의 프레임)과 함께 합산된다. 출력 레지스터의 하위 2비트가 "11"이라면, 2진수-1은 3개의 연속적인 프레임(예컨대, 제2, 제3, 및 제4의 프레임)과 함께 합산된다. 제1의 프레임의 하위 2비트가 "00"이라면, 비트 레이트 컨버터에서 가산이 이루어지지 않는다.
따라서, 원래의 10비트 데이터 중의 하위 2비트는 대응하는 2진수-1에 의해 표시되고, 2진수-1의 각각의 표시는 차기 프레임의 하나에 분산된다.
설명된 방법에 있어서, 4개의 연속적인 프레임 주기 중에 하위 2비트를 표시하는 2진수-1을 분산함에 의해, 하위 비트가 각각 "00", "01", "10", "11"인 경우에 0.0, 0.25, 0.5, 및 0.75의 그레이 레벨이 생성된다. 뷰어(viewer)의 눈은 픽셀의 휘도(또는 어둡기)를 평균해 내어 각각의 픽셀이 그레이로서 보여진다.
그레이 레벨을 감소시키기 않는 비트 레이트 변환은 디더링에 의해서 또한 실현될 수 있다. 도 3에 도시된 바와 같이, 디더링 타입의 비트 레이트 컨버터(11)는 10비트 서브 픽셀 데이터를 수신하기 위한 입력 레지스터(40)를 포함한다. 8비트 가산기(41)는 "00000001"과 함께 입력 레지스터(40)의 상위 유효 8비트를 추가 제공하고, 그합을 입력 레지스터(40)의 상위 유효 8비트가 또한 공급되는 멀티플렉서(42)에 공급한다. 입력 레지스터의 하위 2비트는 디더 마스크(dither mask) 임계값과 비교를 위해 비교기(44)에 공급된다. 비교기(44)의 출력은 그 입력 데이터를 선택하기 위한 제어 신호로서 멀티플렉서에 의해 사용된다. 하위 2비트가 임계값 보다 더 크면, 멀티플렉서(42)는 8비트 가산기(41)의 출력을 선택한다. 그렇지 않으면, 멀티플렉서는 레지스터(40)의 8비트 출력을 선택한다. 멀티플렉서(42)에 의해 선택된 8비트 서브 픽셀 데이터는 감마 보정 테이블(12)에 적용하기 위해 출력 레지스터(43)에 전송된다.
8비트 가산기(41)에 의한 2진수-1의 추가는 10비트 비디오 신호 중의 하위 2비트에 응답하여 실질적으로 랜덤하게 나타나는 돗트 패턴을 생성한다. 그레이 스케일은 그 후 뷰어의 눈에 의해 감지될 수 있다.
도 4는 입력 컬러 비디오 신호가 컬러 액정 디스플에이(2)의 비디오 입력과 동일한 비트수에 의해 표시된다는 점에서 도 1의 실시예와는 다른 본 발명의 변형예의 다이어그램이다. 특히, 비트 레이트 컨버터(1A)는 8비트 컬러 성분 서브 픽셀 데이터를 수신하고 이것을 전술한 방법으로 6비트 출력 데이터로 변환한다. 6비트 출력 데이터는 복수의 6비트 코드가 복수의 보간된 8비트 코드에 맵핑되는 감마 보정 테이블(12A)에 공급된다. 이전의 실시예와 유사하게, 감마 보정 테이블(12A)은 메모리 주소의 수가 감소되게 실시된다.
본 발명에 따르면, 메모리가 보다 저 적고, 감마 보정에 대한 전력 소비가 적으며 입력 비디오 신호의 그레이 레벨을 확보하는 비디오 프로세서를 제공하는 것이 가능하다.

Claims (8)

  1. M비트 입력 비디오 신호의 그레이 레벨을 보유함으로써 상기 M비트 입력 비디오 신호를 N(N은 M이하)비트 출력 비디오 신호로 변환하기 위한 비트 레이트 컨버터(11; 11A)와,
    복수의 N비트 입력 그레이 레벨이, 디스플레이 장치의 그레이 레벨이 분산되는 비선형 커브에 상보적인 비선형 커브상에 분산되는 복수의 출력 그레이 레벨에 대해 맵핑되는 감마 모정 메모리(12; 12A)를 포함하고,
    상기 메모리는 상기 비트 레이트 컨버터의 상기 N비트 출력 비디오 신호가 N비트 입력 그레이 레벨 중의 하나에 대응하는 경우에, 출력 그레이 레벨 중의 하나를 전달하는 것을 특징으로 하는 비디오 프로세서.
  2. 제1항에 있어서,
    상기 출력 그레이 레벨은 N비트에 의해 표시되는 것을 특징으로 하는 비디오 프로세서.
  3. 제1항에 있어서,
    상기 출력 그레이 스케일값은 입력 그레이 레벨의 보간된 그레이 레벨인 것을 특징으로 하는 비디오 프로세서.
  4. 제1항에 있어서,
    상기 출력 그레이 스케일값은 M비트에 의해 표시되는 것을 특징으로 하는 비디오 프로세서.
  5. 제1항에 있어서,
    상기 비트 레이트 컨버터는 M비트 비디오 신호의 하위 유효 비트를 절단하고, 상기 절단된 하위 유효 비트를 다른 2진수-1에 의해 표시하고, 절단된 하위 유효 비트에 기초하여 차기의 변동하는 프레임상에 2진수-1을 분배하는 수단(20~31)을 포함하는 것을 특징으로 하는 비디오 프로세서.
  6. 제1항에 있어서,
    상기 비트 레이트 컨버터는 ,
    M비트 입력 비디오 신호의 상위 N비트의 적어도 유효 비트의 위치에 2진수-1을 합산하는 제1의 가산기(28)와,
    제1의 제어 신호에 응답하여 상기 상위 N비트 또는 상기 제1의 가산기의 추력을 선택하는 제1의 멀티플렉서(21)와,
    상기 제1의 멀티플렉서의 출력을 격납하는 제1의 프레임 메모리(22)와,
    상기 제1의 프레임 메모리의 출력에 2진수-1을 합산하는 제2의 가산기(29)와,
    제2의 제어 신호에 응답하여 상기 제1의 프레임 메모리의 출력 또는 상기제2의 가산기의 출력을 선택하는 것을 특징으로 하는 제2의 멀티플렉서(23)와,
    상기 제2의 멀티플렉서의 출력을 격납하는 제2의 프레임 메모리(24)와,
    상기 제2의 프레임 메모리의 출력에 2진수-1을 합산하는 제3의 가산기(30)와,
    제3의 제어 신호에 응답하여 상기 제2의 프레임 메모리의 출력 또는 상기 제3의 가산기의 출력을 선택하는 제3의 멀티플렉서(25)와,
    상기 제3의 멀티플렉서의 출력을 격납하는 제3의 프레임 메모리(26)와,
    절단된 하위 유효 비트에 의거하여 상기 제1의 제어 신호를 홀로, 상기 제1 및 제2의 제어 신호를 동시에, 또는 제1, 제2, 및 제3의 제어 신호를 동시에 생성하는 제어 수단(31)을 포함하는 것을 특징으로 하는 비디오 프로세서.
  7. 제1항에 있어서,
    상기 비트 레이트 컨버터는,
    N비트가 입력 비디오 신호에 남겨지도록 M비트 비디오 신호의 하위 유효 비트를 절단하고, 상기 절단된 하위 유효 비트에 따라 N비트를 디더링(dithering)하기 위한 수단(40~44)을 포함하는 것을 특징으로 하는 비디오 프로세서.
  8. 제1항에 있어서,
    상기 비트 레이트 컨버터는,
    M비트 입력 비디오 신호의 상위 N비트에 2진수-1을 합산하는 가산기(41)와,
    제어 신호에 응답하여 M비트 입력 비디오 신호의 상기 상위 N비트 또는 상기 가산기의 출력을 선택하는 멀티플렉서(42)와,
    상기 M비트 비디오 신호의 하위 유효 비트와 임계값을 비교함으로써 상기 제어 신호을 생성하는 비교기(44)를 포함하는 것을 특징으로 하는 비디오 프로세서.
KR1020040021155A 2003-03-31 2004-03-29 작은 크기의 감마 보정 메모리를 구비한 비디오 프로세서 KR100620648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003093100A JP2004301976A (ja) 2003-03-31 2003-03-31 映像信号処理装置
JPJP-P-2003-00093100 2003-03-31

Publications (2)

Publication Number Publication Date
KR20040086600A true KR20040086600A (ko) 2004-10-11
KR100620648B1 KR100620648B1 (ko) 2006-09-13

Family

ID=32985383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021155A KR100620648B1 (ko) 2003-03-31 2004-03-29 작은 크기의 감마 보정 메모리를 구비한 비디오 프로세서

Country Status (5)

Country Link
US (1) US20040189679A1 (ko)
JP (1) JP2004301976A (ko)
KR (1) KR100620648B1 (ko)
CN (1) CN1286325C (ko)
TW (1) TWI236297B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814350B1 (ko) * 2006-11-09 2008-03-18 (주)에스앤케이솔루션 휴대용 단말기의 영상데이터의 비대칭 절단 오류를보정하는 보정 장치 및 그 방법 및 상기 방법이 적용된디스플레이 모듈
KR100833190B1 (ko) * 2006-11-16 2008-05-28 삼성전자주식회사 Ｌｃｄ 시간 제어기 내에서의 반응 시간 가속기 및 그 방법
KR100925142B1 (ko) * 2008-09-03 2009-11-05 주식회사엘디티 디스플레이 구동 ｉｃ

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152116B1 (ko) 2004-10-22 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 장치
JP4463705B2 (ja) 2005-03-01 2010-05-19 三菱電機株式会社 画像表示装置、および画像表示方法
DE102005015674B4 (de) * 2005-04-06 2007-10-25 Silicon Touch Technology, Inc. Gamma-Einstellungsverfahren für einen Mehrkanaltreiber eines Monitors und Gerät desselben
JP4536582B2 (ja) * 2005-04-26 2010-09-01 ルネサスエレクトロニクス株式会社 表示制御装置及びルックアップテーブルの生成方法
CN100433825C (zh) * 2005-07-07 2008-11-12 华为技术有限公司 伽玛特性协商校正方法及其应用系统和终端
US20070299901A1 (en) * 2006-06-21 2007-12-27 Chunghwa Picture Tubes, Ltd. Division unit, image analysis unit and display apparatus using the same
TWI342532B (en) 2006-07-10 2011-05-21 Himax Tech Inc Method for generating a gamma table
TW200820122A (en) * 2006-10-18 2008-05-01 Via Tech Inc Dithering method and apparatus for image data
KR20080042433A (ko) * 2006-11-10 2008-05-15 삼성전자주식회사 표시 장치 및 그 구동 장치
US20080231547A1 (en) * 2007-03-20 2008-09-25 Epson Imaging Devices Corporation Dual image display device
JP4586845B2 (ja) * 2007-03-20 2010-11-24 エプソンイメージングデバイス株式会社 ２画面表示装置
KR101394433B1 (ko) * 2007-08-10 2014-05-14 삼성디스플레이 주식회사 신호 처리 장치, 이를 포함하는 액정 표시 장치 및 액정표시 장치의 구동 방법
TW201005519A (en) * 2008-07-16 2010-02-01 Raydium Semiconductor Corp Memory and pixel data storing method
JP4577590B2 (ja) * 2008-10-22 2010-11-10 ソニー株式会社 画像処理装置、画像処理方法、及び、プログラム
KR102063611B1 (ko) * 2013-08-19 2020-01-09 삼성디스플레이 주식회사 광 치료 영상을 표시하는 디스플레이 장치의 구동 방법, 및 디스플레이 장치
CN104900188B (zh) * 2015-06-18 2017-12-08 西安诺瓦电子科技有限公司 Led显示屏均匀性校正方法
GB2575436B (en) 2018-06-29 2022-03-09 Imagination Tech Ltd Guaranteed data compression
GB2575121B (en) 2018-06-29 2022-12-28 Imagination Tech Ltd Guaranteed data compression
GB2575434B (en) * 2018-06-29 2020-07-22 Imagination Tech Ltd Guaranteed data compression
GB2575122B (en) 2018-06-29 2021-12-01 Imagination Tech Ltd Mapping an n-bit number to an m-bit number
GB2575435B (en) * 2018-06-29 2022-02-09 Imagination Tech Ltd Guaranteed data compression
GB2575437B (en) 2018-06-29 2022-04-27 Imagination Tech Ltd Guaranteed data compression
JP7065458B2 (ja) * 2018-07-13 2022-05-12 パナソニックＩｐマネジメント株式会社 映像表示装置、および映像表示方法
US11056040B1 (en) * 2019-11-20 2021-07-06 Facebook Technologies, Llc Systems and methods for mask-based temporal dithering
TWI795215B (zh) * 2022-02-17 2023-03-01 大陸商集創北方（珠海）科技有限公司 珈瑪對照表儲存方法、顯示驅動晶片、顯示裝置及資訊處理裝置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228120A (en) * 1989-10-12 1993-07-13 International Business Machines Corporation Display system with direct color mode
JP3199371B2 (ja) * 1990-07-30 2001-08-20 松下電器産業株式会社 丸め装置
US5196924A (en) * 1991-07-22 1993-03-23 International Business Machines, Corporation Look-up table based gamma and inverse gamma correction for high-resolution frame buffers
JP2994631B2 (ja) * 1997-12-10 1999-12-27 松下電器産業株式会社 Ｐｄｐ表示の駆動パルス制御装置
US6614413B2 (en) * 1998-04-22 2003-09-02 Pioneer Electronic Corporation Method of driving plasma display panel
JP4016493B2 (ja) * 1998-08-05 2007-12-05 三菱電機株式会社 ディスプレイ装置及びその多階調化回路
JP2000148102A (ja) * 1998-11-10 2000-05-26 Nec Shizuoka Ltd 階調表示装置および階調表示方法
EP1022714A3 (en) * 1999-01-18 2001-05-09 Pioneer Corporation Method for driving a plasma display panel
US6292165B1 (en) * 1999-08-13 2001-09-18 Industrial Technology Research Institute Adaptive piece-wise approximation method for gamma correction
JP3459890B2 (ja) * 1999-09-22 2003-10-27 Ｎｅｃ液晶テクノロジー株式会社 疑似中間処理回路の初期化方法
WO2001030066A1 (en) * 1999-10-21 2001-04-26 Mandl William J System for digitally driving addressable pixel matrix
JP3470095B2 (ja) * 2000-09-13 2003-11-25 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその駆動用回路装置
US7085016B2 (en) * 2000-11-21 2006-08-01 Silicon Integrated Systems Corp. Method and apparatus for dithering and inversely dithering in image processing and computer graphics
JP3735529B2 (ja) * 2000-11-24 2006-01-18 Ｎｅｃ液晶テクノロジー株式会社 表示装置及び疑似階調データ生成方法
JP4333023B2 (ja) * 2000-11-24 2009-09-16 ソニー株式会社 デジタル信号処理回路、これを用いた表示装置および液晶プロジェクタ
GB0031771D0 (en) * 2000-12-29 2001-02-07 Lsi Logic Corp Bit reduction using dither,rounding and error feedback
US6903732B2 (en) * 2001-01-15 2005-06-07 Matsushita Electric Industrial Co., Ltd. Image display device
JP2003015588A (ja) * 2001-06-28 2003-01-17 Pioneer Electronic Corp ディスプレイ装置
JP2003015612A (ja) * 2001-06-29 2003-01-17 Nec Corp 液晶ディスプレイの駆動方法、液晶表示装置及びモニタ
US7030846B2 (en) * 2001-07-10 2006-04-18 Samsung Electronics Co., Ltd. Color correction liquid crystal display and method of driving same
JP3631727B2 (ja) * 2002-03-28 2005-03-23 Ｎｅｃ液晶テクノロジー株式会社 画像表示方法および画像表示装置
KR100503555B1 (ko) * 2003-09-22 2005-07-22 삼성전자주식회사 알지비 데이터의 복원 방법과 이를 수행하기 위한 장치
TWI278824B (en) * 2004-03-30 2007-04-11 Au Optronics Corp Method and apparatus for gamma correction and flat-panel display using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814350B1 (ko) * 2006-11-09 2008-03-18 (주)에스앤케이솔루션 휴대용 단말기의 영상데이터의 비대칭 절단 오류를보정하는 보정 장치 및 그 방법 및 상기 방법이 적용된디스플레이 모듈
KR100833190B1 (ko) * 2006-11-16 2008-05-28 삼성전자주식회사 Ｌｃｄ 시간 제어기 내에서의 반응 시간 가속기 및 그 방법
KR100925142B1 (ko) * 2008-09-03 2009-11-05 주식회사엘디티 디스플레이 구동 ｉｃ

Also Published As

Publication number Publication date
JP2004301976A (ja) 2004-10-28
TW200427340A (en) 2004-12-01
CN1535031A (zh) 2004-10-06
KR100620648B1 (ko) 2006-09-13
TWI236297B (en) 2005-07-11
CN1286325C (zh) 2006-11-22
US20040189679A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
KR100620648B1 (ko) 작은 크기의 감마 보정 메모리를 구비한 비디오 프로세서
JP4613702B2 (ja) ガンマ補正、画像処理方法及びプログラム、並びにガンマ補正回路、画像処理装置、表示装置
KR100223079B1 (ko) 중간조화상표시용 화상처리장치 및 방법
US8416256B2 (en) Programmable dithering for video displays
US20030184569A1 (en) Image display method and image display device
KR20050041924A (ko) 화상 처리 회로, 화상 표시 장치 및 화상 처리 방법
CN107342034B (zh) 显示面板驱动器、显示设备以及显示面板的驱动方法
KR20030092562A (ko) 액정 표시 장치 및 그 구동 장치
JP2006506664A (ja) 液晶表示装置及びその駆動方法
KR102103730B1 (ko) 디스플레이 구동장치 및 이를 포함하는 디스플레이 장치
US7202845B2 (en) Liquid crystal display device
US8159512B2 (en) Method of driving a display
JP2008015123A (ja) 表示装置およびその駆動方法
JP2006085167A (ja) サブフィールド符号を生成する方法及び装置
KR20060050616A (ko) 디더링 방법 및 디바이스
JP2009511995A (ja) カラー画素データを記憶してディスプレイを駆動する方法及びその実行手段、及びこの方法を用いた表示装置
US7355577B1 (en) Linear DAC in liquid crystal display column driver
JP5906631B2 (ja) 表示装置、表示方法および電子機器
EP1488406B1 (en) Display of high quality pictures on a low performance display
KR100414107B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
JP2007183510A (ja) 液晶表示装置および液晶ドライバ
JP2005043725A (ja) 表示装置及び中間階調表示方法
CN117372298A (zh) 一种基于偏移表的图像抖动方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee