KR20050041924A

KR20050041924A - 화상 처리 회로, 화상 표시 장치 및 화상 처리 방법

Info

Publication number: KR20050041924A
Application number: KR1020040086694A
Authority: KR
Inventors: 구루미사와다카시; 모리겐지; 호리우치히로시
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2003-10-30
Filing date: 2004-10-28
Publication date: 2005-05-04
Also published as: KR100622180B1; US20050111046A1; JP4013887B2; JP2005135157A; TWI291686B; TW200523869A; CN1320826C; US7499199B2; CN1612615A

Abstract

본 발명은 보정 특성의 보간 처리에 따라 클럭 속도를 증가시키는 일 없이, 보정 특성 데이터의 기억 용량을 감소시킬 수 있는 계조 보정을 위한 화상 처리 회로, 화상 표시 장치 및 화상 처리 방법을 제공하기 위해, 본 발명의 화상 처리 회로는, 예컨대, 컬러 화상 데이터의 색 보정이나 감마 보정 등에 적용할 수 있고, 입력되는 화상 데이터의 계조 수보다 적은 계조 수에 대응하는 계조 보정 특성 데이터를 제 1 및 제 2 LUT 기억부에 기억한다. 그리고, 계조 보정 처리의 대상으로 되는 화소의 계조값을 입력 계조값으로 하여, 제 1 및 제 2 LUT 기억부를 참조하고, 그 입력 계조값에 대응하는 출력 계조값 및 그것에 인접하는 입력 계조값에 대응하는 출력 계조값을 취득한다. 인접하는 계조값이란, 어떤 입력 계조값의 하나 위의 계조값 또는 하나 아래의 계조값을 가리킨다. 그리고, 그들 두 개의 인접하는 출력 계조값간의 출력 계조값을 선형 보간에 의해 구하고, 전체 입력 계조값에 대응하는 출력 계조값을 얻는다. 그리고, 입력된 화상 데이터의 각 화소에 대해 계조 보정을 행하고, 보정 후의 화상 데이터를 출력한다.

Description

화상 처리 회로, 화상 표시 장치 및 화상 처리 방법{IMAGE PROCESSING CIRCUIT, IMAGE DISPLAY APPARATUS, AND IMAGE PROCESSING METHOD}

본 발명은 화상 데이터의 계조 보정 처리에 관한 것이고, 특히 룩업테이블(LUT)을 이용한 색 보정이나 감마(γ) 보정 등의 계조 보정 처리에 관한 것이다.

화상 데이터를 표시하는 화상 표시 장치에서, CRT, LCD 등의 표시 장치의 특성에 따라 화상 데이터의 표시 특성을 조정하는 처리로서 감마 보정 처리가 알려져 있다. 일반적으로, 감마 보정 처리는 표시 장치의 표시 특성에 근거해서 작성된 감마 특성(계조 보정 특성) 데이터를 기억한 LUT 등을 이용하여 행해진다. 감마 특성은 입력 계조값과 출력 계조값의 관계를 규정하는 특성이며, 화상 표시 장치는 감마 특성을 참조하여 입력 화상 데이터의 입력 계조값에 대응하는 출력 계조값을 취득하고, 그 출력 계조값으로 표시 장치 상에 화상 데이터를 표시한다.

또한, 입력 화상 데이터에 대하여, 소망의 색 특성을 고려하여 색 보정을 행하여 화상 표시 장치에 표시할 때에도, 미리 준비된 색 변환 특성을 기억한 LUT가 사용된다. 상기한 바와 같은 색 보정 및 감마 보정 방법의 일례가 특허 문헌 1에 기재되어 있다.

휴대 전화 이외의 전자기기에 있어서의 최근의 고화질화에 따라, 취급하는 화상 데이터의 계조 수가 커지면, 계조 보정 특성 데이터의 LUT를 구성하는 RAM 등의 기억 장치의 용량이 증대한다. 그래서, 입력 화상 데이터의 계조 수보다도 적은 계조 수 분량의 계조 보정 특성 데이터를 LUT에 기억하고, 부족분은 선형 근사 등에 의해 계조 보정 특성 데이터를 보간하여 보정하는 방법이 제안되고 있다(예컨대, 특허 문헌 2 참조).

이와 같이 선형 근사 등에 의해 계조 보정 특성 데이터를 보간하기 위해서는, 보간해야 할 부분의 끝점인 2점의 출력 계조값 데이터가 필요하게 되고, 하나의 계조 보정 특성 데이터를 기억한 LUT에 대하여 2회의 판독 처리가 필요해진다. 따라서, 판독 회수가 증가하는 것에 의해 소비 전력이 커지고, 또한 통상의 입력 클럭보다 고속인 클럭이 필요하게 된다는 문제가 있다.

(특허 문헌 1) 일본 특허 공개 평성 제9-271036호 공보

(특허 문헌 2) 일본 특허 공표 제2002-534007호 공보

본 발명은 이상의 점에 감안해서 행해진 것으로서, 보정 특성의 보간 처리에 따라 클럭 속도를 증가시키는 일 없이, 보정 특성 데이터의 기억 용량을 감소시킬 수 있는 계조 보정 특성 데이터를 위한 화상 처리 회로, 화상 표시 장치 및 화상 처리 방법을 제공하는 것을 과제로 한다.

본 발명의 하나의 관점에서는, 화상 처리 회로에 있어서, n계조의 화상 데이터의 입력을 수취하는 입력부와, 상기 n계조보다 적은 m계조 분량의 계조 보정 특성 데이터를 기억하는 제 1 및 제 2 LUT 기억부와, 인접하는 입력 계조값에 대응하는, 상기 제 1 및 제 2 LUT 기억부로부터의 출력을 이용하여, 상기 계조 보정 특성 데이터를 선형 보간하는 보간 회로와, 선형 보간 후의 계조 보정 특성 데이터를 이용하여 상기 화상 데이터를 계조 보정하는 계조 보정 회로를 구비한다.

상기한 화상 처리 회로는, 예컨대, 컬러 화상 데이터의 색 보정이나 감마 보정 등에 적용할 수 있고, 입력되는 화상 데이터의 계조 수보다 적은 계조 수에 대응하는 계조 보정 특성 데이터를 제 1 및 제 2 LUT 기억부에 기억한다. 그리고, 계조 보정 처리가 대상으로 되는 화소의 계조값을 입력 계조값으로 해서, 제 1 및 제 2 LUT 기억부를 참조하고, 그 입력 계조값에 대응하는 출력 계조값 및 그것에 인접하는 입력 계조값에 대응하는 출력 계조값을 취득한다. 인접하는 계조값이란, 어떤 입력 계조값의 하나 위의 계조값 또는 하나 아래의 계조값을 가리킨다. 그리고, 그들 두 개의 인접하는 출력 계조값간의 출력 계조값을 선형 보간에 의해 구하고, 전체 입력 계조값에 대응하는 출력 계조값을 얻는다. 이와 같이 하여, 입력된 화상 데이터의 각 화소에 대하여 계조 보정을 행하고, 보정 후의 화상 데이터를 출력한다.

입력되는 화상 데이터의 계조 수보다 적은 계조 수만큼의 계조 보정 특성 데이터를 기억하는 LUT를 이용하므로, 전체 계조 분량의 계조 보정 특성 데이터를 기억하는 경우와 비교해서, LUT를 구성하는 RAM 등의 기억 장치의 용량을 삭감할 수 있다. 또한, 계조 보정 특성 데이터를 선형 보간하기 위해서는 인접하는 두 개의 출력 계조값이 필요해지지만, 두 개의 LUT로부터의 출력 계조값을 이용하여 선형 보간을 행하므로, 하나의 LUT를 고속(예컨대, 2배) 클럭으로 2회 독해할 필요가 없다. 따라서, 클럭의 고속화 및 그것에 의한 소비 전력의 증대 등을 억제할 수 있다.

상기한 화상 처리 회로의 일 태양에서는, 상기 제 1 LUT 기억부 및 제 2 LUT 기억부는 동일한 계조 보정 특성 데이터를 기억한다. 이에 따라, 각 LUT 기억부로부터 인접하는 두 개의 출력 계조값을 동시에 취득하고, 그동안의 출력 계조값을 선형 보간에 의해 얻을 수 있다.

이 태양에 있어서의 바람직한 실시예에서는, 상기 보간 회로는 상기 제 1 LUT 기억부로부터 출력된 제 1 출력 계조값과, 상기 제 2 LUT 기억부로부터 출력되어 상기 제 1 계조값보다 작은 제 2 출력 계조값을 이용해서, 상기 제 1 출력 계조값 및 상기 제 2 출력 계조값간의 계조 보정 특성 데이터를 보간한다.

상기한 화상 처리 회로의 다른 일 태양에서는, 상기 제 1 LUT 기억부는 상기 m계조 분량의 계조 보정 특성 데이터를 기억하고, 상기 제 2 LUT 기억부는 상기 m계조 분량의 계조 보정 특성 데이터에 있어서의 인접하는 계조값간의 차분값을 기억한다. 이에 따라, 어떤 입력 계조값에 대응하는 출력 계조값과, 그리고 인접하는 입력 계조값간의 차분값을 이용하여, 선형 보간에 의해 그동안의 출력 계조값을 얻을 수 있다.

이 태양에 있어서의 바람직한 실시예에서는, 상기 보간 회로는 상기 제 1 LUT 기억부로부터 출력된 제 1 출력 계조값과, 상기 제 2 LUT 기억부로부터 출력된 차분값을 이용하여, 상기 제 1 출력 계조값 및 인접하는 제 2 출력 계조값간의 계조 보정 특성 데이터를 보간한다.

상기한 화상 처리 회로의 다른 일 태양에서는, 상기 제 1 LUT 기억부는 상기 m계조 분량의 계조 보정 특성 데이터 중 기수의 입력 계조값에 대응하는 계조 보정 특성 데이터를 기억하고, 상기 제 2 LUT 기억부는 상기 m계조 분량의 계조 보정 특성 데이터 중 우수의 입력 계조값에 대응하는 계조 보정 특성 데이터를 기억한다. 이에 따라, 각 LUT 기억부로부터 인접하는 두 개의 출력 계조값을 동시에 취득하고, 그동안의 출력 계조값을 선형 보간에 의해 얻을 수 있다. 또한, 인접하는 두 개의 입력 계조값은 기수의 입력 계조값과 우수의 입력 계조값의 조합이므로, 각각에 대응하여 LUT 기억부를 마련함으로써, 각 LUT 기억부의 기억 용량을 1/2로 저감할 수 있다.

이 태양에 있어서의 바람직한 실시예에서는, 상기 보간 회로는, 상기 입력 계조값에 근거해서, 상기 제 1 LUT 기억부로부터 출력된 제 1 출력 계조값과, 상기 제 2 LUT 기억부로부터 출력된 제 2 출력 계조값의 대소 관계를 판정하는 수단과, 상기 대소 관계에 근거해서, 상기 제 1 출력 계조값과 상기 제 2 출력 계조값간의 상기 계조 보정 특성 데이터를 보간하는 수단을 구비한다. 입력 계조값이 우수인가 기수인가에 근거해서 두 개의 출력 계조값의 대소 관계를 결정함으로써, 선형 보간을 용이하게 실행할 수 있게 된다.

상기한 화상 처리 회로의 다른 일 태양에서는, 상기 보간 회로는 상기 제 1 및 제 2 출력 계조값 중 큰 쪽에 대응하는 입력 계조값이 0인 경우, 상기 제 1 및 제 2 출력 계조값 중 작은 쪽을 0으로 보간한다. 또한, 다른 태양에서는, 상기 보간 회로는 상기 제 1 및 제 2 출력 계조값 중 작은 쪽에 대응하는 입력 계조값이 최대 계조값인 경우, 상기 제 1 및 제 2 출력 계조값 중 큰 쪽을 최대 계조값으로 해서 보간한다. 이들 중 어느 하나의 수법을 이용함으로써, 부족한 출력 계조값을 선형 보간에 의해 모두 보충하는 것이 가능해진다.

상기한 화상 처리 회로의 다른 일 태양은 상기 계조 보정된 화상 데이터를 디서 처리에 의해 감색하여 상기 m계조의 화상 데이터를 출력하는 감색 처리 회로를 구비한다. 이에 따라, 화상 데이터의 표시 장치의 표시 능력에 따라, 화상 데이터량을 화질의 저하 없이 삭감하는 것이 가능해진다.

또, 상기한 화상 처리 회로와, 상기 계조 보정된 화상 데이터를 표시하는 화상 표시부를 구비하는 화상 표시 장치를 구성할 수 있다. 예컨대, 화상 표시부로서 LCD 등을 이용하여, 휴대 전화 , PDA, 디지털 카메라, 그 밖의 화상 표시 장치를 구성할 수 있다.

본 발명의 다른 관점에서는, 입력 화상 데이터의 계조 수인 n계조보다 적은 m계조 분량의 계조 보정 특성 데이터를 기억하는 제 1 및 제 2 LUT 기억부를 구비하는 화상 처리 회로에서 실행되는 화상 처리 방법은 상기 입력 화상 데이터의 입력을 수취하는 공정과, 인접하는 입력 계조값에 대응하는 상기 제 1 및 제 2 LUT 기억부로부터의 출력을 이용하여 상기 계조 보정 특성 데이터를 선형 보간하는 공정과, 선형 보간 후의 계조 보정 특성 데이터를 이용하여 상기 화상 데이터를 계조 보정하는 공정을 갖는다.

상기한 화상 처리 방법은, 예컨대, 컬러 화상 데이터의 색 보정이나 감마 보정 등에 적용할 수 있고, 입력되는 화상 데이터의 계조 수보다 적은 계조 수에 대응하는 계조 보정 특성 데이터를 제 1 및 제 2 LUT 기억부에 기억한다. 그리고, 계조 보정 처리의 대상으로 되는 화소의 계조값을 입력 계조값으로 해서, 제 1 및 제 2 LUT 기억부를 참조하고, 그 입력 계조값에 대응하는 출력 계조값 및 그것에 인접하는 입력 계조값에 대응하는 출력 계조값을 취득한다. 그리고, 그들 두 개의 인접하는 출력 계조값간의 출력 계조값을 선형 보간에 의해 구하고, 전체 입력 계조값에 대응하는 출력 계조값을 얻는다. 이와 같이 하여, 입력된 화상 데이터의 각 화소에 대하여 계조 보정을 행하여, 보정 후의 화상 데이터를 출력한다.

이하, 도면을 참조하여 본 발명이 바람직한 실시예에 대해 설명한다.

(화상 처리 장치)

도 1은 본 발명의 화상 처리 회로를 적용한 화상 표시 장치의 개략 구성을 나타내는 블럭도이다. 도시하는 바와 같이, 화상 표시 장치(100)는 화상 처리 회로(101)와 화상 표시부(102)를 구비한다. 화상 표시 장치(100)의 예로는, 휴대 전화, 휴대형 단말, PDA, 디지털 카메라 등을 들 수 있다.

화상 처리 회로(101)는 외부로부터 입력된 화상 데이터 D1에 대하여 색 보정이나 감마 보정을 포함하는 계조 특성 보정 처리를 실시하고, 보정 후의 화상 데이터 D10을 화상 표시부(102)로 공급한다. 또, 화상 처리 회로(101)로는, 화상 데이터 D1과 동기한 클럭 신호 CLK도 입력된다. 화상 표시부(102)는, 예컨대, CRT, LCD(Liquid Crystal Display) 등의 표시 장치를 구비하여, 보정 후의 화상 데이터 D10을 표시한다.

(화상 처리 회로)

도 2는 도 1에 나타내는 화상 처리 회로(101)의 내부 구성을 나타내는 블럭도이다. 도시하는 바와 같이, 화상 처리 회로(101)는 색 변환 연산부(10)와, 계조 보정부(20)와, 감색 처리부(30)를 구비한다. 색 변환 연산부(10)는 외부로부터 입력되는 화상 데이터 D10에 대하여 소망의 색 특성에의 색 변환 처리를 실시하고, 색 변환 후의 화상 데이터 D2를 계조 보정부(20)로 공급한다. 입력되는 화상 데이터 D10은 RGB 각 색 8비트의 디지털 데이터이며, 색 변환 연산부(10)는 3×3의 매트릭스 연산에 의해 색 변환 처리를 행한다. 색 변환 후의 화상 데이터 D2도 RGB 각 색 8비트의 데이터이다. 또, 색 변환 연산부(10)로는 화상 데이터 D1의 외에, 레지스터 제어 신호 Sc가 입력된다.

계조 보정부(20)는 본 발명의 화상 처리 회로를 적용한 부분이며, 색 변환 후의 화상 데이터 D2에 대하여 계조 특성 보정으로서의 감마 보정을 행하고, 보정 후의 화상 데이터 D3을 감색 처리부(30)로 공급한다. 보정 후의 화상 데이터 D3도 RGB 각 색 8비트의 데이터이다. 또, 계조 보정부(20)로는 레지스터 제어 신호 Sc가 입력된다.

감색 처리부(30)는 감마 보정 후의 화상 데이터 D3에 대하여 감색 처리를 행한다. 상술한 바와 같이, 감마 보정 후의 화상 데이터 D3은 RGB 각 색 8비트의 데이터이며, 감색 처리부(30)는, 예컨대, 그 상위 6비트를 비트 슬라이스함으로써 RGB 각 색 6비트의 데이터로 하고, 하위 2비트의 데이터에 근거해서 디서 처리를 적용하여 RGB 각 색 6비트(디서 처리에 의해 각 색 8비트에 상당하게 되어있음)의 화상 데이터 D10을 화상 표시 장치(102)로 공급한다.

감색 처리부(30)는 화상 표시부(102)의 표시 능력에 따라서는, 감색 처리하지 않고서 각 색 8비트의 화상 데이터를 화상 표시부(102)로 공급할 수도 있다. 예컨대, 화상 표시부(102)가 각 색 8비트의 표시 능력을 갖는 경우에는 감색 처리부(30)는 감색 처리를 행하지 않고서 각 색 8비트의 화상 데이터 D10을 화상 표시부(102)로 공급한다. 한편, 화상 표시부(102)가 각 색 6비트의 표시 능력밖에 갖지 않는 경우에는, 감색 처리부(30)는 감색 처리에 의해 각 색 6비트의 화상 데이터를 작성하여 화상 표시부(102)로 공급할 수 있다. 또, 감색 처리부(30)로는, 감마 보정 후의 화상 데이터 D3에 부가해서, 레지스터 제어 신호 Sc 및 화상 데이터 D1과 동기한 수평 동기 신호 Hsync 및 수직 동기 신호 Vsync가 입력되어 있다.

(색 변환 연산부)

다음에, 색 변환 연산부(10)에 대해 자세히 설명한다. 도 3(a)에 색 변환 연산부(10)의 구성예를 나타낸다. 색 변환 연산부(10)는 세 개의 승산기(11∼13)와, 가산기(14)와, 레지스터값 제어부(15)를 구비하고, 도 3(b)에 나타내는 3×3의 매트릭스 연산을 행한다. 각 승산기(11∼13)가 승산하는 계수 a1∼a3, b1∼b3 및 c1∼c3은, 레지스터 제어 신호 Sc에 근거해서, 레지스터값 제어부(15)가 결정하여 각 승산기(11∼13)에 설정한다.

구체적으로는, 승산기(11)는 화상 데이터 D1 중 R(적색) 데이터 Rin에 대하여 계수 a1∼a3을 승산하여, 가산기(14)로 출력한다. 승산기(12)는 화상 데이터 D1 중 G(녹색) 데이터 Gin에 대하여 계수 b1∼b3을 승산하여, 가산기(14)로 출력한다. 승산기(13)는 화상 데이터 D1 중 B(청색) 데이터 Bin에 대하여 계수 c1∼c3을 승산하여, 가산기(14)로 출력한다. 가산기(14)는 승산기(11∼13)의 출력을 가산하여 Rout, Gout 및 Bout을 생성하고, 이들을 화상 데이터 D2로서 출력한다.

레지스터값 제어부(15)가 설정하는 계수 a1∼a3, b1∼b3 및 c1∼c3에 의해, 출력되는 화상 데이터 D2(즉, Rout, Gout 및 Bout)의 색 특성이 변화된다. 계수 a1, b2 및 c3을 「1」이라 하고, 다른 계수값을 「0」이라 하면 입력되는 화상 데이터 D1과 출력되는 화상 데이터 D2는 동일한 색 특성으로 된다. 예컨대, 출력되는 화상 데이터 D2를 적색이 강한 색 특성으로 하고 싶은 경우에는, Rin과 승산되는 계수 a1∼a3을 크게 설정하면 좋다.

(계조 보정부의 실시예 1)

다음에 계조 보정부의 실시예 1에 대하여 설명한다. 도 4에, 실시예 1에 관한 계조 보정부(20)의 개략 구성을 나타낸다. 도시하는 바와 같이, 계조 보정부(20)는 LUT(21, 22)와, 선형 보간 연산 회로(23)와, 레지스터값 제어부(24)를 구비한다. LUT(21, 22)는 각각 입력 계조값으로서 64계조 분량(6비트 상당), 출력 계조값으로서는 256계조 분량의 감마 특성을 기억하고 있다. 색 변환 연산부(10)로부터 출력되는 화상 데이터 D2는 RGB 각 색 8비트(256계조에 상당)이므로, LUT(21, 22)에 기억된 계조 보정 특성 데이터는 입력 화상 데이터의 계조 수보다 삭감되어 있다. 이에 따라, LUT(21, 22)을 구성하는 RAM 등의 용량을 삭감할 수 있다. 또, 도 4(a)에는 RGB 3색 중 R 데이터에만 대응하는 부분을 나타내고 있지만, G 데이터 및 B 데이터에 대해서도 마찬가지의 구성을 갖는다.

LUT(21, 22)에 기억되는 계조 보정 특성 데이터(감마 특성)의 일례를 도 5(b)에 나타내고 있다. 계조 보정 특성(60)은 입력 계조값과 출력 계조값의 관계를 나타내는 그래프에 의해 나타낼 수 있고, LUT 내에는, 입력 계조값에 대응하는 어드레스에, 출력 계조값에 대응하는 데이터가 기억되어 있다. 따라서, 입력된 화상 데이터의 어느 화소의 계조값을 입력 계조값이라 하면, 그 입력 계조값에 대응하는 LUT의 어드레스에 기억되어 있는 데이터가 출력 계조값으로서 출력된다. 본 예에서는, 입력 계조값은 64계조이며, 출력 계조값은 256계조이다.

도 4에 나타내는 LUT(21, 22)에는, 동일한 계조 보정 특성 데이터가 기억되어 있다. LUT를 두 개 마련하는 이유는 선형 보간 연산 회로(23)에 의한 선형 보간 연산에 있어서, 선형 보간의 대상으로 되는 특성의 끝점 2점의 출력 계조값이 필요해지기 때문이다.

도 4(a)에 있어서, LUT(21)에는 화상 데이터 D2 중 어느 화소의 R 데이터의 상위 6비트 Rout(7..2)가 입력된다. 또, 이하의 설명에서, Rout()와의 표기의 괄호 내에는 대상 비트를 나타내는 것으로 한다. 예컨대, 전체 8비트의 경우에는 Rout(7..0)으로 표시되고, 하위 2비트의 경우에는 Rout(1..0)으로 표시된다. LUT(21)는 그 R 데이터를 입력 계조값으로 했을 때의 출력 계조값을 Xn으로 해서 선형 보간 연산 회로(23)로 출력한다.

한편, LUT(22)에는 LUT(21)에 입력 계조값으로서 입력된 Rout(7..0)의 하나 아래의 계조값 Rout-1(7..0)이 입력되고, 대응하는 출력 계조값 Xn-1이 선형 보간 연산 회로(23)로 출력된다. 또한, 동일한 화소의 하위 2비트의 값 Rout(1..0)이 선형 보간 연산 회로(23)로 공급된다.

도 4(b)에 선형 보간 연산 회로(23)에 의한 선형 보간 연산을 모식적으로 나타낸다. 전술한 바와 같이, 입력되는 화상 데이터는 RGB 각 색 8비트인데 대하여, LUT(21, 22)에 기억되어 있는 계조 보정 특성 데이터의 입력 계조값은 6비트 분량(64계조 분량)일 뿐이다. 따라서, 선형 보간 연산 회로(23)에 의해, 부족한 2비트 분량의 입력 계조값에 대응하는 출력 계조값을 보간해야 한다. 도 4(b)에 나타내는 바와 같이, 선형 보간 연산 회로(23)는 어떤 화소의 입력 계조값 Rout(7..2)에 대응하는 출력 계조값 Xn과, 그로부터 하나 아래의 입력 계조값 Rout-1(7..0)에 대응하는 출력 계조값 Xn-1 사이에, 그 화소의 하위 2비트 Rout(1..0)의 값에 근거해서 세 개의 출력 계조값을 선형 보간하는 연산을 행한다. 이에 따라, 선형 보간 연산 회로(23)는 64계조(6비트) 분향의 LUT(21, 22)을 이용하여, 256계조(8비트) 분량의 계조 보정 특성 데이터를 작성할 수 있다.

구체적으로는, 선형 보간 연산 회로(23)에 의한 연산은 하기의 식에 의해 표시된다.

(수학식 1)

R(lut_out)=Xn-1+(Xn-Xn-1)×(Rout(1..0)[Dec]/4)+OFF_set

단, Rout-1(7..2)=-1일 경우, Xn-1=0으로 한다((Dec)는 십진수를 나타냄).

여기서, 수학식 1의 단서에 대해 설명한다. 64계조 분량의 입력 계조값을 갖는 계조 보정 특성 데이터를 선형 보간하여 256계조 분량의 입력 계조값을 갖는 계조 보정 특성 데이터를 작성하는 경우, 도 4(b)에 나타내는 바와 같이, 계조값 0∼63 중 인접하는 두 개의 계조값의 간격에 세 개의 계조값을 보간하면, 전체에서는,

64(LUT 내의 계조 수)+63(0∼63의 간격 수)×3(계조값)=253

으로 되어, 256계조에는 3계조 분량 부족하게 된다. 따라서, 입력 계조값(LUT에의 입력 어드레스)=0보다 하측에 3계조를 보충하는 것에 의해 전체 256계조로 한다.

도 5(a)를 참조하여, 예컨대, LUT(21, 22)로부터의 출력 계조값 Xn=X1, Xn-1=X0인 경우에는, 참조 부호 90으로 나타내는 세 개의 출력 계조값을 출력 계조값 X0과 X1 사이에 보충하면 좋다. 이에 대하여, 출력 계조값 Xn=X0의 경우에는, 본래라면 출력 계조값 Xn-1은 존재하지 않지만, 입력 계조값 Rout-1(7..2)=-1에 대응해서 출력 계조값을 항상 Xn-1=「0」으로 설정하고, 도 5에 참조 부호 91로 나타내는 3계조를 보간한다. 이것은 도 5(b)에 있어서는 파선(61)의 부분을 보간하는 것에 상당한다. 이에 따라, 전체 256계조 분량의 입력 계조값을 갖는 계조 보정 특성 데이터를 작성하는 것이 가능해진다.

또, 도 4(a)에 나타내는 구성에서는, 레지스터 제어부(24)가 레지스터 제어 신호 Sc에 근거해서 오프셋분 OFF_set을 선형 보간 연산 회로(23)로 공급함으로써, 도 5(b)에 예시하는 계조 보정 특성(60)을 화살표(70)로 나타내는 바와 같이, 계조값이 증가하는 방향으로 전체적으로 시프트시킬 수 있다.

이와 같이, 계조 보정부(20)에서는, 입력되는 RGB 각 색 8비트(256계조)의 화상 데이터에 대하여, 각 색 6비트(64계조) 분의 입력 계조값을 갖는 계조 보정 특성 데이터를 LUT에 기억하고, 부족분은 입력 계조값의 하위 2비트에 근거해서 선형 보간에 의해 출력 계조값을 생성하여 계조 특성 보정(감마 보정)을 행한다. 이에 따라, 입력되는 화상 데이터의 전체 계조 수에 대응하는 256계조 분량의 입력 계조값을 갖는 계조 보정 특성 데이터를 기억할 필요가 없어져, LUT를 구성하는 RAM 등의 기억부의 용량을 감소시킬 수 있다. 본 실시예에서는, 256계조 분량의 입력 계조값을 갖는 계조 보정 특성 데이터를 RAM에 기억한 경우와 비교하면, 64계조 분량의 입력 계조값을 갖는 계조 보정 특성 데이터를 두 개의 LUT를 준비하면 좋으므로, 총 RAM 용량은 1/2로 된다.

또한, 본 실시예에서는, 두 개의 LUT를 준비하여, 선형 보간에 사용하는 끝점 2점의 출력 계조값 Xn 및 Xn-1을 각각의 LUT로부터 판독하고 있다. 전술한 바와 같이, 하나의 LUT로부터 끝점 2점의 출력 계조값을 판독하는 경우에는 판독 클럭을 고속화해야 하지만, 본 실시예에서는 그럴 필요가 없으므로, 소비 전력의 증가 등을 억제할 수 있다.

(감색 회로)

다음에, 감색 처리부에 대하여 자세히 설명한다. 도 2에 나타내는 바와 같이, 감색 처리부(30)는 계조 보정부(20)로부터 출력된 RGB 각 색 8비트의 화상 데이터 D3, 즉 R(lut_out), G(lut_out) 및 B(lut_out)를 비트 슬라이스 및 디서 처리에 의해 각 색 6비트의 화상 데이터로 감색하여 화상 데이터 D10으로서 출력한다. 도 7에, 감색 처리부(30)의 구성예를 나타낸다. 또, 도 7은 RGB 3색 중, R 데이터에 대응하는 부분만을 나타내지만, G 데이터 및 B 데이터에 대해서도 마찬가지의 구성으로 된다.

도 7에서, 감색 처리부(30)는 2비트 카운터(31, 32)와, 디서 매트릭스 회로(33)와, 가산기(34)와, 스위치(35)와, 레지스터값 제어부(36)를 구비한다. 디서 매트릭스 회로(33)에서 사용하는 4×4의 디서 매트릭스의 예를 도 6(a)에 나타낸다.

카운터(31)는 화상 데이터 D3과 동기한 클럭 신호 CLK를 카운트함으로써, 2비트의 X어드레스 Xad를 디서 매트릭스 회로(33)로 출력한다. 또, 카운터(31)는 수평 동기 신호 Hsync에 의해 리셋된다. 또한, 카운터(32)는 수평 동기 신호 Hsync를 카운트함으로써, 2비트의 Y어드레스 Yad를 디서 매트릭스 회로(33)로 출력한다. 또, 카운터(32)는 수직 동기 신호 Ysync에 의해 리셋된다.

디서 매트릭스 회로(33)는 입력된 X어드레스 Xad 및 Y어드레스 Yad에 근거해서, 디서 매트릭스 중에 규정되는 값을 R(D_out)로서 가산기(34)로 공급한다. 가산기(34)는, 도 6(b)에 나타내는 바와 같이, 계조 보정부(20)로부터 출력된 R 데이터 R(lut_out)과, 디서 매트릭스 회로(33)로부터 출력된 값 R(D_out)의 상위 2비트를 가산하고, 그 결과의 상위 6비트를 R(ADD_out)로서 스위치(35)의 입력 단자 b로 출력한다. 이와 같이 하여, 계조 보정부(20)로부터 공급된 RGB 각 색 8비트의 화상 데이터 D3은 각 색 6비트의 화상 데이터로 감색된다. 또, 디서 처리를 적용하고 있으므로, 각 색 6비트의 화상 데이터는 각 색 8비트 상당의 색 특성을 갖고 있다.

스위치(35)의 출력은, 레지스터 제어 신호 Sc에 근거해서, 레지스터값 제어부(36)가 출력하는 레지스터값에 따라 전환된다. 스위치(35)의 입력 단자 a가 선택될 때에는, 감색 처리를 하지 않은 RGB 각 색 8비트의 화상 데이터가 화상 데이터 D10으로서 출력된다. 스위치(35)의 입력 단자 b가 선택되어 있을 때에는, 감색 처리에 의해 얻어진 RGB 각 색 6비트의 화상 데이터가 화상 데이터 D10으로서 출력된다.

(계조 보정부의 실시예 2)

다음에, 계조 보정부의 실시예 2에 대하여 설명한다. 도 8(a)에 실시예 2에 의한 계조 보정부(20a)의 구성을 나타낸다. 실시예 2는 두 개의 LUT 내에 기억하는 계조 보정 특성 데이터의 내용이 다르다. 실시예 1의 계조 보정부(20)에서는, 두 개의 LUT(21, 22)에 동일한 계조 보정 특성 데이터를 기억했다. 이에 대하여, 실시예 2에서는, 하나의 LUT(26)에는 64계조 분량의 입력 계조값을 갖는 계조 보정 특성 데이터를 기억하고, 또 하나의 LUT(25)에는 LUT(26)에 기억한 계조 보정 특성 데이터 중, 인접하는 계조값간의 차분값을 기억한다. 그 이외의 점은 기본적으로 실시예 1과 마찬가지이다.

입력된 화상 데이터 중의 어느 화소의 입력 계조값 Rout(7..2)가 LUT(25)에 입력되고, 그것에 대응하는 차분값 ΔX가 선형 보간 연산 회로(23)로 공급된다. 또한, 같은 화소의 하나 아래의 입력 계조값 Rout-1(7..2)가 LUT(26)에 입력되고, 그것에 대응하는 출력 계조값 Xn-1이 선형 보간 연산 회로(23)로 공급된다.

도 8(b)에 선형 보간 연산 회로(23)에 의한 선형 보간 연산을 모식적으로 나타낸다. 도시하는 바와 같이, LUT(25)로부터 출력되는 차분값 ΔX는 그 화소의 입력 계조값에 대응하는 출력 계조값과, 하나 아래의 입력 계조값에 대응하는 출력 계조값의 차를 나타내고 있다. 따라서, 선형 보간 연산 회로(23)는 출력 계조값 Xn-1과 차분값 ΔX를 이용하여, 그들 인접하는 출력 계조값 사이를 보간한다. 구체적으로는, 선형 보간 연산 회로(23)는 하기의 식으로 나타내는 연산을 행한다.

(수학식 2)

R(lut_out)=Xn-1+ΔX×(Rout(1..0)[Dec]/4)+OFF_set

단, Rout-1(7..2)=-1의 경우, Xn-1=0으로 한다((Dec)는 십진수를 나타냄). 또, 수학식 2의 단서의 의미는 실시예 1에 있어서의 수학식 1의 경우와 마찬가지이다.

LUT(25)는 인접하는 출력 계조값간의 차분값 ΔX를 기억하면 좋다. 도 8(b)로부터 알 수 있는 바와 같이, 차분값 ΔX는 본래의 계조 보정 데이터 자체와 비교해서 적은 계조로 표현할 수 있으므로, LUT(25)는 LUT(26)보다도 적은 계조값(즉, 적은 비트수)으로 할 수 있다. 예컨대, 차분값을 기억하는 LUT(25)를 16계조(4 비트)의 출력을 갖는 LUT라고 하면, LUT(25)를 구성하는 RAM의 용량을 LUT(26)를 구성하는 RAM의 용량의 1/2로 할 수 있다. 이 경우, 8비트(256계조)의 출력 계조값을 갖는 하나의 LUT를 사용하는 경우와 비교하면, LUT에 필요한 전체 RAM 용량을 3/8로 할 수 있다.

또, 실시예 1의 경우에는, LUT(21, 22)에 계조 보정 특성 데이터를 기억할 때, 미리 준비된 계조 보정 특성 데이터를 양 LUT에 단순히 기억하면 좋다. 이에 대하여, 실시예 2의 경우에는, 미리 준비한 계조 보정 특성 데이터를 LUT(26)에 기억하고, 또한 그 계조 보정 특성 데이터에 근거해서 차분값을 계산하여 LUT(25)에 기억해야 한다.

(계조 보정부의 실시예 3)

다음에, 계조 보정부의 실시예 3에 대하여 설명한다. 실시예 1에 있어서는, 64계조 분량의 입력 계조값을 갖는 동일한 계조 보정 특성 데이터를 두 개의 LUT(21, 22)에 기억하고 있다. 그러나, 선형 보간 연산에서 사용하는 두 개의 출력 계조값은 화상 데이터의 어느 화소의 입력 계조값과, 그것에 인접(그것보다 하나 위 또는 아래)하는 입력 계조값이다. 따라서, 그들 인접하는 두 개의 입력 계조값 중 한쪽이 기수이면 다른 쪽은 우수이며, 반대로 한쪽이 우수이면 다른 쪽은 기수로 된다. 즉, 인접하는 두 개의 입력 계조값의 양쪽이 동시에 우수 또는 기수가 되는 일은 없다. 그래서, 실시예 3에서는, 64계조 분량의 계조 보정 특성 데이터를, 기수의 입력 계조값에 대응하는 계조 보정 특성 데이터와, 우수의 입력 계조값에 대응하는 계조 보정 특성 데이터로 분할하고, 두 개의 LUT로 나누어 기억한다. 이에 따라, LUT를 구성하는 RAM의 용량을 더욱 감소시킬 수 있다.

도 9에, 실시예 3에 의한 계조 보정부의 구성을 나타낸다. LUT(27)는 32계조 분량의 기수의 입력 계조값에 대응하는 계조 보정 특성 데이터를 기억하고, LUT(28)는 32계조 분량의 우수의 입력 계조값에 대응하는 계조 보정 특성 데이터를 기억하고 있다. 또한, LUT(27, 28)의 후단에는 데이터 스위치(29)가 마련된다.

입력된 화상 데이터 중 우수의 입력 계조값에 대응하는 Rout(7..3)가 LUT(28)에 입력되고, 대응하는 출력 계조값 Xq가 데이터 스위치(29)로 출력된다. 또한, 기수의 입력 계조값에 대응하는 Rout-1(7..2)가 LUT(27)에 입력되고, 대응하는 출력 계조값 Xp가 데이터 스위치(29)로 출력된다. 또한, 입력된 화상 데이터의 하위로부터 제 3 비트 째를 나타내는 Rout(2)가 데이터 스위치(29)로 입력된다. Rout(2)는 계조 특성 보정의 대상으로 되는 화소의 상위 6비트가 우수인지 기수인지를 나타내고 있고, 데이터 스위치(29)에 의한 전환용 제어 신호로서 사용된다. 데이터 스위치(29)는 Rout(2)에 근거해서 입출력 관계를 전환하고, 출력 계조값 Xp과 Xq 중 큰 쪽을 출력 계조값 Yn으로 하고, 작은 쪽을 출력 계조값 Yn-1로 하여 선형 보간 연산 회로(23)로 공급한다.

도 9(b)에 선형 보간 연산 회로(23)에 의한 선형 보간 연산을 모식적으로 나타낸다. 선형 보간 연산 회로(23)는 데이터 스위치(29)로부터 공급된 출력 계조값 Yn 및 Yn-1과, 입력 계조값의 하위 2비트를 나타내는 Rout(1..0)에 근거해서, 출력 계조값 Yn 및 Yn-1 사이를 보간한다. 구체적으로는, 선형 보간 연산은 하기 식으로 표시된다.

(수학식 3)

R(lut_out)=Yn-1+(Yn-Yn-1)×(Rout(1..0)[Dec]/4)+OFF_set

단, Rout-1(7..2)=-1일 경우, Yn-1=0으로 한다((Dec)는 십진수를 나타냄). 또, 수학식 3에서, 단서의 의미는 실시예 1 및 2와 마찬가지이다.

이와 같이, 실시예 3에서는, 64계조 분량의 계조 보정 특성 데이터를, 기수의 입력 계조값에 대응하는 LUT(27)와, 우수의 입력 계조값에 대응하는 LUT(28)로 나누어 기억하므로, LUT를 구성하는데 필요한 RAM의 용량을 더욱 저감할 수 있게 된다. 실제로는, 전술한 바와 같이, 256계조 분량의 입력 계조값을 갖는 LUT를 하나 사용하는 경우와 비교하면 총 RAM 용량은 1/4로 되고, 실시예 1과 비교하여도 총 RAM 용량은 1/2로 된다.

(변형예)

이상 설명한 계조 보정부의 실시예 1 내지 3에서는, 도 5를 참조하여 설명한 바와 같이, 선형 보간 처리에서는, 입력 계조값=0보다 아래쪽에 세 개의 계조값을 부가하여 전체로 256계조를 구성했다. 그 대신, 도 10에 나타내는 바와 같이, 입력 계조값=63보다 위쪽에 3계조를 부가하여 전체로 256계조를 구성하는 것으로 하여도 좋다. 그 경우에는, 실시예 1에 있어서의 두 개의 입력 계조값 중 작은 쪽, 즉 입력 계조값 Xn-1=63으로 된 경우에, 입력 계조값 Xn에 대응하는 출력 계조값을「255」로 설정하면 좋다. 실시예 2 및 실시예 3에 있어서도 마찬가지이다.

단, 계조값이 작은 쪽에 세 개의 계조값을 부가하는 경우에는 값 「0」을, 계조값이 큰 쪽에 세 개의 계조값을 부가하는 경우에는 값 「255」를 레지스터 등에 기억해 둬야 하므로, 계조값이 작은 쪽에 세 개의 계조값을 부가하는 편이 레지스터의 점유량을 작게 한다. 또한, 계조값이 작은 쪽 또는 큰 쪽 중, 표시 화상의 흑색에 상당하는 쪽으로 세 개의 계조를 부가하도록 하면, 표시 화상에 부여하는 영향을 적게 할 수 있다.

또한, 상기한 실시예 1에서는, 선형 보간 처리에서 사용하는 두 개의 입력 계조값은 어떤 화소의 계조값 Rout(7..2)과, 그 하나 아래의 계조값 Rout-1(7..2)로 하고 있다. 그 대신, 어떤 화소의 계조값 Rout(7..2)와, 그 하나 위의 계조값 Rout+1(7..2)을 이용하여 선형 보간하도록 하여도 관계없다.

또한, 실시예 2에 있어서도, 어떤 화소의 계조값 Rout(7..2)과, 그 하나 아래의 계조값 Rout-1(7..2)의 차분값을 LUT에 기억하고 있지만, 그 대신, 어떤 화소의 계조값 Rout(7..2)과, 그 하나 위의 계조값 Rout+1(7..2)의 차분값을 LUT에 기억하는 것으로 하여도 상관없다.

본 발명의 화상 처리 회로에 의하면, 보정 특성의 보간 처리에 따라 클럭 속도를 증가시키는 일 없이, 보정 특성 데이터의 기억 용량을 감소시킬 수 있는 계조 보정 특성 데이터를 제공할 수 있다.

도 1은 본 발명의 화상 처리 회로를 적용한 화상 표시 장치의 블럭도,

도 2는 도 1에 나타내는 화상 처리 회로(101)의 내부 구성을 나타내는 블럭도,

도 3은 색 변환 연산부의 구성을 나타내는 블럭도,

도 4는 실시예 1에 관한 계조 보정부의 블럭도,

도 5는 선형 보간 연산 방법을 설명하는 도면,

도 6은 감색 처리부의 디서 매트릭스 예 및 처리 예를 나타내는 도면,

도 7은 감색 처리부의 구성을 나타내는 블럭도,

도 8은 실시예 2에 관한 계조 보정부의 블럭도,

도 9는 실시예 3에 관한 계조 보정부의 블록도,

도 10은 변형예에 관한 선형 보간 연산 방법을 설명하는 도면이다.

도면의 주요 부분에 대한 부호의 설명

10 : 색 변환 연산부 11∼13 : 승산기

14 : 가산기 20, 20a, 20b : 계조 보정부

21, 22, 25∼28 : LUT 23 : 선형 보간 연산 회로

29 : 데이터 스위치(data switcher) 30 : 감색 처리부

31, 32 : 카운터 33 : 디서 매트릭스 회로

34 : 가산기 35 : 스위치

100 : 화상 표시 장치

Claims

n계조의 화상 데이터의 입력을 수취하는 입력부와,

상기 n계조보다 적은 m계조 분의 계조 보정 특성 데이터를 기억하는 제 1 및 제 2 LUT 기억부와,

인접하는 입력 계조값에 대응하는, 상기 제 1 및 제 2 LUT 기억부로부터의 출력을 이용하여, 상기 계조 보정 특성 데이터를 선형 보간하는 보간 회로와,

선형 보간 후의 계조 보정 특성 데이터를 이용해서 상기 화상 데이터를 계조 보정하는 계조 보정 회로

를 구비하는 것을 특징으로 하는 화상 처리 회로.
제 1 항에 있어서,

상기 제 1 LUT 기억부 및 제 2 LUT 기억부는 동일한 계조 보정 특성 데이터를 기억하는 것을 특징으로 하는 화상 처리 회로.
제 2 항에 있어서,

상기 보간 회로는 상기 제 1 LUT 기억부로부터 출력된 제 1 출력 계조값과, 상기 제 2 LUT 기억부로부터 출력된 상기 제 1 계조값보다 작은 제 2 출력 계조값을 이용하여, 상기 제 1 출력 계조값 및 상기 제 2 출력 계조값 사이의 계조 보정 특성 데이터를 보간하는 것을 특징으로 하는 화상 처리 회로.
제 1 항에 있어서,

상기 제 1 LUT 기억부는 상기 m계조 분의 계조 보정 특성 데이터를 기억하고,

상기 제 2 LUT 기억부는 상기 m계조 분의 계조 보정 특성 데이터에 있어서의 인접하는 계조값 사이의 차분값을 기억하는 것

을 특징으로 하는 화상 처리 회로.
제 4 항에 있어서,

상기 보간 회로는 상기 제 1 LUT 기억부로부터 출력된 제 1 출력 계조값과, 상기 제 2 LUT 기억부로부터 출력된 차분값을 이용해서, 상기 제 1 출력 계조값 및 인접하는 제 2 출력 계조값 사이의 계조 보정 특성 데이터를 보간하는 것을 특징으로 하는 화상 처리 회로.
제 1 항에 있어서,

상기 제 1 LUT 기억부는 상기 m계조 분의 계조 보정 특성 데이터 중 기수의 입력 계조값에 대응하는 계조 보정 특성 데이터를 기억하고,

상기 제 2 LUT 기억부는 상기 m계조 분의 계조 보정 특성 데이터 중 우수의 입력 계조값에 대응하는 계조 보정 특성 데이터를 기억하는 것

을 특징으로 하는 화상 처리 회로.
제 6 항에 있어서,

상기 보간 회로는

상기 화상 데이터에 근거해서, 상기 제 1 LUT 기억부로부터 출력된 제 1 출력 계조값과, 상기 제 2 LUT 기억부로부터 출력된 제 2 출력 계조값의 대소 관계를 판정하는 수단과,

상기 대소 관계에 근거해서, 상기 제 1 출력 계조값과 상기 제 2 출력 계조값 사이의 상기 계조 보정 특성 데이터를 보간하는 수단

을 구비하는 것을 특징으로 하는 화상 처리 회로.
제 3 항, 제 5 항 및 제 7 항 중 어느 한 항에 있어서,

상기 보간 회로는 상기 제 1 및 제 2 출력 계조값 중 큰 쪽에 대응하는 입력 계조값이 0인 경우, 상기 제 1 및 제 2 출력 계조값 중 작은 쪽을 0으로 하여 보간하는 것을 특징으로 하는 화상 처리 회로.
제 3 항, 제 5 항 및 제 7 항 중 어느 한 항에 있어서,

상기 보간 회로는 상기 제 1 및 제 2 출력 계조값 중 작은 쪽에 대응하는 입력 계조값이 최대 계조값인 경우, 상기 제 1 및 제 2 출력 계조값 중 큰 쪽을 최대 계조값으로 하여 보간하는 것을 특징으로 하는 화상 처리 회로.
제 1 항에 있어서,

상기 계조 보정된 화상 데이터를, 디서 처리(dither processing)에 의해 감색(減色)시켜 상기 m계조의 화상 데이터를 출력하는 감색 처리 회로를 구비하는 것을 특징으로 하는 화상 처리 회로.
청구항 1에 기재된 화상 처리 회로와, 상기 계조 보정된 화상 데이터를 표시하는 화상 표시부를 구비하는 것을 특징으로 하는 화상 표시 장치.
입력 화상 데이터의 계조수인 n계조보다 적은 m계조 분의 계조 보정 특성 데이터를 기억하는 제 1 및 제 2 LUT 기억부를 구비하는 화상 처리 회로에서 실행되는 화상 처리 방법으로서,

상기 입력 화상 데이터의 입력을 수취하는 공정과,

인접하는 입력 계조값에 대응하는, 상기 제 1 및 제 2 LUT 기억부로부터의 출력을 이용하여, 상기 계조 보정 특성 데이터를 선형 보간하는 공정과,

선형 보간 후의 계조 보정 특성 데이터를 이용하여 상기 화상 데이터를 계조 보정하는 공정

을 갖는 것을 특징으로 하는 화상 처리 방법.