JP3559021B2 - データ変換装置，画像処理装置およびデータ変換方法 - Google Patents

データ変換装置，画像処理装置およびデータ変換方法 Download PDF

Info

Publication number
JP3559021B2
JP3559021B2 JP2002011590A JP2002011590A JP3559021B2 JP 3559021 B2 JP3559021 B2 JP 3559021B2 JP 2002011590 A JP2002011590 A JP 2002011590A JP 2002011590 A JP2002011590 A JP 2002011590A JP 3559021 B2 JP3559021 B2 JP 3559021B2
Authority
JP
Japan
Prior art keywords
data
image
conversion
memory
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002011590A
Other languages
English (en)
Other versions
JP2003203225A (ja
Inventor
水 泰 之 野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002011590A priority Critical patent/JP3559021B2/ja
Priority to US10/348,444 priority patent/US7411694B2/en
Publication of JP2003203225A publication Critical patent/JP2003203225A/ja
Application granted granted Critical
Publication of JP3559021B2 publication Critical patent/JP3559021B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Image Input (AREA)
  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Color Image Communication Systems (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、データ変換装置それを用いる画像処理装置およびデータ変換方法に関する。
【０００２】
【従来技術】
コンピュータの処理容量および処理速度の向上に伴い、コンピュータによるデータ処理が増え、データ変換或は補正の機会も多くなっている。例えば、原稿スキャナが読取ったＲＧＢ画像データに読取り歪を補償又は修正する読取補正（ＣＣＤライン間補正，主走査レジスト調整，シェーディング補正，ドット補正，縦スジ補正，γ変換等），読取った画像が文字，線などの濃淡が２値的なもの（以下単に文字と称す）のエッジ（文字エッジ）又は中（線幅内：文字なか）か、写真などの網点画像（以下単に写真と称す）か、更に、有彩か、無彩か、を判定する像域分離，読取補正をしたＲＧＢ画像データのＹＭＣＫ画像データへの変換を主とする中間処理（フィルタ処理，地肌除去，色変換すなわちＹＭＣＫ画像データへの変換，下色除去，主走査変倍，主走査シフト，主走査ミラーリング，副走査間引き，マスク処理および単色文字出力の場合の２値化）、ならびに、中間処理したＹＭＣＫ画像データをプリンタの出力特性に合うように補正する出力補正（プリンタγ変換および階調処理）などがあり、また階調処理には、濃度変換，ディザ処理，誤差拡散処理等があるなど、多種多様な処理がある。
【０００３】
そしてデータの処理形態も、フィルタ処理における積和演算，像域分離におけるパターンマッチング，ＬＵＴ（Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ：変換テーブル）を用いるデータ変換（例えばγ変換）或は補正演算（例えばシェーディング補正）等々、様々である。
【０００４】
先行の画像データ処理と後行の画像データ処理の処理速度が異なる場合には、これらの間でバッファメモリに画像データを一時格納する必要がある。フィルタ処理やパターンマッチングでは、数ラインに及ぶ画素マトリクスの画像データ群を同時に参照する必要があるため、数ライン分のラインバッファメモリが必要である。従って、画像データ処理では、バッフアメモリ装置が用いられる。
【０００５】
特開平８−３０５３２９号公報は、データの流れに沿って入力データセレクタ６，入力データラッチ１０，１つのメモリ部１，出力データラッチ１１および出力データセレクタ９をこの順に接続し、さらに書込アドレスセレクタ７，読出しアドレスセレクタ８および各セレクタを制御するＣＰＵ１２を備えて、ＣＰＵ１２によるセレクタの設定によりメモリ部１を、ＴＶ受信映像信号のラインメモリと非線形演算のためのルックアップテーブルに選択使用する信号処理装置を開示している。ルックアップテーブルのデータはＣＰＵ１２が発生してメモリ部１に書込む。
【０００６】
【発明が解決しようとする課題】
カラー画像処理および調整には、上述のように、多種多様なデータ変換或はデータ補正があり、各種の処理に必要なメモリ容量やデータ処理量は、データ処理の種類や処理を行うデータの内容などにより異なることが多く、各処理で必要なメモリ量の総計を１つのメモリリソースでもつ場合、時系列の処理の流れからすれば所要タイミングが異なるメモリを重複して確保することになり、少ないメモリリソースを有効に活用することが重要となる。
【０００７】
また、カラー画像処理の場合は、白黒画像処理に比べ処理をする画像データ量が多くなるため益々処理の高速化が大きな課題となり、そのための１手段としてメモリリソースの抑制も課題となる。例えば、デジタル複写機や複合機のような画像形成装置で、様々な画像処理を画像処理専用のプロセッサで処理する場合において、装置のカラー化に伴いカラー独特な処理や処理データの増加により、処理速度が低下してしまう。
【０００８】
特に、カラー画像読取（カラースキャナ）やカラー画像形成（カラープリンタ）では、カラーγ変換における処理量が大きな問題となる。例えば、読取りＲＧＢ画像データのγ変換に、Ｒ，Ｇ，Ｂ各データ宛に１つ、少なくとも３個のＬＵＴが必要であり、また、プリント出力用のＹＭＣＫ画像データのγ変換に、Ｙ，Ｍ，Ｃ，Ｋ各データ宛に１つ、少なくとも４個のＬＵＴが必要であり、これらを用いるカラーγ変換に時間がかかる。
【０００９】
前記特開平８−３０５３２９号公報の信号処理装置のデータ処理は、ラインメモリの使用態様でのＣＰＵ１２による出力データセレクタ９の切り替え制御によるラインデータへの０の挿入と、ルックアップテーブルの使用態様でのルックアップテーブルによるデータ変換であり、上述のようなデータ変換を高速化するのに適用は難しい。
【００１０】
本発明は、バッファメモリを有効に活用することを第１の目的とし、加えてカラー画像処理装置のデータ処理を高速にすることを第２の目的とする。
【００１１】
【課題を解決するための手段】
（１）処理に適したビット幅で入力された所定数のデータを同時に並行して処理可能なデータ処理器（図８のＰＥＧ）；
装置外部より逐次的に入力されるデータを蓄えることができ、前記データ処理器（ＰＥＧ）に対しては処理に適したビット幅の単位で所定数のデータを同時に並行して入出力可能なバッファメモリ（ＢＭ）；
データバッファ機能とは別の機能を指定する情報ならびに使用領域情報を含む、バッファメモリ（ＢＭ）の制御情報データ（管理情報）を記憶する制御情報メモリ（ＣＭ）；および、
前記制御情報データ（管理情報）に基づいて前記バッファメモリにデータバッファ機能領域と別の機能領域を割付けて前記バッファメモリの各機能領域が前記データ処理器への並行入出力に適した形になるように、バッファメモリとデータ処理器との間のデータ転送ラインを適応的に定めるバッファコントローラ；
を備えるデータ変換装置。
【００１２】
なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応要素，相当要素の記号もしくは対応事項又はその記号等を、参考までに付記した。以下も同様である。
【００１３】
これによれば、バッファコントローラ（図８のＢＣ）が、制御情報メモリ（ＣＭ）に記憶されている制御情報データ（管理情報）を参照して、バッファメモリ（ＢＭ）にデータバッファ機能と別の機能領域を割付けて、各機能領域がデータ処理器（ＰＥＧ）への並行入出力に適した形になるように、バッファメモリ（ＢＭ）とデータ処理器（ＰＥＧ）との間のデータ転送ラインを適応的に定める。
【００１４】
したがって、バッフアメモリを別の機能例えばＬＵＴに使用することが出来、しかも、一部はバッファ機能として、他の一部は別の機能として並行して使用できるので、バッファメモリ（ＢＭ）を有効に活用することができる。バッファメモリ（ＢＭ）とデータ処理器（ＰＥＧ）との間で、データ処理器の処理に適したビット幅単位の所定数のデータを、同時に並行して転送できるので、データ転送が高速化でき、また、データ処理器（ＰＥＧ）が所定数のデータを同時に並行して処理可能であることと相伴って、多量のデータを、高速に処理できる。
【００１５】
【発明の実施の形態】
（２）前記データ処理器（ＰＥＧ）は、所定数の処理手段（ＰＥ）を有し；前記制御情報メモリ（ＣＭ）に格納されたバッファメモリ（ＢＭ）の制御情報データ（管理情報）は、前記処理手段（ＰＥ）ごとに設定可能なデータである；上記（１）記載のデータ変換装置。
【００１６】
これによれば、データ処理器（ＰＥＧ）の各処理手段（ＰＥ）宛てにバッファメモリ（ＢＭ）に各機能領域を設定できる。
【００１７】
（３）前記バッファコントローラ（ＢＣ）は、バッファメモリ（ＢＭ）のメモリ領域を指定しその読み書きを制御する複数のメモコン（０〜１９）を有し、前記制御情報メモリ（ＣＭ）に格納された処理手段（ＰＥ）ごとに定義されたバッファメモリの制御情報データをメモコンに個別に設定することで、各々の処理手段ごとにバッファメモリへの機能領域の割付けが可能である；上記（２）のデータ変換装置。
【００１８】
これによれば、各々の処理手段ごとに各々のメモコンにてバッファメモリに機能領域を割付けて個別にかつ並行してバッファメモリを使用できる。
【００１９】
（４）前記制御情報メモリ（ＣＭ）は、バッファコントローラ（ＢＣ）およびデータ処理器（ＰＥＧ）がデータ読取りできる、制御情報データ（管理情報）が書込まれるデータメモリ（３７）を含む；上記（１）乃至（３）のいずれかに記載のデータ変換装置。
【００２０】
バッファメモリの制御情報データ（管理情報）はデータメモリ（３７）に記憶されており、その情報をバッファコントローラ（ＢＣの中のグローバルプロセッサ３８）が読取って解読（デコード）し、バッファメモリ（ＢＭ）の読み書き制御を設定する（メモコンおよびメモリＳＷをセットする）。バッファコントローラ（ＢＣ）およびデータ処理器（ＰＥＧ）に共用のメモリにバッファ制御情報データを持つので、余分なメモリを必要としなくなり、かつ、バッファ制御情報データの格納，読出し制御が簡単になる。
【００２１】
（５）前記制御情報メモリ（ＣＭ）は、バッファコントローラ（ＢＣ）の動作を記述したプログラムを格納するプログラムメモリ（３６）を含む；上記（１）乃至（４）のいずれかに記載のデータ変換装置。
【００２２】
データ処理制御プログラム中に、あるいはそれと並列にバッファメモリの制御情報データ（管理情報）があるので、余分なメモリを必要としなくなり、かつ、データ処理制御プログラムの進行に伴うバッファ制御情報データの読出しとバッファメモリ（ＢＭ）の設定が簡単になる。
【００２３】
（６）前記バッファメモリの制御情報データとは、バッファメモリ上での前記別の機能領域の開始アドレス，終了アドレス，対応する機能領域を元のバッファメモリとするか前記別の機能領域とするかをきめる属性情報である；上記（１）〜（５）のデータ変換装置。
【００２４】
バッファコントローラ（ＢＣ）としては、バッファメモリを前記別の機能として使用するバッファメモリ上での開始アドレスおよび終了アドレスを持ち、該情報によってバッファメモリ（ＢＭ）の前記別の機能を管理する。メモリを区分して使用する際には、使用する領域が重複してはいけない。本実施態様のように明示的に前記別の機能開始アドレスと終了アドレスおよび属性情報を用いて、バッファメモリの機能およびその領域の管理を行えば、このような問題なく、メモリの区分使用が可能になる。
【００２５】
（６ａ）前記バッファコントローラ（ＢＣ）は、バッファメモリ（ＢＭ）の制御情報データ（管理情報）に含まれる、バッファメモリ上での開始アドレス、バッファメモリ上での終了アドレス、バッファメモリをラインバッファとして使用するかそれともＬＵＴとして使用するか等の使用態様（使用モード）に関する情報を元に、バッファメモリ（ＢＭ）の制御を行う、上記（１）乃至（５）のいずれかのデータ変換装置。
【００２６】
バッファコントローラ（ＢＣ）としては、バッファメモリ上での開始アドレス、バッファメモリ上での終了アドレス、バッファメモリをラインバッファとして使用するかそれともＬＵＴとして使用するか等の使用態様に関する情報をバッファメモリ（ＢＭ）の各メモリ毎に持ち、該情報によってバッファメモリ（ＢＭ）を管理する。メモリを区分して使用する際には、使用する領域が重複してはいけない。本実施態様のように明示的に開始アドレスと終了アドレス、使用態様で管理を行えば、このような問題なく、メモリの区分使用が可能になる。
【００２７】
（６ｂ）前記制御情報メモリ（ＣＭ）の制御情報データは、メモリ指定情報（Ｆｒｏｍ／Ｔｏ）および制御モード情報（ＣＭ１〜ＣＭ６）を含む設定情報、ならびに、指定メモリの使用モード情報（バッファ／ＬＵＴ）を含む管理情報（図１６）を含み；
前記バッファコントローラ（図８のＢＣ）は、バッファメモリ（ＢＭ）のメモリ（ＲＡＭ０〜１７）を指定しその読み書きを制御するメモコン（０〜１９），該メモコンが指定するメモリを該メモコンに接続するメモリスイッチ（メモリＳＷ１〜ＳＷ３）、および、前記設定情報および管理情報を前記制御情報メモリ（ＣＭ）から読出して前記メモコンに与えるプロセッサ（３８）、を含む；上記（１）乃至（５）のいずれかのデータ変換装置。
【００２８】
（６ｃ）前記制御モード情報が「ライン分割ブロック転送」（ＣＭ４／ＣＭ５）のとき前記プロセッサ（３８）は、前記メモコンに与える、メモリアクセスの開始アドレスおよび終了アドレスを、順次に１画素分変更する、上記（６ｂ）のデータ変換装置。
【００２９】
（６ｄ）前記プロセッサ（３８）は、複数ｂのメモコンに順次に同一のメモリアクセスの開始アドレスおよび終了アドレスを与え、各メモコンから開始アドレスから終了アドレスまでの画像データを受けた後に、開始アドレスおよび終了アドレスを所定数分変更する、上記（６ｃ）のデータ変換装置。
【００３０】
これにより、ａ×ｂ画素マトリクスの画像データ群の区切りで、データ処理器ＰＥＧに画像データを入力できる。
【００３１】
（６ｅ）前記制御モード情報が「奇数／偶数集成」（ＣＭ６）のとき前記メモコンは、与えられる並行２連のデータから交互に画像データを読出して１連で出力する上記（６ｂ）のデータ変換装置。
【００３２】
これによれば、奇数番画素の画像データ列と偶数番画素の画像データ列とを、奇数番列と偶数番列の画像データを交互に摘出して１連にした１ライン出力をすることが出来、また、異色の画像データを交互に摘出して１連にした２色１連の出力をすることができ、或は、画像データと像域分離データ（Ｆｄ）を交互に摘出して１連にして出力できる。
【００３３】
（６ｆ）前記制御モード情報が「奇数／偶数分離」（ＣＭ７）のとき前記メモコンは、与えられる１連のデータを、先頭から順番に交互に２連に振り分けて出力する上記（６ｂ）のデータ変換装置。
【００３４】
これによれば、１ラインの画像データを奇数番画素の画像データ列と偶数番画素の画像データ列の２連で出力をすることが出来、また、異色の画像データを交互に並べて１連にした２色１連の画像データを、各色１連として２連で出力をすることができ、或は、画像データと像域データ（Ｆｄ）を交互に並べた１連のデータを、画像データと像域データ（Ｆｄ）に分離して２連で出力できる。
【００３５】
（６ｇ）前記データ処理器（ＰＥＧ）は、それぞれが画像データを転送しうる第１バスおよび第２バスを含む同時に２つの画像データを並行して転送しうる入出力バス（図７の３３内）に接続され；
前記バッファコントローラ（図８のＢＣ）は更に、前記プロセッサ（３８）が指定するメモコンの１つを第１バスに他の１つを第２バスに接続する選択手段（Ｄｓ２０，Ｄｓ２１：図７）を含む；
上記（６ｂ）のデータ変換装置。
【００３６】
（７）前記別の機能領域とは、ＬＵＴ領域である、上記（１）乃至（６ｇ）のいずれかに記載のデータ変換装置。これによれば、バッファメモリ（ＢＭ）を用いて、ＬＵＴによるデータ変換を行うことができる。
【００３７】
（８）前記制御情報メモリ（ＣＭ）は、変換テーブルをバッファメモリ（ＢＭ）に形成するための変換用データを記憶し；
前記バッファコントローラ（ＢＣ）が、制御情報メモリ（ＣＭ）の制御情報データおよび変換用データに基づいて、バッファメモリ（ＢＭ）内のメモリに複数の変換テーブルを形成し、各変換テーブルに複数連の被変換データの各連を対応付けて、各変換テーブルから各連の被変換データに対応する変換済データを同時に並行して読出す；上記（１）のデータ変換装置。
【００３８】
これによれば、１つの変換テーブルを形成するための変換用データに基づいて、バッファメモリ（ＢＭ）に同一の複数の変換テーブルが形成される。バッファコントローラ（ＢＣ）が、バッファメモリ（ＢＭ）に形成された前記複数の変換テーブルのそれぞれに複数連の被変換データの各連を対応付けて、各変換テーブルから各連の被変換データに対応する変換済データを同時に並行して読出すので、変換速度（データ変換量／時間）が高速になる。
【００３９】
（９）前記制御情報メモリ（３６，３７）の変換用データは前記変換テーブルを生成する演算プログラムを含み；
前記データ処理器（ＰＥＧ）は、それぞれが複数の多値階調データのそれぞれに並行して同時に同じデータ処理をする複数のデータ処理手段（ＰＥ）、を有し；
前記データ処理器（ＰＥＧ）が、前記演算プログラムに基づいて前記複数のデータ処理手段を用いて前記変換テーブルを生成し；
前記バッファコントローラ（ＢＣ）が、前記データ処理手段が生成した変換テーブルと同一の複数の変換テーブルを、前記バッファメモリ（ＢＭ）に形成する；上記（８）のデータ変換装置。
【００４０】
データ処理器（ＰＥＧ）の複数のデータ処理手段（ＰＥ）で複数の多値階調データの各変換済データを算出すると、変換テーブル生成時間が短くなる。
【００４１】
（１０）前記演算プログラムは、複数ビット構成の多値階調データの変換済データへの変換特性の入力階調範囲（０〜２５５）を複数の区間に区分する境界値（ｘ１〜ｘ７），各区間の変換特性を直線近似するパラメータ（ａ１〜ａ８，ｂ１〜ｂ８）、および、前記複数ビット構成で表し得る階調範囲の各階調を表す多値階調データ、に基づいて補間演算により、各階調を表す多値階調データに対応付ける変換済データを算出するものである；上記（９）のデータ変換装置。
【００４２】
たとえば３２０個の、上記機能のデータ処理手段（ＰＥ）を持つＳＩＭＤ（Ｓｉｎｇｌｅ Ｉｎｓｔｒｕｃｔｉｏｎ ｓｔｒｅａｍ Ｍｕｌｔｉ−Ｄａｔａ ｓｔｒｅａｍ）型のデータ処理器（３３／５３ｙ，５３ｍ，５３ｃ，５３ｋのＰＥＧ）を用いて、８ビット構成の多値階調データの、各値０〜２５５を表す多値階調データすなわち総計２５６個の多値階調データを、同時に補間演算による変換をすると、補間演算は略５０ステップ前後とステップ数が多いが、同時に２５６個の演算結果が得られる。各値０〜２５５を表す多値階調データを１つづつ順次に変換する場合には、全部の変換が時系列で略５０×２５６ステップ前後となるのに対して、上記補間演算の場合は時系列で略５０ステップ前後と、大幅な時系列ステップ数の減少となり、変換テーブル生成時間が大幅に短くなる。すなわち変換テーブル生成速度を大幅に高速化できる。
【００４３】
また例えば、０〜２５５を表わす１バイト（８ビット）構成の多値階調データを変換するために用いる変換テーブルは、０〜２５５の各アドレスに１バイトの変換済データを不揮発性のメモリ（ＨＤＤ）に格納しておくと、２５６バイトのメモリ容量を必要とする。これに対して、被変換データを表わす多値階調データの８ビットが表し得る範囲を複数ｍ、例えばｍ＝８、の区間に区分し、各区間で直線近似で変換演算してＲＡＭに変換テーブルを生成する場合には、ＨＤＤ（又はＲＯＭ１０８）から読み出して制御情報メモリ（３６，３７）に格納するデータ量は、各区間およびそこでの演算式を規定する境界値（ｘ１〜ｘ７）および補間演算パラメータ（ａ１〜ａ８，ｂ１〜ｂ８）を合わせて、例えば略３×８＝２４バイトとなり、データ量および所要メモリ容量の少量化が可能である。特に、各色成分画像データ宛てに複数組の変換特性が異なるγ変換テーブルを生成するための変換用データを準備しておいて、その中の１組を選択する場合に、制御情報メモリ（３６，３７）に格納するデータ量を大幅に削減できる。
【００４４】
更には、コントローラ（１０６）がデータ処理装置（３３）のプログラムメモリ（３６）に、変換特性が異なったプログラムを書込むことによりすなわち書換えにより、変換特性が変わる。変換特性の選択又は変更を容易にできる。
【００４５】
（１０ａ）前記補間演算は、前記各階調を表す多値階調データについてのすべての直線近似パラメータ（ａ１〜ａ８，ｂ１〜ｂ８）を用いた全区間の変換済データの算出，多値階調データと前記境界値（ｘ１〜ｘ７）のそれぞれとの大小比較による多値階調データが属する区間の判定、および、該属する区間の変換済データのみの出力（図２３）、を含む上記（１０）のデータ変換装置。
【００４６】
すなわち、１グループの多値階調データ群（Ｄ０〜Ｄｎ）のそれぞれの、各区間ｉ、ｉ＝１〜ｍ、の補間演算をデータ処理器（ＰＥＧ）で同時に並行して実行し、全区間での補間演算を遂行すると、その間に、どのデータ処理手段（ＰＥ）も１回、正しい変換値を算出する。この正しい変換値を変換済データとして出力する。
【００４７】
これにより、誤りのない変換済データを得ることができる。各値の多値階調データに対して、それを与えられたデータ処理手段（ＰＥ）は、見かけ上はｍ回（例えば、ｍ＝８）補間演算を繰り返す。したがって演算回数は多くなるが、１回の演算が簡単で時間が短いので、複数ｎの多値階調データ全体としての変換時間は短い。
【００４８】
（１０ｂ）前記補間演算は、前記各階調を表す多値階調データのそれぞれを各データ処理手段（ＰＥ）に対応させて入力し、各多値階調データに対して全区間の補間演算を順次に実行し、前記境界値との大きさの比較により各多値階調データがどの区間に対応するかを判定することで、全区間の出力値の中から対応する区間の補間演算値のみを有効にする、上記（１０ａ）のデータ変換装置。
【００４９】
これによれば、各データ処理手段（ＰＥ）が同一時点には同一の区間の補間演算をして変換済データを算出する。しかしこのとき各データ処理手段（ＰＥ）に与えられる各多値階調データは同一ではなく、すべてが該補間演算が宛てられる区間ｉに入っているものとは限らない。区間ｉに入っていない多値階調データが与えられたデータ処理手段（ＰＥ）の演算出力はエラーであり、区間ｉに入っている多値階調データが与えられたデータ処理手段（ＰＥ）の演算出力が正しい値である。
【００５０】
各区間ｉ、ｉ＝１〜ｍ、の補間演算を１つづつ、すべてのデータ処理手段（ＰＥ）で同時に同じ演算を並行して実行し、全区間の補間演算を遂行すると、その間に、どのデータ処理手段（ＰＥ）も１回、正しい変換値を算出する。この正しい変換値を有効とする。すなわち変換済データとして出力する。
【００５１】
これにより、単一の命令に従う処理を並列に実行するＳＩＭＤ型プロセッサによって、区分区間の簡易な演算で、誤りのない変換済データを得ることができる。１つの多値階調データに対して、それを与えられたデータ処理手段（ＰＥ）は、見かけ上はｍ回（例えば、ｍ＝８）補間演算を繰り返す。すなわち、各区間の補間演算ｙｉ、ｉ＝１〜ｍ、のそれぞれを実行する。したがって演算回数は多くなるが、１回の演算が簡単で時間が短いので、大きなｎ値の複数（ｎ＋１）の多値階調データ全体としての変換時間は短い。
【００５２】
（１０ｃ）前記制御情報メモリ（３６，３７）は、変換特性が異なった複数組の、補間演算のそれぞれの境界値（ｘ１〜ｘ７）および直線近似パラメータ（ａ１〜ａ８，ｂ１〜ｂ８）と、１組の境界値および直線近似パラメータに基いて補間演算する演算プログラムと、を保持する、上記（９）の画像処理装置。
【００５３】
これによれば、複数の変換特性が選択可となる。例えば、ユーザ指定或は画像データが表わす画像の特性対応で自動的に１組を選択してプログラムメモリに書込めばよい。
【００５４】
（１０ｄ）前記プログラムメモリに書込まれた前記演算プログラムは、前記制御情報メモリ（３６，３７）の１組の境界値および直線近似パラメータを含む、上記（１０ｃ）に記載のデータ変換装置。
【００５５】
例えば図２０に２点鎖線で示すγカーブに従うγ変換の、多値階調データのビット数（例えば１バイト＝８ビット）が表し得る０〜２５５の範囲をｍ（例えばｍ＝８）個の区間ｉ（ｉ＝１〜ｍ）に区分し、各区間ｉの補間演算式ｙｉ、ｉ＝１〜ｍ、にしたがって、多値階調データｘ（画像データが表す値：０〜２５５）を変換する場合、補間演算式ｙｉを、
ｙｉ＝ａｉ・ｘ＋ｂｉ ・・・（１）
と近似直線式に定めた場合を、図１９に示すフローチャートを参照して説明する。
【００５６】
データ処理器（ＰＥＧ）が、ｎ＋１個（ｎ＝２５５）の多値階調データ群に対して同時に、次のステップγｐ１〜γｐ９を実行するプログラムを一組とし、演算式が異なる複数組を制御情報メモリ（３６，３７）に準備しておく。
【００５７】
ステップγｐ１：各データ処理手段であるプロセッサエレメントＰＥｊ、ｊ＝０〜ｎ、にｎ＋１個の多値階調データ群の各データＤｊをセットする；
ステップγｐ２：第ｍ区間の直線近似パラメータａｍ，ｂｍをプロセッサエレメントのパラメータ設定用レジスタに書込む。
【００５８】
ステップγｐ３〜７：第１〜第（ｍ−１）区間の中の、補間演算式
ｙ１＝ａ１・ｘ＋ｂ１ ・・・（１−１）
を適用する第１区間の境界値ｘ１をプロセッサエレメントＰＥ０〜ＰＥｎに与えて、ｘ１＜Ｄｊ（与えられている多値階調データが与えられた境界値より大きい）かの比較を指示し、そして第１区間の直線近似パラメータａ１，ｂ１を与える。各プロセッサエレメントＰＥｊは、自身にセットされた多値階調データＤｊが第１区間にある（ｘ１＜Ｄｊ：ＮＯ，すなわちｘ１≧Ｄｊである）かをチェックして、第１区間であると自身のフラグに「１」を立てる。そして、フラグに「１」を立てていると、次に与えられる前記第１区間の直線近似パラメータａ１，ｂ１を自身のパラメータ設定用レジスタに書込む。フラグに「１」を立てていないとこの書込はしない。
【００５９】
第２区間（ｉ＝２）、境界値ｘ２、の補間演算式
ｙ２＝ａ２・ｘ＋ｂ２ ・・・（１−２）
ただし、ｘ＝ｘ２のとき、ａ２・ｘ２＋ｂ２＝ａ１・ｘ２＋ｂ１、すなわち第１区間の線分：（１−１）式と第２区間の線分：（１−２）式は連続である、の境界値ｘ２を全プロセッサエレメントＰＥ０〜ＰＥｎにあたえてｘ２＜Ｄｊかの比較を指示し、そして第２区間の補間演算パラメータａ２，ｂ２を与える。各ＰＥｊは、自身にセットされた多値階調データＤｊが第２区間にある（ｘ２＜Ｄｊ：ＮＯ，すなわちｘ２≧Ｄｊである）かをチェックして、第２区間であると自身のフラグに「１」を立てる。そして、フラグに「１」を立てていると、次に与えられる前記第２区間の直線近似パラメータａ２，ｂ２を自身に書込む。フラグに「１」を立てていないとこの書込はしない。
【００６０】
同様に、第３区間（ｉ＝３）の補間演算式
ｙ３＝ａ３・ｘ＋ｂ３ ・・・（１−３）
の境界値ｘ３および直線近似パラメータａ３，ｂ３を全プロセッサエレメントＰＥ０〜ＰＥｎに与える。ただし、ｘ＝ｘ３のとき、ａ３・ｘ３＋ｂ３＝ａ２・ｘ３＋ｂ２、すなわち第２区間の線分：（１−２）式と第３区間の線分：（１−３）式は連続である。全データ処理手段（ＰＥ）ＰＥ０〜ＰＥｎは、上記と同様に動作する；
・
・
・。
【００６１】
最後に、最後の区間ｍより１つ前の区間（ｉ＝ｍ−１＝７）の補間演算式
ｙ（ｍ−１）＝ａ（ｍ−１）・ｘ＋ ・・・（１−ｍ−１）
の境界値ｘ（ｍ−１）および直線近似パラメータａ（ｍ−１），ｂ（ｍ−１）を全プロセッサエレメントＰＥ０〜ＰＥｎに与える。ただし、ｘ＝ｘ（ｍ−２）のとき、ａ（ｍ−１）・ｘ（ｍ−２）＋ｂ（ｍ−１）＝ａ（ｍ−２）・ｘ（ｍ−２）＋ｂ（ｍ−２）、すなわち第（ｍ−２）区間の線分：（１−ｍ−２）式と第（ｍ−１）区間の線分：（１−ｍ−１）式は連続である。全プロセッサエレメントＰＥ０〜ＰＥｎは、上記ステップ２のときと同様に動作する。なお、最後の区間ｉ＝ｍ（＝８）の直線近似パラメータａｍ，ｂｍは、ステップγｐ２で全プロセッサエレメントＰＥ０〜ＰＥｎのパラメータ設定用レジスタに書込んだので、自身にセットされた画像データＤｊが第１〜（ｍ−１）区間の何れでもなかったプロセッサエレメントは、最後の区間ｉ＝ｍ（＝８）の直線近似パラメータａｍ，ｂｍを自身に保持していることになる。
【００６２】
ステップγｐ８：全プロセッサエレメントＰＥ０〜ＰＥｎに、Ａ・ｘ＋Ｂの演算を指示する。ｘはプロセッサエレメント個別に与えられている画像データＤｊを意味し、Ａ，Ｂはエレメント個別に書込んだ直線近似パラメータａｉ，ｂｉを意味する。各プロセッサエレメントＰＥｊは、ＡＤｊ＝ａｉ・Ｄｊ＋ｂｉを算出する；
ステップγｐ９：全プロセッサエレメントＰＥの算出値ＡＤ０〜ＡＤｎを出力する。
【００６３】
１組のプログラムの上述の処理は、プログラム設計で言われるステップ数で表現すると５０ステップ余りであり、演算式を規定する直線近似パラメータおよび境界値の数は例えば区間数ｍ＝８とすると、３×８＝２４バイトとなり、１組のプログラムのデータ量および所要メモリ容量の少量化が可能である。従って、少ないデータ量で複数組のプログラムを準備しておくことが容易である。
【００６４】
本実施態様によれば、複数の変換特性が選択可となる。例えば、ユーザ指定或は画像データが表わす画像の特性対応で自動的に１組を選択してプログラムメモリに書込めばよい。
【００６５】
（１０ｅ）前記制御情報メモリ（ＣＭ）は、前記補間演算で参照するデータを記憶するための読み書き可能なデータメモリ（３７）を有し；該データメモリ（３７）には、前記制御情報メモリ（３６，３７）の１組の境界値および直線近似パラメータが書込まれ、前記プログラムメモリ（３６）には前記演算プログラムが書込まれる、上記（１０ｃ）のデータ変換装置。
【００６６】
例えば、各区間ｉの補間演算式ｙｉ、ｉ＝１〜ｍ、にしたがって、画像データｘ（画像データが表す値）を変換する場合、補間演算式ｙｉを、
ｙｉ＝ａｉ・ｘ＋ｂｉ ・・・（１）
と定めた場合を説明すると１組の境界値および直線近似パラメータは、
第１区間（ｉ＝１）宛ての、前記のｘ１，ａ１，ｂ１；
第２区間（ｉ＝２）宛ての、前記のｘ２，ａ２，ｂ２；
第３区間（ｉ＝３）宛ての、前記のｘ３，ａ３，ｂ３；
・ ・
・ ・
・ ・
第ｍ区間（ｉ＝ｍ）宛ての、前記のｘｍ，ａｍ，ｂｍ；
の集合である。
【００６７】
この場合、演算プログラムは、ｎ＋１個の画像データ群に対して同時に、次のデータ処理を実行する１組のみである：
ステップγｐ１ａ：各プロセッサエレメントＰＥｊ、ｊ＝０〜ｎ、にｎ＋１個の多値階調データ群の中の各画像データＤｊをセットする；
ステップγｐ２ａ：選択した組の境界値および直線近似パラメータの中の第ｍ区間の補間演算パラメータａｍ，ｂｍを全プロセッサエレメントのパラメータ設定用レジスタに書込む。
【００６８】
ステップγｐ３ａ〜γｐ７ａ：選択した組の境界値および直線近似パラメータの中の、第１区間（ｉ＝１）宛ての境界値ｘ１および直線近似パラメータａ１，ｂ１を摘出して、上記（９）のステップγｐ３〜γｐ７と同様な態様で全プロセッサエレメントＰＥ０〜ＰＥｎに与える；
第２区間（ｉ＝２）宛ての境界値ｘ２および直線近似パラメータａ２，ｂ２を摘出して、上記（９）のステップγｐ３〜γｐ７と同様な態様で全プロセッサエレメントＰＥ０〜ＰＥｎに与える；
第３区間（ｉ＝３）宛ての境界値ｘ３および直線近似パラメータａ３，ｂ３を摘出して、上記（９）のステップγｐ３〜γｐ７と同様な態様で全プロセッサエレメントＰＥ０〜ＰＥｎに与える；
・
・
・。
【００６９】
最後に、最後の区間ｍより１つ前の区間（ｉ＝ｍ−１＝７）宛ての境界値ｘ（ｍ−１）および直線近似パラメータａ（ｍ−１），ｂ（ｍ−１）を摘出して、上記（８）のステップγｐ３〜γｐ７と同様な態様で全プロセッサエレメントＰＥ０〜ＰＥｎに与える。
【００７０】
ステップγｐ８ａ：上記（９）のステップγｐ８と同様；
ステップγｐ９ａ：上記（９）のステップγｐ９と同様。
【００７１】
この実施態様によれば、複数の画像処理の種類又は変換特性が選択可となる。ユーザ指定或は画像データの特性対応で自動的に１組の境界値および直線近似パラメータを選択して、ただ１組のプログラムにしたがって、選択した１組の境界値および直線近似パラメータによって規定される特性の変換を実行することができる。境界値および直線近似パラメータの数は比較的に少なく、プログラムは１組のみ準備すればよいので、変換のために準備するデータ量（境界値，直線近似パラメータおよびプログラムのデータ総計）が少なくて済む。従ってそれらを格納するためのメモリ容量が少なくて済む。
【００７２】
（１０ｆ）前記補間演算は、複数ビット構成の多値階調データの変換済データへの変換特性を表すベジェ曲線を規定する変換式に基づいて、前記複数ビット構成で表し得る階調範囲の各階調を表す多値階調データに対応付ける変換済データを算出するものである；上記（９）のデータ変換装置。
【００７３】
例えば、特許第３１１２７５１号に提示した、拡張３次元ベジェ曲線を用いると、例えば、始点（０）および終点（２５５）の勾配ｃ，ｄをパラメータとして与えて、変換式を
ｙ＝ｃｘ（２５５−ｘ）２＋（３×２５５−ｄ）（２５５−ｘ）ｘ２＋ｘ３
ｙ：変換済データ（出力データ），ｘ：被変換データ（入力データ）
として、ｘ＝０〜２５５の各値でのｙを算出して、ｘをアドレスとし、ｙを格納データとする変換テーブルを生成できる。少ないパラメータで所望の形状の特性曲線を生成することができる。
【００７４】
（１１）前記制御情報メモリ（３６，３７）の変換用データは変換テーブルを含み；前記バッファコントローラ（ＢＣ）が、該制御情報メモリ（３６，３７）の１つの変換テーブルと同一の複数の変換テーブルを前記バッファメモリ（ＢＭ）に形成する；上記（８）に記載のデータ変換装置。
【００７５】
これによれば、前記制御情報メモリ（３６，３７）の１つの変換テーブルと同一の複数の変換テーブルがバッファメモリ（ＢＭ）に形成される。バッファコントローラ（ＢＣ）が、バッファメモリ（ＢＭ）に形成された前記複数の変換テーブルのそれぞれに複数連の被変換データの各連を対応付けて、各変換テーブルから各連の被変換データに対応する変換済データを同時に並行して読出すので、変換速度（データ変換量／時間）が高速になる。
【００７６】
（１２）前記バッファメモリには同一の２つの変換テーブルが形成され；前記バッファコントローラ（ＢＣ）は、一方の変換テーブルに１ラインの奇数番画素の多値画像データの連なりを、他方の変換テーブルに偶数番画素の多値画像データの連なりを対応付けて、各変換テーブルから各連の各多値画像データに対応する変換済データを同時に並行して読出す；上記（８）乃至（１１）のいずれかに記載のデータ変換装置。
【００７７】
これによれば、１ライン上の奇数番画素と偶数番画素の多値画像データを、並行して同時に階調特性変換する。バッファメモリ（ＢＭ）およびデータ処理器（ＰＥＧ）ともに、複数連の各多値階調データを並行して同時に入出力できるので、１ライン上の各画素の画像データを１画素ごとに順次に変換処理する場合の２倍の速度で１ラインの画像データを変換処理することができる。データ変換装置全体としての画像データ処理速度を２倍に高速化できる。
【００７８】
（１３）被変換データは画像データであり、変換テーブルはγ変換テーブルである、上記（８）乃至（１２）のいずれかに記載のデータ変換装置。複数連のカラー画像データの各画像データを同時に並行してγ変換するので、γ変換速度を高速化できる。
【００７９】
（１４）原稿の画像を読取り、画像データを生成する画像読取手段（ＳＣＲ）と画像データに基づいて画像を形成する画像形成手段（ＰＴＲ）の少なくとも１つと、上記（１）乃至（１２）の何れかのデータ変換装置（ＩＰＵ１／ＩＰＵ３ｙ，３ｍ，３ｃ，３ｋ）と、を有する画像処理装置。
【００８０】
これによれば、上記画像処理装置において、上記（８）乃至（１２）に記述した作用効果が、同様に得られる。
【００８１】
（１５）前記画像読取手段（ＳＣＲ）が、前記データ変換装置を含みＲＧＢ画像データに読取補正を加える第１画像処理手段（ＩＰＵ１）を備え、
画像処理装置は更に、読取補正を加えたＲＧＢ画像データのＹＭＣＫ画像データへの変換を含む画像データ処理をする第２画像処理手段（ＩＰＵ２）を備え、
前記画像形成手段（ＰＴＲ）は、前記ＹＭＣＫ画像データにプリンタ出力用の出力補正を加える第３画像処理手段（ＩＰＵ３ｙ，３ｍ，３ｃ，３ｋ）を含み、
第１および第３画像処理手段（ＩＰＵ１，ＩＰＵ３ｙ，３ｍ，３ｃ，３ｋ）のそれぞれが前記構成の各データ変換装置を含み、ＲＧＢ画像データの変換用の各色宛て複数の変換テーブルおよびＹＭＣＫ画像データの変換用の各色宛て複数の変換テーブルをそれぞれ、第１および第３画像処理手段の各データ変換装置のバッファメモリに形成する、上記（１４）の画像処理装置。
【００８２】
これによれば、第１および第３画像処理手段のそれぞれが、ＲＧＢ画像データおよびＹＭＣＫ画像データのそれぞれに対して上記（８）乃至（１２）に記述した階調特性の変換をそれぞれ実行する。したがって、上記（８）乃至（１２）に記述した作用効果が、ＲＧＢ画像データおよびＹＭＣＫ画像データの変換のいずれでも、同様に得られる。
【００８３】
（１６）前記画像形成手段（ＳＣＲ）は、作像する感光体ユニット（１０Ｙ，Ｍ，Ｃ，Ｋ）の数に対応した数の前記第３画像処理手段（ＩＰＵ３ｙ，３ｍ，３ｃ，３ｋ）を含む、上記（１５）の画像処理装置。
【００８４】
例えば１組の感光体ユニットで順次にＹ，Ｍ，ＣおよびＫ画像を形成する場合には、各色画像データは作像順にプリンタに与えればよいので、１つの第３画像処理手段で、各色画像データの階調特性変換に対応できる。該変換がプリンタの各色画像形成のタイミングを遅くしてしまうことはない。
【００８５】
例えば４組の感光体ユニット（１０Ｙ，Ｍ，Ｃ，Ｋ）のタンデム配列の場合、作像開始には時間ずれがあるものの略同時に並行して各色画像を形成して、同一転写紙上に重ね転写する。１つの第３画像処理手段でＹＭＣＫ各色画像データのγ変換をすると、プリンタの各色画像形成のタイミングを遅くしてしまう。本実施態様では、４組の感光体ユニット（１０Ｙ，Ｍ，Ｃ，Ｋ）のそれぞれに対応する各画像処理手段（ＩＰＵ３ｙ，３ｍ，３ｃ，３ｋ）を備えるので、各色画像形成のタイミングを遅らせる必要がなく、１つの感光体ユニットで順次に各色画像を形成する場合よりも、速くフルカラー画像プリントが得られる。
【００８６】
（１７）第３画像処理手段のデータ変換装置のデータ処理器（ＰＥＧ）は、ディザ処理にも使えディザ処理で用いられる複数種類のマトリクス構成数をカバーできる数（９６×整数 以上）のデータ処理手段（ＰＥ）を含む、上記（１５）又は（１６）の画像処理装置。
【００８７】
これによれば、前記データ処理器（ＰＥＧ）を、複数種類のマトリクス構成の何れのディザ処理にも使用できる。
【００８８】
（１８）画像データを転送するパラレルバス（Ｐｂ）；画像メモリ（ＭＥＭ）；前記パラレルバス上の画像データを前記画像メモリに書込み、前記画像メモリの画像データを前記パラレルバスに読出す画像メモリ制御手段（ＩＭＡＣ）；および、画像読取手段（ＳＣＲ），第２画像処理手段（ＩＰＵ２）および前記パラレルバス（Ｐｂ）の間の画像データのやりとりを制御する画像データ制御手段（ＣＤＩＣ）；を更に備える、上記（１５）の画像処理装置。
【００８９】
例えば、画像データ制御手段（ＣＤＩＣ）によって画像読取手段（ＳＣＲ）の出力ＲＧＢ画像データを第２画像処理手段（ＩＰＵ２）に与えてそのＹＭＣＫ出力を画像形成手段（ＰＴＲ）の第３画象処理手段に与えてその出力用ＹＭＣＫ画像データをプリントアウトできる。
【００９０】
また画像データ制御手段（ＣＤＩＣ）によって画像読取手段（ＳＣＲ）の出力ＲＧＢ画像データをパラレルバス（Ｐｂ）に送出し、画像メモリ制御手段（ＩＭＡＣ）によってパラレルバス（Ｐｂ）の画像データを画像メモリ（ＭＥＭ）に書込むことができる。そして、画像メモリ制御手段（ＩＭＡＣ）によって画像メモリ（ＭＥＭ）のＲＧＢ画像データをパラレルバス（Ｐｂ）に読み出し、画像データ制御手段（ＣＤＩＣ）によってパラレルバス（Ｐｂ）のＲＧＢ画像データを第２画像処理手段（ＩＰＵ２）に与えてその出力であるＹＭＣＫ画像データを画像形成手段（ＰＴＲ）の第３画象処理手段に与えて、その出力用ＹＭＣＫ画像データをプリントアウトできる。
【００９１】
（１９）前記画像データ制御手段（ＣＤＩＣ）は、前記画像読取手段（ＳＣＲ）からの画像データを圧縮をして前記パラレルバス（Ｐｂ）に出力するか、又は、第２画像処理手段（ＩＰＵ２）へ転送し第２画像処理手段（ＩＰＵ２）が処理した画像データを圧縮をして前記パラレルバス（Ｐｂ）に出力するか、更には、パラレルバス（Ｐｂ）のデータを伸張して第２画像処理手段（ＩＰＵ２）に転送するかを制御する、上記（１８）のカラー画像処理装置。
【００９２】
例えば、画像データ制御手段（ＣＤＩＣ）によって画像読取手段（ＳＣＲ）の出力ＲＧＢ画像データをバス転送用に圧縮１してパラレルバス（Ｐｂ）に送出し、画像メモリ制御手段（ＩＭＡＣ）によってパラレルバス（Ｐｂ）の画像データを更にメモリ書込み用に圧縮２して画像メモリ（ＭＥＭ）に書込むことができる。そして、画像メモリ制御手段（ＩＭＡＣ）によって画像メモリ（ＭＥＭ）のＲＧＢ画像データを伸張２（圧縮２の伸張）してパラレルバス（Ｐｂ）に読み出し、画像データ制御手段（ＣＤＩＣ）によってパラレルバス（Ｐｂ）のＲＧＢ画像データを伸張１（圧縮１の伸張）して第２画像処理手段（ＩＰＵ２）に与えてその出力であるＹＭＣＫ画像データを画像形成手段（ＰＴＲ）の第３画象処理手段に与えて、その出力用ＹＭＣＫ画像データをプリントアウトできる。
【００９３】
第２画像処理手段（ＩＰＵ２）の出力であるＹＭＣＫ画像データを、ただちには第３画像処理手段（ＩＰＵ３）に出力せずに、画像データ制御手段（ＣＤＩＣ）によって圧縮１してパラレルバス（Ｐｂ）に送出し、画像メモリ制御手段（ＩＭＡＣ）によってパラレルバス（Ｐｂ）のＹＭＣＫ画像データを圧縮２して画像メモリ（ＭＥＭ）に書込むことができる。そして、画像メモリ制御手段（ＩＭＡＣ）によって画像メモリ（ＭＥＭ）からＹＭＣＫ画像データを伸張２してパラレルバス（Ｐｂ）に読み出し画像データ制御手段（ＣＤＩＣ）によって伸張１して画像形成手段（ＰＴＲ）の第３画象処理手段に与えて、その出力用ＹＭＣＫ画像データをプリントアウトできる。
【００９４】
従って、画像メモリ（ＭＥＭ）を利用して、ＲＧＢ画像データおよびＹＭＣＫ画像データの蓄積，格納ができる。また、画像メモリ（ＭＥＭ）に対する読み書きを利用して、画像編集を行うことができる。
【００９５】
（２０）前記画像メモリ制御手段（ＩＭＡＣ）は、パソコン，ＬＡＮなどの外部機器や前記パラレルバスに接続されたファクシミリ及び前記画像データ制御手段との間の画像データを前記画像メモリ（ＭＥＭ）に圧縮して書込み、または読み出して伸張する、上記（１８）又は（１９）の画像処理装置。
【００９６】
これは、いわゆる複合機能複写機の態様であり、画像データを一旦画像メモリ（ＭＥＭ）に格納することにより、高度な画像処理或は画像編集を施すことが出来るほかに、画像メモリ制御手段（ＩＭＡＣ）は、ＬＡＮなどの外部機器や前記パラレルバスに接続されたファクシミリ及び前記画像データ制御手段（ＣＤＩＣ）との間で画像データをやり取りできる。そして、画像データをやり取りするときならびにプリントアウトするとき、第１画像処理手段（ＩＰＵ１），第２画像処理手段（ＩＰＵ２）ならびに第３画像処理手段（ＩＰＵ３）で高速に画像処理できる。
【００９７】
（２１）上記（１）に記載のデータ変換装置を用い、その制御情報メモリ（ＣＭ）にＬＵＴデータ演算プログラムを格納しておきそれに基づいて、データ処理器（ＰＥＧ）で、多値階調データの階調を変換するＬＵＴデータを算出し；制御情報メモリ（ＣＭ）の制御情報データに基づいてバッファコントローラ（ＢＣ）でバッファメモリ（ＢＭ）にＬＵＴ書込領域を定めて算出したＬＵＴデータを書込み；制御情報メモリ（ＣＭ）の制御情報データに基づいてバッファコントローラ（ＢＣ）で転送先を定めて被変換データを前記ＬＵＴ書込領域のＬＵＴデータアドレスに変換して該ＬＵＴ書込領域にアクセスしてＬＵＴデータを読出して前記転送先に送出する；ことを特徴とするデータ変換方法。
【００９８】
これによれば、上記（１）に記述した作用効果が、同様に得られる。加えて、ＬＵＴデータに変えてそれを生成するＬＵＴデータ演算プログラムを制御情報メモリ（ＣＭ）に格納するので、ＬＵＴをバッファメモリにけいせいするために制御情報メモリ（ＣＭ）に格納するデータ量を削減することができる。また、ＬＵＴの変換特性の変更も容易である。
【００９９】
（２２）上記（１）に記載のデータ変換装置を用い、その制御情報メモリ（ＣＭ）に多値階調データの階調を変換するＬＵＴデータを格納しておきそれを、制御情報メモリ（ＣＭ）の制御情報データに基づいてバッファコントローラ（ＢＣ）でバッファメモリ（ＢＭ）にＬＵＴ書込領域を定めてそこに書込み；制御情報メモリ（ＣＭ）の制御情報データに基づいてバッファコントローラ（ＢＣ）で転送先を定めて被変換データを前記ＬＵＴ書込領域のＬＵＴデータアドレスに変換して該ＬＵＴ書込領域にアクセスしてＬＵＴデータを読出して前記転送先に送出する；ことを特徴とするデータ変換方法。
【０１００】
これによれば、上記（１）に記述した作用効果が、同様に得られる。加えて制御情報メモリ（ＣＭ）に格納しているＬＵＴデータをそのままバッファメモリに書込むことによりバッファメモリにＬＵＴを形成するので、バッファメモリ上にＬＵＴを形成する速度を早くできる。
【０１０１】
（２３）前記バッファコントローラ（ＢＣ）で、制御情報メモリ（ＣＭ）の制御情報データに基づいてバッファメモリ（ＢＭ）に複数のＬＵＴ書込領域を定めてそれらに同一のＬＵＴデータを書込み；制御情報メモリ（ＣＭ）の制御情報データに基づいてバッファコントローラ（ＢＣ）で各転送先を定めて複数連の被変換データの各連を各ＬＵＴ書込領域のＬＵＴデータアドレスに変換して各ＬＵＴ書込領域にアクセスして各ＬＵＴデータを読出して各転送先に送出する；上記（２１）又は（２２）のデータ変換方法。
【０１０２】
これによれば、上記（８）又は（１１）に記述した作用効果が、同様に得られる。
【０１０３】
（２４）前記バッファメモリ（ＢＭ）に同一の２つの変換テーブルを形成し、前記バッファメモリによって、一方の変換テーブルに１ラインの奇数番画素の多値画像データの連なりを、他方の変換テーブルに偶数番画素の多値画像データの連なりを対応付けて、各変換テーブルから各連の多値画像データに対応する変換済データを同時に並行して読出す；上記（２３）のデータ変換方法。
【０１０４】
これによれば、上記（１２）に記述した作用効果が、同様に得られる。
【０１０５】
（２５）変換対象データは、カラー画像データであり、変換テーブルはカラーγ変換テーブルである、上記（２４）のデータ変換方法。
【０１０６】
これによれば、上記（１３）に記述した作用効果が、同様に得られる。
【０１０７】
（２６）原稿の画像を読取り、１画素の画情報を複数ビット構成の多値階調データで表すカラー画像データを生成する画像読取手段（ＳＣＲ）とカラー画像データに基づいてカラー画像を形成するカラー画像形成手段（ＰＴＲ）の少なくとも１つと、カラー画像データにγ変換を含む画像データ処理を施すデータ変換装置とを備えるカラー画像処理装置において、該データ変換装置が、
読み書き可能なプログラムメモリ（３６）、および、該プログラムメモリのプログラムに従ってそれぞれが複数の多値階調データのそれぞれに並行して同時に同じデータ処理をする複数のプロセッサエレメント（ＰＥ）、を有するデータ処理装置（３３／５３ｙ，５３ｍ，５３ｃ，５３ｋ）；
γ変換特性の入力階調範囲を複数の区間に区分する境界値（ｘ１〜ｘ７），各区間の直線近似による補間演算を規定する補間演算パラメータ（ａ１〜ａ８，ｂ１〜ｂ８）、および前記複数ビット構成で表し得る階調範囲の各階調を表わす多値階調データ、に基づいて補間演算により、各階調を表す多値階調データをγ変換する補間演算プログラムを、前記プログラムメモリ（３６）に書込むコントローラ（１０６）；および、前記データ処理装置（３３／５３ｙ，５３ｍ，５３ｃ，５３ｋ）が前記補間演算プログラムに従ってγ変換した前記各階調を表す多値階調データ対応のγ変換データ群を含むγ変換テーブルの同一のもの複数組を記憶保持し、各γ変換テーブルのそれぞれに複数連のカラー画像データの各連を対応付けて、各γ変換テーブルから各連のカラー画像データに対応するγ変換済データを同時に並行して読出す、バッファメモリ装置（３２）；
を含むことを特徴とするカラー画像処理装置。
【０１０８】
これによれば、前記カラー画像処理装置において、上記（１０）に記述した作用効果を、カラー画像データのγ変換に関して、同様に得ることができる。
【０１０９】
（２７）少なくともバッファメモリ（図８のＢＭ）の制御情報データ（管理情報）を記憶する制御情報メモリ（ＣＭ）と、
逐次的に入力されるデータを蓄え、蓄えたデータの所定数を同時にデータ処理器（ＰＥＧ）に出力し、また、データ処理器（ＰＥＧ）で処理された所定数の処理済データを一旦蓄えて出力可能なバッファメモリ（ＢＭ）と、
該バッファメモリ（ＢＭ）の所定数のデータを同時に並行して入力して処理しあるいは処理した所定数のデータを同時に並行して前記バッファメモリ（ＢＭ）に出力するデータ処理器（ＰＥＧ）と、
前記バッファメモリ（ＢＭ）が該データ処理器（ＰＥＧ）への並行入出力に適した形になるように、両者の接続を適応的に変化させることができるバッファコントローラ（ＢＣ）とを備え、
該バッファコントローラ（ＢＣ）が、制御情報メモリ（ＣＭ）の制御情報データ（管理情報）を元に、バッファメモリ（ＢＭ）をデータ処理器（ＰＥＧ）への並行入出力に適した設定にした後に、バッファメモリ（ＢＭ）からデータ処理器（ＰＥＧ）に所定数のデータを同時に並行して入力しあるいはデータ処理器（ＰＥＧ）が処理した所定数のデータを同時に並行してバッファメモリ（ＢＭ）に出力する、ことを特徴とするデータ変換装置（図８）。
【０１１０】
すなわち、バッファコントローラ（図８のＢＣ）が、制御情報メモリ（ＣＭ）に記憶されている制御情報データ（管理情報）を参照して、バッファメモリ（ＢＭ）の使用態様（使用領域＆使用モード）を決定する。続いて、決定した使用態様に従って、バッファコントローラ（ＢＣ）は、バッファメモリ（ＢＭ）中のメモリと、データ処理器（ＰＥＧ）との接続を行い、データ処理器（ＰＥＧ）中のデータ処理手段であるプロセッサエレメントＰＥ列に対するデータ転送を行う。
【０１１１】
この実施態様によれば、データ処理器（ＰＥＧ）への並行入出力に適した形になるように、バッファメモリ（ＢＭ）とデータ処理器（ＰＥＧ）の接続をバッファコントローラ（ＢＣ）で適応的に変化させることができるので、少ないバッファメモリ（ＢＭ）で多様な処理が可能になる。
（２８）少なくともバッファメモリ（図８のＢＭ）の制御情報データ（管理情報）、ならびに、変換テーブルおよび補間演算データの２つのうちの１つ以上を含む変換用データ、を記憶する制御情報メモリ（ＣＭ）と、
逐次的に入力されるデータを蓄え、蓄えたデータの所定数を同時にデータ処理器（ＰＥＧ）に出力し、また、データ処理器で処理された所定数の処理済データを一旦蓄えて出力可能なバッファメモリ（ＢＭ）と、
該バッファメモリ（ＢＭ）の所定数のデータを同時に並行して入力して処理しあるいは処理した所定数のデータを同時に並行して出力するデータ処理器（ＰＥＧ）と、
前記バッファメモリ（ＢＭ）が該データ処理器（ＰＥＧ）への並行入出力に適した形になるように、両者の接続を適応的に変化させ、また、前記制御情報メモリ（ＣＭ）の変換用データに基づいて、同一の複数の変換テーブルを前記バッファメモリ（ＢＭ）に形成することができるバッファコントローラ（ＢＣ）とを備え、
前記バッファメモリ（ＢＭ）が、そのメモリの一部又は全部を、バッファコントローラ（ＢＣ）によってデータ処理器（ＰＥＧ）への並行入出力に適した状態に設定された後に、バッファメモリ（ＢＭ）からデータ処理器（ＰＥＧ）に所定数のデータを同時に並行して入力しあるいはデータ処理器（ＰＥＧ）が処理した所定数のデータを同時に並行してバッファメモリ（ＢＭ）に出力するか、あるいは、前記バッファメモリ（ＢＭ）に形成された前記複数の変換テーブルのそれぞれに複数連の被変換データの各連を対応付けて、各変換テーブルから各連の被変換データに対応する変換済データを同時に並行して読出すか、または両者の処理を行う、ことを特徴とするデータ変換装置。
【０１１２】
バッファメモリ（ＢＭ）をラインバッファ、ＬＵＴ変換、もしくはその両者として使用することが特徴であり、その設定は上記（２７）と同じ態様で行う。これによれば、処理に適した形にデータ処理器（ＰＥＧ）とバッファメモリ（ＢＭ）とを接続可能になるため、少ないバッファメモリで多様な処理が可能になる。また、バッファメモリ（ＢＭ）をテーブル変換として使用可能であるため、変換テーブルによるデータ変換を高速にすることが可能である。
【０１１３】
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。
【０１１４】
【実施例】
−第１実施例−
図１に本発明の一実施例の複合機能フルカラーデジタル複写機の外観を示す。このフルカラー複写機は、大略で、自動原稿送り装置ＡＤＦと、操作ボードＯＰＢと、カラースキャナＳＣＲと、カラープリンタＰＴＲ、の各ユニットで構成されている。機内のカラー画像データ処理装置ＡＣＰ（図３）には、パソコンＰＣが接続したＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、および、電話回線ＰＮ（ファクシミリ通信回線）に接続された交換器ＰＢＸが接続されており、交換器ＰＢＸにファクシミリボードのファクシミリコントロールユニットＦＣＵ（図３）が接続されている。プリンタＰＴＲのプリント済の用紙は、排紙トレイ８上に排出される。
【０１１５】
図２に、カラープリンタＰＴＲの機構を示す。この実施例のカラープリンタＰＴＲは、レーザプリンタである。このレーザプリンタＰＴＲは、マゼンダ（Ｍ），シアン（Ｃ），イエロー（Ｙ）および黒（ブラック：Ｋ）の各色の画像を形成するための４組のトナー像形成ユニットが、転写紙の移動方向（図中の右下から左上方向）に沿ってこの順に配置されている。即ち、４連ドラム方式のフルカラー画像形成装置である。
【０１１６】
これらマゼンダ（Ｍ），シアン（Ｃ），イエロー（Ｙ）および黒（Ｋ）のトナー像形成ユニットは、それぞれ、感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋを有する感光体ユニット１０Ｍ，１０Ｃ，１０Ｙおよび１０Ｋと現像ユニット２０Ｍ，２０Ｃ，２０Ｙおよび２０Ｋとを備えている。また、各トナー像形成部の配置は、各感光体ユニット内の感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋの回転軸が水平ｘ軸に平行になるように、且つ、転写紙移動方向（ｙ，ｚ平面上でｙ軸に対して４５°をなす左上がり線）に所定ピッチの配列となるように、設定されている。各感光体ユニットの感光体ドラムとしては、表面に有機感光体（ＯＰＣ）層を有する直径が３０ｍｍの感光体ドラムを用いた。
【０１１７】
また、レーザプリンタＰＴＲは、上記トナ−像形成ユニットのほか、レーザ走査による光書込ユニット２、給紙カセット３，４、レジストローラ対５、転写紙を担持して各トナ−像形成部の転写位置を通過するように搬送する転写搬送ベルト６０を有する転写ベルトユニット６、ベルト定着方式の定着ユニット７、排紙トレイ８等を備えている。また、レーザプリンタＰＴＲは、図示していない手差しトレイ、トナ−補給容器、廃トナーボトル、両面・反転ユニット、電源ユニットなども備えている。
【０１１８】
光書込ユニット２は、光源、ポリゴンミラー、ｆ−θレンズ、反射ミラー等を備え、画像データに基づいて各感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋの表面にレーザ光を、ｘ方向に振り走査しながら照射する。また図２上の一点鎖線は、転写紙の搬送経路を示している。給紙カセット３，４から給送された転写紙は、図示しない搬送ガイドで案内されながら搬送ローラで搬送され、レジストローラ対５に送られる。このレジストローラ対５により所定のタイミングで転写搬送ベルト６０に送出された転写紙は転写搬送ベルト６０で担持され、各トナ−像形成部の転写位置を通過するように搬送される。
【０１１９】
各トナー像形成部の感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋに形成されたトナー像が、転写搬送ベルト６０で担持され搬送される転写紙に転写され、各色トナー像の重ね合わせ即ちカラー画像が形成された転写紙は、定着ユニット７に送られる。定着ユニット７を通過する時トナー像が転写紙に定着する。トナー像が定着した転写紙は、排紙トレイ８上に排出される。すなわち転写は、転写紙上にじかにトナー像を転写する直接転写方式である。
【０１２０】
イエローＹのトナ−像形成ユニットの概要を次に説明する。他のトナ−像形成ユニットも、イエローＹのものと同様な構成である。イエローＹのトナー像形成ユニットは、前述のように感光体ユニット１０Ｙ及び現像ユニット２０Ｙを備えている。感光体ユニット１０Ｙは、感光体ドラム１１Ｙのほか、感光体ドラム表面に潤滑剤を塗布するブラシローラ，感光体ドラム表面をクリーニングする揺動可能なブレード，感光体ドラム表面に光を照射する除電ランプ，感光体ドラム表面を一様帯電する非接触型の帯電ローラ、等を備えている。
【０１２１】
感光体ユニット１０Ｙにおいて、交流電圧が印加された帯電ローラにより一様帯電された感光体ドラム１１Ｙの表面に、光書込ユニット２で、プリントデータに基づいて変調されポリゴンミラーで偏向されたレーザ光Ｌが走査されながら照射されると、感光体ドラム１１Ｙの表面に静電潜像が形成される。感光体ドラム１１Ｙ上の静電潜像は、現像ユニット２０Ｙで現像されてイエローＹのトナー像となる。転写搬送ベルト６０上の転写紙が通過する転写位置では、感光体ドラム１１Ｙ上のトナー像が転写紙に転写される。トナ−像が転写された後の感光体ドラム１１Ｙの表面は、ブラシローラで所定量の潤滑剤が塗布された後、ブレードでクリーニングされ、除電ランプから照射された光によって除電され、次の静電潜像の形成に備えられる。
【０１２２】
現像ユニット２０Ｙは、磁性キャリア及びマイナス帯電のトナ−を含む二成分現像剤を収納している。そして、現像ケース１Ｙの感光体ドラム側の開口から一部露出するように配設された現像ローラや、搬送スクリュウ、ドクタブレード、トナ−濃度センサ，粉体ポンプ等を備えている。現像ケース内に収容された現像剤は、搬送スクリュウで攪拌搬送されることにより摩擦帯電する。そして、現像剤の一部が現像ローラの表面に担持される。ドクタブレードが現像ローラの表面の現像剤の層厚を均一に規制し、現像ローラの表面の現像剤中のトナーが感光体ドラムに移り、これにより静電潜像に対応するトナー像が感光体ドラム１１Ｙ上に現われる。現像ケース内の現像剤のトナー濃度はトナ−濃度センサで検知される。濃度不足の時には、粉体ポンプが駆動されてトナーが補給される。
【０１２３】
次に、転写ベルトユニット６の概要を説明する。転写ベルトユニット６の転写搬送ベルト６０は、体積抵抗率が１０９〜１０１１Ωｃｍである高抵抗の無端状単層ベルトであり、その材質はＰＶＤＦ（ポリふっ化ビニリデン）である。この転写搬送ベルト６０は、各トナ−像形成部の感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋに接触対向する各転写位置を通過するように、４つの接地された張架ローラに掛け回されている。これらの張架ローラのうち、２点鎖線矢印で示す転写紙移動方向上流側の入口ローラには、電源から所定電圧が印加された静電吸着ローラが対向するように配置されている。これらの２つのローラの間を通過した転写紙は、転写搬送ベルト６０上に静電吸着される。また、転写紙移動方向下流側の出口ローラは、転写搬送ベルトを摩擦駆動する駆動ローラであり、図示しない駆動源に接続されている。また、転写搬送ベルト６０の外周面には、電源から所定のクリーニング用電圧が印加されたバイアスローラが接触するように配置されている。このバイアスローラにより転写搬送ベルト６０上に付着したトナー等の異物が除去される。
【０１２４】
また、感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋに接触対向する接触対向部を形成している転写搬送ベルト６０の裏面に接触するように、転写バイアス印加部材を設けている。これらの転写バイアス印加部材は、マイラ製の固定ブラシであり、各転写バイアス電源から転写バイアスが印加される。この転写バイアス印加部材で印加された転写バイアスにより、転写搬送ベルト６０に転写電荷が付与され、各転写位置において転写搬送ベルト６０と感光体ドラム表面との間に所定強度の転写電界が形成される。
【０１２５】
図３に、図１に示す複写機の電気系システムの主要部を示す。原稿を光学的に読み取るカラー原稿スキャナＳＣＲは、読み取りユニット２１にて、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子（本実施例ではＣＣＤ）は、読み取りユニット２１のセンサー・ボード・ユニット（以下単にＳＢＵと称す）にあり、ＣＣＤに於いて電気信号に変換されたＲＧＢ画像信号は、ＳＢＵ上でディジタル信号すなわち読取った各８ビット多値のＲ，Ｇ，Ｂ画像デ−タに変換された後、ＳＢＵから、第１画像処理ユニットＩＰＵ１（以下、単にＩＰＵ１と表現する）に与えられる。
【０１２６】
ＩＰＵ１は、入力ＲＧＢ画像デ−タのそれぞれ（Ｒ，Ｇ，Ｂ画像データ）に、読取補正（ＣＣＤライン間補正，主走査レジスト調整，シェーディング補正，ドット補正，縦スジ補正およびスキャナγ変換）を加えると共に、ＲＧＢ画像データが表す画像が、文字，線などの濃淡が２値的なもの（以下単に文字と称す）のエッジ（文字エッジ）又は中（線幅内：文字なか）か、写真などの網点画像（以下単に写真と称す）か、更に、有彩か、無彩か、を判定する像域分離を行う。また、ＲＧＢ画像データが、紙幣や証券などの、複製禁止物を表すものであるかの判定（以下単に紙幣認識と称す）を行う。
【０１２７】
そしてＩＰＵ１は、読取補正をした各８ビット多値のＲＧＢ画像データに、像域分離結果すなわち判定結果を表す像域データＦｄを加えて、それらを圧縮／伸張及びカラーデータインターフェース制御部ＣＤＩＣ（以下単にＣＤＩＣと称す）に出力する。紙幣認識の結果が複製禁止物であるとＩＰＵ１は、システムコントローラ１０６にこれを報知する。システムコントローラ１０６はこの報知に応答して、カラー原稿スキャナＳＣＲによる原稿画像読取りに付帯する画像処理条件（たとえば複写指示の場合には、フルカラー読取りか否か）を参照して、忠実な複製となる複写条件が設定されていると複製画を大きく色違いにする、画像毀損用のスキャナγ変換をＩＰＵ１に設定する。
【０１２８】
ＣＤＩＣは、ＲＧＢ画像データおよびＹＭＣＫ画像データとそれらに付帯する像域データＦｄに関し、ＩＰＵ１，パラレルバスＰｂおよび中間処理用の第２画像処理ユニットＩＰＵ２（以下、単にＩＰＵ２と表現する）の間のデータ転送、ならびに、図１に示すデジタル複写機全体制御を司るシステムコントローラ１０６と、主に読取ユニット２１の動作とカラープリンタＰＴＲの画像形成プロセス制御を司るプロセスコントローラ１０１との間の、画像データ転送およびその他の制御に関する通信を行う。システムコントローラ１０６とプロセスコントローラ１０１は、パラレルバスＰｂ，ＣＤＩＣ及びシリアルバスＳｂを介して相互に通信を行う。ＣＤＩＣは、その内部に於いてパラレルバスＰｂとシリアルバスＳｂとのデータインターフェースのためのデータフォーマット変換を行う。
【０１２９】
カラー原稿スキャナＳＣＲのＩＰＵ１からの、像域データＦｄ付きのＲＧＢ画像データ（以下単にＲＧＢ画像データと称すこともある）は、ＣＤＩＣを経由してＩＰＵ２又はパラレルバスＰｂに転送又は送出される。パラレルバスＰｂに送出したＲＧＢ画像データは、画像メモリアクセス制御部ＩＭＡＣ（以下単にＩＭＡＣと称す）によって画像メモリＭＥＭに書込まれる。画像メモリＭＥＭからパラレルバスＰｂに読み出したＲＧＢ画像データは、ファクシミリ送信のときにはＦＣＵに、そうでないときにはＩＰＵ２に出力される。
【０１３０】
ＩＰＵ２はＲＧＢ画像データを各８ビット多値のＹＭＣＫ画像データに変換し更にその前後に数種の画像処理を加える。ＹＭＣＫ画像データは、ＣＤＩＣを経由してパラレルバスＰｂに送出されＩＭＡＣによって画像メモリＭＥＭに格納される，或は、ＩＰＵ２から直接に、Ｙ，Ｍ，ＣおよびＫの画像データごとにそれぞれ、第３画像処理ユニットＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋ（以下、単にＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋと表現する）に出力される。
【０１３１】
ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋはそれぞれ、Ｙ，Ｍ，ＣおよびＫ画像データに各色プリンタγ変換を施してから、階調処理によりプリント出力用の２値のＹ，Ｍ，ＣおよびＫ画像データに変換しカラープリンタＰＴＲの作像ユニット１０５に出力する。
【０１３２】
上述のようにＣＤＩＣには、ＲＧＢ画像デ−タ又はＹＭＣＫ画像データをメモリＭＥＭに蓄積して再利用するジョブと、ＲＧＢ画像デ−タをメモリＭＥＭに蓄積しないでＩＰＵ２でＹＭＣＫ画像データに変換してＩＰＵ３ｙ，３ｍ，３ｃ，３ｋに出力しプリントアウトするジョブとがある。メモリＭＥＭに蓄積する例としては、１枚の原稿を複数枚複写する場合、読取りユニット２１を１回だけ動作させ、ＩＰＵ１のＲＧＢ画像デ−タ又はそれをＩＰＵ２で変換したＹＭＣＫ画像データをメモリＭＥＭに蓄積し、蓄積データを複数回読み出す使い方がある。メモリＭＥＭを使わない例としては、１枚の原稿を１枚だけ複写する場合、ＩＰＵ１のＲＧＢ画像デ−タをそのままＩＰＵ２に出力しそのＹＭＣＫ画像データをＩＰＵ３でプリンタ出力用に処理すれば良いので、メモリＭＥＭへの書込みを行う必要はない。
【０１３３】
まず、メモリＭＥＭを使わない場合、ＩＰＵ１からＣＤＩＣへ転送された画像データは、ＣＤＩＣからＩＰＵ２に送られる。ＩＰＵ２は、ＲＧＢ画像データに中間処理（フィルタ処理，地肌除去，色変換すなわちＹＭＣＫ画像データへの変換，下色除去，主走査変倍，主走査シフト，主走査ミラーリング，副走査間引き，マスク処理および単色文字出力の場合の２値化）を施す。
【０１３４】
ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋはそれぞれ、Ｙ，Ｍ，ＣおよびＫ画像データに、出力補正（プリンタγ変換および階調処理）を施す。階調処理により２値化されたＹ，Ｍ，ＣおよびＫ画像データが、レ−ザプリンタＰＴＲの作像ユニット１０５に於いてＹ，Ｍ，ＣおよびＫ作像ユニットのレーザ変調器に与えられ、各色画像形成用の２値静電潜像が、感光体ドラム１１Ｙ，１１Ｍ，１１Ｃおよび１１Ｋに形成される。階調処理には、濃度変換，ディザ処理，誤差拡散処理等が有り、階調情報の面積近似を主な処理とする。
【０１３５】
メモリＭＥＭに蓄積し、それからの読み出し時に付加的な処理、例えば画像方向の回転，画像の合成等を行う場合は、ＩＰＵ１からＣＤＩＣへ転送されたデータは、ＣＤＩＣでバス転送用の１次圧縮をしてからパラレルバスＰｂを経由してＩＭＡＣに送られる。ここではシステムコントローラ１０６の制御に基づき画像データと画像メモリＭＥＭのアクセス制御，外部パソコンＰＣ（以下単にＰＣと称す）のプリント用データの展開（文字コ−ド／キャラクタビット変換），メモリー有効活用のための画像データの２次圧縮を行う。
【０１３６】
ＩＭＡＣで２次圧縮したデータは画像メモリＭＥＭへ蓄積し、蓄積データを必要に応じて読み出す。読み出したデータはＩＭＡＣで２次伸張（２次圧縮の伸張）をして１次圧縮データに戻しＩＭＡＣからパラレルバスＰｂ経由でＣＤＩＣへ戻される。ＣＤＩＣでは、１次伸張（１次圧縮の伸張）をして画像データに戻してＩＰＵ２に送り、ＲＧＢ画像データの場合はそこでＹＭＣＫ画像データに変換して、上述と同様に圧縮して画像メモリＭＥＭに書込む。又は、ＩＰＵ２のＹＭＣＫ画像データを直ちにＩＰＵ３ｙ〜３ｋに送り、作像ユニット１０５で画像を形成する。
【０１３７】
上述の画像データの流れに於いて、ＩＭＡＣの、画像メモリＭＥＭおよびパラレルバスＰｂに対する画像データの読み書き制御、ならびに、ＣＤＩＣの、ＩＰＵ１およびＩＰＵ２とパラレルバスＰｂとの間のバス制御により、デジタル複写機の複合機能を実現する。複写機能の１つであるＦＡＸ送信機能は、カラー原稿スキャナＳＣＲの読取りユニット２１が発生するＲＧＢ画像データをＩＰＵ１にて読取補正し、必要に応じて更にＩＰＵ２でＹＭＣＫ画像データに変換して、ＣＤＩＣ及びパラレルバスＰｂを経由してＦＣＵへ転送する。ＦＣＵにて公衆回線通信網ＰＮ（以下単にＰＮと称す）へのデータ変換を行い、ＰＮへＦＡＸデータとして送信する。ＦＡＸ受信は、ＰＮからの回線データをＦＣＵにて画像データに変換し、パラレルバスＰｂ及びＣＤＩＣを経由してＩＰＵ２へ転送する。受信データがＲＧＢ画像データであるとＩＰＵ２でＹＭＣＫ画像データに変換するが、受信データがＹＭＣＫ画像データであると特別な中間処理は行わず、ＩＰＵ３ｙ〜３ｋに送り、作像ユニット１０５で画像を形成する。
【０１３８】
複数ジョブ、例えばコピー機能，ＦＡＸ送受信機能およびプリンタ出力機能、が並行に動作する状況に於いて、カラー原稿スキャナＳＣＲ，カラープリンタＰＴＲ，パラレルバスＰｂおよびＩＰＵ２の使用権のジョブへの割り振りを、システムコントロ−ラ１０６およびプロセスコントロラ１０１にて制御する。
【０１３９】
プロセスコントローラ１０１は画像データの流れを制御し、システムコントローラ１０６はシステム全体を制御し各リソースの起動を管理する。このデジタル複合機能カラー複写機の機能選択は、操作ボ−ドＯＰＢにて選択入力し、コピー機能，ＦＡＸ機能等の処理内容を設定する。パソコンＰＣのプリントコマンドに応答するプリンタ出力機能の処理内容は、パソコンＰＣのプリントコマンドが設定する。
【０１４０】
カラー原稿スキャナＳＣＲが出力する読取補正をしたＲＧＢ画像データを、一旦メモリＭＥＭに蓄積しておけば、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋ、ならびに必要に応じてＩＰＵ２で施す処理を変える事によって種々の再生画像を確認することができる。例えばγ変換特性を変えてみたり、再生画像の濃度を振ってみたり、ディザマトリクスの線数を変更してみたりする事で、再生画像の雰囲気を変更できる。この時処理を変更する度に画像をカラー原稿スキャナＳＣＲで読み込み直す必要はなく、ＭＥＭから格納画像を読み出せば同一データに対し、何度でも異なる処理を実施できる。
【０１４１】
図４の（ａ）に、カラー原稿スキャナＳＣＲの画像データ処理系の概要を示す。ＣＣＤ２２が発生したＲ，Ｇ，Ｂ画像信号はＡ／Ｄコンバータ２３で８ビット多値のＲ，Ｇ，Ｂ画像データに変換されて、インターフェース（以下ではＩ／Ｆと称す）２４を通して、ＩＰＵ１に与えられる。
【０１４２】
ＩＰＵ１の主要部は、入出力Ｉ／Ｆ３１，バッファメモリ装置３２、および、データ処理装置であるＳＩＭＤ型プロセッサ３３を結合したカラー画像処理ユニットである。
【０１４３】
図５に、ＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）の各部の構成を示す。入出力Ｉ／Ｆ３１には、画像データの入，出力をする画像ポート０〜４、および、制御データ，制御信号あるいは同期信号のやり取りをするモード設定器（モード指定デコーダ），ＳＣＩ（Ｓｙｓｔｅｍ Ｃｏｎｔｒｏｌ Ｉｎｔｅｒｆａｃｅ），割込みコントローラ，ＪＴＡＧ（回路自動テスト），ホストＩ／Ｆおよびクロックジェネレータ、ならびにタイマがある。画像ポート０および１は画像データの入力専用，画像ポート２は画像データの入出力用、ならびに、画像ポート３および４は出力専用である。
【０１４４】
各画像ポート０〜４には、第１ポートと第２ポートがあり、第１及び第２各ポートで１バイトのデータを同時に入力および又は出力できる。これにより各画像ポート０〜４は、２バイトのデータを同時に並行して入力および又は出力できる。ＲＧＢおよびＹＭＣＫカラー画像データ（多値階調）は８ビット、モノクロ読取りおよび又はモノクロプリントが指定（モノクロ処理モード指定）された場合の読取りデータ，プリント出力データ（多値階調）も８ビットである。したがってモノクロ処理モードのときには、２つの画像データ即ち２画素の画像データを同時に並行して入力／出力できる。カラー処理モードの時には、１画素のＲＧＢ各画像データの２つを同時に並行して入力／出力できる。
【０１４５】
バッファメモリ装置３２の、各メモリであるＲＡＭ０〜１５のそれぞれは、８Ｋバイトの記憶容量がある。８Ｋバイトは、Ａ３版短辺に平行な１ラインの６００ｄｐｉの多値の画像データ（８ビット：Ｒ，Ｇ，Ｂ，Ｙ，Ｍ，Ｃ，Ｋ画像データの１種）を格納しうる容量であり、ラインバッフアとして画像データの入力および又は出力に用いられる、あるいは、ＬＵＴとして用いられる。この種のＲＡＭが１６個あり、それぞれ２バイト一括の読み書きと、１バイトづつの読み書きとを選択できるものである。２個のＲＡＭ１６，１７は、それぞれ２Ｋバイトの容量であり、これらは、画像データ転送元又は転送先との間のシリアルデータ転送の速度差吸収のために、画像データを循環シフトする循環シフトレジスタとして使用するものである。
【０１４６】
これらのＲＡＭ０〜１７はメモリスイッチＳＷ１〜ＳＷ３の何れかに接続されている。画像ポート０〜４，メモリスイッチＳＷ１〜ＳＷ３およびＳＩＭＤ型プロセッサ３３の３者の間にはメモリコントローラ「メモコン」０〜１７が介挿されている。画像ポート０〜４のそれぞれに接続したメモコン０〜５，１１および１２は、ＳＩＭＤ型プロセッサ３３が与える入出力モード指定に応じて、画像ポートに対するデータ入出力機能を有する。これらのメモコンに対して、画像ポート，ＳＩＭＤ型プロセッサ３３又はＲＡＭ（０〜１７）が、データ転送の発送側となり、また、データ転送の受取側となる。
【０１４７】
その他のメモコン６〜１０および１３〜１９も、ＳＩＭＤ型プロセッサ３３が与える入出力モード指定に応じて、データの転送方向（Ｆｒｏｍ／Ｔｏ）を定めるデータセレクト機能を有するが、これらのメモコンに対しては、ＳＩＭＤ型プロセッサ３３又はＲＡＭ（０〜１７）がデータ転送の発送側となり、また、データ転送の受取側となる。しかし、画像ポートに対する接続機能は無い。
【０１４８】
メモコン０〜１９の何れも、ＳＩＭＤ型プロセッサ３３が与えるＲＡＭ指定に応じて、メモリスイッチ（ＳＷ１〜ＳＷ３）を、指定されたＲＡＭ（０〜１７）に自己メモコンを接続するように設定する。
【０１４９】
メモコン０〜１９のそれぞれには、ＳＩＭＤ型プロセッサ３３が与えるメモコン設定情報を格納する設定情報レジスタおよびＳＩＭＤ型プロセッサ３３が指定する接続先ＲＡＭ（０〜１７）の管理情報を格納する管理情報レジスタならびにＤＭＡ（ダイレクトメモリアクセス）コントローラ（ＤＭＡＣ）がある。また、ＤＭＡＣには、接続先ＲＡＭ（０〜１７）の読み書きアドレスを定めるアドレスカウンタ，開始アドレスレジスタ（ラッチ），終了アドレスレジスタ，使用モードレジスタ、および、メモリ入出力制御回路がある。これら開始アドレスレジスタ，終了アドレスレジスタおよび使用モードレジスタはそれぞれ、ＲＡＭの複数の領域区分（図１７）での各領域宛ての開始アドレス，終了アドレスおよび使用モード（バッフアメモリ／ＬＵＴ）を保持しえるように、複数の情報を格納できる。
【０１５０】
前記メモリ入出力制御回路は、前記設定情報レジスタおよび管理情報レジスタのデータ群をデコードし、データ転送の発送側のタイミング信号に同期して、受取側への制御信号およびタイミング信号を生成するデコーダを含み、更に、８ＫバイトのＲＡＭ０〜１５は、１ラインデータの、奇数番画素データと偶数番画素データへの分離、またその逆の、奇数番画素データと偶数番画素データの１ラインへの集成、の各データ処理に用いる偶数番（又は奇数番）画素同期信号を生成するための、画素同期パルスを１／２に分周する１／２分周器を含む。
【０１５１】
バッファメモリＲＡＭ（０〜１７）に対してデータを読み書きするときには、前記メモリ入出力制御回路のデコーダは、前記アドレスカウンタの画素同期パルスのカウント値（画素アドレス）を、前記開始アドレスレジスタおよび終了アドレスレジスタのデータと比較して、現在のＲＡＭアクセス領域を検知し、検知した領域の使用モードデータを使用モードレジスタから読み出して、それを動作モード制御信号にデコードしてＲＡＭ（０〜１７）に対する読み書きを制御する。
【０１５２】
メモコン設定情報により、あるメモコンＡ（０〜１９の１つ）に、接続すべきあるＲＡＭａ（０〜１７の１つ）が指定され、その使用モードに「バッフアメモリ」（書込／読出し）が指定された場合には、該メモコンＡは、メモリスイッチ（ＳＷ１〜ＳＷ３）の内部のデータセレクタを該メモコンＡが該ＲＡＭａにアクセスする接続に定める。この場合に、メモコン設定情報がたとえば入力カラー画像データの読込みを指定するときには、プロセッサ３３が指定したＲＡＭａ（０〜１７）に、同じく指定した画像ポートに入ってくるカラー画像データを書込む。
【０１５３】
ＲＡＭの使用モードがＬＵＴ（変換テーブル）であり、メモコン設定情報がＬＵＴを生成する（ＲＡＭにＬＵＴデータを書込む）もののときには、メモコンＢ（０〜１９の１つ）は、ＳＩＭＤ型プロセッサ３３が与えるγ変換データを、該プロセッサ３３が指定したＲＡＭｂ（０〜１５の１つ）の、プロセッサ３３が指定したアドレス（開始アドレス〜終了アドレス）に書込む。
【０１５４】
メモコン設定情報がＬＵＴを用いるカラー画像データの階調特性の変換（例えばγ変換）であると、メモコンＣ（０〜１９の１つ）はプロセッサ３３が指定した画像ポート又はＲＡＭｃ（０〜１５の１つ）の入力画像データをアドレスデータとして送出し、メモコンＢがＬＵＴがあるＲＡＭｂを該アドレスデータでアクセスして入力画像データに対応するγ変換データを読出して、プロセッサ３３又はそれが指定したＲＡＭｄ（０〜１５の１つ）に書込む。あるいは画像ポートに出力することもできる。
【０１５５】
メモコン設定情報による指定モードがカラー画像データの送出であると、プロセッサ３３が出力する、またはそれが指定したＲＡＭｅ（０〜１５の１つ）の、カラー画像データを画像ポートに送出する。
【０１５６】
指定モードにはその他に数種があり、パラレル／シリアル変換又はその逆の変換を行う、ＲＡＭ（０〜１７）へのカラー画像データの書込みならびにＲＡＭ（０〜１７）のカラー画像データの読み出しもある。
【０１５７】
図６の（ａ）に、図５に示す、データ処理装置であるＳＩＭＤ型プロセッサ３３の内部構成の概略を示し、図６の（ｂ）には、（ａ）に示す１つのプロセッサエレメントＰＥの一部分の構成を拡大して示す。プロセッサエレメントＰＥ群がデータ処理器（ＰＥＧ：図８）である。
【０１５８】
データ処理装置であるＳＩＭＤ型プロセッサ３３は、内部にプロセッサエレメントＰＥ区分のローカルメモリＲＡＭ群を持ち、使用するメモリ領域，データパスの経路をグローバルプロセッサ３８にあるデータバスコントロールに於いて制御する。入力されたデータおよび出力のためのデータはローカルメモリＲＡＭ群をバッファーメモリとして割り当て、それぞれに格納し、外部Ｉ／Ｆ３９にて外部に出力する。ローカルメモリＲＡＭを含みそれぞれが８ビット以上の多値画像データに対して並行して同じ画像処理を行う３２０個のプロセッサエレメントＰＥ群すなわちデータ処理器（ＰＥＧ：図８）に、グローバルプロセッサ３８が同時に同一の演算命令を与える。プロセッサエレメントＰＥの演算結果は再度ローカールメモリＲＡＭに格納する。そして外部Ｉ／Ｆ３９を通してメモコンに出力する。
【０１５９】
プロセッサエレメントＰＥの処理手順，処理のためのパラメータ等はプログラムＲＡＭ３６及びデータＲＡＭ３７との間でやり取りを行う。プログラムＲＡＭ３６，データＲＡＭ３７には、システムコントローラ１０６の命令によって、ハードディスクＨＤＤのプログラムおよびデータが、ＩＭＡＣ／パラレルバスＰｂ／ＣＤＩＣ／シリアルバスＳｂ経由で、ダウンロードされる。このデータ転送は、外部Ｉ／Ｆ３９にあるＤＭＡＣ（ダイレクトメモリアクセスコントローラ）が、システムコントローラ１０６が与えるロードコマンドに応答して実行する。このデータの流れは、該ＤＭＡＣの要求に応じてプロセスコントローラ１０１が設定する。
【０１６０】
画像処理の内容を変えたり、システムで要求される処理形態（画像処理の組合せ）が変更になる場合、ＨＤＤからプログラムＲＡＭ３６及びデータＲＡＭ３７に転送するデータセットの、システムコントローラ１０６による選択を、操作ボードＯＰＢ又はパソコンＰＣからの指示により変更して対応する。また、ＨＤＤの、プログラムＲＡＭ３６及びデータＲＡＭ３７に転送するデータセットを、書換えて対応する場合もある。
【０１６１】
図７に、図５に示す第１群のＲＡＭ０〜３，１６および１７と、ＳＩＭＤ型プロセッサ３３との間の、データラインを示す。図７上のデータラインの１本線は、８ビットデータをビットパラレルで転送しうる１組のバスを意味している。第１のメモリスイッチＳＷ１には、上記第１群のＲＡＭにアクセスする第１群のメモコン０〜３，１８および１９のそれぞれに接続した第１群のデータセレクタＤｓ０〜Ｄｓ３，Ｄｓ１８およびＤｓ１９がある。
【０１６２】
この第１群のデータセレクタ（６個）の各共通ポートは、第１群のメモコンの各バッフア側接続ポートに接続されているが、第１群のデータセレクタの第０〜５選択ポートはそれぞれ、第１群のＲＡＭ０〜３，１６および１７のそれぞれに接続されている。第１群のメモコンの各データ処理側接続ポートは、ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ３９の中の一対のデータセレクタＤｓ２０，Ｄｓ２１の、第０〜５選択ポートのそれぞれに接続されている。外部Ｉ／Ｆ３９の中の第１および第２のデータセレクタＤｓ２０およびＤｓ２１の各共通ポートは、ＳＩＭＤ型プロセッサ３３の中の外部Ｉ／Ｆ３９内の入出力バスに含まれる第１および第２バスのそれぞれに接続されている。
【０１６３】
上述のデータセレクタＤｓ０〜Ｄｓ２１の何れの選択ポートおよび共通ポートともに、８ビット構成のデータをビットパラレルで入出力できるものである。
【０１６４】
図５に示す第２および第３群のＲＡＭ４〜９，ＲＡＭ１０〜１５と、第２及び第３のメモリスイッチＳＷ２，ＳＷ３と、外部Ｉ／Ｆ３９内の一対のデータセレクタＤｓ２０，Ｄｓ２１とのデータラインの接続も、上述の第１群の場合と同様である。
【０１６５】
ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８（図６の（ａ））が、１つのメモコン（例えばメモコン０）を指定する選択ポート指定データ（制御データ）を第１のデータセレクタＤｓ２０に与え、もう１つのメモコン（たとえばメモコン１）を指定する選択ポート指定データを第２のデータセレクタＤｓ２１に与えることにより、２つのメモコン（０と１）の各共通ポートが、ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ３９内の入出力バス（第１および第２バス）に接続される。グローバルプロセッサ３８が、これらのメモコン０，１にそれぞれ、ＲＡＭ０およびＲＡＭ１を指定する各設定情報（図１６の（ｂ））を与えると、メモコン０がデータセレクタＤｓ０に第０選択ポート（ＲＡＭ０）を指定する選択ポート指定データ（制御データ）を与え、これによりデータセレクタＤｓ０がＲＡＭ０をメモコン０に接続する。メモコン１はデータセレクタＤｓ１に第１選択ポート（ＲＡＭ１）を指定する選択ポート指定データを与え、これによりデータセレクタＤｓ１がＲＡＭ１をメモコン１に接続する。以上により、ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ３９内の入出力バスの第１バスにはＲＡＭ０が、第２バスにはＲＡＭ１が接続されている。
【０１６６】
メモコン０およびメモコン１は、入力画像ポート０の第１および第２ポートからデータを受けることができるので、グローバルプロセッサ３８が、ＲＡＭ０およびＲＡＭ１の指定に変えて、入力画像ポート０の第１および第２ポートを指定する設定情報を与えたときには、メモコン０が入力画像ポート０の第１ポートをデータセレクタＤｓ２０の第０ポートに接続する。メモコン１は入力画像ポート０の第２ポートをデータセレクタＤｓ２１の第１ポートに接続する。これにより、ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ内入出力バスの第１バスには入力画像ポート０の第１ポートが、同外部Ｉ／Ｆ内入出力バスの第２バスには入力画像ポート０の第２ポートが接続されている。
【０１６７】
ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、上述のデータセレクタＤｓ２０，Ｄｓ２１およびメモコン０〜１９に与える制御情報データの切り換えによって、外部Ｉ／Ｆ３９内の入出力バスの中の第１および第２バスのそれぞれに、ＲＡＭ０〜１７および画像ポート０〜４の中の任意の１つ（８ビットデータ入出力ポート）を選択接続できる。すなわち外部Ｉ／Ｆ３９内の入出力バスには、同時に並行して２組（２連）のデータを入出力できる。この入出力に、ＲＡＭ０〜１７のどれでも利用できる。
【０１６８】
外部Ｉ／Ｆ３９内の入出力バスには、データ処理器であるプロセッサエレメントＰＥ群（ＰＥＧ：図８）の各エレメントＰＥのＲＡＭ（図６の（ｂ））が接続されており、グローバルプロセッサ３８が、個々のエレメントＰＥのＲＡＭの読み／書きＤＭＡ転送をメモコンに設定することにより、ＳＩＭＤ型プロセッサ３３の外から個々のエレメントＰＥのＲＡＭにデータを書き込み、あるいは、個々のエレメントＰＥのＲＡＭから、ＳＩＭＤ型プロセッサ３３の外にデータを読み出すことができる。すなわち、図５に示す画像ポート０〜４およびＲＡＭ０〜ＲＡＭ１７と、ＳＩＭＤ型プロセッサ３３のプロセッサエレメントＰＥ群（ＰＥＧ）との間のデータ転送ができる。
【０１６９】
再度図４の（ａ）を参照すると、ＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）の画像処理機能は、ＳＩＭＤ型プロセッサ３３の内部のプログラムメモリであるＲＡＭ３６に書込まれた読取処理プログラムにより定まる。該読取処理プログラムは、入力ＲＧＢ画像データに、ＣＣＤライン間補正，主走査レジスト調整，シェーディング補正，ドット補正，縦スジ補正およびスキャナγ変換をこの順に順次に加え、しかも縦スジ補正まで施したＲＧＢ画像データに基いて像域分離して像域データＦｄを生成して画像上の同一位置対応で読取処理を終えた出力ＲＧＢ画像データに付加してＣＤＩＣに出力すると共に、外付けの紙幣認識ユニット３４に、縦スジ補正まで施したＲＧＢ画像データを与えるものである。
【０１７０】
スキャナγ変換は、Ｒ，ＧおよびＢ画像データの各γ変換用ＬＵＴ（変換テーブル）を形成した、図５に示すバッファメモリ装置３２の６つのＲＡＭ（０〜１７）に、ＲＧＢ画像データを読み出しアドレスとして与えて、与えた画像データ対応のγ変換データを読み出して、ＳＩＭＤ型プロセッサ３３に与えるものである。
【０１７１】
少し詳しく説明すると、２つのＲＡＭ（０〜１７）にＲ画像データの同一のγ変換テーブルγＬＵＴ−Ｒを書込み、奇数番画素のＲ画像データ列と偶数番画素のＲ画像データ列の二連で同時に並行して与えられる奇数番Ｒ画像データと偶数番画像データを、同時に並行して各ＲＡＭ（０〜１７）のγＬＵＴ−Ｒに与えて、それぞれの画像データのγ変換データを読出して同時に並行してＳＩＭＤ型プロセッサ３３に出力する。他の２つのＲＡＭ（０〜１７）にＧ画像データ用の同一のγ変換テーブルγＬＵＴ−Ｇを、更に別の２つのＲＡＭ（０〜１７）にＢ画像データ用の同一のγ変換テーブルγＬＵＴ−Ｂを書込んで、Ｒ画像データのγ変換と同様にＧ画像データおよびＢ画像データのγ変換を行ってＳＩＭＤ型プロセッサ３３に出力する。ただしＳＩＭＤ型プロセッサ３３が同時に受け入れることができるデータは２バイト（同一色の奇数画素と偶数画素、合わせて２画素のγ変換データ）であるので、ＲＧＢ画像データのγ変換は色間でタイミングをずらして行う。
【０１７２】
ＲＡＭ（０〜１７）に書込むための、Ｒ，ＧおよびＢ画像データの各γ変換用ＬＵＴの生成処理の内容は、図１８，図１９および図２０を参照して後述する。
【０１７３】
図８に、図５に示すバッフアメモリ装置３２とＳＩＭＤ型プロセッサ３３の組合せであるデータ変換装置の、機能区分を示す。ＲＡＭ０〜１７群がバッファメモリＢＭであり、それに対してデータを読み書きするバッファコントローラＢＣに、メモリスイッチＳＷ１〜ＳＷ３群，メモコン０〜１９群，外部Ｉ／Ｆ３９およびグローバルプロセッサ３８が含まれる。このバッファコントローラＢＣが、画像ポート０〜４群，バッファメモリＢＭおよびプロセッサエレメントＰＥ群を含むデータ処理器ＰＥＧの三者間のデータ転送を制御する。
【０１７４】
グローバルプロセッサ３８は、プログラムＲＡＭ３６のデータプログラムに基づいて前記三者間のデータ転送モードを定め、かつデータ処理器ＰＥＧのデータ処理の内容を定める。
【０１７５】
プログラムＲＡＭ３６のデータプログラムの中に、データ転送モードを定める転送モードデータ（上位階層の制御データ）ならびにデータ処理器ＰＥＧ宛の処理モードデータ（上位階層の制御データ）がある。
【０１７６】
グローバルプロセッサ３８は転送モードデータを認識した（読取った）制御ステージ（タイミング）では、転送モードデータをデコード（解読）してデータＲＡＭ３７から、該転送モードデータ対応の、外部ＩＦ３９（のデータセレクタＤｓ２０，Ｄｓ２１）を制御する下位制御データ（メモコン指定データ）およびそれによって特定されるメモコンに与える下位階層の制御情報データ（設定情報＆管理情報：図１６）を読み出して、外部ＩＦ３９に、またそれを介してメモコンに与える。
【０１７７】
また、グローバルプロセッサ３８は上記処理モードデータを認識した制御ステージでは、データ処理モードをデコードしてデータＲＡＭ３７から、該データ処理モード宛てのデータ処理器ＰＥＧのデータ処理プログラムおよび参照データ，設定データを読出してデータ処理器ＰＥＧの各プロセッサエレメントＰＥの内部ＲＡＭに書き込む。
【０１７８】
したがって、図８に示す態様では、下記変換用データ（変換テーブル及び又は補間演算データ）の詳細は後述するが、プログラムＲＡＭ３６およびデータＲＡＭ３７で構成される制御情報メモリＣＭが、バッファメモリＢＭ（ＲＡＭ０〜１７）の制御情報データ、ならびに、変換テーブル又は補間演算データを含む変換用データ、を記憶する制御情報メモリである。
【０１７９】
バッファメモリＢＭが、逐次的に入力されるデータを蓄え、蓄えたデータの所定数を同時にデータ処理器ＰＥＧに出力し、また、データ処理器ＰＥＧで処理された所定数の処理済データを一旦蓄えて出力可能なバッファメモリである。プロセッサエレメントＰＥ群であるデータ処理器ＰＥＧが、該バッファメモリＢＭの所定数のデータを同時に並行して入力して処理しあるいは処理した所定数のデータを同時に並行して出力するデータ処理器である。そして、バッファコントローラＢＣが、前記バッファメモリＢＭが該データ処理器（ＰＥＧ）の並行入出力に適した形になるように、両者の接続を適応的に変化させ、また、前記制御情報メモリ（ＣＭ）の変換用データに基づいて、同一の複数の変換テーブルを前記バッファメモリ（ＢＭ）に形成することができるバッファコントローラである。
【０１８０】
これらによって、バッファメモリＢＭを、そのメモリ（ＲＡＭ０〜１７のいずれか）の一部又は全部を、データ処理器（ＰＥＧ）の並行入出力に適した状態に設定した後に、バッファメモリ（ＢＭ）からデータ処理器（ＰＥＧ）に所定数のデータを同時に並行して入力しあるいはデータ処理器（ＰＥＧ）が処理した所定数のデータを同時に並行してバッファメモリＢＭに出力するか、あるいは、詳細は後述するが、バッファメモリＢＭに形成された複数の変換テーブルのそれぞれに複数連の被変換データの各連を対応付けて、各変換テーブルから各連の被変換データに対応する変換済データを同時に並行して読出すか、または両者の処理を行う。
【０１８１】
バッファコントローラ（ＢＣ）による、画像ポート０〜４，バッファメモリ（ＢＭ）およびデータ処理器ＰＥＧの各プロセッサエレメントＰＥ、の３者間のデータ転送制御は、図１６を参照して後述する。
【０１８２】
図９に、メモコン（０〜１９）が行うことができる画像データのパラレル，シリアル変換の数種を示す。（ａ）は、画像ポート（０〜４），ＲＡＭ（０〜１７）又はＳＩＭＤ型プロセッサ３３から、与えられる色別Ｒ，Ｇ，Ｂ画像データ（３連；１連は１色の１ラインの画像データ）と像域データＦｄ（１連；１ラインの像域データ）を、１つのメモコンで２連を１連に集成して、合計で２連にパラレル／シリアル変換する態様を示す。この例では、パラレル２連入力のＲ画像データとＧ画像データが、交互ピックアップ集成により、１連に変換され、パラレル２連入力のＢ画像データと像域データＦｄが、交互ピックアップ集成により、１連に変換される。
【０１８３】
（ｂ）は、上記（ａ）でシリアル変換された２連のシリアルデータを、元の４連のパラレルデータに戻すシリアル／パラレル変換を示す。ここでは、各１連のシリアルデータが、並び順でピックアップされて交互に２連に分配される。すなわち奇数番データ列と偶数番データ列の２連に分離される。
【０１８４】
（ｃ）は、ＩＰＵ１のバッファメモリ装置３２では実行されないが、ＩＰＵ２の同様なバッフアメモリで、ＩＰＵ３ｙ〜３ｋへのＹＭＣＫ画像データ出力のときに実行されるパラレル／シリアル変換を示し、５連のパラレルデータ、すなわち色別Ｙ，Ｍ，Ｃ，Ｋ画像データ（４連）と像域データＦｄ（１連）、を４連のシリアルデータに変換する。変換した各１連のシリアルデータはＩＰＵ３ｙ〜３ｋのそれぞれに転送される。ＩＰＵ３ｙ〜３ｋは、逆変換すなわちシリアル／パラレル変換により、各１色の画像データ（Ｙ，Ｍ，Ｃ，Ｋ）と像域データＦｄの２連に分ける。
【０１８５】
（ｄ）は、ＩＰＵ１のバッファメモリ装置３２では実行されないが、ＩＰＵ２の同様なバッフアメモリで、ＩＰＵ２のＳＩＭＤ型プロセッサが生成したパラレルＹＭＣＫ画像データをパラレルバスＰｂにシリアル出力するときに実行されるパラレル／シリアル変換を示し、４連のパラレルデータ、すなわち色別Ｙ，Ｍ，Ｃ，Ｋ画像データ（４連）、を２連のシリアルデータに変換する。この２連のシリアルデータを受けるときには、ＩＰＵ２は逆変換すなわちシリアル／パラレル変換により、元の４連の色別Ｙ，Ｍ，Ｃ，Ｋ画像データに分ける。
【０１８６】
（ｅ）は、１ライン上の画像データを奇数番画素のものの連なりと、偶数番画素のものの連なりの二連に分離する（実線矢印）。或はその逆に、奇数番画素の画像データ列と偶数番画素の画像データ列すなわち二連を１ラインの連なりに集成する（破線矢印）。図上には、モノクロモードで読取りユニット２１が出力するモノクロ画像データＢｋの分離／集成を示すが、カラー画像データの一色のもの（例えばＲ画像データ）でも同様である（ＢｋをＲと読み替えればよい）。
【０１８７】
ＳＩＭＤ型プロセッサ３３は、外部（メモコン）とのデータ入出力に関し、同時に並行して２バイトのデータを入出力できる入出力ポートを持ち、２バイト同時に入出力できるのはもとより、各バイトのそれぞれを個別に入出力できる。２バイト入出力および１バイトづつの入出力を任意に設定できる。
【０１８８】
図１０に、メモコン（０〜１９）が行うことができる画像データのパラレル，シリアル変換、ならびに、ＩＰＵ１，ＩＰＵ２およびＩＰＵ３ｙ〜ＩＰＵ３ｋが実施し得るデータ入出力モードの数例Ａ〜Ｇを示す。
【０１８９】
ＡのＡｆ方向（実線矢印）の画像データの流れは、例えばＩＰＵ１において、読取りユニット２１が与える１ラインの画像データ（モノクロ画像モードの白黒画像データ又はカラー画像モードでのＲＧＢ画像データのうちの１色の画像データ）をメモコンＡ（０〜１９の１つ）に与えて、メモコンＡで１ライン上の各画像データを並び順で交互に振り分けて奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して、奇数番画素の画像データと偶数番画素の画像データとを同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で両画像データを同時に並行して入力して各画像データに同時に並行してデータ処理を施してメモコンＢ（０〜１９の１つ）に出力し、メモコンＢで奇数番画素の画像データ列と偶数番画素の画像データ列から交互に画像データを摘出して１ラインに合成して、ＣＤＩＣに送出する、「１ライン入力の分離処理モード」のものである。
【０１９０】
なお、必要に応じてメモコンＡ及びメモコンＢの入力側，出力側にラインバッフアメモリ（ＲＡＭ ０〜１７のいずれか）もしくはＬＵＴ（ＲＡＭ ０〜１７のいずれか）を介挿することもある。また、メモコンＡ，ＢおよびＣは、同一のものを指す場合もあるし、別体の場合もある。これらは、以下に説明する他のモードにおいても同様である。
【０１９１】
ＡのＡｒ方向（破線矢印）の画像データの流れは、例えばＩＰＵ２あるいはＩＰＵ３ｙ〜３ｋにおいて、ＣＤＩＣ又はＩＰＵ２が与える１ラインの画像データをメモコンＢで奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して、ＳＩＭＤ型プロセッサ３３で奇数番画素の画像データと偶数番画素の画像データとを同時に並行して処理して、同時に並行して出力し、メモコンＡで１ラインに合成して、ＩＰＵ３ｙ〜３ｋ又は作像ユニット１０５に送出する、「１ライン入力の分離処理モード」のものである。
【０１９２】
ＢのＢｆ方向（実線矢印）の画像データの流れは、例えばＩＰＵ１において、読取りユニット２１が与える１ライン上の奇数番画素の画像データ列と偶数番画素の画像データ列の２連（モノクロ画像モードの白黒画像データ又はカラー画像モードでのＲＧＢ画像データのうちの１色の画像データ）をメモコンＡを介して、同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後の奇数番画素の画像データ列と偶数番画素の画像データ列を１ラインに合成して、ＣＤＩＣに送出する、「奇数偶数画素分離入力モード」のものである。
【０１９３】
ＢのＢｒ方向（破線矢印）の画像データの流れは、例えばＩＰＵ２あるいはＩＰＵ３ｙ〜３ｋにおいて、ＣＤＩＣ又はＩＰＵ２が与える１ラインの画像データをメモコンＢで奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して、ＳＩＭＤ型プロセッサ３３で奇数番画素の画像データと偶数番画素の画像データとを同時に並行して処理して、同時に並行して出力し、メモコンＡで２連のまま同時に並行して、ＩＰＵ３ｙ〜３ｋ又は作像ユニット１０５に送出する、「奇数偶数画素分離出力モード」のものである。
【０１９４】
ＣのＣｆ方向（実線矢印）の画像データの流れは、ＩＰＵ２において、読取りユニット２１が与える１ラインのＲＧＢ画像データの２つＲおよびＧ画像データを、メモコンＡを介して同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後のＲ画像データとＧ画像データを一連に合成してＣＤＩＣに送出する、「複数色並行処理モード」のものである。
【０１９５】
ＣのＣｒ方向（破線矢印）の画像データの流れは、ＩＰＵ２において、ＣＤＩＣが与える、Ｒ画像データとＧ画像データを交互に配列した一連の画像データをメモコンＢでＲ画像データ列とＧ画像データ列の２連に分離して、ＳＩＭＤ型プロセッサ３３でＲ画像データとＧ画像データとを同時に並行して処理して、同時に並行して出力し、メモコンＡで２連のまま同時に並行して、ＣＤＩＣに送出する、「複数色分離出力モード」のものである。
【０１９６】
ＤのＤｆ方向（実線矢印）およびＤｒ方向（破線矢印）の画像データの流れは、それぞれＣのＣｆ方向およびＣｒ方向の画像データの流れと同様である。ただし、カラー読取りのＲＧＢ画像データは３連（３色）であるので、Ｄにおいては、もう一連のデータＸが加えられる。このデータＸはダミーデータの場合と、後述の像域データＦｄの場合がある。
【０１９７】
ＥのＥｆ方向およびＦのＦｆ方向（いずれも実線矢印）の画像データの流れは、ＩＰＵ２において、ＹＭＣＫ画像データの２連Ｙ，Ｍ／Ｃ，ＫをメモコンＡを介して、同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後の２連Ｙ，Ｍ／Ｃ，Ｋの画像データを一連に合成してＣＤＩＣに送出する、「複数色並行処理モード」のものである。
【０１９８】
ＥのＥｒ方向およびＦのＦｒ方向（破線矢印）の画像データの流れは、ＩＰＵ２において、ＣＤＩＣが与える、２色の画像データＹ，Ｍ／Ｃ，Ｋを交互に配列した一連の画像データを、メモコンＢで２色すなわち２連に分離して、ＳＩＭＤ型プロセッサ３３で２色を同時に並行して処理して、メモコンＡで２連のまま同時に並行して、ＩＰＵ３ｙ，ＩＰＵ３ｍ／ＩＰＵ３ｃ，ＩＰＵ３ｋに出力する「複数色分離出力モード」のものである。
【０１９９】
ＧのＧｆ方向（実線矢印）の画像データの流れは、例えばＩＰＵ１において、モノクロ画像モードにおいて読取りユニット２１が与える２ラインの白黒画像データをメモコンＡを介して、同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後の２ラインの画像データをラインメモリ（ＲＡＭ０〜１７のいずれか）に順次に格納して、格納を終えると、１ラインごとにＣＤＩＣに送出する、「白黒複数ライン処理モード」のものである。
【０２００】
ＧのＧｒ方向（破線矢印）の画像データの流れは、例えばＩＰＵ２あるいはＩＰＵ３ｋにおいて、ＣＤＩＣ又はＩＰＵ２がシリアルに与える２ラインの画像データをメモコンＢでラインメモリ（ＲＡＭ ０〜１７のいずれか）に蓄積して、２ライン分を同時に並行してＳＩＭＤ型プロセッサ３３に与えて、そこで同時に並行して処理して同時に並行して出力し、メモコンＡで２連（２ライン）のまま同時に並行して、ＩＰＵ３ｋ又は作像ユニット１０５に送出する、「白黒複数ライン出力モード」のものである。
【０２０１】
なお、メモコンおよびＳＩＭＤ型プロセッサ３３共に、一連のみの入出力および処理は当然可能である。また、各メモコンには単体で、図１０のＢ〜Ｇに示すメモコンＡおよびＳＩＭＤ型プロセッサ３３を省略した形での、メモコンＢ（図１０のＢ〜Ｆの場合）およびメモコンＣ（図１０のＧの場合）の、２連入力／一連出力のパラレル／シリアル変換（以下では単にシリアル変換という）の機能、ならびに、一連入力／２連出力のシリアル／パラレル変換（以下では単にパラレル変換という）の機能がある。
【０２０２】
この機能を用いてＲＧＢ画像データと共に像域データＦｄを転送する場合には、ＲおよびＧ画像データは、メモコンで２連入力／一連出力のシリアル変換（Ｃｆ出力）で一連にしてＣＤＩＣに送出するが、Ｂ画像データは、像域データＦｄと共に２連入力／一連出力のシリアル変換（Ｄｆ出力、ただしＸ＝Ｆｄ）で一連にしてＣＤＩＣに送出する。また、ＩＰＵ２からＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋに、ＹＭＣＫ画像データのそれぞれと像域データＦｄとを送出するときには、ＩＰＵ２の４個のメモコンのそれぞれで、Ｙ，Ｍ，ＣおよびＫ画像データのそれぞれと像域データＦｄとを、２連入力／一連出力のシリアル変換（Ｃｆ出力）で一連にして、それぞれをＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋに転送する。ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの各メモコンは、一連入力／２連出力のパラレル変換によって、Ｙ，Ｍ，ＣおよびＫ画像データのそれぞれと像域データＦｄとの２連に分離する。
【０２０３】
この実施例では、バッフアメモリ装置３２の画像ポートが２バイト（１６ビット）パラレル入力および又は出力が可能なものであるので、同時に二連の画像データを並行して入，出力できる。したがって、画像ポートとＳＩＭＤ型プロセッサ３３との間でメモコンを介して同時に二連の画像データを並行して入出力できる。この場合には、図１０のケースＡ〜Ｇの何れでも、画像ポートからメモコンＡに画像データを入力して、すなわちケースＡの場合には一連の画像データを、ケースＢ〜Ｇの場合には二連の画像データを入力して、メモコンＡで二連に画像データを振り分けて同時に並行してＳＩＭＤ型プロセッサ３３に与えて、ＳＩＭＤ型プロセッサは同時に並行して処理をして、処理済データを二連で同時に出力し、メモコンＡ（別個のメモコンでもよい）がそのまま二連を、画像ポートを通して出力できる。この場合は、図１０上では、ＳＩＭＤ型プロセッサ３３に図１０上最左端（画像ポート側）から実線矢印で示す方向（右向き）の流れで画像データを与えて、ＳＩＭＤ型プロセッサ３３で折り返すように、処理済画像データを破線矢印で示す左向き方向（左端：画像ポート）に出力する形態のデータフローを採用するのが好ましい。
【０２０４】
画像ポートが１バイト（８ビット）の場合、あるいは２バイト以上であっても、データ入，出力の相手先が一連の画像データ入出力仕様の場合には、図１０のＡ〜Ｇの何れでも、画像ポートからメモコンＢ（ケースＧではメモコンＣ）に一連の画像データを入力して、メモコンＢで二連に振り分けて同時に並行してＳＩＭＤ型プロセッサ３３に与えて、ＳＩＭＤ型プロセッサは同時に並行して処理をして、処理済データを二連で同時に出力し、メモコンＢ（別のメモコンでもよい）が一連に合成して画像ポートを通して出力する。この場合は、図１０上では、ＳＩＭＤ型プロセッサ３３に図１０上最右端（画像ポート側）から点線矢印Ａｒ〜Ｇｒで示す方向（左向き）の流れで画像データを与えて、ＳＩＭＤ型プロセッサ３３で折り返すように、処理済画像データを実線矢印Ａｆ〜Ｇｆで示す右向き方向（右端：画像ポート）に出力する形態のデータフローを採用する。
【０２０５】
即ち、本実施例のバッフアメモリ装置３２は、図１０上のＡ〜Ｇの、図１０上最左端から最右端に流れるデータフロー，その逆に最右端から最左端に流れるデータフロー，最左端からＳＩＭＤ型プロセッサ３３で折り返して最左端に戻るデータフロー、および、最右端からＳＩＭＤ型プロセッサ３３で折り返して最右端に戻るデータフロー、の何れも任意に設定または選択できる。なお、これらのデータフローの何れでも、メモコンＡ，Ｂ，Ｃは同一のものであってもよいし、別個のものであっても良い。又、ラインバッフアメモリ（ＲＡＭ ０〜１７のいずれか）は必要に応じてメモコンの入力側および又は出力側に介挿する。
【０２０６】
図４の（ｂ）に、ＣＤＩＣの機能構成の概要を示す。画像データ入出力制御１２１は、ＩＰＵ１が図９の（ａ）に示す態様でシリアル変換したＲＧＢ画像データ（像域データＦｄを含む）をうけて、ＩＰＵ２に出力する。ＩＰＵ２は、そのメモコンで図９の（ｂ）に示すパラレル／シリアル変換をして、ＲＧＢ画像データのそれぞれと像域データＦｄに分離し、ＲＧＢ画像データを中間処理を施してＹＭＣＫ各記録色の画像データに変換した８ビット構成の多値ＹＭＣＫ画像データを発生して、画像形成（プリントアウト）が指定されているときには、図９の（ｃ）に示すパラレル／シリアル変換をして、ＩＰＵ３ｙ〜ＩＰＵ３ｋに出力する。パラレルバスＰｂに出力する指定の場合には、図９の（ｄ）に示すパラレル／シリアル変換をしてＣＤＩＣの画像データ入出力制御１２２に送りだす。
【０２０７】
画像データ入出力制御１２２が受けたデータは、パラレルバスＰｂでの転送効率を高めるためにデータ圧縮部１２３に於いて、画像データの１次圧縮を行う。圧縮した画像デ−タは、データ変換部１２４でパラレルデータに変換してパラレルデータＩ／Ｆ１２５を介してパラレルバスＰｂへ送出される。パラレルデータバスＰｂからパラレルデータＩ／Ｆ１２５を介して入力される画像データは、データ変換部１２４でシリアル変換される。このデータは、バス転送のために１次圧縮されており、データ伸張部１２６で伸張される。伸張された画像データは、図９の（ｄ）のメモコン出力側に示す２連のシリアルデータであり、画像データ出力制御１２７によってＩＰＵ２へ転送される。ＩＰＵ２では、パラレル変換によりＹ，Ｍ，Ｃ，Ｋ画像データに分ける。
【０２０８】
ＣＤＩＣは、パラレルバスＰｂで転送するパラレルデータとシリアルバスＳｂで転送するシリアルデータの変換機能を併せ持つ。システムコントローラ１０６は、パラレルバスＰｂにデータを転送し、プロセスコントローラ１０１は、シリアルバスＳｂにデータを転送する。２つのコントローラ１０６，１０１の通信のために、デ−タ変換部１２４およびシリアルデ−タＩ／Ｆ１２９で、パラレル／シリアルデータ変換を行う。シリアルデータＩ／Ｆ１２８は、ＩＰＵ２用であり、ＩＰＵ２ともシリアルデ−タ転送する。
【０２０９】
図１１の（ａ）に、ＩＰＵ２の概要を示す。ＩＰＵ２は、入出力Ｉ／Ｆ４１，バッファメモリ４２およびＳＩＭＤ型プロセッサ４３を結合したカラー画像処理ユニットである。これは、図５に示すＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）と同様の構成であるが、ＳＩＭＤ型プロセッサ４３のプログラムＲＡＭおよびデータＲＡＭに格納されるデータが、ＩＰＵ２では、ＲＧＢ画像データに中間処理（フィルタ処理，地肌除去，色変換すなわちＹＭＣＫ画像データへの変換，下色除去，主走査変倍，主走査シフト，主走査ミラーリング，副走査間引き，マスク処理および単色文字出力の場合の２値化）を行うものである。
【０２１０】
図１１の（ｂ）に、ＩＭＡＣの機能構成の概略を示す。パラレルデータＩ／Ｆ１４１に於いて、パラレルバスＰｂに対する画像データの入，出力を管理し、ＭＥＭへの画像データの格納／読み出しと、主に外部のパソコンＰＣから入力されるコードデータの画像データへの展開を制御する。ＰＣから入力されたコードデータは、ラインバッファ１４２に格納する。すなわち、ローカル領域でのデータの格納を行い、ラインバッファ１４２に格納したコードデータは、システムコントローラＩ／Ｆ１４４を介して入力されたシステムコントローラ１０６からの展開処理命令に基づき、ビデオ制御１４３に於いて画像データに展開する。
【０２１１】
展開した画像データもしくはパラレルデータＩ／Ｆ１４１を介してパラレルバスＰｂから入力される画像データは、ＭＥＭに格納される。この場合、データ変換部４５に於いて格納対象となる画像データを選択し、データ圧縮部４６においてメモリ使用効率を上げるためにデータの２次圧縮を行い、メモリアクセス制御部１４７にてＭＥＭのアドレスを管理しながらＭＥＭに２次圧縮したデータを格納する。ＭＥＭに格納された画像データの読み出しは、メモリアクセス制御部１４７にて読み出し先アドレスを制御し、読み出された画像データをデータ伸張部４８にて伸張する。伸張された画像データは、パレルバスＰｂで転送用に１次圧縮されたものであり、これをパラレルバスＰｂへ転送する場合、パラレルデータＩ／Ｆ１４１を介してデータ転送を行う。
【０２１２】
図３に示す、ＦＡＸ送受信を行うファクシミリコントロールユニットＦＣＵは、画像データを通信形式に変換して外部回線ＰＮに送信し、又、外部回線ＰＮからのデータを画像データに戻して外部Ｉ／Ｆ部及びパラレルバスＰｂを介して作像ユニット１０５において記録出力する。ＦＣＵは、ＦＡＸ画像処理，画像メモリ，メモリ制御部，ファクシミリ制御部，画像圧縮伸張，モデム及び網制御装置からなる。画像データの出力バッファ機能に関してはＩＭＡＣ及びＭＥＭでその機能の一部をおぎなう。
【０２１３】
この様に構成されたＦＡＸ送受信部ＦＣＵでは、画像情報の伝送を開始するとき、ＦＣＵ内においてファクシミリ制御部がメモリ制御部に指令し、ＦＣＵ内の画像メモリから蓄積している画像情報を順次読み出させる。読み出された画像情報は、ＦＣＵ内のＦＡＸ画像処理によって元の信号に復元されるとともに、密度変換処理及び変倍処理がなされ、ファクシミリ制御部に加えられる。ファクシミリ制御部に加えられた画像信号は、画像圧縮伸張部によって符号圧縮され、モデムによって変調された後、網制御装置を介して宛先へと送出される。そして、送信が完了した画像情報は、画像メモリから削除される。
【０２１４】
受信時には、受信画像は一旦ＦＣＵ内の画像メモリに蓄積され、その時に受信画像を記録出力可能であれば、１枚分の画像の受信を完了した時点で記録出力される。
【０２１５】
図１２に、ＩＰＵ３ｙ〜３ｋの概要を示す。ＩＰＵ３ｙ〜３ｋは同一の構成で、ほぼ同様な内容の出力補正（プリンタγ変換および階調処理）を行う。そこでここではＩＰＵ３ｙを説明する。ＩＰＵ３ｙは、入出力Ｉ／Ｆ５１ｙ，バッファメモリ５２ｙおよびＳＩＭＤ型プロセッサ５３ｙを結合したカラー画像処理ユニットである。これは、図５に示すＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）と同様の構成であるが、ＳＩＭＤ型プロセッサ５３ｙのプログラムＲＡＭおよびデータＲＡＭに格納されるデータが、ＩＰＵ３ｙでは、Ｙ画像データにＹ用のプリンタγ変換を加えさらに、階調処理によってプリント出力用の２値データに変換するものである。階調処理では、濃度階調処理，ディザ処理および誤差拡散２値化があり、画像処理モード指定または像域データＦｄに応じてそれらの１つを実施するが、本実施例のＩＰＵ３ｙは、誤差拡散２値化ユニット３５（図５に２点鎖線で示す）をＳＩＭＤプロセッサ５３ｙに接続したものである。図１２においてはこの誤差拡散２値化ユニット３５の図示は省略している。
【０２１６】
ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの説明はそれぞれ、上記ＩＰＵ３ｙの説明のＹ（ｙ）を、Ｍ（ｍ），Ｃ（ｃ）およびＫ（ｋ）とおき変えたものとなる。なお、ＩＰＵ３ｙ〜３ｋは、図９の（ｃ）のメモコンの出力側に示す、像域データＦｄを含むシリアルデータを受けるときには、図９の（ｃ）のパラレル／シリアル変換、の逆変換をして、ＹＭＣＫ画像データと像域データＦｄとを分離する。例えばＩＰＵ３ｙは、Ｙ画像データと像域データＦｄが交互に配置された１連のシリアルデータを、Ｙ画像データのみの１連と、像域データＦｄのみの１連に、パラレル変換する。
【０２１７】
１ライン上の奇数番画素のデータ列と偶数番画素のデータ列の２連で、同時に並行して２画素（奇数番画素と偶数番画素）の画像データを受けるときには、同時に取り込んでＩＰＵ３ｙ〜３ｋの内部で２画素の画像データを同時に並行して処理する。ＩＰＵ３ｙ〜３ｋで生成した作像ユニット１０５に出力するための、奇数番画素のデータ列と偶数番画素のデータ列の２連は、図９の（ｅ）に破線矢印で示すように、奇数番画素および偶数番画素のデータをシリアルに１連に並ぶ１ラインのプリント出力用の画像データ列に集成してから、作像ユニット１０５に出力する。なお、作像ユニット１０５において、奇数番画素と偶数番画素とを別個のレーザ光又は別個の走査線で露光する場合には、奇数番画素のデータ列と偶数番画素のデータ列の２連のままで作像ユニット１０５に出力する。また、図９の（ｅ）には、ＩＰＵ３ｋが処理するＢｋ画像データの場合を表記するが、ＩＰＵ３ｙ〜３ｃが処理するＹ，ＭおよびＣ画像データの場合も同様である。
【０２１８】
以上の例において、画像データ制御手段であるＣＤＩＣと画像メモリ制御手段であるＩＭＡＣは、パラレルバスＰｂで接続されている。各独立した、カラー原稿スキャナＳＣＲ，第２のカラー画像処理ユニットＩＰＵ２およびカラープリンタＰＴＲは直接パラレルバスＰｂに接続せずにＣＤＩＣあるいはＩＰＵ２に接続するため、事実上、パラレルバスＰｂの使用管理は、ＣＤＩＣとＩＭＡＣによってのみ行われる。よってパラレルバスＰｂの調停や転送の制御が容易であり、かつ効率的である。
【０２１９】
図１３に、画像メモリＭＥＭに画像を蓄積する処理ならびにＭＥＭから画像を読出す処理のフローを示す。（ａ）はカラー原稿スキャナＳＣＲが発生するＲＧＢ画像データ又はＩＰＵ２が変換したＹＭＣＫ画像データをＭＥＭに書き込むまでの画像データの処理あるいは転送過程Ｉｐ１〜Ｉｐ１４を示し、（ｂ）はＭＥＭから画像データを読み出して、カラープリンタＰＴＲの作像ユニット１０５に出力するまで、又は、ＲＧＢ画像データを読出してＩＰＵ２でＹＭＣＫ画像データに変換して再度ＭＥＭに書込むまで、の画像データの処理あるいは転送過程Ｏｐ１〜Ｏｐ１３を示す。ＣＤＩＣの制御により、このようなバス及びユニット間のデータフローが制御される。
【０２２０】
なお、カラー原稿スキャナＳＣＲが発生するＲＧＢ画像データをＭＥＭに書込むときには、ＣＤＩＣは、ステップＩｐ４からＩＰ６に進むルート（Ａ）を選択する。カラー原稿スキャナＳＣＲが発生するＲＧＢ画像データをＩＰＵ２でＹＭＣＫ画像データに変換してそのままプリントアウトするときにはルート（Ｂ）を選択する。ＩＰＵ２のＹＭＣＫ画像データを一旦ＭＥＭに書込む時には、ステップＩｐ４からＩＰ５に進むルート（Ｃ）を選択する。
【０２２１】
メモリＭＥＭから読出すときには、読出しデータがＹＭＣＫ画像データであるときにはＣＤＩＣは、ステップＯｐ８からＯＰ１０に進むルート（Ｄ）を選択し、ＲＧＢ画像データを読出してＹＭＣＫデータに変換してから再度ＭＥＭに書込む時には、ステップＯｐ８からＩＰ１０に進むルート（Ｅ）を選択し、ＲＧＢ画像データを読出してＹＭＣＫデータに変換してプリントアウトするときには、ステップＯｐ８からＯＰ９に進むルート（Ｆ）を選択する。
【０２２２】
上述のＩＰＵ１におけるＲＧＢ画像データの読取補正，ＩＰＵ２におけるＹＭＣＫ画像データへの変換を含む中間処理、および、ＩＰＵ３ｙ〜ＩＰＵ３ｋにおけるプリンタ出力用の出力補正、のいずれにも、１ライン上に分布する各画素宛ての各画像データに、大要では同一の処理を行う画像処理が多い。細かくは、像域データＦｄの違いに対応して処理内容を切換える処理もあるが、その場合でも像域データＦｄが同じであれば同じ内容の画像処理を行う。
【０２２３】
したがって、カラー画像処理ユニットＩＰＵ１〜ＩＰＵ３にはＳＩＭＤ型プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃ，５３ｋを用いて、多数のプロセッサエレメントＰＥによって、多数の、多値階調のカラー画像データのそれぞれに同時に並行して同じ画像処理を施すことにより、前記読取補正，中間処理および出力補正の総てでカラー画像処理速度を高くしている。
【０２２４】
なお、本実施例でＳＩＭＤ型プロセッサ３３，４３，５３Ｙ，５３ｍ，５３ｃ，５３ｋは、それぞれが８ビット以上の多値画像データを処理する総計３２０個のプロセッサエレメントＰＥを備え、同時に３２０個（３２０画素分）の画像データを処理できる。例えばディザ処理で用いられるマトリクスは、例えば４×４，６×６，８×８，１６×１６のサイズが考えられ、これらの何れにも適応しえて、しかも、ディザ処理速度を速くするために同時に複数個のマトリクスの処理を並行して行おうとすれば、４，８は１６の約数のため６と１６の最小公倍数である９６（＝６×１６）の整数倍の数のプロセッサエレメントＰＥが必要である。そこで本実施例では、オフセット分３２個を加えて、９６×３＋３２＝３２０個のプロセッサエレメントＰＥを設けている。これらオフセットのものは、９６×３個の画素群の画像データを処理する場合に、該画素群の両外側の近傍画素の画像データを参照するときに、該近傍画素の画像データ保持用又は供給用もしくは中間的な演算処理用に使用される。
【０２２５】
注目画素を中心に２次元方向にそれぞれ複数の画素があるマトリクスの区分で、注目画素の画像データにエッジ強調又は平滑化の処理を施すフィルタ処理（ＭＴＦ補正）のとき、また、マトリクスの画像データ分布をエッジパターンマトリクスと比較して注目画素が画像エッジであるかを判定するエッジ検出など、マトリクス区分の画像データ処理をする場合には、実質上演算データを算出出力する９６×３個のプロセッサエレメントＰＥ（実効エレメント）の両側に夫々１６個プロセッサエレメントをオフセット分として割当てて、それらにも９６×３個の画素群の両外側の近傍画素の画像データを与えて、積和演算或はパターン比較をして、結果を実効エレメントに供給する必要がある。したがって、画像処理の内容によっては、９６×３個以上のプロセッサエレメントが同時並行の画像データ処理に用いられる。
【０２２６】
なお、上述の、γ変換用ＬＵＴを生成するための直線近似の補間演算の場合には、近傍画素の画像データを注目画素の補間演算に参照する必要はないので、３２０個のプロセッサエレメントＰＥのすべてを、実効エレメントとして３２０画素の画像データの同時並行の補間演算に用いることができる。しかし、γ変換対象のカラー画像データが、本実施例では、８ビット構成の多値階調データであって、０〜２５５まで総計２５６個の多値階調データの補間演算をすればよいので、０〜２５５まで総計２５６個の多値階調データ群の全てを、２５６個のプロセッサエレメントＰＥを使用して同時に算出する。
【０２２７】
なお、例えば９，１０，１１，１２ビット構成などで、多値階調データの数が、５１２個，１０２４個，２０４８個など、３２０個を超える場合には、たとえば５１２個のときには最初の０〜３１９の多値階調データ群を一度に補間演算してＬＵＴ用ＲＡＭに算出したγ変換データを書込み、つぎに残りの３２０〜５１１の多値階調データ群を一度に補間演算してＬＵＴ用ＲＡＭに算出したγ変換データを書込むなど、数回に分けて補間演算によるγ変換データを実行すればよい。
【０２２８】
ここで、ＩＰＵ１，ＩＰＵ２およびＩＰＵ３ｙ〜３ｋが実行する、多数の画像データに同時に並行して同一の処理を行う多くの画像処理の中の、γ変換（ＩＰＵ１におけるスキャナγ変換＆ＩＰＵ３ｙ〜３ｋにおけるプリンタγ変換）に用いるＬＵＴの生成を説明する。
【０２２９】
ハードディスクＨＤＤ（図３）には、ＳＩＭＤ型プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃおよび５３ｋそれぞれのプログラムＲＡＭおよびデータＲＡＭ（３６，３７：図６）にロードする、画像処理プログラムおよびデータがある。
【０２３０】
システムコントローラ１０６が、電源オンに応じて発生するリセット信号ならびに操作ボードＯＰＢまたはホストＰＣからのリセット指示に応答してシステムの初期設定をするとき、ハードディスクＨＤＤにある、各プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃおよび５３ｋ宛てのプログラムおよびデータを、上述のＩＭＡＣ，パラレルバスＰｂ，ＣＤＩＣ，シリアルバスＳｂおよびプロセスコントローラ１０１を用いるデータ転送を利用して、各プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃおよび５３ｋのプログラムＲＡＭおよびデータＲＡＭにロードする。
【０２３１】
図１４に、操作ボードＯＰＢまたはホストＰＣからの画像処理の指示に応答するシステムコントローラ１０６の、システム設定の概要を示す。システムコントローラ１０６は、操作ボードＯＰＢ，パソコンＰＣ，ＦＣＵ，カラー原稿スキャナＳＣＲおよびカラープリンタＰＴＲとの間で、コマンド，応答および状態情報のやり取りをして、操作ボードＯＰＢ，パソコンＰＣあるいはＦＣＵから画像処理コマンド（命令，指示）を受けると（ステップＳｃ１）、コマンドを解析する（ステップＳｃ２）。すなわち命令データをデコードする。なお、以下において、括弧内には、ステップという語を省略して、ステップＮｏ．又は符号のみを記す。
【０２３２】
そしてシステムコントローラ１０６は、コマンド解析結果にしたがって、図３に示すシステム構成各要素の動作モードを決定してそれらに動作モードを指定し（Ｓｃ３）、動作モード対応の画像処理用データを転送する（Ｓｃ４）。システム構成各要素は、受けた動作モードおよび処理用データを自身に設定して、その実行が可能であると、レディをシステムコントローラ１０６に報知する。指定動作モードの実行に関わりがある全ての要素がレディであるとシステムコントローラ１０６は、システム構成各要素に画像処理の開始を指示する（Ｓｃ）。
【０２３３】
図１５には、システムコントローラ１０６が初期設定を指示したときの、それに応答したＩＰＵ１のＳＩＭＤ型プロセッサ３３の、自己の初期設定の内容を示す。システムコントローラ１０６は初期設定コマンドでＨＤＤの、ＳＩＭＤ型プロセッサ３３宛てのプログラムおよび画像処理用データの転送元アドレスおよびダウンロード指示をＳＩＭＤ型プロセッサ３３に与える。ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ３９のＤＭＡＣが、これに応答して、指定があったアドレスのプログラムデータをプログラムＲＡＭ３６に、画像処理用データ（参照データ）をデータＲＡＭ３７に書込む（Ｓｄ１）。
【０２３４】
このデータ転送が完了すると、ＤＭＡＣのレディ報知に応答してＳＩＭＤ型プロセッサ３３がプログラムＲＡＭ３６の初期設定プログラムにしたがって、バッファメモリ装置３２の設定（Ｓｄ２），シェーディング補正ＬＵＴの生成（Ｓｄ３），ドット補正ＬＵＴの生成（Ｓｄ４）、Ｒ，Ｇ＆Ｂ各γ変換のＬＵＴの生成（Ｓｄ５），ＩＤＵγ変換のＬＵＴの生成（Ｓｄ６）および像域分離で用いる各種ＬＵＴの生成（Ｓｄ７）を行い、これらを完了するとレディを報知する。
【０２３５】
バッファメモリ装置３２の設定（Ｓｄ２）では、初期設定プログラムの中でのメモコンおよびメモリ割当てにしたがって、図５に示す２０個のメモコン０〜１９の制御機能の設定、ならびに、１６個のＲＡＭ（０〜１５）および２個のＲＡＭ（１６，１７）の用途割り当てを行う。用途種の主のものは、入力画像データを一時保持する入力ラインバッフア，出力用の画像データを一時保持する出力ラインバッフア，処理途中の画像データを一時保持する中間ラインバッフア，ＬＵＴおよびデータ遅延又は同期用の遅延メモリ、であり、メモコンの制御機能は、これら各用途でのＲＡＭアクセスコントロールである。
【０２３６】
このような設定は、ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が、データＲＡＭ３７から読み出してグローバルプロセッサ３８内のメモコン設定レジスタおよびバッファメモリ管理レジスタに書込んだ、図５に示す２０個のメモコンそれぞれ宛てのメモコン設定情報および該設定情報に含まれるＲＡＭ（０〜１７）宛ての管理情報を、該当のメモコンに出力することにより、実現する。なお、これらのメモコン設定情報の初期情報は、ＳＩＭＤ型プロセッサ３３が初期設定プログラムにしたがって、データＲＡＭ３７から読出してメモコン設定レジスタおよびバッファメモリ管理レジスタに書込んだものであるが、その後画像処理が始まると、その進行にしたがって、メモコン設定情報およびＲＡＭ宛ての管理情報は書き換えられる。例えば、入力ラインバッファに指定されたＲＡＭｅ（０〜１５の１つ）（のデータ読み書きを制御するメモコンｅ）に対しては、入力画像データを受け入れるタイミングでは「書込」が指定されるが、受け入れ（書込）が完了して、それの画像データを所定個数ごとに読出して画像処理を施すタイミングでは、「読出し」が指定される。
【０２３７】
図１６の（ａ）に、１組のメモコン設定レジスタ上のメモコン設定情報の区分を示し、図１６の（ｃ）には１組のバッファメモリ管理レジスタ上のバッファメモリ管理情報の区分を示す。１組のメモコン設定レジスタと１組のバッファメモリ管理レジスタとは対になっており、データＲＡＭ３７にはＨＤＤから複数対が書き込まれる。各対は、ＩＰＵ１のデータ処理モードに対応付けられており、データ処理モードに応じた１対をグローバルプロセッサ３８がその内部に読込み、その中の各メモコン設定情報およびそれにリンクした各バッファメモリ管理情報を、該当のメモコンに出力する。
【０２３８】
図１６の（ｂ）に、メモコン設定レジスタ上の１つのメモコン設定情報の主要項目を示す。主要項目には、転送モード，Ｆｒｏｍ（データ送出側要素ＩＤ），Ｔｏ（データ受取側ＩＤ）および制御モードがある。
【０２３９】
転送モードの主要なものは次の通りである：
（ＴＭ１）画像ポート入力データの、バッファＲＡＭ（０〜１７）への格納；
（ＴＭ２）画像ポート入力データの、ＳＩＭＤ型プロセッサ３３のプロセッサエレメントＰＥへの直送；
（ＴＭ３）バッファＲＡＭ（０〜１７）からプロセッサエレメントＰＥへ送出；
（ＴＭ４）プロセッサエレメントＰＥからバッファＲＡＭ（０〜１７）へ出力；
（ＴＭ５）プロセッサエレメントＰＥから画像ポートへの直送出力；
（ＴＭ６）バッファＲＡＭ（０〜１７）から画像ポートに出力；
（ＴＭ７）画像ポート入力データをＬＵＴを設定したＲＡＭ（０〜１７）のアドレスラインに出力；
（ＴＭ８）バッファＲＡＭ（０〜１７）の画像データをＬＵＴを設定したＲＡＭ（０〜１７）に出力；
（ＴＭ９）ＬＵＴを設定したＲＡＭ（０〜１７）の読出しデータをプロセッサエレメントＰＥへ送出；
（ＴＭ１０）ＬＵＴを設定したバッファＲＡＭ（０〜１７）の読出しデータをバッファＲＡＭ（０〜１７）に格納；および、
（ＴＭ１１）ＬＵＴを設定したバッファＲＡＭ（０〜１７）の読出しデータを画像ポートに出力。
【０２４０】
Ｆｒｏｍの項には、メモコンにデータを与える送出側要素（画像ポート，ＲＡＭ０〜１７、又は、ＳＩＭＤ型プロセッサ３３のプロセッサエレメントＮｏ．０〜ｎ−１）のデータ出力ポートのＩＤが、Ｔｏの項にはメモコンからデータを受ける受取側要素（画像ポート，ＲＡＭ０〜１７又はＳＩＭＤ型プロセッサ３３のプロセッサエレメントＮｏ．０〜ｎ−１）のデータ入力ポートのＩＤが書込まれる。
【０２４１】
制御モードの主要なものは次の通りである：
（ＣＭ１）ラスター転送１（画像ポート０〜４／プロセッサエレメントＰＥ間の直送）；
（ＣＭ２）ラスター転送２（ＲＡＭ０〜１７への書込み）；
（ＣＭ３）ラスター転送３（ＲＡＭ０〜１７からの読出し）；
（ＣＭ４）ライン分割ブロック転送１（ＲＡＭ０〜１７からの読出し）；
（ＣＭ５）ライン分割ブロック転送２（ＲＡＭ０〜１７への書込み）；
（ＣＭ６）奇数／偶数集成；および、
（ＣＭ７）奇数／偶数分離。
【０２４２】
図５に示す１８個のＲＡＭ（０〜１７）の１つＲＡＭ０を、画像データ入力用のラインバッフアに指定し、その読み書きにメモコン０を指定してＲＡＭ０に入力画像データを書込むときには、メモコン０にＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が、ＲＡＭ３６又は３７（制御情報メモリＣＭ：図８）から読み出した次の設定情報および管理情報を与える；
設定情報
転送モード：上記（ＴＭ１）
Ｆｒｏｍ：画像ポート０の第１入力ポート
Ｔｏ：ＲＡＭ０
制御モード：上記（ＣＭ１）
管理情報
開始アドレス：（例えば０）
終了アドレス：（例えば２０４７）
使用モード：バッファメモリ。
【０２４３】
メモコン０は、これらの情報に基づいて、メモリスイッチＳＷ１のデータセレクタを、メモコン０からＲＡＭ０へのデータ書込みに設定して、画像ポート０の第１入力ポートにラスター走査の形態でシリアルに到来する、１ライン（２０４８個の画素分）の画像データ（１画素の濃度を８ビットで表わす８ビット構成）を、ＲＡＭ０に書き込む。開始アドレスから終了アドレスまでが、書込指定領域である。
【０２４４】
このＲＡＭ０への書込の後に、１ラインのデータ数より少ない数の所定数毎に画像データをＲＡＭ０から読出してＳＩＭＤ型プロセッサ３３のプロセッサエレメントＮｏ．０〜ｋに入力するときには、メモコン０にＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が、最初は、つぎの設定情報および管理情報を与える；
設定情報
転送モード：上記（ＴＭ３）
Ｆｒｏｍ：ＲＡＭ０
Ｔｏ：プロセッサエレメントＮｏ．０
制御モード：上記（ＣＭ４）
管理情報
開始アドレス：（例えば０）
終了アドレス：（例えば７）
使用モード：バッファメモリ。
【０２４５】
メモコン０は、これらの情報に基づいて、メモリスイッチＳＷ１のデータセレクタを、ＲＡＭ０からメモコン０へのデータ読出しに設定して、ＲＡＭ０の開始アドレス（０）から終了アドレス（７）までの画像データをシリアルに読出してプロセッサエレメントＮｏ．０に入力する。開始アドレスから終了アドレスまでが、読出し指定領域である。グローバルプロセッサ３８は、これらのアドレスを順次に所定数（例えば８）を加算した値に更新しかつプロセッサエレメントＮｏ．を１インクレメントすることによって、所定数（８）のブロック区分で、画像データを順次にプロセッサエレメントＮｏ．０〜ｋに取り込むことができる。なお、制御モードを上記（ＣＭ３）としかつ開始アドレスおよび終了アドレスを、１ラインの先頭（０）および最後（２０４７）としてＴｏを画像ポート４とすれば、ＲＡＭ０から画像ポート４への１ライン分のシリアル（ラスター走査態様の）出力となる。
【０２４６】
ＲＡＭ０からメモコン０を介したＳＩＭＤ型プロセッサ３３への上記ブロック転送を、他のＲＡＭおよびメモコンを用いるブロック転送と組み合わせて実行することにより、ＳＩＭＤ型プロセッサ３３に、主走査，副走査方向共に複数画素の画素マトリクスの画像データ群の区切りで画像データを入力できる。この態様は、たとえば各メモリである各ＲＡＭ（０〜１７の１つ）に各メモコンを割当てて各メモコンからプロセッサエレメントＮｏ．０〜ｋの全てに各ラインを分割した各ブロックの画像データ群を転送する態様である。もう１つの態様に、各プロセッサエレメントＮｏ．０〜ｋに各メモコン（例えば０〜ｋ）を割当てて各メモコンで複数のＲＡＭから順次に、各ラインの各ブロックの画像データ群を読出して各プロセッサエレメントＮｏ．０〜ｋに転送する態様である。すなわち、バッファメモリ／データ処理器ＰＥＧ（ＰＥ群）間のデータ転送には、各メモリ（ＲＡＭ０〜１７）に各メモコンを割当てる態様と、各プロセッサエレメントＰＥに各メモコンを割り当てる態様の２通りと、両者の組合わせ、合わせて３態様がある。
【０２４７】
例えば３×３画素マトリクスの区切りで画像データをＳＩＭＤ型プロセッサ３３のプロセッサエレメントＮｏ．０〜ｋに画像データを入力するときには、例えばＲＡＭ０〜ＲＡＭ２に第１〜３ラインの各ラインの画像データを書込んでから、メモコン０（ＲＡＭ０），メモコン１（ＲＡＭ１）およびメモコン２（ＲＡＭ２）の順に、開始アドレス０および終了アドレス２、Ｔｏ＝プロセッサエレメントＮｏ．０、のブロック転送を設定して、ＲＡＭ０〜ＲＡＭ２の各３画素の画像データを読出しプロセッサエレメントＮｏ．０（の内部ＲＡＭ）に取込む。これにより、１画素を注目画素としてそれを中心にする１組の３×３画素マトリクスの画像データ群をプロセッサエレメントＮｏ．０に取込んだことになる。次の３×３画素マトリクスの画像データ群を取込むときには、同様に、メモコン０（ＲＡＭ０），メモコン１（ＲＡＭ１）およびメモコン２（ＲＡＭ２）の順に、開始アドレス１および終了アドレス３、Ｔｏ＝プロセッサエレメントＮｏ．１、のブロック転送を設定してＲＡＭ０〜ＲＡＭ２の各３画素の画像データを読出しプロセッサエレメントＮｏ．１に取込む。開始および終了アドレスを順次に所定数（１）を加算した値に更新し、かつＴｏを順次に次のプロセッサエレメントＮｏ．を指定するものに変更することによって、１ライン上の各画素をその並び順に順次に注目画素としそれを中心とする３×３画素マトリクスの画像データ群の区切りで、画像データをＳＩＭＤ型プロセッサ３３に順次に取り込むことができる。
【０２４８】
ＳＩＭＤ型プロセッサ３３のＲＡＭ３６又は３７（制御情報メモリＣＭ：図８）のＬＵＴデータ演算プログラムに基づいて、データ処理器ＰＥＧで、８ビット構成（２５６階調）の画像データをγ変換するＬＵＴのデータを算出して、図５に示す１８個のＲＡＭ（０〜１７）の１つたとえばＲＡＭ６のアドレスＡ〜（Ａ＋２５５）に書込むＬＵＴの形成のときには、グローバルプロセッサ３８が、メモコン６に、ＳＩＭＤ型プロセッサ３３のＲＡＭ３６又は３７（制御情報メモリＣＭ：図８）から読み出した次の設定情報および管理情報を与える；
設定情報
転送モード：上記（ＴＭ４）
Ｆｒｏｍ：データ処理器ＰＥＧ（ＰＥ群）
Ｔｏ：ＲＡＭ６
制御モード：上記（ＣＭ１）
管理情報
開始アドレス：Ａ
終了アドレス：Ａ＋２５５
使用モード：ＬＵＴ（書込み）。
【０２４９】
メモコン６は、これらの情報に基づいて、メモリスイッチＳＷ２のデータセレクタを、メモコン６からＲＡＭ６へのデータ書込みに設定して、データ処理器ＰＥＧの各ＰＥが算出した各ＬＵＴデータを、ＲＡＭ６の開始アドレスＡから終了アドレスＡ＋２５５の領域に書込む。
【０２５０】
奇数番画素の画像データと偶数番画素の画像データとを同時に並行してγ変換する場合にはさらに、例えば、
設定情報
転送モード：上記（ＴＭ１０）
Ｆｒｏｍ：ＲＡＭ６
Ｔｏ：ＲＡＭ７
制御モード：上記（ＣＭ３）
管理情報
開始アドレス：Ａ
終了アドレス：Ａ＋２５５
使用モード：ＬＵＴ（書込み）
として、ＲＡＭ６のＬＵＴをＲＡＭ３に転送（複写）して、たとえばＲＡＭ６を奇数番画素の画像データのγ変換用に、ＲＡＭ７を偶数番画素の画像データのγ変換用に定める。
【０２５１】
ＲＡＭ６のＬＵＴを用いて画像データをγ変換するときには、例えば、メモコン４に、
設定情報
転送モード：上記（ＴＭ７）
Ｆｒｏｍ：画像ポート２
Ｔｏ：ＲＡＭ６
制御モード：上記（ＣＭ３）
管理情報
開始アドレス：Ａ
終了アドレス：Ａ＋２５５
使用モード：ＬＵＴ（読出し）
を与えて、画像ポート２に到来する画像データをＲＡＭ６の開始アドレスＡ〜終了アドレス（Ａ＋２５５）にメモコン４で変換してＲＡＭ６のアドレスバスに与える。ＲＡＭ６の読出しデータがγ変換したデータである。画像ポートに到来する画像データは一旦別のＲＡＭ例えばＲＡＭ４に格納して、それから読み出してＲＡＭ６アクセスのためのアドレスデータに変換しても良い。この場合には、メモコン４をＲＡＭ４への画像データ書込みに用い、メモコン６をＲＡＭ６の読出しデータの転送（送出）にもちいる。
【０２５２】
ＲＡＭ２から読出したγ変換したデータの転送には、転送モードを（ＴＭ９），（ＴＭ１０）又は（ＴＭ１１）として、例えばメモコン６を用いて、データ処理器ＰＥＧ，他のＲＡＭたとえばＲＡＭ８又は画像ポート２に送出する。
【０２５３】
奇数番画素と偶数番画素の画像データを同時に並行してガンマ変換するときには、上述のＲＡＭ６のＬＵＴを用いるγ変換を例えば奇数番画素の画像データのγ変換に適用し、同様なγ変換を例えば、ＲＡＭ７に形成したＬＵＴ，メモコン５，ＲＡＭ５，メモコン７，ＲＡＭ９を用いて同様に行う。
【０２５４】
ＳＩＭＤ型プロセッサ３３はその他に、前記設定情報および管理情報を用いて、図９に示すデータの集成／分離を行うことが出来、また、ＲＡＭ０〜１７をＬＵＴにも用いることができる。また、それらのＲＡＭのそれぞれは、１領域をラインバッフアとして画像データの入出力に使用するとともに、他の１領域をＬＵＴとして使用することもできる。ただし、ラインバッフアとＬＵＴに対するアクセスは時分割となる。つまり異なったタイミングでアクセスする。
【０２５５】
図９の（ａ），（ｃ）および（ｄ）に示すデータの集成を行うときには、前記設定情報のＦｒｏｍが２箇所となり、制御モードが上記（ＣＭ６）の奇数／偶数集成となる。この場合には、この処理が指定されたメモコンは、画素同期パルスとその１／２分周パルスから、奇数画素タイミングと偶数画素タイミングを判定して、奇数画素タイミングではＦｒｏｍの２箇所の一方から、偶数画素タイミングでは他方から画像データを摘出してＴｏに送出する。図９の（ｂ）に示すデータの分離を行うときには、前記設定情報のＴｏが２箇所となり、制御モードが上記（ＣＭ７）の奇数／偶数集成となる。この場合には、この処理が指定されたメモコンは、画素同期パルスとその１／２分周パルスから、奇数画素タイミングと偶数画素タイミングを判定して、奇数画素タイミングではＦｒｏｍの画像データをＴｏの２箇所の一方に、偶数画素タイミングでは他方に、画像データを仕分けして送出する。
【０２５６】
なお、上述の例では、バッファメモリＢＭの各メモリ（ＲＡＭ０〜１７）の領域指定と機能指定を、図１６の（ｄ）に示すように、１領域ごとに、開始アドレス，終了アドレスおよび使用モード（データバッファ／ＬＵＴ）の各情報を宛てている。すなわち、制御情報データの中のメモリ管理情報を、開始アドレス，終了アドレスおよび使用モードとしている。
【０２５７】
もう１つの例では、制御情報データの中のメモリ管理情報を、データバッファとは別の機能領域であるＬＵＴ領域の開始アドレス，終了アドレス，対応する機能領域を元のデータバッファとするか前記別の機能領域とするかをきめる属性情報とする。例えば、全領域をデータバッファとして使用するメモリ（ＲＡＭ０〜１７）に関しては、使用領域の開始アドレス，終了アドレスがメモリ管理情報に含まれるが、属性情報の欄は、空白（初期化によりクリア状態）となる。一部領域のみ又は全領域をＬＵＴ（データバッファとは別の機能）として使用するメモリ（ＲＡＭ０〜１７の１つ）に関しては、使用領域の開始アドレス，終了アドレスおよび機能切換りを示す属性情報の欄がメモリ管理情報に含まれる。１つのメモリ（ＲＡＭ０〜１７の１つ）に、データバッファ領域，ＬＵＴ領域およびデータバッファ領域をこの順に定めるときには、第１領域のデータバッファ領域の管理情報は、開始アドレス，終了アドレスに有効データがあるが属性情報の欄は空白のものとなり、第２領域のＬＵＴ領域の管理情報は、開始アドレス，終了アドレスおよび機能切換りを示す属性情報となり、第３領域の元のデータバッファ領域の管理情報も、開始アドレス，終了アドレスおよび機能切換りを示す属性情報となる。メモコンは、メモリの領域の機能割付けを、先頭はまずデータバッファと仮定して、先頭から、機能切換りを示す属性情報が現れるまでの領域は自動的にデータバッファと定め、初めて機能切換りを示す属性情報が現れた領域をＬＵＴ（別の機能）領域と定め、次に機能切換りを示す属性情報が現れるまでの領域は自動的にＬＵＴ（別の機能）領域と定めて、機能切換りを示す属性情報が現れた領域は元のデータバッファ機能と定める。
【０２５８】
図１７に、１つのＲＡＭ（０〜１７）の使用態様の数種を示す。（ａ）は、１つのＲＡＭ（０〜１７）（バイト）を、Ａ３サイズの短辺長を１ラインとする画像データの１ライン分のラインバッファメモリ（入力バッファ，中間バッファ又は出力バッファ）として使用する場合の、１つのＲＡＭ（０〜１７）上のデータ読書き領域を示す。（ｂ）は、Ａ４サイズの短辺長を１ラインとする画像データの２ライン分のラインバッファメモリとして使用する態様を、（ｃ）はＡ３サイズ用１ライン分のラインバッファメモリおよび１つのＬＵＴに用いる態様を、（ｄ）は１つのＬＵＴとして使用する態様を、（ｅ）は７つのＬＵＴとして使用する態様を示す。（ｅ）の態様は、例えば単色成分用のＬＵＴを７種準備しておいて、像域分離結果に応じてリアルタイムで、或は操作ボードＯＰＢ又はパソコンＰＣからの特性指定に応じて、１つを選択使用する場合に好適である。
【０２５９】
（ｆ）は、一部のＲＡＭ（０〜１７）を、ＨＤＤから読み出したＬＵＴあるいはＳＩＭＤ型プロセッサ３３で生成したＬＵＴの一時格納用のメモリとして使用する態様である。例えばＲＧＢ画像データの各γ変換用の３個のＬＵＴ１０，ＬＵＴ１１，ＬＵＴ１２をＳＩＭＤ型プロセッサ３３で生成して格納しておき、ＲＧＢ画像データのγ変換を行うときには、Ｒ画像データ用のＬＵＴ１０を、別の２つのＲＡＭ（０〜１７）に書込んで、これらを用いて奇数番画素のＲ画像データの一連と偶数番画素のＲ画像データの一連の、各画像データを同時に並行してγ変換する。Ｇ画像データおよびＢ画像データについても同様である。
【０２６０】
図１５に示すドット補正ＬＵＴの生成（Ｓｄ４）、Ｒ，Ｇ＆Ｂ各γ変換のＬＵＴの生成（Ｓｄ５），ＩＤＵγ変換のＬＵＴの生成（Ｓｄ６）および像域分離で用いる各種ＬＵＴの生成（Ｓｄ７）は、図１４に示す「システム制御」ＳＣＬにおいて、操作ボードＯＰＢ又はパソコンＰＣから、ＬＵＴの変更又は調整が指示されたときにも、それに応じたシステムコントローラ１０６の指示に応じてＳＩＭＤ型プロセッサ３３が起動し、指示に含まれる特性指定データに対応するＬＵＴに、ＲＡＭ（０〜１７）の対応ＬＵＴを書き換える。
【０２６１】
ここで、ＩＰＵ１で行われるＲ，Ｇ＆Ｂ各γ変換のＬＵＴの生成（Ｓｄ５）、ならびに、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３で行われるＹ，Ｍ，Ｃ＆Ｋ各γ変換のＬＵＴの生成、の内容を説明する。
【０２６２】
ハードディスク装置ＨＤＤの、ＩＰＵ１宛ての読取補正プログラムには、γ変換の位置に、スキャナγ変換のプログラムの格納アドレス（例えば第１グループのＳ１Ｒ，Ｓ１Ｇ＆Ｓ１Ｂ：図１８）が挿入されており、ＨＤＤから読取補正プログラムをＩＰＵ１のプロセッサ３３のプログラムＲＡＭ３６に転送するときに、該格納アドレスのＲ，ＧおよびＢスキャナγ変換のプログラムを、該格納アドレスと置き変えて、転送する。プログラムＲＡＭ３６に転送した後でも、プログラムＲＡＭ３６のプログラムは、操作ボードＯＰＢ或はホストＰＣからの変更操作（書換え指示入力）によってシステムコントローラ１０６に書換え命令を与えて、図１８に示す他のグループのもの（例えばＳ３Ｒ，Ｓ３Ｇ，Ｓ３Ｂのもの）に書換えることができる。
【０２６３】
同様に、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの夫々宛てのＹ，Ｍ，ＣおよびＫ出力補正プログラムにも、γ変換の位置に、Ｙ，Ｍ，ＣおよびＫプリンタγ変換のプログラムの格納アドレス（例えば第１グループのＰ１Ｙ，Ｐ１Ｍ，Ｐ１ＣおよびＰ１Ｋ：図１８）が挿入されており、ＨＤＤからＹ，Ｍ，ＣおよびＫ出力補正プログラムを、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのプロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各プログラムＲＡＭに転送するときに、該格納アドレスのプリンタγ変換のプログラムを、該格納アドレスと置き変えて、転送する。各プログラムＲＡＭに転送した後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図１８に示す他のグループのもの（例えばＰ３Ｙ，Ｐ３Ｍ，Ｐ３Ｃ，Ｐ３Ｋのもの）に書換えることができる。ここで、補間演算プログラムによるγ変換のためのＬＵＴの生成を説明する。
【０２６４】
図２０を参照されたい。本実施例では、読取ユニット２１が出力するＲＧＢ画像データのＩＰＵ１でのγ変換ならびにＩＰＵ２が出力するＹＭＣＫ画像データのＩＰＵ３ｙ〜ＩＰＵ３ｋでのγ変換で、入力画像データｘ（横軸値：Ｒ，Ｇ，Ｂ／Ｙ，Ｍ，Ｃ，Ｋ画像データ）を、図２０に２点鎖線で示す略Ｓ字カーブの変換特性（特性曲線は色々である）となるように、出力画像データｙ（縦軸値；イエローｙではない）に変換（階調特性の変換）をするが、８ビット構成の入力画像データｘが表し得る数値範囲０〜２５５をそれより少ない複数ｍ＝８区間に分割して、変換特性曲線の各区間を、図２０上に実線で示す直線で近似した。これらの直線を表わす数式を用いる、直線近似の補間演算により、０〜２５５を表す各階調データをγ変換する。これらの補間演算式の適用区間を次に示す。
【０２６５】
区間Ｎｏ．ｉ 境界値 演算式（パラメータａｉ，ｂｉ）
１ ｘ１ ｙ１＝ａ１・ｘ＋ｂ１
２ ｘ２ ｙ２＝ａ２・ｘ＋ｂ２
３ ｘ３ ｙ３＝ａ３・ｘ＋ｂ３
４ ｘ４ ｙ４＝ａ４・ｘ＋ｂ４
５ ｘ５ ｙ５＝ａ５・ｘ＋ｂ５
６ ｘ６ ｙ６＝ａ６・ｘ＋ｂ６
７ ｘ７ ｙ７＝ａ７・ｘ＋ｂ７
８ （ｘ８：不要） ｙ８＝ａ８・ｘ＋ｂ８
なお、隣接する区間の境界において両区間の演算式は繋がっている。例えばｙ１＝ａ１・ｘ＋ｂ１とｙ２＝ａ２・ｘ＋ｂ２に、ｘ＝ｘ１を与えたときの、ｙ１の値＝ｙ２の値、すなわち、
ｙ１＝ａ１・ｘ１＋ｂ１＝ａ２・ｘ１＋ｂ２＝ｙ２
である。
【０２６６】
境界値はｘｉ（ｘ１〜ｘ８）、補間演算パラメータは傾きａｉ（ａ１〜ａ８）およびｙ切片（オフセット）ｂｉ（ｂ１〜ｂ８）である。
【０２６７】
図１８に示すリスト上の各変換プログラムは、これらの演算式に従って、入力階調データｘに対応するγ変換した出力階調データｙを算出するものである。なお、図１８に示すリスト上の多数の変換プログラムは、直線式（を規定するパラメータ）あるいは区間（を規定する境界値）が異なるものである。すなわちγ変換特性（階調変換特性）が異なるものである。
【０２６８】
図１９に、ＩＰＵ１，ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのＳＩＭＤ型プロセッサ３３，５３ｙ，５３ｍ，５３ｃ，５３ｋの、プログラムＲＡＭ（３６）の変換プログラムに基いたグローバルプロセッサ（３８）による、ｎ＋１個（ｎ＝２５５）の、０〜２５５の各値を表す階調データの同時並行のγ変換の内容を示す。なお、本実施例では、階調データは、８ビット構成の多値階調データである。
【０２６９】
グローバルプロセッサ（３８）はまず、全プロセッサエレメントＰＥ０〜ＰＥｎを初期化してから、ｎ＋１個の０〜２５５の各値を表す階調データＤ０〜Ｄｎのそれぞれを、３２０個ある中のｎ＋１個のプロセッサエレメントＰＥ０〜ＰＥｎの各入力レジスタにセットする（ステップγｐ１）。なお、以下においてカッコ内には、ステップという語を省略して、ステップＮｏ．記号のみを記す。
【０２７０】
次に、グローバルプロセッサ（３８）は、全プロセッサエレメントＰＥ０〜ＰＥｎに最後区間ｉ＝ｍ＝８の補間演算パラメータａｍ（ａ８），ｂｍ（ｂ８）を与え、各プロセッサエレメントはそれらを自己のパラメータ設定用レジスタに書込む（γｐ２）。
【０２７１】
次に、グローバルプロセッサ（３８）は、演算対象区間ｉを第１区間（ｉ＝１）に定めて（γｐ３）、区間ｉの境界値ｘｉをプロセッサエレメントＰＥ０〜ＰＥｎに与えて、比較を指示する。ＰＥ０〜ＰＥｎはそれぞれ、セットされている階調データＤｊ（Ｄ０〜Ｄｎのそれぞれ）が第ｉ区間である（ｘｉ＜Ｄｊ：ＮＯ，すなわちｘｉ≧Ｄｊである）かをチェックして、第ｉ区間であると自身のフラグに「１」を立てる（γｐ４）。次に、第ｉ区間の計算式を規定するパラメータＡ＝ａｉ，Ｂ＝ｂｉをプロセッサエレメントＰＥ０〜ＰＥｎに与える。ここで、自身のフラグに始めて「１」を立てた（フラグを「０」から「１」に切換えた）プロセッサエレメントは、自身のパラメータ設定用レジスタに、パラメータＡ＝ａｉ，Ｂ＝ｂｉを書込む（γｐ５）。
【０２７２】
第１区間を演算対象区間とした上記処理を同様に、演算対象区間ｉを順次に第２（ｉ＝２），第３（ｉ＝３），・・・と更新して、第ｍ−１＝７区間（ｉ＝７）まで繰返し実行する（γｐ６／γｐ７／γｐ４／γｐ５／γｐ６）。ただし、すでにフラグに「１」を立てており、「０」から「１」への切換わりのないプロセッサエレメントは、自身のパラメータ設定用レジスタに新たにパラメータＡ＝ａｉ，Ｂ＝ｂｉを更新書込みすることはしない。
【０２７３】
第ｍ−１＝７区間まで実行すると、プロセッサエレメントＰＥ０〜ＰＥｎのいずれもが、自身にセットされている階調データが属する区間に宛てられているパラメータＡ＝ａｉ，Ｂ＝ｂｉを、自身のパラメータ設定用レジスタに保持していることになる。
【０２７４】
ここでグローバルプロセッサは、Ｙ＝Ａ・ｘ＋Ｂ、ｘはセットしている階調データ、なる演算指示をプロセッサエレメントＰＥ０〜ＰＥｎにあたえる。プロセッサエレメントＰＥ０〜ＰＥｎは、パラメータ設定用レジスタに保持しているＡ＝ａｉ，Ｂ＝ｂｉを用いて、Ｙ＝Ａ・ｘ＋Ｂを算出し、算出したＹを表すデータすなわちγ変換した階調データすなわちγ変換データを、自身の出力レジスタに格納する（γｐ８）。グローバルプロセッサ（３８）は、プロセッサエレメントＰＥ０〜ＰＥｎの出力レジスタのデータ（ＡＤ０〜ＡＤｎ：算出したＹ）をプロセッサエレメントのＲＡＭの出力データ領域に書込み、メモコン設定レジスタ（図１６の（ａ））でγ変換用ＬＵＴの読み書きを指定したメモコン（図５）にそこのデータの読み出しを指示する。該メモコンは、設定情報でＬＵＴに指定されたＲＡＭ（０〜１７）の指定領域に、０〜２５５の各値の階調データ宛てに、そのγ変換データ（γ変換テーブル）を書込む（γｐ９）。
【０２７５】
この第１実施例の上述の補間演算では、プロセッサエレメントＰＥ群に対する１グループの階調データ群Ｄ０〜Ｄｎのセット；プロセッサエレメント群に対するｉ区間の境界値の同時供給とそれに続く該区間ｉの補間演算パラメータの同時供給、の区間ｉ＝１〜ｍについての実行、すなわちｍ回の繰返し；および、一回の演算式の指定と算出指示；によって、階調データ群Ｄ０〜Ｄｎの変換が完了する。
【０２７６】
プロセッサエレメント群は算出演算は１回のみであり、変換速度が速い。３２０個のデータ処理手段（ＰＥ）の中の２５６個を用いて０〜２５５の各値を表す総計２５６個の階調データを同時にγ変換する場合の、画像処理器（３３）のデータ処理ステップ数は少ない。従来の、階調データのγ変換を２５６回繰り返して行う場合と対比して、大幅なステップ数の低減となり、γ変換用ＬＵＴの生成速度が速い。
【０２７７】
上述のγ変換は、ＩＰＵ１のＳＩＭＤ型プロセッサ３３のプログラムＲＡＭ（３６）に書込んだ読取補正プログラムの中のスキャナγ変換プログラム、又は、ＩＰＵ３ｙ〜３ｋのＳＩＭＤ型プロセッサのプログラムＲＡＭに書込んだ出力補正プログラムの中のプリンタγ変換プログラムを、ハードディスクＨＤＤにある他の、γ変換特性が異なるものに書換えることにより、変更できる。
【０２７８】
上述の、図１９のステップγｐ９でＲＡＭ（０〜１７）に書込んだγ変換テーブルは、γ変換を行うときに、図２１に示すように、１つの変換テーブルγＬＵＴ−Ｒを２つのＲＡＭ（０〜１７）に書込んで、一方を奇数画素の画像データのγ変換に、他方を偶数画素の画像データのγ変換に割り当てる。図２１には、Ｒ画像データのγ変換時のデータの流れを示す。Ｇ画像データおよびＢ画像データのγ変換も同様である。図２１においては、奇数番画素のＲ画像データの一連と、それと同一ライン上の偶数番画素のＲ画像データの一連との、画像上は隣り合う各画素のＲ画像データが同時に並行して１つの画像ポートを介してメモコンに与えられる。メモコンは、奇数番画素のＲ画像データに第１のγＬＵＴ−Ｒの書込始端アドレスを加えたＬＵＴアクセスアドレスを第１のγＬＵＴ−Ｒを格納している第１のＲＡＭ（０〜１７）に読み出しアドレスとして、また、偶数番画素のＲ画像データに第２のγＬＵＴ−Ｒの書込始端アドレスを加えたＬＵＴアクセスアドレスを第２のγＬＵＴ−Ｒを格納している第２のＲＡＭ（０〜１７）に読み出しアドレスとして同時に並行して与えて、それらのアドレスの第１のγ変換データ（第１のγＬＵＴ−Ｒのデータ）および第２のγ変換データ（第２のγＬＵＴ−Ｒのデータ）を読み出して、読み出しデータを同時に並行してＳＩＭＤ型プロセッサ３３に出力する。なお、画像ポートから入力画像データを直接にメモコンに与えるのに変えて、入力画像データを一旦ＲＡＭ（０〜１７）に格納してからメモコンに与えることもできる。また、γ変換データをＬＵＴから読出して直接にＳＩＭＤ型プロセッサ３３に出力するのに変えて、一旦ＲＡＭ（０〜１７）に蓄えてから出力することもできる。
【０２７９】
上述のように第１実施例では、γ変換テーブルの生成（図１９）において、境界値を最小値から順番に大きいものに変更して、階調データと比較したが、境界値を最大値から順番に小さいものに変更して階調データと比較する態様も有り得る。例えば、図１９のステツプγｐ２ではＡ＝ａ１，Ｂ＝ｂ１をパラメータ設定用レジスタに書込み、ステップγｐ３ではｉを８に設定し、ステップγｐ４ではｘ（ｉ−１）をエレメントＰＥ０〜ＰＥｎにあたえて第ｉ区間にある（Ｄｊ≧ｘ（ｉ−１））かをチェックする。そしてステップγｐ６ではｉが１かをチェックして、１であるとステップγｐ８に進み、１になっていないと、ステップγｐ７でｉを１デクレメントする。
【０２８０】
−第２実施例−
第２実施例のハードウエアは、上述の第１実施例と同じであるが、第２実施例は、ＬＵＴ生成用γ変換の補間演算でのデータ処理の内容が少し異なる。
【０２８１】
図２２に、第２実施例のＩＰＵ１およびＩＰＵ３ｙ〜３ｋが実行する、ＬＵＴ生成用γ変換（ＩＰＵ１におけるスキャナγ変換用ＬＵＴの生成＆ＩＰＵ３ｙ〜３ｋにおけるプリンタγ変換用ＬＵＴの生成）の内容を示す。
【０２８２】
第２実施例のＳＩＭＤ型プロセッサ（３３）のグローバルプロセッサ（３８）はまず、全プロセッサエレメントＰＥ０〜ＰＥｎを初期化してから、ｎ＋１個（ｎ＝２５５）の、それぞれが０〜２５５の各値を表す階調データＤ０〜Ｄｎのそれぞれを、ｎ＋１個のプロセッサエレメントＰＥ０〜ＰＥｎの各入力レジスタにセットする（ステップａγｐ１）。
【０２８３】
次に、グローバルプロセッサ（３８）は、演算対象区間ｉを第１区間（ｉ＝１）に定めて（ａγｐ２）、区間ｉの補間演算パラメータａｉ，ｂｉを全プロセッサエレメントＰＥ０〜ＰＥｎに与えて、ｙｉ＝ａｉ・ｘ＋ｂｉの算出を指示する（ａγｐ３）。全プロセッサエレメントＰＥ０〜ＰＥｎは、それぞれに与えられている階調データＤｊ（Ｄ０〜Ｄｎのそれぞれ）をｘとして、ｙｉを算出し、それぞれ算出値Ａ０〜Ａｎを得る（ａγｐ３）。
【０２８４】
次に、グローバルプロセッサ（３８）は、第ｉ区間の境界値ｘｉを全プロセッサエレメントＰＥ０〜ＰＥｎに与えて、比較を指示する。ＰＥ０〜ＰＥｎはそれぞれ、セットされている階調データＤｊが第ｉ区間である（ｘｉ＜Ｄｊ：ＮＯ，すなわちｘｉ≧Ｄｊである）かをチェックして、第ｉ区間であると自身のフラグに「１」を立てる（ａγｐ４）。
【０２８５】
次に、自身のフラグに始めて「１」を立てた（フラグを「０」から「１」に切換えた）プロセッサエレメントは、算出値Ａｊ（Ａ０〜Ａｎのいずれか）を出力レジスタＡＤｊに書込む（ａγｐ５）。自身のフラグを「０」から「１」に切換えなかったプロセッサエレメントは、この書込をしない。
【０２８６】
第１区間を演算対象区間とした上記処理を同様に、演算対象区間ｉを順次に第２（ｉ＝２），第３（ｉ＝３），・・・と更新して、第ｍ−１＝７区間（ｉ＝７）まで繰返し実行する（ａγｐ６／ａγｐ７／ａγｐ３／ａγｐ４／ａγｐ５／ａγｐ６）。ただし、すでにフラグに「１」を立てており、「０」から「１」への切換わりのないプロセッサエレメントは、出力レジスタＡｊへの算出値の書込はしない。そして最後の第ｍ＝８区間では、フラグに「１」を立てていないプロセッサエレメントのみが、算出値Ａｊを出力レジスタＡＤｊに書込む。
【０２８７】
第ｍ−１＝７区間まで実行すると、プロセッサエレメントＰＥ０〜ＰＥｎのいずれもが、自身にセットされている階調データが属する区間に宛てられているパラメータＡ＝ａｉ，Ｂ＝ｂｉに基づいた算出値を出力レジスタに保持していることになる。
【０２８８】
次にグローバルプロセッサ（３８）は、プロセッサエレメントＰＥ０〜ＰＥｎの出力レジスタのデータ（ＡＤ０〜ＡＤｎ）をプロセッサエレメントのＲＡＭの出力データ領域に書込み、メモコン設定レジスタ（図１６の（ａ））でγ変換用ＬＵＴの読み書きを指定したメモコン（図５）にそこのデータの読み出しを指示する。該メモコンは、設定情報でＬＵＴに指定されたＲＡＭ（０〜１７）のＬＵＴ形成用の指定領域に、０〜２５５の各値の階調データ宛てに、そのγ変換データを書込む（ａγｐ８）。
【０２８９】
この第２実施例の補間演算によれば、各プロセッサエレメントが同一時点には同一の区間の補間演算をしてγ変換データを算出する。しかしこのとき各プロセッサエレメントに与えられる各階調データは同一とは限らず、すべてが該補間演算が宛てられる区間ｉに入っているものとは限らない。区間ｉに入っていない階調データが与えられたプロセッサエレメントの演算出力はエラーであり、区間ｉに入っている階調データが与えられたプロセッサエレメントの演算出力が正しい値である。
【０２９０】
各区間ｉ、ｉ＝１〜ｍ、の補間演算を１つづつ、すべてのプロセッサエレメントで同時に同じ演算を並行して実行し、全区間の補間演算を遂行すると、その間に、どのプロセッサエレメントも１回、正しい変換値を算出する。この正しい変換値を有効とする。すなわち変換データとして出力する。
【０２９１】
１つの階調データに対して、それを与えられたプロセッサエレメントは、見かけ上はｍ回（例えば、ｍ＝８）補間演算を繰り返す。すなわち、各区間の補間演算ｙｉ、ｉ＝１〜ｍ、のそれぞれを実行する。したがって演算回数は多くなるが、１回の演算が簡単で時間が短いので、大きなｎ値の複数ｎの階調データ全体としての変換時間は短い。
【０２９２】
−第３実施例−
第３実施例のハードウエアは、上述の第１実施例と同じであるが、第３実施例は、γ変換用ＬＵＴの生成に用いる補間演算プログラムの構成が少し異なる。第３実施例のＩＰＵ１およびＩＰＵ３ｙ〜３ｋが実行する、γ変換（ＩＰＵ１におけるスキャナγ変換用ＬＵＴの生成＆ＩＰＵ３ｙ〜３ｋにおけるプリンタγ変換用ＬＵＴの生成）を説明する。
【０２９３】
ＩＰＵ１宛ての読取補正プログラムには、γ変換用ＬＵＴの生成の位置に、スキャナγ変換のプログラムの格納アドレスＳ００（図２３）が挿入されており、ＨＤＤから読取補正プログラムをＩＰＵ１のＳＩＭＤ型プロセッサ３３のプログラムＲＡＭ３６に転送するときに、該格納アドレスＳ００のスキャナγ変換のプログラムを、該格納アドレスと置き変えて転送する。これに加えて、１セットのＲ，Ｇ，Ｂ γ変換用の「境界値，パラメータ」群、例えばアドレスＳ１Ｒ，Ｓ１ＧおよびＳ１Ｂ（図２３）のデータを、ＳＩＭＤ型プロセッサ３３のデータＲＡＭ３７のγ変換用データ格納領域に転送して書込む。一組例えばアドレスＳ１Ｒの、Ｒ γ変換用の、「境界値，パラメータ」群は、図２０に示す区間の境界値ｘｉおよび補間演算式ｙｉのパラメータａｉ，ｂｉであり、ｉ＝１〜８、の８区間分である。
【０２９４】
図２４に、一組のパラメータ群の、データＲＡＭ３７上の情報区分を模式的に示す。
【０２９５】
前記１セットすなわち３組（Ｒ用，Ｇ用およびＢ用：アドレスＳ１Ｒ，Ｓ１ＧおよびＳ１Ｂ）をデータＲＡＭ３７に書込んだ後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図２３に示す他のグループのもの（例えばＳ３Ｒ，Ｓ３Ｇ，Ｓ３Ｂのもの）に書換えることができる。
【０２９６】
同様に、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの夫々宛てのＹ，Ｍ，ＣおよびＫ出力補正プログラムにも、γ変換の位置に、γ変換のプログラムの格納アドレス（Ｐ００：図２３）が挿入されており、ＨＤＤからＹ，Ｍ，ＣおよびＫ出力補正プログラムを、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのプロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各プログラムＲＡＭ（３６）に転送するときに、該格納アドレスＰ００のプリンタγ変換のプログラムを、該格納アドレスと置き変えて、転送する。これに加えて、１セットのＹ，Ｍ，Ｃ，およびＫそれぞれのγ変換用の「境界値，パラメータ」群、例えばアドレスＰ１Ｙ，Ｐ１Ｍ，Ｐ１ＣおよびＰ１Ｋ（図２３）のデータ、のそれぞれを、ＳＩＭＤ型プロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各データＲＡＭのγ変換用データ格納領域に転送して書込む。データＲＡＭに書込んだ後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図２３に示す他のグループのもの（例えばＰ３Ｙ，Ｐ３Ｍ，Ｐ３ＣおよびＰ３Ｋのもの）に書換えることができる。
【０２９７】
第３実施例のγ変換処理フローは、図１９に示す第１実施例のものと同様である。ただし、境界値ｘｉおよびパラメータａｉ，ｂｉは、ＳＩＭＤプロセッサ（３３）内のデータＲＡＭ（３７）から読出してプロセッサエレメントＰＥに与える。
【０２９８】
−補間演算の変形例−
上述の各実施例の補間演算はいずれも直線近似式を用いるものである。しかし、一変形例では、直線近似による補間演算にかえてベジェ曲線を規定する変換式に基づいて、複数ビット構成で表し得る階調範囲の各階調を表す多値階調データに対応付ける変換済データを算出して変換テーブルを生成する。例えば、特許第３１１２７５１号に提示した、拡張３次元ベジェ曲線を用いると、例えば１バイトの階調データの場合、始点（０）および終点（２５５）の勾配ｃ，ｄをパラメータとして与えて、変換式を
ｙ＝ｃｘ（２５５−ｘ）２＋（３×２５５−ｄ）（２５５−ｘ）ｘ２＋ｘ３
ｙ：変換済データ（出力データ），ｘ：被変換データ（入力データ）
として、ｘ＝０〜２５５の各値でのｙを算出して、ｘをアドレスとし、ｙを格納データとする変換テーブルを生成できる。少ないパラメータで所望の形状の特性曲線を生成することができる。
【０２９９】
−第４実施例−
第４実施例のハードウエアは、上述の第１実施例と同じであるが、第４実施例は、γ変換テーブルの補間演算による生成は行わず、原変換テーブルをＨＤＤに格納しているものである。ＩＰＵ１宛ての読取補正プログラムには、γ変換用ＬＵＴの生成の位置に、スキャナγ変換のプログラムの格納アドレスＳ００（図２５）が挿入されており、ＨＤＤから読取補正プログラムをＩＰＵ１のＳＩＭＤ型プロセッサ３３のプログラムＲＡＭ３６に転送するときに、該格納アドレスＳ００のスキャナγ変換のプログラムを、該格納アドレスと置き変えて転送する。これに加えて、１セットのＲ，Ｇ，Ｂ γ変換テーブル、例えばアドレスＳ１Ｒ，Ｓ１ＧおよびＳ１Ｂ（図２５）の変換テーブルを、ＳＩＭＤ型プロセッサ３３のデータＲＡＭ３７のγ変換テーブル格納領域に転送して書込む。
【０３００】
ＲＧＢ画像データのγ変換のときには、ＳＩＭＤ型プロセッサ３３が、データＲＡＭ３７からγ変換テーブルを読み出して、例えば図２１に示すように、１つの変換テーブルを２つのＲＡＭ（０〜１７）に書込んで、１ライン上の奇数番画素の画像データと偶数番画素の画像データを同時に並行してγ変換する。
【０３０１】
具体的には、ＳＩＭＤ型プロセッサ３３のＲＡＭ３６又は３７（制御情報メモリＣＭ：図８）のＬＵＴデータを、図５に示す１８個のＲＡＭ（０〜１７）の１つたとえばＲＡＭ６のアドレスＡ〜（Ａ＋２５５）に書込むＬＵＴの形成のときには、グローバルプロセッサ３８が、メモコン６に、ＳＩＭＤ型プロセッサ３３のＲＡＭ３６又は３７（制御情報メモリＣＭ：図８）から読み出した次の設定情報および管理情報を与える；
設定情報
転送モード：上記（ＴＭ４）
Ｆｒｏｍ：ＲＡＭ３６又は３７（制御情報メモリＣＭ）
Ｔｏ：ＲＡＭ６
制御モード：上記（ＣＭ１）
管理情報
開始アドレス：Ａ
終了アドレス：Ａ＋２５５
使用モード：ＬＵＴ（書込み）。
【０３０２】
メモコン６は、これらの情報に基づいて、メモリスイッチＳＷ２のデータセレクタを、メモコン６からＲＡＭ６へのデータ書込みに設定して、ＲＡＭ３６又は３７のＬＵＴデータを、ＲＡＭ６の開始アドレスＡから終了アドレスＡ＋２５５の領域に書込む。その他のγ変換のための設定および制御は、前述の第１実施例の場合と同様であるので、ここでの具体的な説明は省略する。
【０３０３】
前記１セットすなわち３組（Ｒ用，Ｇ用およびＢ用：アドレスＳ１Ｒ，Ｓ１ＧおよびＳ１Ｂ）のγ変換テーブルをデータＲＡＭ３７に書込んだ後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図２５に示す他のグループのもの（例えばＳ３Ｒ，Ｓ３Ｇ，Ｓ３Ｂのもの）に書換えることができる。
【０３０４】
同様に、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの夫々宛てのＹ，Ｍ，ＣおよびＫ出力補正プログラムにも、γ変換の位置に、γ変換のプログラムの格納アドレス（Ｐ００：図２５）が挿入されており、ＨＤＤからＹ，Ｍ，ＣおよびＫ出力補正プログラムを、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのプロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各プログラムＲＡＭ（３６）に転送するときに、該格納アドレスＰ００のプリンタγ変換のプログラムを、該格納アドレスと置き変えて、転送する。これに加えて、１セットのＹ，Ｍ，Ｃ，およびＫそれぞれのγ変換テーブル、例えばアドレスＰ１Ｙ，Ｐ１Ｍ，Ｐ１ＣおよびＰ１Ｋ（図２５）のデータ、のそれぞれを、ＳＩＭＤ型プロセッサ５３ｙ，５３ｍ，５３ｃおよび５３ｋの各データＲＡＭのγ変換テーブル格納領域に転送して書込む。データＲＡＭに書込んだ後でも、操作ボードＯＰＢ或はホストＰＣからの変更操作によって、図２５に示す他のグループのもの（例えばＰ３Ｙ，Ｐ３Ｍ，Ｐ３ＣおよびＰ３Ｋのもの）に書換えることができる。
【０３０５】
なお、上記第１〜４実施例のいずれも、ＹＭＣＫ画像データの処理を、４組のＳＩＭＤ型プロセッサ５３ｙ，５３ｍ，５３ｃ，５３ｋで、色別に同時に並行処理するようにしたが、ＹＭＣＫ画像データのプリンタγ変換あるいは出力処理の全体を、１つのＳＩＭＤ型プロセッサで色毎に順次に行うこともできる。これは、１組の感光体ユニットで順次に各色像を形成するいわゆるワンドラム方式のカラープリンタに適合する。しかし、実施例に示した４組の感光体ユニットをタンデム配列したカラープリンタでは、上述のようにＹＭＣＫ画像データのそれぞれあて、合計４組のＳＩＭＤ型プロセッサ５３Ｙ，５３ｍ，５３ｃ，５３ｋを用いるのが、ＹＭＣＫ画像データの出力処理の全体が極めて高速になり、高速プリントアウトに好ましい。
【０３０６】
【発明の効果】
上述のように、本発明によれば、データ処理器（ＰＥＧ）への並行入出力に適した形になるように、バッファメモリ（ＢＭ）とデータ処理器（ＰＥＧ）の接続をバッファコントローラ（ＢＣ）で適応的に変化させることができるので、少ないバッファメモリ（ＢＭ）で多様な処理が可能になる。
【０３０７】
一態様では、上記のように、制御情報メモリ（３６，３７）の１つの変換テーブルを形成するための変換用データに基づいて、バッファメモリ装置（３２）に同一の複数の変換テーブル（図２１のγＬＵＴ−Ｒ）が形成される。バッファコントローラ（ＢＣ）が、バッファメモリ装置（３２）に形成された前記複数の変換テーブルのそれぞれに複数連の被変換データの各連を対応付けて、各変換テーブルから各連の被変換データに対応する変換済データを同時に並行して読出すので、変換速度（データ変換量／時間）が高速になる。
【図面の簡単な説明】
【図１】本発明の一実施例の、複合機能があるデジタルフルカラー複写機の外観を示す正面図である。
【図２】図１に示すカラープリンタＰＴＲの作像機構の概要を示す拡大縦断面図である。
【図３】図１に示す複写機の電気系システムの概要を示すブロック図である。
【図４】（ａ）および（ｂ）はそれぞれ、図３に示すカラー原稿スキャナＳＣＲおよびカラーデータインターフェース制御部ＣＤＩＣの画像処理系およびデータ転送系の概要を示すブロック図である。
【図５】図４の（ａ）に示す第１画像処理ユニットＩＰＵ１の、入出力インターフェイス３１およびバッファメモリ装置３２の構成を示すブロック図である。
【図６】（ａ）は図４の（ａ）および図５に示すＳＩＭＤ型プロセッサ３３の構成の概要を示すブロック図、（ｂ）は１個のプロセッサエレメントＰＥの一部分の構成を示すブロック図である。
【図７】図５に示すメモリスイッチＳＷ１と、ＳＩＭＤ型プロセッサ３３内の外部Ｉ／Ｆ３９の、データラインの概要を示すブロック図である。
【図８】図５に示すバッフアメモリ装置３２とＳＩＭＤ型プロセッサ３３との組み合わせに係るデータ変換装置の機能構成の概要を示すブロック図である。
【図９】画像データ転送の際の、パラレル，シリアルのデータ配列の変換態様の数種を示すブロック図である。
【図１０】図５に示すバッフアメモリ装置３２とＳＩＭＤ型プロセッサ３３との組合わせによる画像データ転送の流れの数例を示すブロック図である。
【図１１】（ａ）および（ｂ）はそれぞれ、図３に示す第２画像処理ユニットＩＰＵ２および画像メモリアクセス制御部ＩＭＡＣの画像処理系およびデータ転送系の概要を示すブロック図である。
【図１２】図３に示す第３画像処理ユニットＩＰＵ３Ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの画像処理系の概要を示すブロック図である。
【図１３】図３に示す画像処理システムにおける、画像データの流れの数例を示すフローチャートである。
【図１４】図３に示すシステムコントローラ１０６の、操作ボードＯＰＢおよびパソコンＰＣからの画像処理コマンドに応答するシステム制御の概要を示すフローチャートである。
【図１５】図３に示すシステムコントローラ１０６の初期設定指令に応答してＩＰＵ１が実施する初期設定の内容を示すフローチャートである。
【図１６】（ａ）および（ｃ）は、図５に示すＳＩＭＤ型プロセッサ３３の内部レジスタに書込む設定情報および管理情報の区分を示す図表である。（ｂ）および（ｄ）はメモコンに与える設定情報および管理情報の項目を示す図表である。
【図１７】設定情報によって、図５に示すＲＡＭ（０〜１７）に設定されるデータ読み書き領域を模式的に示すブロック図である。
【図１８】本願発明の第１実施例の、図３に示すハードディスク装置ＨＤＤに格納されている、γ変換用データの区分を示す図表である。
【図１９】図６に示すグローバルプロセッサ３８が、プログラムＲＡＭ３６に格納された読取補正プログラムの中のγ変換プログラムに基いて実行する補間演算処理の過程を示すフローチャートである。
【図２０】γ変換特性カーブを２点鎖線で示し、その近似直線を実線で示すグラフである。
【図２１】補間演算処理によって生成された変換テーブルを用いるＲ画像データのγ変換のときの画像データの流れを示すブロック図である。
【図２２】第２実施例においてＳＩＭＤ型プロセッサのグローバルプロセッサ３８が、プログラムＲＡＭ３６に格納された読取補正プログラムの中のγ変換プログラムに基いて実行する補間演算処理の過程を示すフローチャートである。
【図２３】本願発明の第３実施例の、ハードディスク装置ＨＤＤに格納されている、γ変換用データの区分を示す図表である。
【図２４】ＨＤＤから読出してデータＲＡＭ３７に書込んだ一組のパラメータ群のＲＡＭ３７上の分布を模式的に示す図表である。
【図２５】本願発明の第４実施例の、ハードディスク装置ＨＤＤに格納されている、γ変換用データの区分を示す図表である。
【符号の説明】
ＡＤＦ：自動原稿供給装置
ＳＣＲ：カラー原稿スキャナ
ＯＰＢ：操作ボード ＰＴＲ：カラープリンタ
ＰＣ：パソコン ＰＢＸ：交換器
ＰＮ：通信回線 ２：光書込みユニット
３，４：給紙カセット ５：レジストローラ対
６：転写ベルトユニット
７：定着ユニット ８：排紙トレイ
１０Ｍ，１０Ｃ，１０Ｙ，１０Ｋ：感光体ユニット
１１Ｍ，１１Ｃ，１１Ｙ，１１Ｋ：感光体ドラム
２０Ｍ，２０Ｃ，２０Ｙ，２０Ｋ：現像器
６０：転写搬送ベルト ＩＰＵ１：第１画像処理ユニット
ＩＰＵ２：第２画像処理ユニット
ＩＰＵ３ｙ，３ｍ，３ｃ，３ｋ：第３画像処理ユニット
ＣＤＩＣ：カラーデータインターフェース制御部
ＩＭＡＣ：画像メモリアクセス制御部
ＨＤＤ：ハードディスク装置
ＭＥＭ：画像メモリ ＬＡＮ：ローカルエリアネットワーク
ＦＯＮＴ：フォントＲＯＭ
ＩＤＵ：紙幣認識ユニット
ＳＣＩ：システム制御インターフェイス
ＪＴＡＧ：ＩＥＥＥ１１４９．１規格に準拠したテスト回路
メモコン：メモリコントローラ
Ｒ：Ｒ画像データ Ｇ：Ｇ画像データ
Ｂ：Ｂ画像データ Ｆｄ：像域データ
Ｙ：Ｙ画像データ Ｍ：Ｍ画像データ
Ｃ：Ｃ画像データ Ｋ：Ｋ画像データ

Claims (23)

  1. 処理に適したビット幅で入力された所定数のデータを同時に並行して処理可能なデータ処理器；
    装置外部より逐次的に入力されるデータを蓄えることができ、前記データ処理器に対しては処理に適したビット幅の単位で所定数のデータを同時に並行して入出力可能なバッファメモリ；
    データバッファ機能とは別の機能を指定する情報ならびに使用領域情報を含む、バッファメモリの制御情報データを記憶する制御情報メモリ；および、
    前記制御情報データに基づいて前記バッファメモリにデータバッファ機能領域と別の機能領域を割付けて前記バッファメモリの各機能領域が前記データ処理器への並行入出力に適した形になるように、バッファメモリとデータ処理器との間のデータ転送ラインを適応的に定めるバッファコントローラ；
    を備えるデータ変換装置。
  2. 前記データ処理器は、所定数の処理手段を有し；前記制御情報メモリに格納されたバッファメモリの制御情報データは、前記処理手段ごとに設定可能なデータである；請求項１に記載のデータ変換装置。
  3. 前記バッファコントローラは、バッファメモリのメモリ領域を指定しその読み書きを制御する複数のメモコンを有し、前記制御情報メモリに格納された処理手段ごとに定義されたバッファメモリの制御情報データをメモコンに個別に設定することで、各々の処理手段ごとにバッファメモリへの機能領域の割付けが可能である；請求項２に記載のデータ変換装置。
  4. 前記制御情報メモリは、バッファコントローラおよびデータ処理器がデータ読取りできる、制御情報データが書込まれるデータメモリ、を含む；請求項１乃至３のいずれかに記載のデータ変換装置。
  5. 前記制御情報メモリは、バッファコントローラの動作を記述したプログラムを格納するプログラムメモリ、を含む；請求項１乃至４のいずれかに記載のデータ変換装置。
  6. 前記バッファメモリの制御情報データとは、バッファメモリ上での前記別の機能領域の開始アドレス，終了アドレス，対応する機能領域を元のバッファメモリとするか前記別の機能領域とするかをきめる属性情報である；請求項１乃至５のいずれかに記載のデータ変換装置。
  7. 前記別の機能領域とは、ＬＵＴ領域である、請求項１乃至６のいずれかに記載のデータ変換装置。
  8. 前記制御情報メモリは、変換テーブルをバッファメモリに形成するための変換用データを記憶し；
    前記バッファコントローラが、制御情報メモリの制御情報データおよび変換用データに基づいて、バッファメモリ内のメモリに複数の変換テーブルを形成し、各変換テーブルに複数連の被変換データの各連を対応付けて、各変換テーブルから各連の被変換データに対応する変換済データを同時に並行して読出す；請求項１記載のデータ変換装置。
  9. 前記制御情報メモリの変換用データは前記変換テーブルを生成する演算プログラムを含み；
    前記データ処理器は、それぞれが複数のデータのそれぞれに同時に並行して同じデータ処理をする複数のデータ処理手段を有し；
    前記データ処理器が、前記演算プログラムに基づいて前記複数のデータ処理手段を用いて前記変換テーブルを生成し；
    前記バッファコントローラが、前記データ処理器が生成した変換テーブルと同一の複数の変換テーブルを、前記バッファメモリに形成する；請求項８に記載のデータ変換装置。
  10. 前記演算プログラムは、複数ビット構成の多値階調データの変換済データへの変換特性の入力階調範囲を複数の区間に区分する境界値，各区間の変換特性を直線近似するパラメータ、および、前記複数ビット構成で表し得る階調範囲の各階調を表す多値階調データ、に基づいて補間演算により、各階調を表す多値階調データに対応付ける変換済データを算出するものである；請求項９記載のデータ変換装置。
  11. 前記制御情報メモリの変換用データは変換テーブルを含み；前記バッファコントローラが、該制御情報メモリの１つの変換テーブルと同一の複数の変換テーブルを前記バッファメモリに形成する；請求項８に記載のデータ変換装置。
  12. 前記バッファメモリには同一の２つの変換テーブルが形成され；前記バッファコントローラは、一方の変換テーブルに１ラインの奇数番画素の画像データの連なりを、他方の変換テーブルに偶数番画素の画像データの連なりを対応付けて、各変換テーブルから各連の各画像データに対応する変換済データを同時に並行して読出す；請求項８乃至１１のいずれかに記載のデータ変換装置。
  13. 被変換データは画像データであり、変換テーブルはγ変換テーブルである、請求項８乃至１２のいずれかに記載のデータ変換装置。
  14. 原稿の画像を読取り、画像データを生成する画像読取手段と画像データに基づいて画像を形成する画像形成手段の少なくとも１つと、請求項１乃至１３の何れかに記載のデータ変換装置と、を有する画像処理装置。
  15. 前記画像読取手段が、前記データ変換装置を含みＲＧＢ画像データに読取補正を加える第１画像処理手段を備え、
    画像処理装置は更に、読取補正を加えたＲＧＢ画像データのＹＭＣＫ画像データへの変換を含む画像データ処理をする第２画像処理手段を備え、
    前記画像形成手段は、前記ＹＭＣＫ画像データにプリンタ出力用の出力補正を加える第３画像処理手段を含み、
    第１および第３画像処理手段のそれぞれが前記構成の各データ変換装置を含み、ＲＧＢ画像データの変換用の各色宛て複数の変換テーブルおよびＹＭＣＫ画像データの変換用の各色宛て複数の変換テーブルをそれぞれ、第１および第３画像処理手段の各データ変換装置のバッファメモリに形成する、請求項１４に記載の画像処理装置。
  16. 前記画像形成手段は、作像する感光体ユニットの数に対応した数の前記第３画像処理手段を含む、請求項１５に記載の画像処理装置。
  17. 第３画像処理手段のデータ変換装置のデータ処理器は、ディザ処理にも使えディザ処理で用いられる複数種類のマトリクス構成数をカバーできる数のデータ処理手段を含む、請求項１５又は請求項１６に記載の画像処理装置。
  18. 画像データを転送するパラレルバス；画像メモリ；前記パラレルバス上の画像データを前記画像メモリに書込み、前記画像メモリの画像データを前記パラレルバスに読出す画像メモリ制御手段；および、画像読取手段，第２画像処理手段および前記パラレルバスの間の画像データのやりとりを制御する画像データ制御手段；を更に備える、請求項１５に記載の画像処理装置。
  19. 前記画像データ制御手段は、前記画像読取手段からの画像データを圧縮をして前記パラレルバスに出力するか、又は、第２画像処理手段へ転送し第２画像処理手段が処理した画像データを圧縮をして前記パラレルバスに出力するか、更には、パラレルバスのデータを伸張して第２画像処理手段に転送するかを制御する；請求項１８に記載の画像処理装置。
  20. 前記画像メモリ制御手段は、パソコン，ＬＡＮなどの外部機器や前記パラレルバスに接続されたファクシミリ及び前記画像データ制御手段との間の画像データを前記画像メモリに圧縮して書込み、又は読み出して伸張する、請求項１８又は請求項１９に記載の画像処理装置。
  21. 請求項１に記載のデータ変換装置を用い、その制御情報メモリにＬＵＴデータ演算プログラムを格納しておきそれに基づいて、データ処理器で、多値階調データの階調を変換するＬＵＴデータを算出し；制御情報メモリの制御情報データに基づいてバッファコントローラでバッファメモリにＬＵＴ書込領域を定めて算出したＬＵＴデータを書込み；制御情報メモリの制御情報データに基づいてバッファコントローラで転送先を定めて被変換データを前記ＬＵＴ書込領域のＬＵＴデータアドレスに変換して該ＬＵＴ書込領域にアクセスしてＬＵＴデータを読出して前記転送先に送出する；ことを特徴とするデータ変換方法。
  22. 請求項１に記載のデータ変換装置を用い、その制御情報メモリに多値階調データの階調を変換するＬＵＴデータを格納しておきそれを、制御情報メモリの制御情報データに基づいてバッファコントローラでバッファメモリにＬＵＴ書込領域を定めてそこに書込み；制御情報メモリの制御情報データに基づいてバッファコントローラで転送先を定めて被変換データを前記ＬＵＴ書込領域のＬＵＴデータアドレスに変換して該ＬＵＴ書込領域にアクセスしてＬＵＴデータを読出して前記転送先に送出する；ことを特徴とするデータ変換方法。
  23. 前記バッファコントローラで、制御情報メモリの制御情報データに基づいてバッファメモリに複数のＬＵＴ書込領域を定めてそれらに同一のＬＵＴデータを書込み；制御情報メモリの制御情報データに基づいてバッファコントローラで各転送先を定めて複数連の被変換データの各連を各ＬＵＴ書込領域のＬＵＴデータアドレスに変換して各ＬＵＴ書込領域にアクセスして各ＬＵＴデータを読出して各転送先に送出する；請求項２１又は請求項２２に記載のデータ変換方法。
JP2002011590A 2001-10-31 2002-01-21 データ変換装置，画像処理装置およびデータ変換方法 Expired - Fee Related JP3559021B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002011590A JP3559021B2 (ja) 2001-10-31 2002-01-21 データ変換装置，画像処理装置およびデータ変換方法
US10/348,444 US7411694B2 (en) 2002-01-21 2003-01-21 Data conversion apparatus for and method of data conversion for image processing

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001334836 2001-10-31
JP2001-334836 2001-10-31
JP2002011590A JP3559021B2 (ja) 2001-10-31 2002-01-21 データ変換装置，画像処理装置およびデータ変換方法

Publications (2)

Publication Number Publication Date
JP2003203225A JP2003203225A (ja) 2003-07-18
JP3559021B2 true JP3559021B2 (ja) 2004-08-25

Family

ID=27666730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002011590A Expired - Fee Related JP3559021B2 (ja) 2001-10-31 2002-01-21 データ変換装置，画像処理装置およびデータ変換方法

Country Status (1)

Country Link
JP (1) JP3559021B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130097973A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 작업 부하를 고려한 하드웨어 가속화 기반의 대규모 데이터의 분산 처리 장치 및 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4013887B2 (ja) 2003-10-30 2007-11-28 セイコーエプソン株式会社 画像処理回路、画像表示装置及び画像処理方法
JP2008102599A (ja) 2006-10-17 2008-05-01 Renesas Technology Corp プロセッサ
JP5217807B2 (ja) * 2008-09-05 2013-06-19 セイコーエプソン株式会社 画像処理装置
US9756268B2 (en) 2015-04-23 2017-09-05 Google Inc. Line buffer unit for image processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130097973A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 작업 부하를 고려한 하드웨어 가속화 기반의 대규모 데이터의 분산 처리 장치 및 방법
KR101867286B1 (ko) * 2012-02-27 2018-06-15 삼성전자주식회사 작업 부하를 고려한 하드웨어 가속화 기반의 대규모 데이터의 분산 처리 장치 및 방법

Also Published As

Publication number Publication date
JP2003203225A (ja) 2003-07-18

Similar Documents

Publication Publication Date Title
EP1309173B1 (en) Image data processing device processing plurality of series of data items simultaneously in parallel
US7411694B2 (en) Data conversion apparatus for and method of data conversion for image processing
US7199897B2 (en) Image data processing apparatus for and image data processing method of pattern matching
JP3559021B2 (ja) データ変換装置，画像処理装置およびデータ変換方法
JP3859134B2 (ja) 画像データ処理装置，画像処理装置，カラー画像形成装置およびパターンマッチング方法
JPH05153384A (ja) 画像処理システム
JP4762649B2 (ja) 画像処理装置、画像形成装置、制御プログラムおよびコンピュータ読取可能な記録媒体
JP4253843B2 (ja) 画像形成装置、画像形成方法及びそのプログラム
US7336395B2 (en) Data conversion system, image processing and image forming apparatus
JP3935335B2 (ja) 画像データ処理装置およびカラー画像形成装置
JPH11341258A (ja) 画像処理装置および画像処理方法
JP3867888B2 (ja) 画像情報の回転方法，回転装置，記録媒体，画像読取装置および画像形成装置
JP2003110853A (ja) γ変換処理装置，画像処理装置およびγ変換処理方法
JP3963260B2 (ja) 画像処理装置および画像形成装置
JP3712189B2 (ja) 複合機能カラー複写装置
JP3952445B2 (ja) カラー画像形成装置およびカラー複写装置
JP2000352854A (ja) カラー画像形成装置
JP2003216365A (ja) 画像処理装置および画像形成装置
JP3960413B2 (ja) 画像形成装置
JP3888662B2 (ja) 画像読取り処理方法，画像読取り装置および画像形成装置
JP2004215242A (ja) データ処理装置，画像処理装置および画像形成装置
JP2004127105A (ja) 画像処理装置、画像処理方法及び画像形成装置
JP2003224711A (ja) 画像処理装置および画像形成装置
JP2000358156A (ja) 画像処理装置および画像処理方法
JP2002374420A (ja) 画像処理装置および画像形成装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080528

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090528

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100528

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110528

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120528

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees