JP3859134B2 - 画像データ処理装置，画像処理装置，カラー画像形成装置およびパターンマッチング方法 - Google Patents

画像データ処理装置，画像処理装置，カラー画像形成装置およびパターンマッチング方法 Download PDF

Info

Publication number
JP3859134B2
JP3859134B2 JP2002046822A JP2002046822A JP3859134B2 JP 3859134 B2 JP3859134 B2 JP 3859134B2 JP 2002046822 A JP2002046822 A JP 2002046822A JP 2002046822 A JP2002046822 A JP 2002046822A JP 3859134 B2 JP3859134 B2 JP 3859134B2
Authority
JP
Japan
Prior art keywords
data
image
image data
pixel
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002046822A
Other languages
English (en)
Other versions
JP2003203236A (ja
Inventor
水 泰 之 野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2002046822A priority Critical patent/JP3859134B2/ja
Priority to US10/372,479 priority patent/US7199897B2/en
Publication of JP2003203236A publication Critical patent/JP2003203236A/ja
Application granted granted Critical
Publication of JP3859134B2 publication Critical patent/JP3859134B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明が属する技術分野】
本発明は、２次元のそれぞれに複数の画素が分布する画素マトリクスの画素情報データ群が、所定の画像パターンを表すものすなわち参照パターンに合致するかを判定する画像データ処理装置ならびにそれを用いる画像処理装置，カラー画像形成装置およびパターンマッチング方法に関する。
【０００２】
【従来の技術】
画像データ処理においては、色々な処理段階でパターンマッチングが行われることが多い。例えば、ＲＧＢ画像デ−タを記録用ＹＭＣＫ画像デ−タに変換してプリンタに出力し、プリンタにて用紙上にプリントする場合、文字，線画などの２値画像は、２値化して鮮明に記録するのが好ましいが、写真などの中間調画像は、２値化又は低段数の多値化にてドット記録有無又はドット階調を定め、所定サイズ内に何個の記録ドットを分散配置するかにより、面積階調（中間調）を表わす階調処理（代表的なものにデイザ処理がある）によって滑らかな濃度変化を表わすのが好ましい。一枚の原稿画像の中に、文字，線画などの２値画像と、写真，絵などのビットマップ画像（中間調画像）が混在することもある。そこで、ＲＧＢ画像デ−タに基づいて、それが２値画像領域（以下単に文字領域と称す）のものか、中間調領域（以下単に写真領域と称す）のものかを、自動判定する像域分離処理を用いて、階調処理段階で、判定結果に従って自動的に画像デ−タの処理を、文字領域用処理と写真領域用処理との間で切換えることが行なわれている。
【０００３】
従来のハードウェアを用いたパターンマッチングでは、マッチング対象となる画素を同時に取得して比較するために、画像展開用のワークメモリを必要とする。複写機等の画像機器では通常、画像はラスタースキャンされるので、入力される画像はラスター単位になるため、ワークメモリとしてはラインバッファとなる。よって、例えば３×３画素マトリクスサイズのパターンマッチングでは、３ラインメモリが必要になる。マッチングはマトリクスサイズの判定ウィンドウなるものを作成して、ウィンドウ単位に行う。
【０００４】
概念的には３個のラインバッファメモリより、中央ラインの各画素を順次に注目画素として、注目画素を中心とする３×３画素マトリクスを特定し、各画素マトリクスに関して、それに含まれる各画素の画像データが参照パターンの対応位置の画像データと合致するかを判定する。このようなパターン比較すなわちマッチングの方法には、大略２通りがある。１つは高速に判定結果を出すために、判定結果を出す回路を並列に配置する方法であり、もう１つは回路規模を大きくしないように、１つの判定結果を出す回路を何度も使う方法である。
【０００５】
【発明が解決しようとする課題】
しかし、両者には問題がある。前者は高速に判定結果を求めることができるが、マッチングパターンの数だけ回路が必要となるため、マッチングパターンが多い場合には回路が大きくなり、複雑になると言う問題がある。一方、後者は回路規模を小さくすることができるが、判定を逐次行うために処理時間が遅くなってしまう。また、前者でも、１ラインに関しては、その各画素を順次に注目画素として、注目画素を中心とする画素マトリクスが参照パターンに合致するかの判定処理を時系列で順次に行うので、１ラインの処理時間が長く、その短縮が望まれる。
【０００６】
特開２０００−１７５０４３号公報には、Ｍ行Ｎ列の画素マトリクスの画像データの各列を、Ｎ個の列レジスタ１１３のそれぞれにラッチし、マルチプレクサ１１４でＮ個の列レジスタ１１３のラッチ出力（Ｍ×Ｎ）の全てを１列に並べて、判定部１１５で、１列の参照データと１ビット同士で位置対応で比較して、該画素マトリクスが参照パターンと合致するか否かの判定結果を得る画像処理方法が開示されている。また、１組のマトリクスレジスタ７１３に隣り合う奇数番画素と偶数番画素のそれぞれを注目画素とする２つの５×５画素マトリクス分の画像データをラッチすることにより、画像データの重複格納を省略して、２つの判定部で並行して同時に判定をする態様（図７）も開示されている。しかしながら、この方法では、高速にパターンマッチングが可能となるが、マトリクス画像データのラッチなどの多くのハードウェア回路が必要となりマッチングパターンが大きい場合には回路規模が大きくなったり、タイミング制御が複雑になるため装置のコストアップにつながった。また、マッチングパターンのサイズが固定のため、対応できる処理が限定されたりする問題が生じた。
【０００７】
特開平９−１１４９６７号公報および特開平９−２３１３５６号公報は、複数組の演算ユニットを有する並列処理型ＤＳＰを用いて、２次元分布の画像データの各列が、参照２次元データの各列と一致するかの一致度を、各演算ユニットで分担演算させる画像処理方法を提示している。これらの方法では、回路規模も小さく、色々なサイズのパターンマッチングにも柔軟に対応可能になる。しかしながらこれらにおいては、２次元マトリクスデータの配列をプロセッサの演算ユニットで処理ができるように、プロセッサ自身でデータの並べ替えを行う必要があり、そのために結局パターンマッチング処理に時間がかかるという問題が生じる。また、演算ユニットの１ユニットで処理ができるのは２値データの１ビットのみであり、もともと複数ビットの多値画像データで意味をなす複写機などの画像データの場合、その数に相当する複数の演算ユニットを使用する必要があり、プロセッサのプログラム制御が複雑になり、処理時間の増大につながる場合があるという問題が生じた。
【０００８】
さらに、画像処理で扱われる多値階調の画像データは、色々な階調を持つ可能性があり（例えば、２５６階調，１２８階調，６４階調など）、１ビット２値化データしか処理できないプロセッサには、それらの階調の情報を残したまま２値化したり、２値化の閾値を色々と変えて２値化など、さまざまな階調の画像データのパターンマッチングを柔軟に行うことは困難であった。
【０００９】
ところで、像域分離信号が表す領域が細かく変動（遷移）するのを防止するために、安定して連続するように像域判定を補正もしくは平滑化する場合、先行画素の像域判定を後行の注目画素の像域判定に参照するために、画像処理プロセッサで先行画素の像域判定を保持して、注目画素を含む判定対象マトリクスの画像データに組み合わせて、該組み合わせ対応の判定結果をＬＵＴ(Look Up Table)に与えて、該ＬＵＴから判定結果データを読出す。しかし、これは画像処理プロセッサの画像処理速度を下げる。この処理速度低下を回避するのが望ましい。
【００１０】
更には、ＣＣＤで読み取り、Ａ／Ｄ変換でデジタルデータに変換した画像データには、シェーディング補正を施すが、この補正に用いる校正用のデータを設定するために、スキャナにおいて基準白板を１ライン分読み、読み込んだ１ライン分の画像データの最大値および最小値を検出し、しかも照明（読取り光）がない１ライン分の読取りを行ってその最大値および最小値を検出して、基準白板を読んだ１ライン分の画像データと上述の検出した各最大値および各最小値に基づいて、１ライン上各画素宛の校正係数（主走査方向の読み取り歪を矯正する係数）を算出してシェーディング補正メモリに書き込む。原稿のスキャンのときには、読取り画像データに、１ライン上同一画素位置対応でシェーディング補正メモリから校正係数を読出して、読取り画像データに乗算する。これら最大値および最小値の検出は、ＣＣＤ読取りデータを処理する画像処理プロセッサが他の処理を行う処理速度を下げる。同一ライン上の全区間又は分割区間内の画像データの最大値および最小値の検出は、上記したシエーディング補正用データ設定とは別の画像処理でも必要な場合がある。このような最大値および最小値の検出による画像処理プロセッサの処理速度低下を回避するのが望ましい。
【００１１】
本発明は、画像処理に用いられる様々な２次元マトリクス形式の画像データに対応したパターンマッチングを少ない規模の回路で柔軟に高速に行えるようにすることと、それによって良く用いられる像域分離を高速化しかつ像域判定の安定性を高めることを目的とする。
【００１２】
【課題を解決するための手段】
（１）複数ラインの多値画像データを蓄積でき、蓄積した画像データを画素単位で出力できるバッファメモリ（ＢＭ）；
複数ビット幅のデータを処理できるプロセッサエレメント（ＰＥ）の複数を含み複数のプロセッサエレメントで同時に並行してデータ処理ができるデータ処理器（ＰＥＧ）；
パターンマッチングの閾値および参照データと、メモリ指定情報および制御モード情報を含む設定情報、ならびに、指定メモリの指定領域情報を含む管理情報を格納する制御情報メモリ（ＣＭ）；および、
前記バッファメモリのメモリを指定しその読み書きを制御するメモコン，該メモコンが指定するメモリを該メモコンに接続するメモリスイッチ、および、前記制御情報メモリから閾値および参照データならびに設定情報および管理情報を読出して前記データ処理器ならびにメモコンに与えるグローバルプロセッサ（３８）を含み、該設定情報および管理情報にしたがってメモコンがメモリスイッチを用いて、データ処理器への各画素マトリクスの画像データ群の入力に適した形になるようにバッファメモリのメモリとデータ処理器を接続してデータ処理器にパターンマッチング対象の画像データを読出すバッファコントローラ（ＢＣ）；を備え、
前記データ処理器（ＰＥＧ）の各プロセッサエレメント（ＰＥ）は、前記閾値，参照データ，パターンマッチング対象の画像データ，対象データおよび判定結果、を格納できる内部メモリを含み、前記バッファメモリが出力した画像データの中の、自己に宛てられた注目画素を含み該注目画素を中心とする画素マトリクスの画像データ群を前記内部メモリに格納して前記閾値を用いて２値化して該プロセッサエレメントが処理可能な１次元シリアル配列のビット幅に区切った対象データに変換して前記内部メモリに格納し、該対象データが前記参照データと合致するかを判定して判定結果を前記内部メモリに格納する；
画像データ処理装置。
【００１３】
なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応要素，相当要素もしくは対応事項の記号を、参考までに付記した。以下も同様である。
【００１４】
これによれば、データ処理器（ＰＥＧ）の各プロセッサエレメント（ＰＥ）の演算機能を用いて同時に並行して複数の画素マトリクスのパターンマッチングをすることができ、色々なサイズの２次元マトリクスに対応するパターンマッチングができる。また、高速なパターンマッチングが可能となる。
【００１５】
画像データがプロセッサエレメント（ＰＥ）で処理できるビット幅の多値階調データであれば、画像データをそのままデータ処理器（ＰＥＧ）に与えてプロセッサエレメント（ＰＥ）で２値化してパターンマッチングができるので、色々なビット構成の画像データ（例えば２５６階調，１２８階調，６４階調などの画像データ）に柔軟に対応するパターンマッチングが可能である。しかも、データ処理器（ＰＥＧ）の外の回路規模は小さくて済む。
【００１６】
プロセッサエレメント（ＰＥ）での２値化により、例えば８ビット構成の画像データが１ビットに圧縮され、後述の実施例では、ｃ＝ｄ＝３、３×３画素マトリクスの９個の画像データ（総計９×８ビット）がｅ＝２バイト（２×８ビット）の対象データ（Ｔ１ｋ，Ｔ２ｋ）に圧縮されるので、比較処理のデータ量が小さくなる。参照データ（Ｒ１ｉ，Ｒ２ｉ）も同様に小さいデータ量であり、制御情報メモリも小さくて済む。すなわち、参照データおよび対象データが共に、画素マトリクスの画像データ群を各画像データを１ビットで表しそれを１次元シリアル配列のプロセッサエレメント（ＰＥ）で処理できるビット幅に区切ったデータであるので、それらを格納する記憶手段も小さくて済む。
【００１７】
バッファコントローラ（ＢＭ）が、制御情報メモリ（ＣＭ）から、直接に参照データおよび閾値を読出してデータ処理器（ＰＥＧ）に与えることができ、バッファコントローラ（ＢＭ）が、パターンマッチングのための参照データおよび閾値の設定を簡易かつ高速でおこなうことができる。
【００１８】
データ処理器（ＰＥＧ）への各ｃ×ｄ画素マトリクスの画像データ群の入力に適した形になるように、バッファメモリ（ＢＭ）とデータ処理器（ＰＥＧ）の接続を、プロセッサ（３８）が記憶手段（ＣＭ）から管理情報を読出してメモコンに与え、メモコンがメモリスイッチを用いて管理情報に対応した、バッファメモリ（ＢＭ）内メモリを該メモコンに接続する態様で行い、該メモリの画像データを読出してデータ処理器（ＰＥＧ）に与える。記憶手段（ＣＭ）に書込む管理情報でバッファメモリ（ＢＭ）からデータ処理器（ＰＥＧ）へのデータ転送の制御を定めるので、多様な画素マトリクスサイズの画像データ転送が可能である。また、少ないバッファメモリ（ＢＭ）で多様なデータ転送が可能になる。
【００１９】
【発明の実施の形態】
（２）前記閾値（Ｔｈ１）は複数（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）であり、前記バッファコントローラ（ＢＣ）がその中の１つを前記データ処理器（ＰＥＧ）に読出す、上記（１）の画像データ処理装置。
【００２０】
画素マトリクスの多値階調データ群を２値化する閾値を色々に変えることにより、２値データ群が表す画像パターンが色々に変わる。本実施態様では、バッファコントローラ（ＢＣ）によって、多値階調データの濃淡傾向などの特徴に合う閾値を選択させることにより、画像パターンを適正に表す２値化を行うことができる。さまざまな階調の画像データのパターンマッチングを柔軟に行うことが可能になる。
【００２１】
（３）前記バッファコントローラ（ＢＣ）は、前記バッファメモリ（ＢＭ）に対して前記画像データを読み書きするとき画像データのピーク値を検出し、検出値に対応する閾値を前記データ処理器（ＰＥＧ）に読出す、上記（２）の画像データ処理装置。
【００２２】
後述の実施例では、バッファコントローラ（ＢＣ）を構成するメモコンが、パターンマッチング対象の画像データをライン単位でバッファメモリ（ＢＭ）に蓄積するときに、画像データのピーク値を検出して、該ピーク値を濃度閾値Ｄｔｈ１，Ｄｔｈ２と比較して、ピーク値がＤｔｈ１以下の低濃度か、Ｄｔｈ１以上Ｄｔｈ２未満の標準濃度か、あるいはＤｔｈ２以上の高濃度かを判別して、目下のパターンマッチングに宛てられている閾値群（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３；Ｔｈ１１＜Ｔｈ１２＜Ｔｈ１３）の中から、ピーク値が低濃度であるとＴｈ１１を、標準濃度であるとＴｈ１２を、高濃度であるとＴｈ１３を選択してこれをデータ処理器（ＰＥＧ）に与える。なお、閾値群（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）の値は、多値階調データのビット幅（１２ビット，１０ビット，８ビット，６ビット等）に対応して、設計上定められているものである。大略で言うと、閾値群（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）の値は、閾値中央値を表わすＴｈ１２が、パターンマッチングの対象とする多値階調データが表し得る最大値の略１／２の値に定められる。
【００２３】
本実施態様によれば、画像データの濃／淡傾向にしたがって閾値（Ｔｈ１）が高濃度用／低濃度用に選択され、画像の濃淡にもかかわらず、対象画素マトリクスの画像データ群が適正なパターンを表す２値データ群に２値化され、パターンマッチング精度が向上する。
【００２４】
（３ａ）前記制御情報メモリ（ＣＭ）は、バッファコントローラ（ＢＣ）の動作を記述したプログラムを格納するプログラムメモリ（３６）を含む、上記（１）乃至（３）のいずれかの画像データ処理装置。
【００２５】
データ処理制御プログラム中に、あるいはそれと並列に制御データ（設定情報，管理情報）があるので、余分なメモリを必要としなくなり、かつ、データ処理制御プログラムの進行に伴うバッファ制御データの読出しとバッファメモリ（ＢＭ）の設定が簡単になる。
【００２６】
（３ｂ）前記バッファコントローラ（ＢＣ）は、バッファメモリ（ＢＭ）の制御データ（設定情報，管理情報）に含まれる、バッファメモリ上での開始アドレス、バッファメモリ上での終了アドレス、バッファメモリをラインバッファとして使用するかそれともＬＵＴとして使用するか等の使用態様（使用モード）に関する情報を元に、バッファメモリ（ＢＭ）の制御を行う、上記（３ａ）の画像データ処理装置。
【００２７】
バッファコントローラ（ＢＣ）としては、バッファメモリ上での開始アドレス、バッファメモリ上での終了アドレス、バッファメモリをラインバッファとして使用するかそれともＬＵＴとして使用するか等の使用態様に関する情報をバッファメモリ（ＢＭ）の各メモリ毎に持ち、該情報によってバッファメモリ（ＢＭ）を管理する。メモリを区分して使用する際には、使用する領域が重複してはいけない。本実施態様のように明示的に開始アドレスと終了アドレス、使用態様で管理を行えば、このような問題なく、メモリの区分使用が可能になる。
【００２８】
（３ｃ）前記制御モード情報が「ライン分割ブロック転送」（ＣＭ４／ＣＭ５）のとき前記グローバルプロセッサ（３８）は、前記メモコンに与える、メモリアクセスの開始アドレスおよび終了アドレスを、順次に１画素分変更する、上記（１）の画像データ処理装置。これにより、例えば同一ライン上の各画素（注目画素）を中心とする各ｃ×ｄ画素マトリクスの画像データ群の１行（ｃ画素）の画像データを順次にデータ処理器（ＰＥＧ）の各プロセッサエレメント（ＰＥ）に入力できる。
【００２９】
（３ｄ）前記プロセッサ（３８）は、複数ｄのメモコンに順次に同一のメモリアクセスの開始アドレスおよび終了アドレスを与え、データ処理器（ＰＥＧ）が各メモコンから開始アドレスから終了アドレスまでの画像データを受けた後に、開始アドレスおよび終了アドレスを１画素分変更する、上記（３ｃ）の画像データ処理装置。これにより、各ｃ×ｄ画素マトリクスの画像データ群をデータ処理器（ＰＥＧ）の各プロセッサエレメント（ＰＥ）に入力できる。
【００３０】
（３ｅ）前記制御モード情報が「奇数／偶数集成」（ＣＭ６）のとき前記メモコンは、与えられる並行２連のデータから交互に画像データを読出して１連で出力する上記（１）乃至（３ｄ）のいずれかの画像データ処理装置。
【００３１】
これによれば、奇数番画素の画像データ列と偶数番画素の画像データ列とを、奇数番列と偶数番列の画像データを交互に摘出して１連にした１ライン出力をすることが出来、また、異色の画像データを交互に摘出して１連にした２色１連の出力をすることができ、或は、画像データと像域分離データ（Ｆｄ）を交互に摘出して１連にして出力できる。
【００３２】
（３ｆ）前記制御モード情報が「奇数／偶数分離」（ＣＭ７）のとき前記メモコンは、与えられる１連のデータを、先頭から順番に交互に２連に振り分けて出力する上記（１）乃至（３ｄ）のいずれかの画像データ処理装置。
【００３３】
これによれば、１ラインの画像データを奇数番画素の画像データ列と偶数番画素の画像データ列の２連で出力をすることが出来、また、異色の画像データを交互に並べて１連にした２色１連の画像データを、各色１連として２連で出力をすることができ、或は、画像データと像域データ（Ｆｄ）を交互に並べた１連のデータを、画像データと像域データ（Ｆｄ）に分離して２連で出力できる。
【００３４】
（４）前記データ処理器（ＰＥＧ）は、それぞれが画像データを転送しうる複数組のバス（第１，第２バス）を含む同時に複数の画像データを並行して転送しうる入出力バス（図７の３３内）に接続され；
前記バッファコントローラ（ＢＣ）は更に、前記プロセッサ（３８）の指定に応じて各メモコンを各組のバスに接続する選択手段（Ｄｓ２０，Ｄｓ２１：図７）を含む；上記（３）の画像データ処理装置。
【００３５】
これによれば、バッファメモリ（ＢＭ）の複数のメモリから複数のメモコンを介して同時に並行して複数の画像データをデータ処理器（ＰＥＧ）に入力することが出来、バッファメモリからデータ処理器（ＰＥＧ）に画像データを速く転送できる。
【００３６】
（５）各プロセッサエレメント(PE)の各メモリ(RAM)は、複数組の画像データ群を格納し得る容量を有し；前記バッファコントローラ(BC)は、前記合否判定に使用するプロセッサエレメントの数Ａの整数ｍ倍の数Ａ・ｍの画素のそれぞれを注目画素としそれを中央にするｃ×ｄ画素マトリクスのパターンマッチング対象の画像データをデータ処理器（ＰＥＧ）に与えて、各プロセッサエレメントがｍ組のｃ×ｄ画素マトリクスの画像データ群の各組が参照データと合致するかを判定する；上記（１）乃至（３）のいずれかの画像データ処理装置(IPU1:図２８)。
【００３７】
これは、各プロセッサエレメントに同時に、ｍセットのｃ×ｄ画素マトリクスのパターンマッチング対象の画像データを与えて、各マトリクスの画像データが参照データと合致するかを順次に判定し、全プロセッサエレメントが同時に並行してこれを行うものである。これらを終了すると、各プロセッサからｍ個の注目画素宛ての、全プロセッサエレメントとしてはＡ×ｍ個の注目画素のそれぞれ宛ての判定データが同時に得られる。したがってパターンマッチング判定速度が極めて速い。
【００３８】
（６）参照データは、内容が異なる複数であり、前記バッフアコントローラ（ＢＣ）は、順次に参照データをデータ処理器に与える、上記（１）乃至（５）のいずれかの画像データ処理装置。
【００３９】
これは、対象画素マトリクスを複数の参照パターンと比較する態様である。この実施態様によれば、バッファメモリからデータ処理器への画像データ群の一回の転送で、複数の参照パターンとのパターンマッチング判定を終えることができる。したがってパターンマッチング判定速度が極めて速い。
【００４０】
（７）前記プロセッサエレメント（ＰＥ）は、複数ｆビット構成のデータを処理でき；参照データ（Ｒ１ｉ，Ｒ２ｉ）は、ｃ×ｄ画素マトリクスでなる参照パターンの参照２値データ群を予め１次元シリアル配列にしてｆ以下の複数ａビット構成のデータのｅ個に収めたｅ個のデータでなり；前記データ処理器（ＰＥＧ）の各プロセッサエレメント（ＰＥ）が、パターンマッチング対象の画像データの中の、自己に宛てられた注目画素を中心とするｃ×ｄ画素マトリクスの画像データ群を、各画像データを１ビットで表しそれを１次元シリアル配列の複数ａビット構成のデータのｅ個に収めたｅ個のデータでなる対象データ（Ｔ１ｋ，Ｔ２ｋ）に変換して、対象データが参照データと合致するかを、前記ａビット構成のデータ毎に対比して判定する；上記（１）の画像データ処理装置、ただし、ａ，ｃ，ｄ及びｆは２以上の整数，ｅは１以上の整数、及び、ａ×（ｅ−１）＜ｃ×ｄ≦ａ×ｅ。
【００４１】
これによれば、データ処理器（ＰＥＧ）の各プロセッサエレメント（ＰＥ）の演算機能を用いて同時に並行して複数のｃ×ｄ画素マトリクスのパターンマッチングをすることができ、色々なサイズの２次元マトリクスに対応するパターンマッチングができる。また、高速なパターンマッチングが可能となる。
【００４２】
画像データが複数ｆビット以下の構成の多値階調データであれば、画像データをそのままデータ処理器（ＰＥＧ）に与えてプロセッサエレメント（ＰＥ）で２値化してパターンマッチングができるので、色々なビット構成の画像データ（例えば２５６階調，１２８階調，６４階調などの画像データ）に柔軟に対応するパターンマッチングが可能である。
【００４３】
データ処理器（ＰＥＧ）の複数のプロセッサエレメント（ＰＥ）で同時に並行して、各画素マトリクスの画像データ群の、ｅ個のａビットデータ（Ｔ１ｋ，Ｔ２ｋ）への編成およびａビットデータごとの参照データとの照合を行うので、色々な階調数の画像データを用いる色々なサイズのマトリクスの画像データ群に対して柔軟にパターンマッチングが行え、しかも、データ処理器（ＰＥＧ）の外の回路規模は小さくて済む。
【００４４】
参照データおよび対象データが共に、ｃ×ｄ画素マトリクスの画像データ群を各画像データを１ビットで表しそれを１次元シリアル配列の複数ａビット構成のデータのｅ個に収めたｅ個のデータであるので、それらを格納する記憶手段も小さくて済む。
【００４５】
（８）ｆ＝ａ＝８ビットすなわち１バイト、ｃ×ｄは９以上、したがって参照および対象データは、２バイト以上であり；各プロセッサエレメント(PE)は、対象データの各バイトを参照データの各対応バイトと比較し全バイトの合致をもって該参照データの参照マトリクスと合致と判定する；上記（７）の画像データ処理装置。
【００４６】
例えば、図２１の（ｂ）に示す３×３画素マトリクスの対象マトリクスの画像データＡ〜Ｉを２値化して９個の対象２値データａ〜ｉとし、図２１の（ｃ）に示すように、８個の対象２値データａ〜ｈを第１バイト（Ｔ１）とし、残りの対象２値データｉを第２バイト（Ｔ２）の１ビットとして他の７ビットを画像成分なしを表す「０」として、２バイトの対象データとするときには、参照データも、３×３画素マトリクスの参照マトリクス(参照パターン)の９画素の画素情報を同様に２バイトのデータセットとしておく。この場合には、対象データと参照データの第1バイトデータどうしが合致するか判定し、合致すると次は第２バイトどうしが合致するかを判定してこれも合致すると、対象マトリクスは参照パターンに合致すると判定する。
【００４７】
また例えば、図２１の（ｄ）に示す５×５画素マトリクスが対象マトリクスとなるときには、該マトリクスの画像データＡ〜Ｙのそれぞれを２値化して２５個の対象２値データａ〜ｙとし、図２１の（ｅ）に示すように、２４個の対象２値データａ〜ｘを第１〜第３データとし、残りの対象２値データｙを第４バイトの１ビットとして他の７ビットを画像成分なしを表す「０」として、合計で４バイトの対象データとするときには、参照データも、同様な４バイトのデータセットにしておく。
【００４８】
合致判定が、バイトデータどうしが合致するかの判定であるので、１バイトの合致判定は簡単で高速であり、データセット全体は数バイトであるので対象データ全体の合致判定は高速にできる。
【００４９】
（９）原稿の画像を読取り、１画素の画素情報を複数ビット構成の多値階調データで表す画像データを生成する画像読取手段(21)と、上記（１）乃至（８）のいずれかの画像データ処理装置(IPU1)と、を備える画像処理装置(SCR)であって、
前記制御情報メモリ(CM)は、前記対象データが参照データと合致するかを判定するパターン比較プログラムを含む像域分離プログラムを書込むプログラムメモリ(36)を有する；画像処理装置。
【００５０】
像域分離において、上述のパターン比較が行われるので、像域分離の処理速度が向上する。
【００５１】
（１０）前記バッファコントローラ（ＢＣ）は、注目画素およびその周辺画素の画像データに基づく注目画素の像域判定に先行画素の像域判定結果を参照する像域判定手段(図９のLUT)に、その内部のレジスタ(74)に保持する先行画素の像域判定データ(Edp)と注目画素の画像処理データ(Tpd)を与えて像域判定データ(Eds)を読出して前記レジスタ(74)にラッチして前記データ処理器(PEG)に出力する；上記（９）の画像処理装置。
【００５２】
これによれば、像域判定が細かく変動（遷移）するのを防止するように、像域判定手段(図９のLUT)を用いて、像域判定を補正もしくは平滑化することができ、像域分離による像域判定の安定性を高くすることができる。
【００５３】
（１１）前記プログラムメモリ(36)には、前記像域分離プログラムを含む読取補正プログラムが書込まれる；上記（９）に記載の画像処理装置。
【００５４】
これによれば、画像処理装置が、画像読取手段(21)が生成する画像データに加える読取補正を、制御情報メモリ(CM)のプログラムメモリ(36)に書込まれた像域分離プログラムに従って実行する。このとき、データ処理器(PEG)が、複数のプロセッサエレメント(PE)によって、複数の画像データのそれぞれに同時に並行して同じデータ処理を施すので、読取補正で像域分離速度が向上する。
【００５５】
（１２）バッファコントローラ（ＢＣ）は、入力画像データをバッファメモリ（ＢＭ）に書込み又はデータ処理器（ＰＥＧ）に与えるとき、一連の入力画像データの最大値データと最小値データの少なくとも一方を検出し保持して、データ処理器に与える機能を有する、上記（１１）の画像処理装置。
【００５６】
入力画像データをバッファメモリ(ＢＭ)に書込み又はデータ処理器（ＰＥＧ）に与えるとき、バッファコントローラ（ＢＣ）はライン上の位置順で画像データを転送するので、このとき各画像データが、バッファメモリ(ＢＭ)内部に保持する最大値を超えるか、最小値未満かを容易にチェックできる。最大値を超えると、超えた値に保持最大値を更新し、最小値未満の値ときは該値に保持最小値を更新すればよい。そして、データ処理器（ＰＥＧ）の転送要求に応答して、或は、最大，最小検出区間のデータ転送を完了するごとに、保持値をデータ処理器（ＰＥＧ）に転送すればよい。データ処理器（ＰＥＧ）はしたがって適切なタイミングで最大，最小検出値を得ることができる。データ処理器（ＰＥＧ）は最大，最小検出をしなくてもよくなるので、その分処理速度が早くなる。
【００５７】
（１３）カラー画像読取手段(21)を備える上記（１１）に記載の画像処理装置(SCR)と、それが読取補正したＲＧＢ画像データをＹＭＣＫ画像データに変換する第２画像処理装置(IPU2)と、ＹＭＣＫ画像データにプリンタ出力用の出力補正を加える第３画像処理手段(IPU3y,3m,3c,3k)を含みＹＭＣＫ画像データに基づいて画像を形成する画像形成手段(PTR)と、を備え、
前記第２および第３画像処理装置(IPU2,IPU3y,3m,3c,3k)がそれぞれ、読み書き可能な、プログラムメモリ(36)およびデータメモリ(37)，入力画像データのそれぞれに並行して同時に同じ処理をする複数のプロセッサエレメント(PE)を有するデータ処理器（ＰＥＧ），該データ処理器に対して入力する画像データを、複数ライン分一時蓄積するためのバッファメモリ(ＢＭ)、および、前記プログラムメモリおよびデータメモリのプログラムおよびデータに従って前記バッファメモリと画像データ入出力ポートと前記データ処理器の間のデータのやり取りをするバッファコントローラ（ＢＣ）、を含み；
装置は更に、第２および第３画像処理装置のプログラムメモリのそれぞれに、前記ＲＧＢ画像データをＹＭＣＫ画像データに変換するプログラムおよび前記出力補正を加えるプログラムを書込む手段(106)、を備える；カラー画像形成装置。
【００５８】
これによれば、上記（１２）に記載の画像処理装置(SCR)ならびに第２および第３画像処理手段(IPU2,IPU3y,IPU3m,IPU3c,IPU3k)のそれぞれが、ＲＧＢ画像データに加える読取補正，画像データの変換およびプリンタ出力用の出力補正を、書込む手段(106)が各処理手段の画像処理装置のプログラムメモリ(36)に書込んだプログラムに従って、実行する。このとき、各処理手段のデータ処理器が、複数のプロセッサエレメント(PE)によって、複数のカラー画像データのそれぞれに同時に並行して同じ画像処理を施すので、前記読取補正，画像データの変換および出力補正の総てでカラー画像処理速度が向上する。
【００５９】
書込む手段(106)が各データ処理器のプログラムメモリに、処理特性が異なったプログラムを書込むことによりすなわち書換えにより、処理特性が変わる。処理特性の選択又は変更を容易にできる。
【００６０】
（１４）前記画像形成手段(PTR)は、作像する感光体ユニット(10Y,M,C,K)の数に対応した数の前記第３画像処理手段(IPU3y,3m,3c,3k)を含む、上記（１３）に記載のカラー画像形成装置。
【００６１】
例えば１組の感光体ユニットで順次にＹ，Ｍ，ＣおよびＫ画像を形成する場合には、各色画像データは作像順にプリンタに与えればよいので、１つの第３画像処理手段で、各色画像データの出力処理（たとえばγ変換，階調処理）に対応できる。該出力処理がプリンタの各色画像形成のタイミングを遅くしてしまうことはない。
【００６２】
例えば４組の感光体ユニット(10Y,M,C,K)のタンデム配列の場合、作像開始には時間ずれがあるものの略同時に並行して各色画像を形成して、同一転写紙上に重ね転写する。１つの第３画像処理手段でＹＭＣＫ各色画像データの出力処理をすると、プリンタの各色画像形成のタイミングを遅くしてしまう。本実施態様では、４組の感光体ユニット(10Y,M,C,K)のそれぞれに対応する各画像処理手段(IPU3y,3m,3c,3k)を備えるので、各色画像形成のタイミングを遅らせる必要がなく、１つの感光体ユニットで順次に各色画像を形成する場合よりも速く、フルカラー画像プリントが得られる。
【００６３】
（１５）画像データを転送するパラレルバス(Pb)；画像メモリ(MEM)；前記パラレルバス上の画像データを前記画像メモリに書込み、前記画像メモリの画像データを前記パラレルバスに読出す画像メモリ制御手段(IMAC)；および、画像読取手段(SCR)，第２画像処理装置(IPU2)および前記パラレルバスの間の画像データのやりとりを制御する画像データ制御手段(CDIC)；を更に備える、上記（１４）に記載のカラー画像形成装置。
【００６４】
例えば、画像データ制御手段(CDIC)によって画像処理装置(SCR)の出力ＲＧＢ画像データを第２画像処理手段(IPU2)に与えてそのＹＭＣＫ出力を画像形成手段(PTR)に与えてその出力用ＹＭＣＫ画像データをプリントアウトできる。
【００６５】
また画像データ制御手段(CDIC)によって画像処理装置(SCR)の出力ＲＧＢ画像データをパラレルバス(Pb)に送出し、画像メモリ制御手段(IMAC)によってパラレルバス(Pb)の画像データを画像メモリ(MEM)に書込むことができる。そして、画像メモリ制御手段(IMAC)によって画像メモリ(MEM)のＲＧＢ画像データをパラレルバス(Pb)に読み出し、画像データ制御手段(CDIC)によってパラレルバス(Pb)のＲＧＢ画像データを第２画像処理装置(IPU2)に与えてその出力であるＹＭＣＫ画像データを画像形成手段(PTR)に与えて、その出力用ＹＭＣＫ画像データをプリントアウトできる。
【００６６】
（１６）前記画像データ制御手段(CDIC)は、前記画像処理装置(SCR)からの画像データを圧縮をして前記パラレルバスに出力するか、又は、第２画像処理装置(IPU2)へ転送し第２画像処理装置が処理した画像データを圧縮をして前記パラレルバスに出力するか、更には、パラレルバスのデータを伸張して第２画像処理装置(IPU2)に転送するかを制御する、上記（１５）のカラー画像形成装置。
【００６７】
例えば、画像データ制御手段(CDIC)によって画像処理装置(SCR)の出力ＲＧＢ画像データをバス転送用に圧縮１してパラレルバス(Pb)に送出し、画像メモリ制御手段(IMAC)によってパラレルバス(Pb)の画像データを更にメモリ書込み用に圧縮２して画像メモリ(MEM)に書込むことができる。そして、画像メモリ制御手段(IMAC)によって画像メモリ(MEM)のＲＧＢ画像データを伸張２（圧縮２の伸張）してパラレルバス(Pb)に読み出、画像データ制御手段(CDIC)によってパラレルバス(Pb)のＲＧＢ画像データを伸張１（圧縮１の伸張）して第２画像処理装置(IPU2)に与えてその出力であるＹＭＣＫ画像データを画像形成手段(PTR)に与えて、その出力用ＹＭＣＫ画像データをプリントアウトできる。
【００６８】
第２画像処理装置(IPU2)の出力であるＹＭＣＫ画像データを、ただちには第３画像処理装置(IPU3)に出力せずに、画像データ制御手段(CDIC)によって圧縮１してパラレルバス(Pb)に送出し、画像メモリ制御手段(IMAC)によってパラレルバス(Pb)のＹＭＣＫ画像データを圧縮２して画像メモリ(MEM)に書込むことができる。そして、画像メモリ制御手段(IMAC)によって画像メモリ(MEM)からＹＭＣＫ画像データを伸張２してパラレルバス(Pb)に読み出し画像データ制御手段(CDIC)によって伸張１して画像形成手段(PTR)に与えて、その出力用ＹＭＣＫ画像データをプリントアウトできる。
【００６９】
従って、画像メモリ(MEM)を利用して、ＲＧＢ画像データおよびＹＭＣＫ画像データの蓄積，格納ができる。また、画像メモリ(MEM)に対する読み書きを利用して、画像編集を行うことができる。
【００７０】
（１７）前記画像メモリ制御手段(IMAC)は、パソコン，ＬＡＮなどの外部機器や前記パラレルバスに接続されたファクシミリ及び前記画像データ制御手段(CDIC)との間の画像データを前記画像メモリ(MEM)に圧縮して書込み、又は読み出して伸張する、上記（１５）又は（１６）に記載のカラー画像形成装置。
【００７１】
これは、いわゆる複合機能複写機の態様であり、画像データを一旦画像メモリ(MEM)に格納することにより、高度な画像処理或は画像編集を施すことが出来るほかに、画像メモリ制御手段(IMAC)は、パソコン，ＬＡＮなど外部機器や前記パラレルバスに接続されたファクシミリ及び前記画像データ制御手段(CDIC)との間で画像データをやり取りできる。そして、画像データをやり取りするときならびにプリントアウトするとき、画像処理装置(SCR)，第２画像処理装置(IPU2)ならびに第３画像処理装置(IPU3)で高速に画像処理できる。
【００７２】
（１８）複数ラインの多値画像データを蓄積でき、蓄積した画像データを画素単位で出力できるバッファメモリのメモリを指定しその読み書きを制御するメモコン，該メモコン が指定するメモリを該メモコンに接続するメモリスイッチ，および、パターンマッチングの閾値および参照データと、メモリ指定情報および制御モード情報を含む設定情報、ならびに、指定メモリの指定領域情報を含む管理情報を格納する制御情報メモリから、閾値および参照データならびに設定情報および管理情報を読出すグローバルプロセッサ，を含むバッファコントローラを用いて、
前記制御メモリから読み出した閾値および参照データを、複数ビット幅のデータを処理できるプロセッサエレメントの複数を含み複数のプロセッサエレメントで同時に並行してデータ処理ができるデータ処理器に与え、前記制御メモリから読み出した設定情報および管理情報はメモコンに与えて、
該設定情報および管理情報にしたがってメモコンがメモリスイッチを用いて、データ処理器への各画素マトリクスの画像データ群の入力に適した形になるようにバッファメモリのメモリとデータ処理器を接続してデータ処理器にパターンマッチング対象の画像データを読出し、
前記閾値，参照データ，パターンマッチング対象の画像データ，対象データおよび判定結果、を格納できる内部メモリを含む前記データ処理器の各プロセッサエレメントによって、バッファメモリから読み出したパターンマッチング対象の画像データの中の、自己に宛てられた注目画素を含み該注目画素を中心とする画素マトリクスの画像データ群を前記内部メモリに格納して前記閾値を用いて２値化して該プロセッサエレメントが処理可能な１次元シリアル配列のビット幅に区切った対象データに変換して前記内部メモリに格納し、該対象データが前記参照データと合致するかを判定して判定結果を前記内部メモリに格納する；
パターンマッチング方法。
【００７３】
これによれば、上記（１）に記載の作用効果を同様に得ることができる。
【００７４】
（１９）前記所定の閾値（Ｔｈ１）の値は、前記データ処理器（ＰＥＧ）に出力される画像データの階調数に合わせて設定する、上記（１８）に記載のパターンマッチング方法。
【００７５】
これによれば、対象データ（Ｔ１ｋ，Ｔ２ｋ）のパターンを適正に表すことができる。
【００７６】
（２０）各プロセッサエレメント(PE)の内部メモリ(RAM)に、バッファコントローラ(BC)で制御情報メモリ(CM)の参照データを書込んでから、該内部メモリにパターンマッチング対象の画像データを書込み、各プロセッサエレメントは内部メモリの各データを読出して対象データの形成および合致判定をする、上記（１８）又は（１９）のパターンマッチング方法。
【００７７】
これによれば、上記（１）に記載の作用効果を同様に得ることができる。
【００７８】
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。
【００７９】
【実施例】
−第１実施例−
図１に本発明の一実施例の複合機能フルカラーデジタル複写機の外観を示す。このフルカラー複写機は、大略で、自動原稿送り装置ＡＤＦと、操作ボードＯＰＢと、カラースキャナＳＣＲと、カラープリンタＰＴＲ、の各ユニットで構成されている。機内のカラー画像データ処理装置ＡＣＰ（図３）には、パソコンＰＣが接続したＬＡＮ(Local Area Network)、および、電話回線ＰＮ（ファクシミリ通信回線）に接続された交換器ＰＢＸが接続されており、交換器ＰＢＸにファクシミリボードのファクシミリコントロールユニットＦＣＵ（図３）が接続されている。プリンタＰＴＲのプリント済の用紙は、排紙トレイ８上に排出される。
【００８０】
図２に、カラープリンタＰＴＲの機構を示す。この実施例のカラープリンタＰＴＲは、レーザプリンタである。このレーザプリンタＰＴＲは、マゼンダ(M)，シアン(C)，イエロー(Y)および黒(ブラック：K)の各色の画像を形成するための4組のトナー像形成ユニットが、転写紙の移動方向(図中の右下から左上方向)に沿ってこの順に配置されている。即ち、４連ドラム方式のフルカラー画像形成装置である。
【００８１】
これらマゼンダ(M)，シアン(C)，イエロー(Y)および黒(K)のトナー像形成ユニットは、それぞれ、感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋを有する感光体ユニット１０Ｍ，１０Ｃ，１０Ｙおよび１０Ｋと現像ユニット２０Ｍ，２０Ｃ，２０Ｙおよび２０Ｋとを備えている。また、各トナー像形成部の配置は、各感光体ユニット内の感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋの回転軸が水平ｘ軸に平行になるように、且つ、転写紙移動方向（ｙ，ｚ平面上でｙ軸に対して４５°をなす左上がり線）に所定ピッチの配列となるように、設定されている。各感光体ユニットの感光体ドラムとしては、表面に有機感光体（ＯＰＣ）層を有する直径が３０ｍｍの感光体ドラムを用いた。
【００８２】
また、レーザプリンタＰＴＲは、上記トナ−像形成ユニットのほか、レーザ走査による光書込ユニット２、給紙カセット３，４、レジストローラ対５、転写紙を担持して各トナ−像形成部の転写位置を通過するように搬送する転写搬送ベルト６０を有する転写ベルトユニット６、ベルト定着方式の定着ユニット７、排紙トレイ８等を備えている。また、レーザプリンタＰＴＲは、図示していない手差しトレイ、トナ−補給容器、廃トナーボトル、両面・反転ユニット、電源ユニットなども備えている。
【００８３】
光書込ユニット２は、光源、ポリゴンミラー、ｆ−θレンズ、反射ミラー等を備え、画像データに基づいて各感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋの表面にレーザ光を、ｘ方向に振り走査しながら照射する。また図２上の一点鎖線は、転写紙の搬送経路を示している。給紙カセット３，４から給送された転写紙は、図示しない搬送ガイドで案内されながら搬送ローラで搬送され、レジストローラ対５に送られる。このレジストローラ対５により所定のタイミングで転写搬送ベルト６０に送出された転写紙は転写搬送ベルト６０で担持され、各トナ−像形成部の転写位置を通過するように搬送される。
【００８４】
各トナー像形成部の感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋに形成されたトナー像が、転写搬送ベルト６０で担持され搬送される転写紙に転写され、各色トナー像の重ね合わせ即ちカラー画像が形成された転写紙は、定着ユニット７に送られる。定着ユニット７を通過する時トナー像が転写紙に定着する。トナー像が定着した転写紙は、排紙トレイ８上に排出される。すなわち転写は、転写紙上にじかにトナー像を転写する直接転写方式である。
【００８５】
イエローＹのトナ−像形成ユニットの概要を次に説明する。他のトナ−像形成ユニットも、イエローＹのものと同様な構成である。イエローＹのトナー像形成ユニットは、前述のように感光体ユニット１０Ｙ及び現像ユニット２０Ｙを備えている。感光体ユニット１０Ｙは、感光体ドラム１１Ｙのほか、感光体ドラム表面に潤滑剤を塗布するブラシローラ，感光体ドラム表面をクリーニングする揺動可能なブレード，感光体ドラム表面に光を照射する除電ランプ，感光体ドラム表面を一様帯電する非接触型の帯電ローラ、等を備えている。
【００８６】
感光体ユニット１０Ｙにおいて、交流電圧が印加された帯電ローラにより一様帯電された感光体ドラム１１Ｙの表面に、光書込ユニット２で、プリントデータに基づいて変調されポリゴンミラーで偏向されたレーザ光Ｌが走査されながら照射されると、感光体ドラム１１Ｙの表面に静電潜像が形成される。感光体ドラム１１Ｙ上の静電潜像は、現像ユニット２０Ｙで現像されてイエローＹのトナー像となる。転写搬送ベルト６０上の転写紙が通過する転写位置では、感光体ドラム１１Ｙ上のトナー像が転写紙に転写される。トナ−像が転写された後の感光体ドラム１１Ｙの表面は、ブラシローラで所定量の潤滑剤が塗布された後、ブレードでクリーニングされ、除電ランプから照射された光によって除電され、次の静電潜像の形成に備えられる。
【００８７】
現像ユニット２０Ｙは、磁性キャリア及びマイナス帯電のトナ−を含む二成分現像剤を収納している。そして、現像ケース１Ｙの感光体ドラム側の開口から一部露出するように配設された現像ローラや、搬送スクリュウ、ドクタブレード、トナ−濃度センサ，粉体ポンプ等を備えている。現像ケース内に収容された現像剤は、搬送スクリュウで攪拌搬送されることにより摩擦帯電する。そして、現像剤の一部が現像ローラの表面に担持される。ドクタブレードが現像ローラの表面の現像剤の層厚を均一に規制し、現像ローラの表面の現像剤中のトナーが感光体ドラムに移り、これにより静電潜像に対応するトナー像が感光体ドラム１１Ｙ上に現われる。現像ケース内の現像剤のトナー濃度はトナ−濃度センサで検知される。濃度不足の時には、粉体ポンプが駆動されてトナーが補給される。
【００８８】
次に、転写ベルトユニット６の概要を説明する。転写ベルトユニット６の転写搬送ベルト６０は、体積抵抗率が１０９〜１０１１Ωｃｍである高抵抗の無端状単層ベルトであり、その材質はＰＶＤＦ（ポリふっ化ビニリデン）である。この転写搬送ベルト６０は、各トナ−像形成部の感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋに接触対向する各転写位置を通過するように、４つの接地された張架ローラに掛け回されている。これらの張架ローラのうち、２点鎖線矢印で示す転写紙移動方向上流側の入口ローラには、電源から所定電圧が印加された静電吸着ローラが対向するように配置されている。これらの２つのローラの間を通過した転写紙は、転写搬送ベルト６０上に静電吸着される。また、転写紙移動方向下流側の出口ローラは、転写搬送ベルトを摩擦駆動する駆動ローラであり、図示しない駆動源に接続されている。また、転写搬送ベルト６０の外周面には、電源から所定のクリーニング用電圧が印加されたバイアスローラが接触するように配置されている。このバイアスローラにより転写搬送ベルト６０上に付着したトナー等の異物が除去される。
【００８９】
また、感光体ドラム１１Ｍ，１１Ｃ，１１Ｙおよび１１Ｋに接触対向する接触対向部を形成している転写搬送ベルト６０の裏面に接触するように、転写バイアス印加部材を設けている。これらの転写バイアス印加部材は、マイラ製の固定ブラシであり、各転写バイアス電源から転写バイアスが印加される。この転写バイアス印加部材で印加された転写バイアスにより、転写搬送ベルト６０に転写電荷が付与され、各転写位置において転写搬送ベルト６０と感光体ドラム表面との間に所定強度の転写電界が形成される。
【００９０】
図３に、図１に示す複写機の電気系システムの主要部を示す。原稿を光学的に読み取るカラー原稿スキャナＳＣＲは、読み取りユニット２１にて、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子（本実施例ではＣＣＤ）は、読み取りユニット２１のセンサー・ボード・ユニット（以下単にＳＢＵと称す）にあり、ＣＣＤに於いて電気信号に変換されたＲＧＢ画像信号は、ＳＢＵ上でディジタル信号すなわち読取った各８ビット多値のＲ，Ｇ，Ｂ画像デ−タに変換された後、ＳＢＵから、第１画像処理ユニットＩＰＵ１（以下、単にＩＰＵ１と表現する）に与えられる。
【００９１】
ＩＰＵ１は、入力ＲＧＢ画像デ−タのそれぞれ（Ｒ，Ｇ，Ｂ画像データ）に、読取補正（ＣＣＤライン間補正，主走査レジスト調整，シェーディング補正，ドット補正，縦スジ補正およびスキャナγ変換）を加えると共に、ＲＧＢ画像データが表す画像が、文字，線などの濃淡が２値的なもの（以下単に文字と称す）のエッジ（文字エッジ）又は中（線幅内：文字なか）か、写真などの網点画像（以下単に写真と称す）か、更に、有彩か、無彩か、を判定する像域分離を行う。また、ＲＧＢ画像データが、紙幣や証券などの、複製禁止物を表すものであるかの判定（以下単に紙幣認識と称す）を行う。
【００９２】
そしてＩＰＵ１は、読取補正をした各８ビット多値のＲＧＢ画像データに、像域分離結果すなわち判定結果を表す像域データＦｄを加えて、それらを圧縮／伸張及びカラーデータインターフェース制御部ＣＤＩＣ（以下単にＣＤＩＣと称す）に出力する。紙幣認識の結果が複製禁止物であるとＩＰＵ１は、システムコントローラ１０６にこれを報知する。システムコントローラ１０６はこの報知に応答して、カラー原稿スキャナＳＣＲによる原稿画像読取りに付帯する画像処理条件（たとえば複写指示の場合には、フルカラー読取りか否か）を参照して、忠実な複製となる複写条件が設定されていると複製画を大きく色違いにする、画像毀損用のスキャナγ変換をＩＰＵ１に設定する。
【００９３】
ＣＤＩＣは、ＲＧＢ画像データおよびＹＭＣＫ画像データとそれらに付帯する像域データＦｄに関し、ＩＰＵ１，パラレルバスＰｂおよび中間処理用の第２画像処理ユニットＩＰＵ２（以下、単にＩＰＵ２と表現する）の間のデータ転送、ならびに、図１に示すデジタル複写機全体制御を司るシステムコントローラ１０６と、主に読取ユニット２１の動作とカラープリンタＰＴＲの画像形成プロセス制御を司るプロセスコントローラ１０１との間の、画像データ転送およびその他の制御に関する通信を行う。システムコントローラ１０６とプロセスコントローラ１０１は、パラレルバスＰｂ，ＣＤＩＣ及びシリアルバスＳｂを介して相互に通信を行う。ＣＤＩＣは、その内部に於いてパラレルバスＰｂとシリアルバスＳｂとのデータインターフェースのためのデータフォーマット変換を行う。
【００９４】
カラー原稿スキャナＳＣＲのＩＰＵ１からの、像域データＦｄ付きのＲＧＢ画像データ（以下単にＲＧＢ画像データと称すこともある）は、ＣＤＩＣを経由してＩＰＵ２又はパラレルバスＰｂに転送又は送出される。パラレルバスＰｂに送出したＲＧＢ画像データは、画像メモリアクセス制御部ＩＭＡＣ（以下単にＩＭＡＣと称す）によって画像メモリＭＥＭに書込まれる。画像メモリＭＥＭからパラレルバスＰｂに読み出したＲＧＢ画像データは、ファクシミリ送信のときにはＦＣＵに、そうでないときにはＩＰＵ２に出力される。
【００９５】
ＩＰＵ２はＲＧＢ画像データを各８ビット多値のＹＭＣＫ画像データに変換し更にその前後に数種の画像処理を加える。ＹＭＣＫ画像データは、ＣＤＩＣを経由してパラレルバスＰｂに送出されＩＭＡＣによって画像メモリＭＥＭに格納される，或は、ＩＰＵ２から直接に、Ｙ，Ｍ，ＣおよびＫの画像データごとにそれぞれ、第３画像処理ユニットＩＰＵ３y，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋ（以下、単にＩＰＵ３y，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋと表現する）に出力される。
【００９６】
ＩＰＵ３y，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋはそれぞれ、Ｙ，Ｍ，ＣおよびＫ画像データに各色プリンタγ変換を施してから、階調処理によりプリント出力用の２値のＹ，Ｍ，ＣおよびＫ画像データに変換しカラープリンタＰＴＲの作像ユニット１０５に出力する。
【００９７】
上述のようにＣＤＩＣには、ＲＧＢ画像デ−タ又はＹＭＣＫ画像データをメモリＭＥＭに蓄積して再利用するジョブと、ＲＧＢ画像デ−タをメモリＭＥＭに蓄積しないでＩＰＵ２でＹＭＣＫ画像データに変換してＩＰＵ３y，３ｍ，３ｃ，３ｋに出力しプリントアウトするジョブとがある。メモリＭＥＭに蓄積する例としては、１枚の原稿を複数枚複写する場合、読取りユニット２１を１回だけ動作させ、ＩＰＵ１のＲＧＢ画像デ−タ又はそれをＩＰＵ２で変換したＹＭＣＫ画像データをメモリＭＥＭに蓄積し、蓄積データを複数回読み出す使い方がある。メモリＭＥＭを使わない例としては、１枚の原稿を１枚だけ複写する場合、ＩＰＵ１のＲＧＢ画像デ−タをそのままＩＰＵ２に出力しそのＹＭＣＫ画像データをＩＰＵ３でプリンタ出力用に処理すれば良いので、メモリＭＥＭへの書込みを行う必要はない。
【００９８】
まず、メモリＭＥＭを使わない場合、ＩＰＵ１からＣＤＩＣへ転送された画像データは、ＣＤＩＣからＩＰＵ２に送られる。ＩＰＵ２は、ＲＧＢ画像データに中間処理（フィルタ処理，地肌除去，色変換すなわちＹＭＣＫ画像データへの変換，下色除去，主走査変倍，主走査シフト，主走査ミラーリング，副走査間引き，マスク処理および単色文字出力の場合の２値化）を施す。
【００９９】
ＩＰＵ３y，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋはそれぞれ、Ｙ，Ｍ，ＣおよびＫ画像データに、出力補正（プリンタγ変換および階調処理）を施す。階調処理により２値化されたＹ，Ｍ，ＣおよびＫ画像データが、レ−ザプリンタＰＴＲの作像ユニット１０５に於いてＹ，Ｍ，ＣおよびＫ作像ユニットのレーザ変調器に与えられ、各色画像形成用の２値静電潜像が、感光体ドラム１１Ｙ，１１Ｍ，１１Ｃおよび１１Ｋに形成される。階調処理には、濃度変換，ディザ処理，誤差拡散処理等が有り、階調情報の面積近似を主な処理とする。
【０１００】
メモリＭＥＭに蓄積し、それからの読み出し時に付加的な処理、例えば画像方向の回転，画像の合成等を行う場合は、ＩＰＵ１からＣＤＩＣへ転送されたデータは、ＣＤＩＣでバス転送用の１次圧縮をしてからパラレルバスＰｂを経由してＩＭＡＣに送られる。ここではシステムコントローラ１０６の制御に基づき画像データと画像メモリＭＥＭのアクセス制御，外部パソコンＰＣ（以下単にＰＣと称す）のプリント用データの展開（文字コ−ド／キャラクタビット変換），メモリー有効活用のための画像データの２次圧縮を行う。
【０１０１】
ＩＭＡＣで２次圧縮したデータは画像メモリＭＥＭへ蓄積し、蓄積データを必要に応じて読み出す。読み出したデータはＩＭＡＣで２次伸張（２次圧縮の伸張）をして１次圧縮データに戻しＩＭＡＣからパラレルバスＰｂ経由でＣＤＩＣへ戻される。ＣＤＩＣでは、１次伸張（１次圧縮の伸張）をして画像データに戻してＩＰＵ２に送り、ＲＧＢ画像データの場合はそこでＹＭＣＫ画像データに変換して、上述と同様に圧縮して画像メモリＭＥＭに書込む。又は、ＩＰＵ２のＹＭＣＫ画像データを直ちにＩＰＵ３ｙ〜３ｋに送り、作像ユニット１０５で画像を形成する。
【０１０２】
上述の画像データの流れに於いて、ＩＭＡＣの、画像メモリＭＥＭおよびパラレルバスＰｂに対する画像データの読み書き制御、ならびに、ＣＤＩＣの、ＩＰＵ１およびＩＰＵ２とパラレルバスＰｂとの間のバス制御により、デジタル複写機の複合機能を実現する。複写機能の１つであるＦＡＸ送信機能は、カラー原稿スキャナＳＣＲの読取りユニット２１が発生するＲＧＢ画像データをＩＰＵ１にて読取補正し、必要に応じて更にＩＰＵ２でＹＭＣＫ画像データに変換して、ＣＤＩＣ及びパラレルバスＰｂを経由してＦＣＵへ転送する。ＦＣＵにて公衆回線通信網ＰＮ（以下単にＰＮと称す）へのデータ変換を行い、ＰＮへＦＡＸデータとして送信する。ＦＡＸ受信は、ＰＮからの回線データをＦＣＵにて画像データに変換し、パラレルバスＰｂ及びＣＤＩＣを経由してＩＰＵ２へ転送する。受信データがＲＧＢ画像データであるとＩＰＵ２でＹＭＣＫ画像データに変換するが、受信データがＹＭＣＫ画像データであると特別な中間処理は行わず、ＩＰＵ３ｙ〜３ｋに送り、作像ユニット１０５で画像を形成する。
【０１０３】
複数ジョブ、例えばコピー機能，ＦＡＸ送受信機能およびプリンタ出力機能、が並行に動作する状況に於いて、カラー原稿スキャナＳＣＲ，カラープリンタＰＴＲ，パラレルバスＰｂおよびＩＰＵ２の使用権のジョブへの割り振りを、システムコントロ−ラ１０６およびプロセスコントロラ１０１にて制御する。
【０１０４】
プロセスコントローラ１０１は画像データの流れを制御し、システムコントローラ１０６はシステム全体を制御し各リソースの起動を管理する。このデジタル複合機能カラー複写機の機能選択は、操作ボ−ドＯＰＢにて選択入力し、コピー機能，ＦＡＸ機能等の処理内容を設定する。パソコンＰＣのプリントコマンドに応答するプリンタ出力機能の処理内容は、パソコンＰＣのプリントコマンドが設定する。
【０１０５】
カラー原稿スキャナＳＣＲが出力する読取補正をしたＲＧＢ画像データを、一旦メモリＭＥＭに蓄積しておけば、ＩＰＵ３y，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋ、ならびに必要に応じてＩＰＵ２で施す処理を変える事によって種々の再生画像を確認することができる。例えばγ変換特性を変えてみたり、再生画像の濃度を振ってみたり、ディザマトリクスの線数を変更してみたりする事で、再生画像の雰囲気を変更できる。この時処理を変更する度に画像をカラー原稿スキャナＳＣＲで読込み直す必要はなく、ＭＥＭから格納画像を読み出せば同一データに対し、何度でも異なる処理を実施できる。
【０１０６】
図４の（ａ）に、カラー原稿スキャナＳＣＲの画像データ処理系の概要を示す。ＣＣＤ２２が発生したＲ，Ｇ，Ｂ画像信号はＡ／Ｄコンバータ２３で８ビット多値のＲ，Ｇ，Ｂ画像データに変換されて、インターフェース（以下ではＩ／Ｆと称す）２４を通して、ＩＰＵ１に与えられる。
【０１０７】
ＩＰＵ１の主要部は、入出力Ｉ／Ｆ３１，バッファメモリ装置３２、および、データ処理器であるＳＩＭＤ型プロセッサ３３を結合したカラー画像処理ユニットである。
【０１０８】
図５に、ＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）の各部の構成を示す。入出力Ｉ／Ｆ３１には、画像データの入，出力をする画像ポート０〜４、および、制御データ，制御信号あるいは同期信号のやり取りをするモード設定器（モード指定デコーダ），ＳＣＩ(System Control Interface)，割込みコントローラ，ＪＴＡＧ（回路自動テスト），ホストＩ／Ｆおよびクロックジェネレータ、ならびにタイマがある。画像ポート０および１は画像データの入力専用，画像ポート２は画像データの入出力用、ならびに、画像ポート３および４は出力専用である。
【０１０９】
各画像ポート０〜４には、第１ポートと第２ポートがあり、第１及び第２各ポートで１バイトのデータを同時に入力および又は出力できる。これにより各画像ポート０〜４は、２バイトのデータを同時に並行して入力および又は出力できる。ＲＧＢおよびＹＭＣＫカラー画像データ（多値階調）は８ビット、モノクロ読取りおよび又はモノクロプリントが指定（モノクロ処理モード指定）された場合の読取りデータ，プリント出力データ（多値階調）も８ビットである。したがってモノクロ処理モードのときには、２つの画像データ即ち２画素の画像データを同時に並行して入力／出力できる。カラー処理モードの時には、１画素のＲＧＢ各画像データの２つを同時に並行して入力／出力できる。
【０１１０】
バッファメモリ装置３２の、各メモリであるＲＡＭ０〜１５のそれぞれは、８Ｋバイトの記憶容量がある。８Ｋバイトは、Ａ３版短辺に平行な１ラインの６００ｄｐｉの多値の画像データ（８ビット：Ｒ，Ｇ，Ｂ，Ｙ，Ｍ，Ｃ，Ｋ画像データの１種）を格納しうる容量であり、ラインバッフアとして画像データの入力および又は出力に用いられる、あるいは、ＬＵＴとして用いられる。この種のＲＡＭが１６個あり、それぞれ２バイト一括の読み書きと、１バイトづつの読み書きとを選択できるものである。２個のＲＡＭ１６，１７は、それぞれ２Ｋバイトの容量であり、これらは、画像データ転送元又は転送先との間のシリアルデータ転送の速度差吸収のために、画像データを循環シフトする循環シフトレジスタとして使用するものである。
【０１１１】
これらのＲＡＭ０〜１７はメモリスイッチＳＷ１〜ＳＷ３の何れかに接続されている。画像ポート０〜４，メモリスイッチＳＷ１〜ＳＷ３およびＳＩＭＤ型プロセッサ３３の３者の間にはメモリコントローラ「メモコン」０〜１７が介挿されている。画像ポート０〜４のそれぞれに接続したメモコン０〜５，１１および１２は、ＳＩＭＤ型プロセッサ３３が与える入出力モード指定に応じて、画像ポートに対するデータ入出力機能を有する。これらのメモコンに対して、画像ポート，ＳＩＭＤ型プロセッサ３３又はＲＡＭ（０〜１７）が、データ転送の発送側となり、また、データ転送の受取側となる。
【０１１２】
その他のメモコン６〜１０および１３〜１９も、ＳＩＭＤ型プロセッサ３３が与える入出力モード指定に応じて、データの転送方向（Ｆｒｏｍ／Ｔｏ）を定めるデータセレクト機能を有するが、これらのメモコンに対しては、ＳＩＭＤ型プロセッサ３３又はＲＡＭ（０〜１７）がデータ転送の発送側となり、また、データ転送の受取側となる。しかし、画像ポートに対する接続機能は無い。
【０１１３】
メモコン０〜１９の何れも、ＳＩＭＤ型プロセッサ３３が与えるＲＡＭ指定に応じて、メモリスイッチ（ＳＷ１〜ＳＷ３）を、指定されたＲＡＭ（０〜１７）に自己メモコンを接続するように設定する。
【０１１４】
メモコン０〜１９のそれぞれには、ＳＩＭＤ型プロセッサ３３が与えるメモコン設定情報を格納する設定情報レジスタおよびＳＩＭＤ型プロセッサ３３が指定する接続先ＲＡＭ（０〜１７）の管理情報を格納する管理情報レジスタならびにＤＭＡ（ダイレクトメモリアクセス）コントローラ（ＤＭＡＣ）がある。また、ＤＭＡＣには、接続先ＲＡＭ（０〜１７）の読み書きアドレスを定めるアドレスカウンタ，開始アドレスレジスタ（ラッチ），終了アドレスレジスタ，使用モードレジスタ、および、メモリ入出力制御回路がある。これら開始アドレスレジスタ，終了アドレスレジスタおよび使用モードレジスタはそれぞれ、ＲＡＭの複数の領域区分（図１７）での各領域宛ての開始アドレス，終了アドレスおよび使用モード（バッフアメモリ／ＬＵＴ）を保持しえるように、複数の情報を格納できる。
【０１１５】
前記メモリ入出力制御回路は、前記設定情報レジスタおよび管理情報レジスタのデータ群をデコードし、データ転送の発送側のタイミング信号に同期して、受取側への制御信号およびタイミング信号を生成するデコーダを含み、更に、８ＫバイトのＲＡＭ０〜１５（ＲＡＭ ８Ｋと表記することもある）は、１ラインデータの、奇数番画素データと偶数番画素データへの分離、またその逆の、奇数番画素データと偶数番画素データの１ラインへの集成、の各データ処理に用いる偶数番（又は奇数番）画素同期信号を生成するための、画素同期パルスを１／２に分周する１／２分周器を含む。
【０１１６】
バッファメモリＲＡＭ（０〜１７）に対してデータを読み書きするときには、前記メモリ入出力制御回路のデコーダは、前記アドレスカウンタの画素同期パルスのカウント値（画素アドレス）を、前記開始アドレスレジスタおよび終了アドレスレジスタのデータと比較して、現在のＲＡＭアクセス領域を検知し、検知した領域の使用モードデータを使用モードレジスタから読み出して、それを動作モード制御信号にデコードしてＲＡＭ（０〜１７）に対する読み書きを制御する。
【０１１７】
メモコン設定情報により、あるメモコンＡ（０〜１９の１つ）に、接続すべきあるＲＡＭａ（０〜１７の１つ）が指定され、その使用モードに「バッフアメモリ」（書込／読出し）が指定された場合には、該メモコンＡは、メモリスイッチ（ＳＷ１〜ＳＷ３）の内部のデータセレクタを該メモコンＡが該ＲＡＭａにアクセスする接続に定める。この場合に、メモコン設定情報がたとえば入力カラー画像データの読込みを指定するときには、プロセッサ３３が指定したＲＡＭａ（０〜１７）に、同じく指定した画像ポートに入ってくるカラー画像データを書込む。
【０１１８】
ＲＡＭの使用モードがバッファ（データバッファ）でありメモコン設定情報がＳＩＭＤ型プロセッサ３３への画素マトリクスの画像データ群の転送を意味するものであるときには、ｃ×ｄ画素マトリクスサイズに対応するｄ個のＲＡＭ（０〜１５の中のｄ個）およびｄ個のメモコンＢ（０〜１９の中のｄ個）が画像データ転送に指定され、指定された各メモコンは、プロセッサ３３が指定した順番で、プロセッサ３３が指定したＲＡＭの指定アドレス（開始アドレス〜終了アドレス）の画像データを読出してプロセッサ３３に送出する。
【０１１９】
ＲＡＭの使用モードがＬＵＴ（変換テーブル）でありメモコン設定情報がＬＵＴを生成する（ＲＡＭにＬＵＴデータを書込む）もののときには、メモコンＢ（０〜１９の１つ）は、ＳＩＭＤ型プロセッサ３３が与えるγ変換データを、該プロセッサ３３が指定したＲＡＭｂ（０〜１５の１つ）の、プロセッサ３３が指定したアドレス（開始アドレス〜終了アドレス）に書込む。
【０１２０】
メモコン設定情報がＬＵＴを用いるカラー画像データの階調特性の変換（例えばγ変換）であると、メモコンＣ（０〜１９の１つ）はプロセッサ３３が指定した画像ポート又はＲＡＭｃ（０〜１５の１つ）の入力画像データをアドレスデータとして送出し、メモコンＢがＬＵＴがあるＲＡＭｂを該アドレスデータでアクセスして入力画像データに対応するγ変換データを読出して、プロセッサ３３又はそれが指定したＲＡＭｄ（０〜１５の１つ）に書込む。あるいは画像ポートに出力することもできる。
【０１２１】
メモコン設定情報による指定モードがカラー画像データの送出であると、プロセッサ３３が出力する、またはそれが指定したＲＡＭｅ（０〜１５の１つ）の、カラー画像データを画像ポートに送出する。
【０１２２】
指定モードにはその他に数種があり、パラレル／シリアル変換又はその逆の変換を行う、ＲＡＭ（０〜１７）へのカラー画像データの書込みならびにＲＡＭ（０〜１７）のカラー画像データの読み出しもある。
【０１２３】
図６の（ａ）に、図５に示す、画像データ処理装置の一部をなすＳＩＭＤ型プロセッサ３３の内部構成の概略を示し、図６の（ｂ）には、（ａ）に示す１つのプロセッサエレメントＰＥの一部分の構成を拡大して示す。プロセッサエレメントＰＥ群がデータ処理器（ＰＥＧ：図８）である。
【０１２４】
ＳＩＭＤ型プロセッサ３３は、内部にプロセッサエレメントＰＥ区分のローカルメモリＲＡＭ群を持ち、使用するメモリ領域，データパスの経路をグローバルプロセッサ３８にあるデータバスコントロールに於いて制御する。入力されたデータおよび出力のためのデータはローカルメモリＲＡＭ群をバッファーメモリとして割り当て、それぞれに格納し、外部Ｉ／Ｆ３９にて外部に出力する。ローカルメモリＲＡＭを含みそれぞれが８ビット以上の多値画像データに対して並行して同じ画像処理を行う３２０個のプロセッサエレメントＰＥ群すなわちデータ処理器（ＰＥＧ：図８）に、グローバルプロセッサ３８が同時に同一の演算命令を与える。プロセッサエレメントＰＥの演算結果は再度ローカールメモリＲＡＭに格納する。そして外部Ｉ／Ｆ３９を通してメモコンに出力する。
【０１２５】
プロセッサエレメントＰＥの処理手順，処理のためのパラメータ等はプログラムＲＡＭ３６及びデータＲＡＭ３７との間でやり取りを行う。プログラムＲＡＭ３６，データＲＡＭ３７には、システムコントローラ１０６の命令によって、ハードディスクＨＤＤのプログラムおよびデータが、ＩＭＡＣ／パラレルバスＰｂ／ＣＤＩＣ／シリアルバスＳｂ経由で、ダウンロードされる。このデータ転送は、外部Ｉ／Ｆ３９にあるＤＭＡＣ（ダイレクトメモリアクセスコントローラ）が、システムコントローラ１０６が与えるロードコマンドに応答して実行する。このデータの流れは、該ＤＭＡＣの要求に応じてプロセスコントローラ１０１が設定する。
【０１２６】
画像処理の内容を変えたり、システムで要求される処理形態（画像処理の組合せ）が変更になる場合、ＨＤＤからプログラムＲＡＭ３６及びデータＲＡＭ３７に転送するデータセットの、システムコントローラ１０６による選択を、操作ボードＯＰＢ又はパソコンＰＣからの指示により変更して対応する。また、ＨＤＤの、プログラムＲＡＭ３６及びデータＲＡＭ３７に転送するデータセットを、書換えて対応する場合もある。
【０１２７】
図７に、図５に示す第１群のＲＡＭ０〜３，１６および１７と、ＳＩＭＤ型プロセッサ３３との間の、データラインを示す。図７上のデータラインの１本線は、８ビットデータをビットパラレルで転送しうる１組のバスを意味している。第１のメモリスイッチＳＷ１には、上記第１群のＲＡＭにアクセスする第１群のメモコン０〜３，１８および１９のそれぞれに接続した第１群のデータセレクタＤｓ０〜Ｄｓ３，Ｄｓ１８およびＤｓ１９がある。
【０１２８】
この第１群のデータセレクタ（６個）の各共通ポートは、第１群のメモコンの各バッフア側接続ポートに接続されているが、第１群のデータセレクタの第０〜５選択ポートはそれぞれ、第１群のＲＡＭ０〜３，１６および１７のそれぞれに接続されている。第１群のメモコンの各データ処理側接続ポートは、ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ３９の中の一対のデータセレクタＤｓ２０，Ｄｓ２１の、第０〜５選択ポートのそれぞれに接続されている。外部Ｉ／Ｆ３９の中の第１および第２のデータセレクタＤｓ２０およびＤｓ２１の各共通ポートは、ＳＩＭＤ型プロセッサ３３の中の外部Ｉ／Ｆ３９内の入出力バスに含まれる第１および第２バスのそれぞれに接続されている。
【０１２９】
上述のデータセレクタＤｓ０〜Ｄｓ２１の何れの選択ポートおよび共通ポートも、８ビット構成のデータをビットパラレルで入出力できるものである。
【０１３０】
図５に示す第２および第３群のＲＡＭ４〜９，ＲＡＭ１０〜１５と、第２及び第３のメモリスイッチＳＷ２，ＳＷ３と、外部Ｉ／Ｆ３９内の一対のデータセレクタＤｓ２０，Ｄｓ２１とのデータラインの接続も、上述の第１群の場合と同様である。
【０１３１】
ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８（図６の（ａ））が、１つのメモコン（例えばメモコン０）を指定する選択ポート指定データ（制御データ）を第１のデータセレクタＤｓ２０に与え、もう１つのメモコン（たとえばメモコン１）を指定する選択ポート指定データを第２のデータセレクタＤｓ２１に与えることにより、２つのメモコン（０と１）の各共通ポートが、ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ３９内の入出力バス（第１および第２バス）に接続される。
【０１３２】
グローバルプロセッサ３８が、これらのメモコン０，１にそれぞれ、ＲＡＭ０およびＲＡＭ１を指定する各設定情報（図１６の（ｂ））を与えると、メモコン０がデータセレクタＤｓ０に第０選択ポート（ＲＡＭ０）を指定する選択ポート指定データ（制御データ）を与え、これによりデータセレクタＤｓ０がＲＡＭ０をメモコン０に接続する。メモコン１はデータセレクタＤｓ１に第１選択ポート（ＲＡＭ１）を指定する選択ポート指定データを与え、これによりデータセレクタＤｓ１がＲＡＭ１をメモコン１に接続する。以上により、ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ３９内の入出力バスの第１バスにはＲＡＭ０が、第２バスにはＲＡＭ１が接続されている。
【０１３３】
メモコン０およびメモコン１は、入力画像ポート０の第１および第２ポートからデータを受けることができるので、グローバルプロセッサ３８が、ＲＡＭ０およびＲＡＭ１の指定に変えて、入力画像ポート０の第１および第２ポートを指定する設定情報を与えたときには、メモコン０が入力画像ポート０の第１ポートをデータセレクタＤｓ２０の第０ポートに接続する。メモコン１は入力画像ポート０の第２ポートをデータセレクタＤｓ２１の第１ポートに接続する。これにより、ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ内入出力バスの第１バスには入力画像ポート０の第１ポートが、同外部Ｉ／Ｆ内入出力バスの第２バスには入力画像ポート０の第２ポートが接続されている。
【０１３４】
ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、上述のデータセレクタＤｓ２０，Ｄｓ２１およびメモコン０〜１９に与える制御データの切り換えによって、外部Ｉ／Ｆ３９内の入出力バスの中の第１および第２バスのそれぞれに、ＲＡＭ０〜１７および画像ポート０〜４の中の任意の１つ（８ビットデータ入出力ポート）を選択接続できる。すなわち外部Ｉ／Ｆ３９内の入出力バスには、同時に並行して２組（２連）のデータを入出力できる。この入出力に、ＲＡＭ０〜１７のどれでも利用できる。
【０１３５】
外部Ｉ／Ｆ３９内の入出力バスには、データ処理器であるプロセッサエレメントＰＥ群（ＰＥＧ：図８）の各エレメントＰＥのＲＡＭ（図６の（ｂ））が接続されており、グローバルプロセッサ３８が、個々のエレメントＰＥのＲＡＭの読み／書きＤＭＡ転送をメモコンに設定することにより、ＳＩＭＤ型プロセッサ３３の外から個々のエレメントＰＥのＲＡＭにデータを書き込み、あるいは、個々のエレメントＰＥのＲＡＭから、ＳＩＭＤ型プロセッサ３３の外にデータを読み出すことができる。すなわち、図５に示す画像ポート０〜４およびＲＡＭ０〜ＲＡＭ１７と、ＳＩＭＤ型プロセッサ３３のプロセッサエレメントＰＥ群（ＰＥＧ）との間のデータ転送ができる。
【０１３６】
再度図４の（ａ）を参照すると、ＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）の画像処理機能は、ＳＩＭＤ型プロセッサ３３の内部のプログラムメモリであるＲＡＭ３６に書込まれた読取処理プログラムにより定まる。該読取処理プログラムは、入力ＲＧＢ画像データに、ＣＣＤライン間補正，主走査レジスト調整，シェーディング補正，ドット補正，縦スジ補正およびスキャナγ変換をこの順に順次に加え、しかも縦スジ補正まで施したＲＧＢ画像データに基いて像域分離して像域データＦｄを生成して画像上の同一位置対応で読取処理を終えた出力ＲＧＢ画像データに付加してＣＤＩＣに出力すると共に、外付けの紙幣認識ユニット３４に、縦スジ補正まで施したＲＧＢ画像データを与えるものである。
【０１３７】
スキャナγ変換は、Ｒ，ＧおよびＢ画像データの各γ変換用ＬＵＴ（変換テーブル）を形成した、図５に示すバッファメモリ装置３２の６つのＲＡＭ（０〜１７）に、ＲＧＢ画像データを読み出しアドレスとして与えて、与えた画像データ対応のγ変換データを読み出して、ＳＩＭＤ型プロセッサ３３に与えるものである。
【０１３８】
少し詳しく説明すると、２つのＲＡＭ（０〜１７）にＲ画像データの同一のγ変換テーブルγＬＵＴ−Ｒを書込み、奇数番画素のＲ画像データ列と偶数番画素のＲ画像データ列の二連で同時に並行して与えられる奇数番Ｒ画像データと偶数番画像データを、同時に並行して各ＲＡＭ（０〜１７）のγＬＵＴ−Ｒに与えて、それぞれの画像データのγ変換データを読出して同時に並行してＳＩＭＤ型プロセッサ３３に出力する。他の２つのＲＡＭ（０〜１７）にＧ画像データ用の同一のγ変換テーブルγＬＵＴ−Ｇを、更に別の２つのＲＡＭ（０〜１７）にＢ画像データ用の同一のγ変換テーブルγＬＵＴ−Ｂを書込んで、Ｒ画像データのγ変換と同様にＧ画像データおよびＢ画像データのγ変換を行ってＳＩＭＤ型プロセッサ３３に出力する。ただしＳＩＭＤ型プロセッサ３３が同時に受け入れることができるデータは２バイト（同一色の奇数画素と偶数画素、合わせて２画素のγ変換データ）であるので、ＲＧＢ画像データのγ変換は色間でタイミングをずらして行う。
【０１３９】
図８に、図５に示すバッフアメモリ装置３２とＳＩＭＤ型プロセッサ３３の組合せである画像データ処理装置の、機能区分を示す。ＲＡＭ０〜１７群がバッファメモリＢＭであり、それに対してデータを読み書きするバッファコントローラＢＣに、メモリスイッチＳＷ１〜ＳＷ３群，メモコン０〜１９群，外部Ｉ／Ｆ３９およびグローバルプロセッサ３８が含まれる。このバッファコントローラＢＣが、画像ポート０〜４群，バッファメモリＢＭおよびプロセッサエレメントＰＥ群を含むデータ処理器ＰＥＧの三者間のデータ転送を制御する。
【０１４０】
グローバルプロセッサ３８は、プログラムＲＡＭ３６のデータプログラムに基づいて前記三者間のデータ転送モードを定め、かつデータ処理器ＰＥＧのデータ処理の内容を定める。
【０１４１】
プログラムＲＡＭ３６のデータプログラムの中に、データ転送モードを定める転送モードデータ（上位階層の制御データ）ならびにデータ処理器ＰＥＧ宛の処理モードデータ（上位階層の制御データ）がある。
【０１４２】
グローバルプロセッサ３８は転送モードデータを認識した（読取った）制御ステージ（タイミング）では、転送モードデータをデコード（解読）してデータＲＡＭ３７から、該転送モードデータ対応の、外部ＩＦ３９（のデータセレクタＤｓ２０，Ｄｓ２１）を制御する下位制御データ（メモコン指定データ）およびそれによって特定されるメモコンに与える下位階層の制御データ（設定情報＆管理情報：図１６）を読み出して、外部ＩＦ３９に、またそれを介してメモコンに与える。
【０１４３】
また、グローバルプロセッサ３８は上記処理モードデータを認識した制御ステージでは、データ処理モードをデコードしてデータＲＡＭ３７から、該データ処理モード宛てのデータ処理器ＰＥＧのデータ処理プログラムおよび参照データ，設定データを読出してデータ処理器ＰＥＧの各プロセッサエレメントＰＥの内部ＲＡＭに書き込む。
【０１４４】
したがって、図８に示す態様では、下記変換用データ（変換テーブル及び又は補間演算データ）の詳細は後述するが、プログラムＲＡＭ３６およびデータＲＡＭ３７で構成される制御情報メモリＣＭが、バッファメモリＢＭ（ＲＡＭ０〜１７）の制御データ（上記転送モードデータ，設定情報，管理情報）、ならびに、変換テーブル又は補間演算データを含む変換用データ、を記憶する制御情報メモリである。
【０１４５】
バッファメモリＢＭが、逐次的に入力されるデータを蓄え、蓄えたデータの所定数を同時にデータ処理器ＰＥＧに出力し、また、データ処理器ＰＥＧで処理された所定数の処理済データを一旦蓄えて出力可能なバッファメモリである。プロセッサエレメントＰＥ群であるデータ処理器ＰＥＧが、該バッファメモリＢＭの所定数のデータを同時に並行して入力して処理しあるいは処理した所定数のデータを同時に並行して出力するデータ処理器である。そして、バッファコントローラＢＣが、前記バッファメモリＢＭが該データ処理器（ＰＥＧ）の並行入出力に適した形になるように、両者の接続を適応的に変化させ、また、前記制御情報メモリ（ＣＭ）の変換用データに基づいて、同一の複数の変換テーブルを前記バッファメモリ（ＢＭ）に形成することができるバッファコントローラである。
【０１４６】
これらによって、バッファメモリＢＭを、そのメモリ（ＲＡＭ０〜１７のいずれか）の一部又は全部を、データ処理器（ＰＥＧ）の並行入出力に適した状態に設定した後に、バッファメモリ（ＢＭ）からデータ処理器（ＰＥＧ）に所定数のデータを同時に並行して入力しあるいはデータ処理器（ＰＥＧ）が処理した所定数のデータを同時に並行してバッファメモリＢＭに出力するか、あるいは、バッファメモリＢＭに形成された複数の変換テーブルのそれぞれに複数連の被変換データの各連を対応付けて、各変換テーブルから各連の被変換データに対応する変換済データを同時に並行して読出すか、または両者の処理を行う。
【０１４７】
バッファコントローラ（ＢＣ）による、画像ポート０〜４，バッファメモリ（ＢＭ）およびデータ処理器ＰＥＧの各プロセッサエレメントＰＥ、の３者間のデータ転送制御は、図１６を参照して後述する。
【０１４８】
図９に、メモコン（０〜１９）が行うことができる画像データのパラレル，シリアル変換の数種を示す。（ａ）は、画像ポート（０〜４），ＲＡＭ（０〜１７）又はＳＩＭＤ型プロセッサ３３から、与えられる色別Ｒ，Ｇ，Ｂ画像データ（３連；１連は１色の１ラインの画像データ）と像域データＦｄ（１連；１ラインの像域データ）を、１つのメモコンで２連を１連に集成して、合計で２連にパラレル／シリアル変換する態様を示す。この例では、パラレル２連入力のＲ画像データとＧ画像データが、交互ピックアップ集成により、１連に変換され、パラレル２連入力のＢ画像データと像域データＦｄが、交互ピックアップ集成により、１連に変換される。
【０１４９】
（ｂ）は、上記（ａ）でシリアル変換された２連のシリアルデータを、元の４連のパラレルデータに戻すシリアル／パラレル変換を示す。ここでは、各１連のシリアルデータが、並び順でピックアップされて交互に２連に分配される。すなわち奇数番データ列と偶数番データ列の２連に分離される。
【０１５０】
（ｃ）は、ＩＰＵ１のバッファメモリ装置３２では実行されないが、ＩＰＵ２の同様なバッフアメモリで、ＩＰＵ３ｙ〜３ｋへのＹＭＣＫ画像データ出力のときに実行されるパラレル／シリアル変換を示し、５連のパラレルデータ、すなわち色別Ｙ，Ｍ，Ｃ，Ｋ画像データ（４連）と像域データＦｄ（１連）、を４連のシリアルデータに変換する。変換した各１連のシリアルデータはＩＰＵ３ｙ〜３ｋのそれぞれに転送される。ＩＰＵ３ｙ〜３ｋは、逆変換すなわちシリアル／パラレル変換により、各１色の画像データ（Ｙ，Ｍ，Ｃ，Ｋ）と像域データＦｄの２連に分ける。
【０１５１】
（ｄ）は、ＩＰＵ１のバッファメモリ装置３２では実行されないが、ＩＰＵ２の同様なバッフアメモリで、ＩＰＵ２のＳＩＭＤ型プロセッサが生成したパラレルＹＭＣＫ画像データをパラレルバスＰｂにシリアル出力するときに実行されるパラレル／シリアル変換を示し、４連のパラレルデータ、すなわち色別Ｙ，Ｍ，Ｃ，Ｋ画像データ（４連）、を２連のシリアルデータに変換する。この２連のシリアルデータを受けるときには、ＩＰＵ２は逆変換すなわちシリアル／パラレル変換により、元の４連の色別Ｙ，Ｍ，Ｃ，Ｋ画像データに分ける。
【０１５２】
（ｅ）は、１ライン上の画像データを奇数番画素のものの連なりと、偶数番画素のものの連なりの二連に分離する（実線矢印）。或はその逆に、奇数番画素の画像データ列と偶数番画素の画像データ列すなわち二連を１ラインの連なりに集成する（破線矢印）。図上には、モノクロモードで読取りユニット２１が出力するモノクロ画像データＢｋの分離／集成を示すが、カラー画像データの一色のもの（例えばＲ画像データ）でも同様である（ＢｋをＲと読み替えればよい）。
【０１５３】
ＳＩＭＤ型プロセッサ３３は、外部（メモコン）とのデータ入出力に関し、同時に並行して２バイトのデータを入出力できる入出力ポートを持ち、２バイト同時に入出力できるのはもとより、各バイトのそれぞれを個別に入出力できる。２バイト入出力および１バイトづつの入出力を任意に設定できる。
【０１５４】
図１０に、メモコン（０〜１９）が行うことができる画像データのパラレル，シリアル変換、ならびに、ＩＰＵ１，ＩＰＵ２およびＩＰＵ３ｙ〜ＩＰＵ３ｋが実施し得るデータ入出力モードの数例Ａ〜Ｇを示す。
【０１５５】
ＡのＡｆ方向（実線矢印）の画像データの流れは、例えばＩＰＵ１において、読取りユニット２１が与える１ラインの画像データ（モノクロ画像モードの白黒画像データ又はカラー画像モードでのＲＧＢ画像データのうちの１色の画像データ）をメモコンＡ（０〜１９の１つ）に与えて、メモコンＡで１ライン上の各画像データを並び順で交互に振り分けて奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して、奇数番画素の画像データと偶数番画素の画像データとを同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で両画像データを同時に並行して入力して各画像データに同時に並行してデータ処理を施してメモコンＢ（０〜１９の１つ）に出力し、メモコンＢで奇数番画素の画像データ列と偶数番画素の画像データ列から交互に画像データを摘出して１ラインに合成して、ＣＤＩＣに送出する、「１ライン入力の分離処理モード」のものである。
【０１５６】
なお、必要に応じてメモコンＡ及びメモコンＢの入力側，出力側にラインバッフアメモリ（ＲＡＭ ０〜１７のいずれか）もしくはＬＵＴ（ＲＡＭ ０〜１７のいずれか）を介挿することもある。また、メモコンＡ，ＢおよびＣは、同一のものを指す場合もあるし、別体の場合もある。これらは、以下に説明する他のモードにおいても同様である。
【０１５７】
ＡのＡｒ方向（破線矢印）の画像データの流れは、例えばＩＰＵ２あるいはＩＰＵ３ｙ〜３ｋにおいて、ＣＤＩＣ又はＩＰＵ２が与える１ラインの画像データをメモコンＢで奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して、ＳＩＭＤ型プロセッサ３３で奇数番画素の画像データと偶数番画素の画像データとを同時に並行して処理して、同時に並行して出力し、メモコンＡで１ラインに合成して、ＩＰＵ３ｙ〜３ｋ又は作像ユニット１０５に送出する、「１ライン入力の分離処理モード」のものである。
【０１５８】
ＢのＢｆ方向（実線矢印）の画像データの流れは、例えばＩＰＵ１において、読取りユニット２１が与える１ライン上の奇数番画素の画像データ列と偶数番画素の画像データ列の２連（モノクロ画像モードの白黒画像データ又はカラー画像モードでのＲＧＢ画像データのうちの１色の画像データ）をメモコンＡを介して、同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後の奇数番画素の画像データ列と偶数番画素の画像データ列を１ラインに合成して、ＣＤＩＣに送出する、「奇数偶数画素分離入力モード」のものである。
【０１５９】
ＢのＢｒ方向（破線矢印）の画像データの流れは、例えばＩＰＵ２あるいはＩＰＵ３ｙ〜３ｋにおいて、ＣＤＩＣ又はＩＰＵ２が与える１ラインの画像データをメモコンＢで奇数番画素の画像データ列と偶数番画素の画像データ列の２連に分離して、ＳＩＭＤ型プロセッサ３３で奇数番画素の画像データと偶数番画素の画像データとを同時に並行して処理して、同時に並行して出力し、メモコンＡで２連のまま同時に並行して、ＩＰＵ３ｙ〜３ｋ又は作像ユニット１０５に送出する、「奇数偶数画素分離出力モード」のものである。
【０１６０】
ＣのＣｆ方向（実線矢印）の画像データの流れは、ＩＰＵ２において、読取りユニット２１が与える１ラインのＲＧＢ画像データの２つＲおよびＧ画像データを、メモコンＡを介して同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後のＲ画像データとＧ画像データを一連に合成してＣＤＩＣに送出する、「複数色並行処理モード」のものである。
【０１６１】
ＣのＣｒ方向（破線矢印）の画像データの流れは、ＩＰＵ２において、ＣＤＩＣが与える、Ｒ画像データとＧ画像データを交互に配列した一連の画像データをメモコンＢでＲ画像データ列とＧ画像データ列の２連に分離して、ＳＩＭＤ型プロセッサ３３でＲ画像データとＧ画像データとを同時に並行して処理して、同時に並行して出力し、メモコンＡで２連のまま同時に並行して、ＣＤＩＣに送出する、「複数色分離出力モード」のものである。
【０１６２】
ＤのＤｆ方向（実線矢印）およびＤｒ方向（破線矢印）の画像データの流れは、それぞれＣのＣｆ方向およびＣｒ方向の画像データの流れと同様である。ただし、カラー読取りのＲＧＢ画像データは３連（３色）であるので、Ｄにおいては、もう一連のデータＸが加えられる。このデータＸはダミーデータの場合と、後述の像域データＦｄの場合がある。
【０１６３】
ＥのＥｆ方向およびＦのＦｆ方向（いずれも実線矢印）の画像データの流れは、ＩＰＵ２において、ＹＭＣＫ画像データの２連Ｙ，Ｍ／Ｃ，ＫをメモコンＡを介して、同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後の２連Ｙ，Ｍ／Ｃ，Ｋの画像データを一連に合成してＣＤＩＣに送出する、「複数色並行処理モード」のものである。
【０１６４】
ＥのＥｒ方向およびＦのＦｒ方向（破線矢印）の画像データの流れは、ＩＰＵ２において、ＣＤＩＣが与える、２色の画像データＹ，Ｍ／Ｃ，Ｋを交互に配列した一連の画像データを、メモコンＢで２色すなわち２連に分離して、ＳＩＭＤ型プロセッサ３３で２色を同時に並行して処理して、メモコンＡで２連のまま同時に並行して、ＩＰＵ３ｙ，ＩＰＵ３ｍ／ＩＰＵ３ｃ，ＩＰＵ３ｋに出力する「複数色分離出力モード」のものである。
【０１６５】
ＧのＧｆ方向（実線矢印）の画像データの流れは、例えばＩＰＵ１において、モノクロ画像モードにおいて読取りユニット２１が与える２ラインの白黒画像データをメモコンＡを介して、同時に並行してＳＩＭＤ型プロセッサ３３に与えて、プロセッサ３３で同時に並行して処理を施して同時に並行して出力し、メモコンＢで処理後の２ラインの画像データをラインメモリ（ＲＡＭ０〜１７のいずれか）に順次に格納して、格納を終えると、１ラインごとにＣＤＩＣに送出する、「白黒複数ライン処理モード」のものである。
【０１６６】
ＧのＧｒ方向（破線矢印）の画像データの流れは、例えばＩＰＵ２あるいはＩＰＵ３ｋにおいて、ＣＤＩＣ又はＩＰＵ２がシリアルに与える２ラインの画像データをメモコンＢでラインメモリ（ＲＡＭ ０〜１７のいずれか）に蓄積して、２ライン分を同時に並行してＳＩＭＤ型プロセッサ３３に与えて、そこで同時に並行して処理して同時に並行して出力し、メモコンＡで２連（２ライン）のまま同時に並行して、ＩＰＵ３ｋ又は作像ユニット１０５に送出する、「白黒複数ライン出力モード」のものである。
【０１６７】
なお、メモコンおよびＳＩＭＤ型プロセッサ３３共に、一連のみの入出力および処理は当然可能である。また、各メモコンには単体で、図１０のＢ〜Ｇに示すメモコンＡおよびＳＩＭＤ型プロセッサ３３を省略した形での、メモコンＢ（図１０のＢ〜Ｆの場合）およびメモコンＣ（図１０のＧの場合）の、２連入力／一連出力のパラレル／シリアル変換（以下では単にシリアル変換という）の機能、ならびに、一連入力／２連出力のシリアル／パラレル変換（以下では単にパラレル変換という）の機能がある。
【０１６８】
この機能を用いてＲＧＢ画像データと共に像域データＦｄを転送する場合には、ＲおよびＧ画像データは、メモコンで２連入力／一連出力のシリアル変換（Ｃｆ出力）で一連にしてＣＤＩＣに送出するが、Ｂ画像データは、像域データＦｄと共に２連入力／一連出力のシリアル変換（Ｄｆ出力、ただしＸ＝Ｆｄ）で一連にしてＣＤＩＣに送出する。また、ＩＰＵ２からＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋに、ＹＭＣＫ画像データのそれぞれと像域データＦｄとを送出するときには、ＩＰＵ２の４個のメモコンのそれぞれで、Ｙ，Ｍ，ＣおよびＫ画像データのそれぞれと像域データＦｄとを、２連入力／一連出力のシリアル変換（Ｃｆ出力）で一連にして、それぞれをＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋに転送する。ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの各メモコンは、一連入力／２連出力のパラレル変換によって、Ｙ，Ｍ，ＣおよびＫ画像データのそれぞれと像域データＦｄとの２連に分離する。
【０１６９】
この実施例では、バッフアメモリ装置３２の画像ポートが２バイト（１６ビット）パラレル入力および又は出力が可能なものであるので、同時に二連の画像データを並行して入，出力できる。したがって、画像ポートとＳＩＭＤ型プロセッサ３３との間でメモコンを介して同時に二連の画像データを並行して入出力できる。この場合には、図１０のケースＡ〜Ｇの何れでも、画像ポートからメモコンＡに画像データを入力して、すなわちケースＡの場合には一連の画像データを、ケースＢ〜Ｇの場合には二連の画像データを入力して、メモコンＡで二連に画像データを振り分けて同時に並行してＳＩＭＤ型プロセッサ３３に与えて、ＳＩＭＤ型プロセッサは同時に並行して処理をして、処理済データを二連で同時に出力し、メモコンＡ（別個のメモコンでもよい）がそのまま二連を、画像ポートを通して出力できる。この場合は、図１０上では、ＳＩＭＤ型プロセッサ３３に図１０上最左端（画像ポート側）から実線矢印で示す方向（右向き）の流れで画像データを与えて、ＳＩＭＤ型プロセッサ３３で折り返すように、処理済画像データを破線矢印で示す左向き方向（左端：画像ポート）に出力する形態のデータフローを採用するのが好ましい。
【０１７０】
画像ポートが１バイト（８ビット）の場合、あるいは２バイト以上であっても、データ入，出力の相手先が一連の画像データ入出力仕様の場合には、図１０のＡ〜Ｇの何れでも、画像ポートからメモコンＢ（ケースＧではメモコンＣ）に一連の画像データを入力して、メモコンＢで二連に振り分けて同時に並行してＳＩＭＤ型プロセッサ３３に与えて、ＳＩＭＤ型プロセッサは同時に並行して処理をして、処理済データを二連で同時に出力し、メモコンＢ（別のメモコンでもよい）が一連に合成して画像ポートを通して出力する。この場合は、図１０上では、ＳＩＭＤ型プロセッサ３３に図１０上最右端（画像ポート側）から点線矢印Ａｒ〜Ｇｒで示す方向（左向き）の流れで画像データを与えて、ＳＩＭＤ型プロセッサ３３で折り返すように、処理済画像データを実線矢印Ａｆ〜Ｇｆで示す右向き方向（右端：画像ポート）に出力する形態のデータフローを採用する。
【０１７１】
即ち、本実施例のバッフアメモリ装置３２は、図１０上のＡ〜Ｇの、図１０上最左端から最右端に流れるデータフロー，その逆に最右端から最左端に流れるデータフロー，最左端からＳＩＭＤ型プロセッサ３３で折り返して最左端に戻るデータフロー、および、最右端からＳＩＭＤ型プロセッサ３３で折り返して最右端に戻るデータフロー、の何れも任意に設定または選択できる。なお、これらのデータフローの何れでも、メモコンＡ，Ｂ，Ｃは同一のものであってもよいし、別個のものであっても良い。又、ラインバッフアメモリ（ＲＡＭ ０〜１７のいずれか）は必要に応じてメモコンの入力側および又は出力側に介挿する。
【０１７２】
図４の（ｂ）に、ＣＤＩＣの機能構成の概要を示す。画像データ入出力制御１２１は、ＩＰＵ１が図９の（ａ）に示す態様でシリアル変換したＲＧＢ画像データ（像域データＦｄを含む）をうけて、ＩＰＵ２に出力する。ＩＰＵ２は、そのメモコンで図９の（ｂ）に示すパラレル／シリアル変換をして、ＲＧＢ画像データのそれぞれと像域データＦｄに分離し、ＲＧＢ画像データを中間処理を施してＹＭＣＫ各記録色の画像データに変換した８ビット構成の多値ＹＭＣＫ画像データを発生して、画像形成（プリントアウト）が指定されているときには、図９の（ｃ）に示すパラレル／シリアル変換をして、ＩＰＵ３ｙ〜ＩＰＵ３ｋに出力する。パラレルバスＰｂに出力する指定の場合には、図９の（ｄ）に示すパラレル／シリアル変換をしてＣＤＩＣの画像データ入出力制御１２２に送りだす。
【０１７３】
画像データ入出力制御１２２が受けたデータは、パラレルバスＰｂでの転送効率を高めるためにデータ圧縮部１２３に於いて、画像データの１次圧縮を行う。圧縮した画像デ−タは、データ変換部１２４でパラレルデータに変換してパラレルデータＩ／Ｆ１２５を介してパラレルバスＰｂへ送出される。パラレルデータバスＰｂからパラレルデータＩ／Ｆ１２５を介して入力される画像データは、データ変換部１２４でシリアル変換される。このデータは、バス転送のために１次圧縮されており、データ伸張部１２６で伸張される。伸張された画像データは、図９の（ｄ）のメモコン出力側に示す２連のシリアルデータであり、画像データ出力制御１２７によってＩＰＵ２へ転送される。ＩＰＵ２では、パラレル変換によりＹ，Ｍ，Ｃ，Ｋ画像データに分ける。
【０１７４】
ＣＤＩＣは、パラレルバスＰｂで転送するパラレルデータとシリアルバスＳｂで転送するシリアルデータの変換機能を併せ持つ。システムコントローラ１０６は、パラレルバスＰｂにデータを転送し、プロセスコントローラ１０１は、シリアルバスＳｂにデータを転送する。２つのコントローラ１０６，１０１の通信のために、デ−タ変換部１２４およびシリアルデ−タＩ／Ｆ１２９で、パラレル／シリアルデータ変換を行う。シリアルデータＩ／Ｆ１２８は、ＩＰＵ２用であり、ＩＰＵ２ともシリアルデ−タ転送する。
【０１７５】
図１１の（ａ）に、ＩＰＵ２の概要を示す。ＩＰＵ２は、入出力Ｉ／Ｆ４１，バッファメモリ４２およびＳＩＭＤ型プロセッサ４３を結合したカラー画像処理ユニットである。これは、図５に示すＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）と同様の構成であるが、ＳＩＭＤ型プロセッサ４３のプログラムＲＡＭおよびデータＲＡＭに格納されるデータが、ＩＰＵ２では、ＲＧＢ画像データに中間処理（フィルタ処理，地肌除去，色変換すなわちＹＭＣＫ画像データへの変換，下色除去，主走査変倍，主走査シフト，主走査ミラーリング，副走査間引き，マスク処理および単色文字出力の場合の２値化）を行うものである。
【０１７６】
図１１の（ｂ）に、ＩＭＡＣの機能構成の概略を示す。パラレルデータＩ／Ｆ１４１に於いて、パラレルバスＰｂに対する画像データの入，出力を管理し、ＭＥＭへの画像データの格納／読み出しと、主に外部のパソコンＰＣから入力されるコードデータの画像データへの展開を制御する。ＰＣから入力されたコードデータは、ラインバッファ１４２に格納する。すなわち、ローカル領域でのデータの格納を行い、ラインバッファ１４２に格納したコードデータは、システムコントローラＩ／Ｆ１４４を介して入力されたシステムコントローラ１０６からの展開処理命令に基づき、ビデオ制御１４３に於いて画像データに展開する。
【０１７７】
展開した画像データもしくはパラレルデータＩ／Ｆ１４１を介してパラレルバスＰｂから入力される画像データは、ＭＥＭに格納される。この場合、データ変換部４５に於いて格納対象となる画像データを選択し、データ圧縮部４６においてメモリ使用効率を上げるためにデータの２次圧縮を行い、メモリアクセス制御部１４７にてＭＥＭのアドレスを管理しながらＭＥＭに２次圧縮したデータを格納する。ＭＥＭに格納された画像データの読み出しは、メモリアクセス制御部１４７にて読み出し先アドレスを制御し、読み出された画像データをデータ伸張部４８にて伸張する。伸張された画像データは、パレルバスＰｂで転送用に１次圧縮されたものであり、これをパラレルバスＰｂへ転送する場合、パラレルデータＩ／Ｆ１４１を介してデータ転送を行う。
【０１７８】
図３に示す、ＦＡＸ送受信を行うファクシミリコントロールユニットＦＣＵは、画像データを通信形式に変換して外部回線ＰＮに送信し、又、外部回線ＰＮからのデータを画像データに戻して外部Ｉ／Ｆ部及びパラレルバスＰｂを介して作像ユニット１０５において記録出力する。ＦＣＵは、ＦＡＸ画像処理，画像メモリ，メモリ制御部，ファクシミリ制御部，画像圧縮伸張，モデム及び網制御装置からなる。画像データの出力バッファ機能に関してはＩＭＡＣ及びＭＥＭでその機能の一部をおぎなう。
【０１７９】
この様に構成されたＦＡＸ送受信部ＦＣＵでは、画像情報の伝送を開始するとき、ＦＣＵ内においてファクシミリ制御部がメモリ制御部に指令し、ＦＣＵ内の画像メモリから蓄積している画像情報を順次読み出させる。読み出された画像情報は、ＦＣＵ内のＦＡＸ画像処理によって元の信号に復元されるとともに、密度変換処理及び変倍処理がなされ、ファクシミリ制御部に加えられる。ファクシミリ制御部に加えられた画像信号は、画像圧縮伸張部によって符号圧縮され、モデムによって変調された後、網制御装置を介して宛先へと送出される。そして、送信が完了した画像情報は、画像メモリから削除される。
【０１８０】
受信時には、受信画像は一旦ＦＣＵ内の画像メモリに蓄積され、その時に受信画像を記録出力可能であれば、１枚分の画像の受信を完了した時点で記録出力される。
【０１８１】
図１２に、ＩＰＵ３ｙ〜３ｋの概要を示す。ＩＰＵ３ｙ〜３ｋは同一の構成で、ほぼ同様な内容の出力補正（プリンタγ変換および階調処理）を行う。そこでここではＩＰＵ３ｙを説明する。ＩＰＵ３ｙは、入出力Ｉ／Ｆ５１ｙ，バッファメモリ５２ｙおよびＳＩＭＤ型プロセッサ５３ｙを結合したカラー画像処理ユニットである。これは、図５に示すＩＰＵ１のカラー画像処理ユニット（３１＋３２＋３３）と同様の構成であるが、ＳＩＭＤ型プロセッサ５３ｙのプログラムＲＡＭおよびデータＲＡＭに格納されるデータが、ＩＰＵ３ｙでは、Ｙ画像データにＹ用のプリンタγ変換を加えさらに、階調処理によってプリント出力用の２値データに変換するものである。階調処理では、濃度階調処理，ディザ処理および誤差拡散２値化があり、画像処理モード指定または像域データＦｄに応じてそれらの１つを実施するが、本実施例のＩＰＵ３ｙは、誤差拡散２値化ユニット３５（図５に２点鎖線で示す）をＳＩＭＤプロセッサ５３ｙに接続したものである。図１２においてはこの誤差拡散２値化ユニット３５の図示は省略している。
【０１８２】
ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの説明はそれぞれ、上記ＩＰＵ３ｙの説明のＹ（ｙ）を、Ｍ（ｍ），Ｃ（ｃ）およびＫ（ｋ）とおき変えたものとなる。なお、ＩＰＵ３ｙ〜３ｋは、図９の（ｃ）のメモコンの出力側に示す、像域データＦｄを含むシリアルデータを受けるときには、図９の（ｃ）のパラレル／シリアル変換、の逆変換をして、ＹＭＣＫ画像データと像域データＦｄとを分離する。例えばＩＰＵ３ｙは、Ｙ画像データと像域データＦｄが交互に配置された１連のシリアルデータを、Ｙ画像データのみの１連と、像域データＦｄのみの１連に、パラレル変換する。
【０１８３】
１ライン上の奇数番画素のデータ列と偶数番画素のデータ列の２連で、同時に並行して２画素（奇数番画素と偶数番画素）の画像データを受けるときには、同時に取り込んでＩＰＵ３ｙ〜３ｋの内部で２画素の画像データを同時に並行して処理する。ＩＰＵ３ｙ〜３ｋで生成した作像ユニット１０５に出力するための、奇数番画素のデータ列と偶数番画素のデータ列の２連は、図９の（ｅ）に破線矢印で示すように、奇数番画素および偶数番画素のデータをシリアルに１連に並ぶ１ラインのプリント出力用の画像データ列に集成してから、作像ユニット１０５に出力する。なお、作像ユニット１０５において、奇数番画素と偶数番画素とを別個のレーザ光又は別個の走査線で露光する場合には、奇数番画素のデータ列と偶数番画素のデータ列の２連のままで作像ユニット１０５に出力する。また、図９の（ｅ）には、ＩＰＵ３ｋが処理するＢｋ画像データの場合を表記するが、ＩＰＵ３ｙ〜３ｃが処理するＹ，ＭおよびＣ画像データの場合も同様である。
【０１８４】
以上の例において、画像データ制御手段であるＣＤＩＣと画像メモリ制御手段であるＩＭＡＣは、パラレルバスＰｂで接続されている。各独立した、カラー原稿スキャナＳＣＲ，第２のカラー画像処理ユニットＩＰＵ２およびカラープリンタＰＴＲは直接パラレルバスＰｂに接続せずにＣＤＩＣあるいはＩＰＵ２に接続するため、事実上、パラレルバスＰｂの使用管理は、ＣＤＩＣとＩＭＡＣによってのみ行われる。よってパラレルバスＰｂの調停や転送の制御が容易であり、かつ効率的である。
【０１８５】
図１３に、画像メモリＭＥＭに画像を蓄積する処理ならびにＭＥＭから画像を読出す処理のフローを示す。（ａ）はカラー原稿スキャナＳＣＲが発生するＲＧＢ画像データ又はＩＰＵ２が変換したＹＭＣＫ画像データをＭＥＭに書き込むまでの画像データの処理あるいは転送過程Ｉｐ１〜Ｉｐ１４を示し、（ｂ）はＭＥＭから画像データを読み出して、カラープリンタＰＴＲの作像ユニット１０５に出力するまで、又は、ＲＧＢ画像データを読出してＩＰＵ２でＹＭＣＫ画像データに変換して再度ＭＥＭに書込むまで、の画像データの処理あるいは転送過程Ｏｐ１〜Ｏｐ１３を示す。ＣＤＩＣの制御により、このようなバス及びユニット間のデータフローが制御される。
【０１８６】
なお、カラー原稿スキャナＳＣＲが発生するＲＧＢ画像データをＭＥＭに書込むときには、ＣＤＩＣは、ステップＩｐ４からＩＰ６に進むルート（Ａ）を選択する。カラー原稿スキャナＳＣＲが発生するＲＧＢ画像データをＩＰＵ２でＹＭＣＫ画像データに変換してそのままプリントアウトするときにはルート（Ｂ）を選択する。ＩＰＵ２のＹＭＣＫ画像データを一旦ＭＥＭに書込む時には、ステップＩｐ４からＩＰ５に進むルート（Ｃ）を選択する。
【０１８７】
メモリＭＥＭから読出すときには、読出しデータがＹＭＣＫ画像データであるときにはＣＤＩＣは、ステップＯｐ８からＯＰ１０に進むルート（Ｄ）を選択し、ＲＧＢ画像データを読出してＹＭＣＫデータに変換してから再度ＭＥＭに書込む時には、ステップＯｐ８からＩＰ１０に進むルート（Ｅ）を選択し、ＲＧＢ画像データを読出してＹＭＣＫデータに変換してプリントアウトするときには、ステップＯｐ８からＯＰ９に進むルート（Ｆ）を選択する。
【０１８８】
上述のＩＰＵ１におけるＲＧＢ画像データの読取補正，ＩＰＵ２におけるＹＭＣＫ画像データへの変換を含む中間処理、および、ＩＰＵ３ｙ〜ＩＰＵ３ｋにおけるプリンタ出力用の出力補正、のいずれにも、１ライン上に分布する各画素宛ての各画像データに、大要では同一の処理を行う画像処理が多い。細かくは、像域データＦｄの違いに対応して処理内容を切換える処理もあるが、その場合でも像域データＦｄが同じであれば同じ内容の画像処理を行う。
【０１８９】
したがって、カラー画像処理ユニットＩＰＵ１〜ＩＰＵ３にはＳＩＭＤ型プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃ，５３ｋを用いて、多数のプロセッサエレメントPEによって、多数の、多値階調のカラー画像データのそれぞれに同時に並行して同じ画像処理を施すことにより、前記読取補正，中間処理および出力補正の総てでカラー画像処理速度を高くしている。
【０１９０】
なお、本実施例でＳＩＭＤ型プロセッサ３３，４３，５３Y，５３ｍ，５３ｃ，５３ｋは、それぞれが８ビット以上の多値画像データを処理する総計３２０個のプロセッサエレメントＰＥを備え、同時に３２０個（３２０画素分）の画像データを処理できる。例えばディザ処理で用いられるマトリクスは、例えば４×４，６×６，８×８，１６×１６のサイズが考えられ、これらの何れにも適応しえて、しかも、ディザ処理速度を速くするために同時に複数個のマトリクスの処理を並行して行おうとすれば、４，８は１６の約数のため６と１６の最小公倍数である９６（＝６×１６）の整数倍の数のプロセッサエレメントＰＥが必要である。そこで本実施例では、オフセット分３２個を加えて、９６×３＋３２＝３２０個のプロセッサエレメントＰＥを設けている。これらオフセットのものは、９６×３個の画素群の画像データを処理する場合に、該画素群の両外側の近傍画素の画像データを参照するときに、該近傍画素の画像データ保持用又は供給用もしくは中間的な演算処理用に使用される。
【０１９１】
注目画素を中心に２次元方向にそれぞれ複数の画素があるマトリクスの区分で、注目画素の画像データにエッジ強調又は平滑化の処理を施すフィルタ処理（ＭＴＦ補正）のとき、また、マトリクスの画像データ分布をエッジパターンマトリクスと比較して注目画素が画像エッジであるかを判定するエッジ検出など、マトリクス区分の画像データ処理をする場合には、実質上演算データを算出出力する９６×３個のプロセッサエレメントＰＥ（実効エレメント）の両側に夫々１６個プロセッサエレメントをオフセット分として割当てて、それらにも９６×３個の画素群の両外側の近傍画素の画像データを与えて、積和演算或はパターン比較をして、結果を実効エレメントに供給する必要がある。したがって、画像処理の内容によっては、９６×３個以上のプロセッサエレメントが同時並行の画像データ処理に用いられる。
【０１９２】
なお、上述の、γ変換用ＬＵＴを生成するための直線近似の補間演算の場合には、近傍画素の画像データを注目画素の補間演算に参照する必要はないので、３２０個のプロセッサエレメントＰＥのすべてを、実効エレメントとして３２０画素の画像データの同時並行の補間演算に用いることができる。しかし、γ変換対象のカラー画像データが、本実施例では、８ビット構成の多値階調データであって、０〜２５５まで総計２５６個の多値階調データの補間演算をすればよいので、０〜２５５まで総計２５６個の多値階調データ群の全てを、２５６個のプロセッサエレメントＰＥを使用して同時に算出する。
【０１９３】
なお、例えば９，１０，１１，１２ビット構成などで、多値階調データの数が、５１２個，１０２４個，２０４８個など、３２０個を超える場合には、たとえば５１２個のときには最初の０〜３１９の多値階調データ群を一度に補間演算してＬＵＴ用ＲＡＭに算出したγ変換データを書込み、つぎに残りの３２０〜５１１の多値階調データ群を一度に補間演算してＬＵＴ用ＲＡＭに算出したγ変換データを書込むなど、数回に分けて補間演算によるγ変換データを実行すればよい。
【０１９４】
ここで、ＩＰＵ１，ＩＰＵ２およびＩＰＵ３ｙ〜３ｋが実行する、多数の画像データに同時に並行して同一の処理を行う多くの画像処理の中の、γ変換（ＩＰＵ１におけるスキャナγ変換＆ＩＰＵ３ｙ〜３ｋにおけるプリンタγ変換）に用いるＬＵＴの生成を説明する。
【０１９５】
ハードディスクＨＤＤ（図３）には、ＳＩＭＤ型プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃおよび５３ｋそれぞれのプログラムＲＡＭおよびデータＲＡＭ（３６，３７：図６）にロードする、画像処理プログラムおよびデータがある。
【０１９６】
システムコントローラ１０６が、電源オンに応じて発生するリセット信号ならびに操作ボードＯＰＢまたはホストＰＣからのリセット指示に応答してシステムの初期設定をするとき、ハードディスクＨＤＤにある、各プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃおよび５３ｋ宛てのプログラムおよびデータを、上述のＩＭＡＣ，パラレルバスＰｂ，ＣＤＩＣ，シリアルバスＳｂおよびプロセスコントローラ１０１を用いるデータ転送を利用して、各プロセッサ３３，４３，５３ｙ，５３ｍ，５３ｃおよび５３ｋのプログラムＲＡＭおよびデータＲＡＭにロードする。
【０１９７】
図１４に、操作ボードＯＰＢまたはホストＰＣからの画像処理の指示に応答するシステムコントローラ１０６の、システム設定の概要を示す。システムコントローラ１０６は、操作ボードＯＰＢ，パソコンＰＣ，ＦＣＵ，カラー原稿スキャナＳＣＲおよびカラープリンタＰＴＲとの間で、コマンド，応答および状態情報のやり取りをして、操作ボードＯＰＢ，パソコンＰＣあるいはＦＣＵから画像処理コマンド（命令，指示）を受けると（ステップＳｃ１）、コマンドを解析する（ステップＳｃ２）。すなわち命令データをデコードする。なお、以下において、括弧内には、ステップという語を省略して、ステップＮｏ．又は符号のみを記す。
【０１９８】
そしてシステムコントローラ１０６は、コマンド解析結果にしたがって、図３に示すシステム構成各要素の動作モードを決定してそれらに動作モードを指定し（Ｓｃ３）、動作モード対応の画像処理用データを転送する（Ｓｃ４）。システム構成各要素は、受けた動作モードおよび処理用データを自身に設定して、その実行が可能であると、レディをシステムコントローラ１０６に報知する。指定動作モードの実行に関わりがある全ての要素がレディであるとシステムコントローラ１０６は、システム構成各要素に画像処理の開始を指示する（Ｓｃ）。
【０１９９】
図１５には、システムコントローラ１０６が初期設定を指示したときの、それに応答したＩＰＵ１のＳＩＭＤ型プロセッサ３３の、自己の初期設定の内容を示す。システムコントローラ１０６は初期設定コマンドでＨＤＤの、ＳＩＭＤ型プロセッサ３３宛てのプログラムおよび画像処理用データの転送元アドレスおよびダウンロード指示をＳＩＭＤ型プロセッサ３３に与える。ＳＩＭＤ型プロセッサ３３の外部Ｉ／Ｆ３９のＤＭＡＣが、これに応答して、指定があったアドレスのプログラムデータをプログラムＲＡＭ３６に、画像処理用データ（参照データ）をデータＲＡＭ３７に書込む（Ｓｄ１）。
【０２００】
このデータ転送が完了すると、ＤＭＡＣのレディ報知に応答してＳＩＭＤ型プロセッサ３３がプログラムＲＡＭ３６の初期設定プログラムにしたがって、バッファメモリ装置３２の設定（Ｓｄ２），シェーディング補正ＬＵＴの生成（Ｓｄ３），ドット補正ＬＵＴの生成（Ｓｄ４）、Ｒ，Ｇ＆Ｂ各γ変換のＬＵＴの生成（Ｓｄ５），ＩＤＵγ変換のＬＵＴの生成（Ｓｄ６）および像域分離で用いる各種ＬＵＴの生成（Ｓｄ７）を行い、これらを完了するとレディを報知する。
【０２０１】
バッファメモリ装置３２の設定（Ｓｄ２）では、初期設定プログラムの中でのメモコンおよびメモリ割当てにしたがって、図５に示す２０個のメモコン０〜１９の制御機能の設定、ならびに、１６個のＲＡＭ（０〜１５）および２個のＲＡＭ（１６，１７）の用途割り当てを行う。用途種の主のものは、入力画像データを一時保持する入力ラインバッフア，出力用の画像データを一時保持する出力ラインバッフア，処理途中の画像データを一時保持する中間ラインバッフア，ＬＵＴおよびデータ遅延又は同期用の遅延メモリ、であり、メモコンの制御機能は、これら各用途でのＲＡＭアクセスコントロールである。
【０２０２】
このような設定は、ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が、データＲＡＭ３７から読み出してグローバルプロセッサ３８内のメモコン設定レジスタおよびバッファメモリ管理レジスタに書込んだ、図５に示す２０個のメモコンそれぞれ宛てのメモコン設定情報および該設定情報に含まれるＲＡＭ（０〜１７）宛ての管理情報を、該当のメモコンに出力することにより、実現する。なお、これらのメモコン設定情報の初期情報は、ＳＩＭＤ型プロセッサ３３が初期設定プログラムにしたがって、データＲＡＭ３７から読出してメモコン設定レジスタおよびバッファメモリ管理レジスタに書込んだものであるが、その後画像処理が始まると、その進行にしたがって、メモコン設定情報およびＲＡＭ宛ての管理情報は書き換えられる。例えば、入力ラインバッファに指定されたＲＡＭｅ（０〜１５の１つ）（のデータ読み書きを制御するメモコンｅ）に対しては、入力画像データを受け入れるタイミングでは「書込」が指定されるが、受け入れ（書込）が完了して、それの画像データを所定個数ごとに読出して画像処理を施すタイミングでは、「読出し」が指定される。
【０２０３】
図１６の（ａ）に、１組のメモコン設定レジスタ上のメモコン設定情報の区分を示し、図１６の（ｃ）には１組のバッファメモリ管理レジスタ上のバッファメモリ管理情報の区分を示す。１組のメモコン設定レジスタと１組のバッファメモリ管理レジスタとは対になっており、データＲＡＭ３７にはＨＤＤから複数対が書き込まれる。各対は、ＩＰＵ１のデータ処理モードに対応付けられており、データ処理モードに応じた１対をグローバルプロセッサ３８がその内部に読込み、その中の各メモコン設定情報およびそれにリンクした各バッファメモリ管理情報を、該当のメモコンに出力する。
【０２０４】
図１６の（ｂ）に、メモコン設定レジスタ上の１つのメモコン設定情報の主要項目を示す。主要項目には、転送モード，Ｆｒｏｍ（データ送出側要素ＩＤ），Ｔｏ（データ受取側ＩＤ）および制御モードがある。
【０２０５】
転送モードの主要なものは次の通りである：
(TM1)画像ポート入力データの、バッファＲＡＭ（０〜１７）への格納；
(TM2)画像ポート入力データの、ＳＩＭＤ型プロセッサ３３のプロセッサエレメントＰＥへの直送；
(TM3)バッファＲＡＭ（０〜１７）からプロセッサエレメントＰＥへ送出；
(TM4)プロセッサエレメントＰＥからバッファＲＡＭ（０〜１７）へ出力；
(TM5)プロセッサエレメントＰＥから画像ポートへの直送出力；
(TM6)バッファＲＡＭ（０〜１７）から画像ポートに出力；
(TM7)画像ポート入力データをＬＵＴを設定したＲＡＭ（０〜１７）のアドレスラインに出力；
(TM8)バッファＲＡＭ（０〜１７）の画像データをＬＵＴを設定したＲＡＭ（０〜１７）に出力；
(TM9)ＬＵＴを設定したＲＡＭ（０〜１７）の読出しデータをプロセッサエレメントＰＥへ送出；および、
(TM10)ＬＵＴを設定したバッファＲＡＭ（０〜１７）の読出しデータをバッファＲＡＭ（０〜１７）に格納。
【０２０６】
Ｆｒｏｍの項には、メモコンにデータを与える送出側要素（画像ポート，ＲＡＭ０〜１７、又は、ＳＩＭＤ型プロセッサ３３のプロセッサエレメントＮｏ．０〜ｎ−１）のデータ出力ポートのＩＤが、Ｔｏの項にはメモコンからデータを受ける受取側要素（画像ポート，ＲＡＭ０〜１７又はＳＩＭＤ型プロセッサ３３のプロセッサエレメントＮｏ．０〜ｎ−１）のデータ入力ポートのＩＤが書込まれる。
【０２０７】
制御モードの主要なものは次の通りである：
(CM1)ラスター転送１（画像ポート０〜４／プロセッサエレメントＰＥ間の直送）；
(CM2)ラスター転送２（ＲＡＭ０〜１７への書込み）；
(CM3)ラスター転送３（ＲＡＭ０〜１７からの読出し）；
(CM4)ライン分割ブロック転送１（ＲＡＭ０〜１７からの読出し）；
(CM5)ライン分割ブロック転送２（ＲＡＭ０〜１７への書込み）；
(CM6)奇数／偶数集成；および、
(CM7)奇数／偶数分離。
【０２０８】
図５に示す１８個のＲＡＭ（０〜１７）の１つＲＡＭ０を、画像データ入力用のラインバッフアに指定し、その読み書きにメモコン０を指定してＲＡＭ０に入力画像データを書込むときには、メモコン０にＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が、ＲＡＭ３６又は３７（制御情報メモリＣＭ：図８）から読み出した次の設定情報および管理情報を与える；
設定情報
転送モード：上記（ＴＭ１）
Ｆｒｏｍ：画像ポート０の第１入力ポート
Ｔｏ：ＲＡＭ０
制御モード：上記（ＣＭ１）
管理情報
開始アドレス：（例えば０）
終了アドレス：（例えば２０４７）
使用モード：バッファメモリ。
【０２０９】
メモコン０は、これらの情報に基づいて、メモリスイッチＳＷ１のデータセレクタを、メモコン０からＲＡＭ０へのデータ書込みに設定して、画像ポート０の第１入力ポートにラスター走査の形態でシリアルに到来する、１ライン（２０４８個の画素分）の画像データ（１画素の濃度を８ビットで表わす８ビット構成）を、ＲＡＭ０に書き込む。開始アドレスから終了アドレスまでが、書込指定領域である。
【０２１０】
このＲＡＭ０への書込の後に、１ラインのデータ数より少ない数の所定数毎に画像データをＲＡＭ０から読出してＳＩＭＤ型プロセッサ３３のプロセッサエレメントＮｏ．０〜ｋに入力するときには、メモコン０にＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が、最初は、つぎの設定情報および管理情報を与える；
設定情報
転送モード：上記（ＴＭ３）
Ｆｒｏｍ：ＲＡＭ０
Ｔｏ：プロセッサエレメントＮｏ．０
制御モード：上記（ＣＭ４）
管理情報
開始アドレス：（例えば０）
終了アドレス：（例えば７）
使用モード：バッファメモリ。
【０２１１】
メモコン０は、これらの情報に基づいて、メモリスイッチＳＷ１のデータセレクタを、ＲＡＭ０からメモコン０へのデータ読出しに設定して、ＲＡＭ０の開始アドレス（０）から終了アドレス（７）までの画像データをシリアルに読出してプロセッサエレメントＮｏ．０に入力する。開始アドレスから終了アドレスまでが、読出し指定領域である。グローバルプロセッサ３８は、これらのアドレスを順次に所定数（例えば８）を加算した値に更新しかつプロセッサエレメントＮｏ．を１インクレメントすることによって、所定数（８）のブロック区分で、画像データを順次にプロセッサエレメントＮｏ．０〜ｋに取り込むことができる。なお、制御モードを上記（ＣＭ３）としかつ開始アドレスおよび終了アドレスを、１ラインの先頭（０）および最後（２０４７）としてＴｏを画像ポート４とすれば、ＲＡＭ０から画像ポート４への１ライン分のシリアル（ラスター走査態様の）出力となる。
【０２１２】
ＲＡＭ０からメモコン０を介したＳＩＭＤ型プロセッサ３３への上記ブロック転送を、他のＲＡＭおよびメモコンを用いるブロック転送と組み合わせて実行することにより、ＳＩＭＤ型プロセッサ３３は、複数ラインの画像データを読込んで、複数ラインの画像データを並列保持できる。
【０２１３】
この読込態様は、たとえば各メモリである各ＲＡＭ（０〜１７の１つ）に各メモコンを割当てて各メモコンからプロセッサエレメントＰＥ Ｎｏ．０〜ｈの全てに各ラインの各画像データを転送する態様である。例えば、第１ラインのＮｏ．０〜ｈの画素の画像データのそれぞれをＰＥ Ｎｏ．０〜ｈに与え、第２ラインのＮｏ．０〜ｈの画素の画像データのそれぞれをＰＥ Ｎｏ．０〜ｈに与え、そして第３ラインのＮｏ．０〜ｈの画素の画像データのそれぞれをＰＥ Ｎｏ．０〜ｈに与える。これによりＰＥ Ｎｏ．０〜ｈのそれぞれｋは、第１〜３ラインの、Ｎｏ．ｋの画像データ（ライン上同一位置の画像データ：計３個）を保持する。この場合には、ＰＥ Ｎｏ．ｋは、その両側各３個のプロセッサエレメントＰＥ Ｎｏ．（ｋ−３）〜（ｋ−１）および（ｋ＋１）〜（ｋ＋３）が保持する画像データを参照でき、３×３，３×５，３×７等の画素マトリクスとするパターンマッチングやフィルタ演算をおこなうことができる。ＰＥへの読込ライン数を増やして、４×４，５×５，７×７等の画素マトリクスのマッチングあるいは演算をおこなうことができる。
【０２１４】
もう１つの態様に、各プロセッサエレメントＮｏ．０〜ｇに各メモコン（例えば０〜ｇ）を割当てて各メモコンで複数のＲＡＭから順次に、各ラインの各ブロックの画像データ群を読出して各プロセッサエレメントＮｏ．０〜ｇに転送する態様である。
【０２１５】
すなわち、バッファメモリ／データ処理器ＰＥＧ（ＰＥ群）間のデータ転送には、各メモリ（ＲＡＭ０〜１７）に各メモコンを割当てる態様と、各プロセッサエレメントＰＥに各メモコンを割り当てる態様の２通りと、両者の組合わせ、合わせて３態様がある。
【０２１６】
ＳＩＭＤ型プロセッサ３３はその他に、前記設定情報および管理情報を用いて、図９に示すデータの集成／分離を行うことが出来、また、ＲＡＭ０〜１７をＬＵＴにも用いることができる。また、それらのＲＡＭのそれぞれは、１領域をラインバッフアとして画像データの入出力に使用するとともに、他の１領域をＬＵＴとして使用することもできる。ただし、ラインバッフアとＬＵＴに対するアクセスは時分割となる。つまり異なったタイミングでアクセスする。
【０２１７】
図９の（ａ），（ｃ）および（ｄ）に示すデータの集成を行うときには、前記設定情報のＦｒｏｍが２箇所となり、制御モードが上記（ＣＭ６）の奇数／偶数集成となる。この場合には、この処理が指定されたメモコンは、画素同期パルスとその１／２分周パルスから、奇数画素タイミングと偶数画素タイミングを判定して、奇数画素タイミングではＦｒｏｍの２箇所の一方から、偶数画素タイミングでは他方から画像データを摘出してＴｏに送出する。図９の（ｂ）に示すデータの分離を行うときには、前記設定情報のＴｏが２箇所となり、制御モードが上記（ＣＭ７）の奇数／偶数集成となる。この場合には、この処理が指定されたメモコンは、画素同期パルスとその１／２分周パルスから、奇数画素タイミングと偶数画素タイミングを判定して、奇数画素タイミングではＦｒｏｍの画像データをＴｏの２箇所の一方に、偶数画素タイミングでは他方に、画像データを仕分けして送出する。
【０２１８】
なお、上述の例では、バッファメモリＢＭの各メモリ（ＲＡＭ０〜１７）の領域指定と機能指定を、図１６の（ｄ）に示すように、１領域ごとに、開始アドレス，終了アドレスおよび使用モード（データバッファ／ＬＵＴ）の各情報を宛てている。すなわち、制御情報データの中のメモリ管理情報を、開始アドレス，終了アドレスおよび使用モードとしている。
【０２１９】
もう１つの例では、制御情報データの中のメモリ管理情報を、データバッファとは別の機能領域であるＬＵＴ領域の開始アドレス，終了アドレス，対応する機能領域を元のデータバッファとするか前記別の機能領域とするかをきめる属性情報とする。例えば、全領域をデータバッファとして使用するメモリ（ＲＡＭ０〜１７）に関しては、使用領域の開始アドレス，終了アドレスがメモリ管理情報に含まれるが、属性情報の欄は、空白（初期化によりクリア状態）となる。一部領域のみ又は全領域をＬＵＴ（データバッファとは別の機能）として使用するメモリ（ＲＡＭ０〜１７の１つ）に関しては、使用領域の開始アドレス，終了アドレスおよび機能切換りを示す属性情報の欄がメモリ管理情報に含まれる。１つのメモリ（ＲＡＭ０〜１７の１つ）に、データバッファ領域，ＬＵＴ領域およびデータバッファ領域をこの順に定めるときには、第１領域のデータバッファ領域の管理情報は、開始アドレス，終了アドレスに有効データがあるが属性情報の欄は空白のものとなり、第２領域のＬＵＴ領域の管理情報は、開始アドレス，終了アドレスおよび機能切換りを示す属性情報となり、第３領域の元のデータバッファ領域の管理情報も、開始アドレス，終了アドレスおよび機能切換りを示す属性情報となる。メモコンは、メモリの領域の機能割付けを、先頭はまずデータバッファと仮定して、先頭から、機能切換りを示す属性情報が現れるまでの領域は自動的にデータバッファと定め、初めて機能切換りを示す属性情報が現れた領域をＬＵＴ（別の機能）領域と定め、次に機能切換りを示す属性情報が現れるまでの領域は自動的にＬＵＴ（別の機能）領域と定めて、機能切換りを示す属性情報が現れた領域は元のデータバッファ機能と定める。
【０２２０】
図１７に、１つのＲＡＭ（０〜１７）の使用態様の数種を示す。（ａ）は、１つのＲＡＭ（０〜１７）（バイト）を、Ａ３サイズの短辺長を１ラインとする画像データの１ライン分のラインバッファメモリ（入力バッファ，中間バッファ又は出力バッファ）として使用する場合の、１つのＲＡＭ（０〜１７）上のデータ読書き領域を示す。（ｂ）は、Ａ４サイズの短辺長を１ラインとする画像データの２ライン分のラインバッファメモリとして使用する態様を、（ｃ）はＡ３サイズ用１ライン分のラインバッファメモリおよび１つのＬＵＴに用いる態様を、（ｄ）は１つのＬＵＴとして使用する態様を、（ｅ）は７つのＬＵＴとして使用する態様を示す。（ｅ）の態様は、例えば単色成分用のＬＵＴを７種準備しておいて、像域分離結果に応じてリアルタイムで、或は操作ボードＯＰＢ又はパソコンＰＣからの特性指定に応じて、１つを選択使用する場合に好適である。
【０２２１】
（ｆ）は、一部のＲＡＭ（０〜１７）を、ＨＤＤから読み出したＬＵＴあるいはＳＩＭＤ型プロセッサ３３で生成したＬＵＴの一時格納用のメモリとして使用する態様である。例えばＲＧＢ画像データの各γ変換用の３個のＬＵＴ10，ＬＵＴ11，ＬＵＴ12をＳＩＭＤ型プロセッサ３３で生成して格納しておき、ＲＧＢ画像データのγ変換を行うときには、Ｒ画像データ用のＬＵＴ10を、別の２つのＲＡＭ（０〜１７）に書込んで、これらを用いて奇数番画素のＲ画像データの一連と偶数番画素のＲ画像データの一連の、各画像データを同時に並行してγ変換する。Ｇ画像データおよびＢ画像データについても同様である。
【０２２２】
図１５に示すドット補正ＬＵＴの生成（Ｓｄ４）、Ｒ，Ｇ＆Ｂ各γ変換のＬＵＴの生成（Ｓｄ５），ＩＤＵγ変換のＬＵＴの生成（Ｓｄ６）および像域分離で用いる各種ＬＵＴの生成（Ｓｄ７）は、図１４に示す「システム制御」ＳＣＬにおいて、操作ボードＯＰＢ又はパソコンＰＣから、ＬＵＴの変更又は調整が指示されたときにも、それに応じたシステムコントローラ１０６の指示に応じてＳＩＭＤ型プロセッサ３３が起動し、指示に含まれる特性指定データに対応するＬＵＴに、ＲＡＭ（０〜１７）の対応ＬＵＴを書き換える。
【０２２３】
図１８に、ＩＰＵ１のＳＩＭＤ型プロセッサ３３の内部のプログラムＲＡＭ３６に書込まれた読取処理プログラムに基づいてグローバルプロセッサ３８が、プロセッサエレメントＰＥならびにバッファメモリ装置３２を用いて行う像域分離の概要を示す。ここに示す像域分離は、ＲＧＢ画像データに基づいて、それらのデータが宛てられる画像領域が文字領域（文字や線画の領域）か絵柄領域（写真や絵の領域＆文字領域でない領域）かを判定し、文字エッジ領域，文字なか領域あるいは絵柄領域を表すＣ／Ｐ信号および有彩領域／無彩領域を表すＢ／Ｃ信号を発生する。ここで「文字なか」とは、文字エッジの内側すなわち文字線幅内を意味する。この実施例では、Ｃ／Ｐ信号およびＢ／Ｃ信号を併せて３ビットの信号の組み合わせが像域データＦｄである；
Ｃ／Ｐ信号：２ビット信号であり、３を意味する２ビット「１１」が
文字エッジ領域を示し、１を意味する２ビット「０１」が
文字なか領域を示し、０を意味する２ビット「００」が
絵柄領域を示す；
Ｂ／Ｃ信号：１ビット信号であり、Ｈ（「１」）が無彩領域を示し、
Ｌ（「０」）が有彩領域を示す。
【０２２４】
像域分離は、大別すると、ＭＴＦ補正３２１，エッジ分離３２２，白背景分離３２３，網点分離３２４，色相分割３２５ａ，色判定３２５ｂおよび総合判定３２６からなる。なお、ここでは、スキャナＳＣＲの読取ユニット２１による画像読取り密度は、６００ｄｐｉ程度である。
【０２２５】
ＭＴＦ補正３２１は、主に文字のエッジの抽出ために、読取ユニット２１が発生するＧ画像データを補正する。ここで、読取ユニット２１で読み取ったデータは、レンズなどの性能でボケていることがあるので、エッジ強調フィルタをかける。この実施例では、ＭＴＦ補正３２１の画素マトリクスを、主走査方向ｘの画素数７×副走査方向ｙの画素数５として、画素マトリクス上の各画素宛てに各重み付け係数ａ１〜ａ７，ｂ１〜ｂ７，ｃ１〜ｃ７，ｄ１〜ｄ７，ｅ１〜ｅ７を宛てた係数グループ（係数マトリクス）が、データＲＡＭ３７にある。係数マトリクスの第３行ｃ１〜ｃ７の中央の画素即ち注目画素の係数がｃ４である。係数マトリクスの各係数に、それに宛てられる画素の画像データが表す値を乗算した積（総計７×５＝３５個）の総和（積和値）が、注目画素（ｃ４が宛てられた画素）の、ＭＴＦ補正３２１で処理した画像データ値として、エッジ分離３２２，白背景分離３２３および網点分離３２３に与える。ここで注目画素とは、現在処理対象の画素であり、それが順次にｘ方向にそしてｙ方向に位置が異なるものに更新される。
【０２２６】
−エッジ分離３２２−
文字領域は、高レベル濃度の画素と低レベル濃度の画素（以下、黒画素、白画素と呼ぶ）が多く、かつ、エッジ部分では、これらの黒画素及び白画素が連続している。エッジ分離３２２は、このような黒画素及び白画素それぞれの連続性に基づいて文字エッジを検出する。先ず、３値化で、２種の閾値ＴＨ１およびＴＨ２を用いて、ＭＴＦ補正した画像データを３値化する。閾値ＴＨ１およびＴＨ２は、例えば、画像データが０から２５５までの２５６階調（０＝白）を表す場合、例えばＴＨ１＝２０、ＴＨ２＝８０に設定している。３値化では、入力データ＜ＴＨ１であると、該データが宛てられる画素を白画素と、ＴＨ１≦入力データ＜ＴＨ２であると中間調画素と、ＴＨ２≦入力データであると黒画素と、表す２ビット構成の３値化データに入力データを変換する。更に、Ｇ画像データに基づいて、黒画素が連続する箇所および白画素が連続する箇所を、それぞれパターンマッチングにより検出する。
【０２２７】
ここで黒画素連続検出に用いる参照パターンの代表例が、図２１の（ａ）に示す３×３画素マトリクスＢＰａ〜ＢＰｄであり、何れも、少なくとも注目画素（中心画素）を含む縦（ｙ），横（ｘ）および斜め方向に並んだ３画素の画素情報データが「１」であるものであり、この条件を満たす他の全てのパターン（ＢＰａ〜ＢＰｄの空白升目のいずれかも「１」）も、黒画素連続検出に用いる参照パターンである。以下においては、これらの参照パターン群を、黒画素連続検出用参照パターン群という。
【０２２８】
白画素連続検出に用いる参照パターンの代表例が、図２１の（ａ）に示す３×３画素マトリクスＷＰａ〜ＷＰｄであり、何れも、少なくとも注目画素を含む縦（ｙ），横（ｘ）および斜め方向に並んだ３画素の画素情報データが「０」であるものであり、この条件を満たす他の全てのパターン（ＷＰａ〜ＷＰｄの空白升目のいずれかも「０」）も、白画素連続検出に用いる参照パターンである。以下においては、これらの参照パターン群を、白画素連続検出用参照パターン群という。
【０２２９】
なお、図２１の（ａ）に示す参照パターンにおいて、黒丸はそれがある画素の画素情報データ（２値データ）が「１」（画像成分あり）であることを意味し、白丸はそれがある画素の画素情報データが「０」（画像成分なし）であることを意味する。３×３画素マトリクスの中心の画素が注目画素である。
【０２３０】
黒画素連続／白画素連続のためのパターンマッチング判定では、注目画素を中心とする３×３画素マトリクスのＧ画像データ群（図２１の（ｂ）のＡ〜Ｉ）が、黒画素連続検出用参照パターン群および白画素連続検出用参照パターン群のいずれかに合致するかを、参照パターンを切換えてチェックし、合致する参照パターンがあると、該注目画素に、合致したパターンＮｏ．データを与える。
【０２３１】
このパターンマッチングを行うために、データＲＡＭ３７には上述の黒画素連続検出用参照パターン群および白画素連続検出用参照パターン群の参照データ群がある。１つのパターンの参照データは、１つの参照パターン画素情報データ群（９ビット）をシリアルに配列して２バイトデータとしたものである。たとえば図２１の（ｃ）に示す形態の２バイトデータであって、ここでは、画素情報データ群ａ〜ｉが、１つの参照パターン（例えばＢＰａ）のものである。すなわちこの実施例では、ａ＝８，ｃ，ｄ＝３，ｅ＝２、である。
【０２３２】
図１９に、ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が行う、１ページ上の各画素を中心とする画素マトリクスが参照マトリクスに合致するかの判定制御すなわちマッチング制御ＭａＣ、の内容を示す。
【０２３３】
なお、例えば図２１の（ａ）の３×３マトリクスパターンに対するパターンマッチングのときには、ＳＩＭＤ型プロセッサ３３がバッファメモリ装置３２のＲＡＭ６〜８を、３ラインのＧ画像データ格納用の入力ラインバッファに定め、かつＲＡＭ１１を、３ラインの中の真中のライン（ＲＡＭ７）の各画素宛てに、それを中心とする３×３画素マトリクスの画素情報データ群が、参照パターン（参照データ）と合致するか否を表す判定データ（１０進数表現で０：合致する参照パターンなし。１〜ｂ：合致した参照パターンＮｏ．）を書込むための、判定結果格納用のラインバッファに定める。
【０２３４】
ところでこの実施例では、ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、１ラインの画像データのシェーディング補正を終えると、該ラインの像域分離を開始し、像域分離において図２１の（ａ）の３×３マトリクスパターンに対するパターンマッチングを行うときには、このパターンマッチング直前までの処理を終えたＧ画像データを、メモコン６を介してＲＡＭ６に書き込み、１ライン分の書込を終える度に、ＲＡＭ７のＧ画像データを注目画素データとするパターンマッチングを行う。
【０２３５】
したがってこのパターンマッチングも１ライン毎に、ライン間では他の処理を行いながら実行するが、図１９には、１頁の画像データに対するパターンマッチング処理のみを抜き出してまとめて示した。実際には、図１９のステップ３に示す、１ラインの画像データのＲＡＭ６への書込みは、このパターンマッチング直前までの処理を終えたＧ画像データのＲＡＭ６への書込を意味し、１ライン分の書込が完了するたびに、グローバルプロセッサ３８は、ステップ３から４に進む。１ライン分の書込みの途中ではグローバルプロセッサ３８の「マッチング制御」ＭａＣはステップ３にとどまり、グローバルプロセッサ３８は、マッチング処理より先行の他の処理を、画像データに施す。
【０２３６】
図１９を参照すると、ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、「マッチング制御」ＭａＣに進むと最初に、その内部のＡ＋２個（例えば３２０個）のプロセッサエレメントの内部の各ＲＡＭ（図７の（ｂ）に示す）の処理プログラム格納領域に、データＲＡＭ３７にある「マッチング」処理プログラムを書込む。
【０２３７】
そしてグローバルプロセッサ３８は、ラインＮｏ．レジスタｊのデータを０に初期化して（１）、メモコン６を用いて第１ラインのＧ画像データをＲＡＭ６に書込み、１ライン分の書込みが完了すると（２）、ラインＮｏ．レジスタｊのデータを１インクレメントして（３）、まだＲＡＭ７（注目画素書込みメモリ）にデータがないので（４）、メモコン８を用いてＲＡＭ７のデータをＲＡＭ８に、次にメモコン７を用いてＲＡＭ６のデータをＲＡＭ７に書込む。すなわち３ラインバッフアメモリ間のデータシフトを行う（５）。そして、次ラインのＧ画像データをＲＡＭ６に書込む（２）。
【０２３８】
データシフト（５）において、ＲＡＭ６から読み出した１ラインデータをＲＡＭ７に書込むメモコン７は、この書込みのときに１ラインの画像データの高濃度ピーク値Ｄｈｐを検出し、該１ラインの画像データをＲＡＭ７に書込みが完了すると、メモコン７は検出したピーク値Ｄｈｐを濃度閾値Ｄｔｈ１，Ｄｔｈ２と比較して、ピーク値がＤｔｈ１以下の低濃度か、Ｄｔｈ１以上Ｄｔｈ２未満の標準濃度か、あるいはＤｔｈ２以上の高濃度かを判別して、判別情報を保持する。データシフト（５）においてＲＡＭ６から読み出した１ラインデータをＲＡＭ７に書込む度にメモコン７はこのピーク値検出および判別をして、自己が保持する判別情報を更新する。
【０２３９】
第１ラインのＧ画像データをＲＡＭ７に、第２ラインのＧ画像データをＲＡＭ６に書込むと、プロセッサ３８は、メモコン７に上記判別情報の転送を指示して、それを受けると、判別情報が「低濃度」を示すものであると、データＲＡＭ３７にある画像データ２値化のための閾値群Ｔｈ１（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）の中の低値Ｔｈ１１を読出して、各プロセッサエレメントの内部ＲＡＭの閾値格納領域に書込む（６）。しかし、判別情報が「標準濃度」を示すものであった場合にはデータＲＡＭ３７にある閾値群Ｔｈ１（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）の中の標準値Ｔｈ１２を読出して、各プロセッサエレメントの内部ＲＡＭの閾値格納領域に書込み、判別情報が「高濃度」を示すものであった場合にはデータＲＡＭ３７にある閾値群Ｔｈ１（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）の中の高値Ｔｈ１３を読出して、各プロセッサエレメントの内部ＲＡＭの閾値格納領域に書込む。
【０２４０】
Ｔｈ１１＜Ｔｈ１２＜Ｔｈ１３であり、これらの閾値群（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）の値は、多値階調データのビット幅（１２ビット，１０ビット，８ビット，６ビット等）に対応して、設計上定められているものである。大略で言うと、閾値群（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）の値は、閾値中央値を表わすＴｈ１２が、パターンマッチングの対象とする多値階調データが表し得る最大値の略１／２の値に定められる。
【０２４１】
図１９および図２０には、各プロセッサエレメントの内部ＲＡＭの閾値格納領域に書込んだ閾値（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３のいずれか）をＴｈ１と表した。
【０２４２】
次に、プロセッサ３８は、ＲＡＭ７の第１〜Ａ画素アドレスを注目画素アドレスに定めて（７）、各注目画素アドレスを中心とする３×３（ｃ×ｄ）マトリクスに含まれる画像データをＲＡＭ８〜７から読み出して、ＳＩＭＤ型プロセッサ３３のプロセッサエレメントＰＥ Ｎｏ．１〜（Ａ＋１）の内部ＲＡＭに書込む（８）。すなわち、第１ラインの第１〜（Ａ＋１）画素の画像データ（例えば図２４のａ１，Ａ（＝ａ２），Ｂ（＝ａ３），Ｃ（＝ａ４），ａ５，・・・）をそれぞれプロセッサエレメントＰＥ Ｎｏ．１〜（Ａ＋１）のそれぞれの内部ＲＡＭの画像データ書込領域ＲＡＭ−Ａ０に書込み、第２ラインの第１〜（Ａ＋１）画素の画像データ（例えば図２４のｂ１，Ａ（＝ｂ２），Ｂ（＝ｂ３），Ｃ（＝ｂ４），ｂ５，・・・）をそれぞれプロセッサエレメントＰＥ Ｎｏ．１〜（Ａ＋１）のそれぞれの内部ＲＡＭの画像データ書込領域ＲＡＭ−Ａ０に書込み、そして、第３ラインの第１〜（Ａ＋１）画素の画像データ（例えば図２４のｃ１，Ａ（＝ｃ２），Ｂ（＝ｃ３），Ｃ（＝ｃ４），ｃ５，・・・）をそれぞれプロセッサエレメントＰＥ Ｎｏ．１〜（Ａ＋１）のそれぞれの内部ＲＡＭの画像データ書込領域ＲＡＭ−Ａ０に書込む。
【０２４３】
ここでは、第１行（ライン）の画像データをメモコン８を用いてＲＡＭ８から読出して、Ａ＋１個のＰＥ Ｎｏ．１〜（Ａ＋１）に書込み、第２行の画像データをメモコン７を用いてＲＡＭ７から読出してＰＥ Ｎｏ．１〜（Ａ＋１）に書込み、更に、第３行の画像データをメモコン６を用いてＲＡＭ６から読出してＰＥ Ｎｏ．１〜（Ａ＋１）に書込む。なお、ＲＡＭ８〜６に該当アドレスが無いマトリクス上画素位置には、濃度０を示す画像データを与える。また、該当アドレスがある場合でも、まだＧ画像データが書き込まれていないときには、それに濃度０を示す画像データを与える。ライン先頭の第１〜（Ａ＋１）画素（第１ブロック）の画像データの、同一ライン上の次のブロックの画像データを与えるときには、第Ａ〜（２Ａ＋２）画素（第２ブロック）の画像データのそれぞれを、プロセッサエレメントＰＥ Ｎｏ．０〜Ａ＋１のそれぞれに書込む。一ライン上の第２ブロック以降のブロック単位の画像データ転送では、先のブロックの判定結果を出した最後尾の画像データを先頭とし、その次Ａ＋１個の画像データ（合計Ａ＋２個）が、１ブロックとして、ＰＥＧに転送されて、該ブロック内の各画像データがＰＥ Ｎｏ．０〜（Ａ＋１）のそれぞれに書き込まれる。しかし、パターンマッチングにより注目画素あての判定結果を出力するプロセッサエレメントＰＥは、ＰＥ Ｎｏ．１〜ＡのＡ個である。
【０２４４】
次にグローバルプロセッサ３８は、参照データ指定情報ｉを１（参照データＮｏ．１の指定）に初期化する（９ａ）。そしてデータＲＡＭ３７から参照データＮｏ．ｉ（ｉ＝１では第１データ：Ｒ１１，第２データＲ２１）を読出して、プロセッサエレメントＮｏ．１〜Ａの内部ＲＡＭの参照データ書込領域ＲＡＭ−Ａ６，ＲＡＭ−Ａ７（図２４）に書込む（９ｂ）。そしてＡ個のプロセッサエレメントＰＥ Ｎｏ．１〜Ａに「マッチング」を指令する（９ｃ）。これに応答してＡ個のプロセッサエレメントＰＥ Ｎｏ．１〜Ａがそれぞれ、その内部ＲＡＭにある「マッチング」処理プログラムにしたがって、図２０に示す「マッチング」（パターン比較処理）を実行して、それぞれに与えられているマトリクス画像データ群が表す画像パターンが、参照パターンＮｏ．１に合致するかを判定し、判定結果を表すデータ（合致した：「１」／不一致：「０」）を、ｆｌａｇレジスタ（図２３上のＦ；図２２ではｆｌａｇ）に書込む。なお、図２０に示す「マッチング」の内容は後述する。
【０２４５】
再度図１９を参照すると、グローバルプロセッサ３８は、Ａ個のプロセッサエレメントＰＥ Ｎｏ．１〜（Ａ＋１）の上記判定データを読んで、あるプロセッサエレメントの判定データが「１」であると、ＲＡＭ１１上の、該プロセッサエレメント（注目画素位置）に割り当てられたアドレスに、ｉ（合致パターンがＮｏ．ｉ）を書込む（１０）。
【０２４６】
次に、参照データ１〜ｂの全てに対して上述のステップ９ｃ，１０のマッチングを完了したかをチエックして（１１ａ）、完了していないと、次の参照データを特定して（１１ｂ）、ステップ９ｃ，１０のマッチングを行う。
【０２４７】
以上に説明した、ＲＡＭ８〜６からＡ＋２個のプロセッサエレメントＰＥ Ｎｏ．０〜（Ａ＋１）へのマトリクス画像データ群の転送と、各エレメント ＰＥ Ｎｏ．１〜Ａの判定データのＲＡＭ１１への書込みを、ＲＡＭ８〜６の読出しアドレスを順次に変更してラインエンドになるまで繰り返し実行する（７〜１１ｃ）。
【０２４８】
１ラインの全画素を注目画素とする上述のマッチング制御が終わるとグローバルプロセッサ３８は、ＲＡＭ１１の判定データを、それを用いる次の処理で使用するバッフアメモリ（ＲＡＭ０〜５，ＲＡＭ１２〜１５のいずれか）に転送する（１２）。あるいは、ここで判定データを用いる次の処理を開始する。この場合には、次の処理が１ライン分について終了してから、次のステップ１３に進む。
【０２４９】
次にグローバルプロセッサ３８は、頁エンドになっていないと、１ライン分のデータシフト（５）を行い、次の１ラインのＧ画像データのＲＡＭ６への書込みを行う。その後の処理は、上述の通りである。頁エンドになるとグローバルプロセッサ３８は、「マッチング制御」ＭａＣを終了する。
【０２５０】
図２０を参照する。各プロセッサエレメントＰＥ Ｎｏ．ｋ（例えばＰＥ Ｎｏ．３：図２４）は、グローバルプロセッサ３８の「マッチング」指令に応答して、まずその内部ＲＡＭの閾値書込領域ＲＡＭ−Ａ３にある閾値を用いて、内部ＲＡＭの画像データ書込領域ＲＡＭ−Ａ１にある自己宛ての注目画素（図２４のＥ＝ｂ３）を中心とする３×３画素マトリクスの画像データ群Ａ〜Ｉを、閾値Ｔｈ１で２値化して、画素情報データ群すなわち対象２値データ群ａ〜ｉを生成して、図２１の（ｃ）に示すように、８個の対象２値データａ〜ｈを第１バイト（Ｔ１＝Ｔ１ｋ）とし、残りの対象２値データｉを第２バイト（Ｔ２＝Ｔ２ｋ）の１ビットとし他の７ビットを画像成分なしを表す「０」として、２バイトの対象データ（Ｔ１ｋ，Ｔ２ｋ）とする（２１〜２９）。
【０２５１】
そして、前記２バイトの対象データ（Ｔ１ｋ，Ｔ２ｋ）が、グローバルプロセッサ３８が書込んだ、内部ＲＡＭの参照データ格納領域ＲＡＭ−Ａ６，ＲＡＭ−Ａ７の参照データｉの２バイトＲ１ｉ，Ｒ２ｉ（図２４）と合致するかを判定する。この判定では、対象データと参照データの第1バイトデータどうし（Ｔ１ｋ，Ｒ１ｉ）が合致するか判定し（３０）、合致すると次は第２バイトどうし（Ｔ２ｋ，Ｒ２ｉ）が合致するかを判定して（３１）これも合致すると、対象マトリクスは参照パターンＮｏ．ｉに合致するとして、フラグレジスタｆｌａｇに「１」を書込む（３２）。第１バイトデータ又は第２バイトデータが不一致であると、プロセッサエレメントＰＥ Ｎｏ．ｋは、フラグレジスタｆｌａｇに「０」を書込む（３３）。フラグレジスタｆｌａｇのデータは、グローバルプロセッサ３８が、前述の図１９のステップ１０で読込む。
【０２５２】
以上に説明したパターンマッチングでは、１画素マトリクスｃ×ｄ（上記例では３×３＝９画素）の各８ビット構成の各画像データを２値化した対象２値データ群でなる対象データ（２バイトデータ）につき、一個のプロセッサエレメントＰＥが、グローバルプロセッサ３８が図１９に示すステップ９ｂで与えた参照パターンＮｏ．ｉ（１〜ｂのいずれか）と同じかの判定をして判定結果を得る。この判定がバイトデータの比較（Ｔ１ｋ対Ｒ１ｉ，Ｔ２ｋ対Ｒ２ｉ）によるものであるので、判定速度が速い。さらには、これをＡ個のプロセッサエレメントが上述の合否判定を並行して同時に行うので、Ａ個の画素マトリクスのパターンマッチングが同時に完了し、パターンマッチング判定が高速である。
【０２５３】
図２２，図２３および図２４を参照して、以上に説明した「マッチング」における、プロセッサエレメントＰＥの内部ＲＡＭ上のデータ配置とデータ処理を説明する。図２２は主に画像処理ユニットＩＰＵ１内のデータの流れを示し、図２３はデータ処理器ＰＥＧ内のプロセッサエレメントＰＥ間のデータルートを示す。図２４は、３×３画素マトリクスのパターンマッチングを実施する場合の、マッチングに使用するＰＥの内部ＲＡＭの画像データ格納領域ＲＡＭ−Ａ０〜Ａ２の画像データの分布と、その他のデータの分布を示す。
【０２５４】
ＲＡＭ−Ａ０，ＲＡＭ−Ａ１，ＲＡＭ−Ａ２は画像データ群を格納する領域で、バッファメモリＢＭに蓄積された多値の階調を持つ２次元マトリックス形式の画像データ群を格納するプロセッサエレメント内部ＲＡＭ上の領域である。図２４は、第１ラインの先頭ブロックの画像データａ１，ａ２（Ａ），ａ３（Ｂ），ａ４（Ｃ），ａ５，・・・、第２ラインの先頭ブロックの画像データｂ１，ｂ２（Ｄ），ｂ３（Ｅ），ｂ４（Ｆ），ｂ５，・・・、および、第３ラインの先頭ブロックの画像データｃ１，ｃ２（Ｇ），ｃ３（Ｈ），ｃ４（Ｉ），ｃ５，・・・をプロセッサエレメントＰＥ群に書込んだ状態を示す。
【０２５５】
ＲＡＭ−Ａ３は２値化用の閾値Ｔｈ１を格納する領域、ＲＡＭ−Ａ４およびＲＡＭ−Ａ５は、各注目画素を中心とする３×３画素マトリクスの画像データ群を閾値Ｔｈ１で２値化してシリアル配列で各２バイトに整形した各対象データ（Ｔ１０，Ｔ２０）〜（Ｔ１Ａ，Ｔ２Ａ）、一般化して（Ｔ１ｋ，Ｔ２ｋ）；ｋはプロセッサエレメントＰＥのＮｏ．、を格納する領域である。
【０２５６】
ＲＡＭ−Ａ６およびＲＡＭ−Ａ７は、参照パターンのデータすなわち参照データｉ（Ｒ１ｉ，Ｒ２ｉ）を格納する領域で、参照すべきパターンｉが１〜ｂの場合、そこには、参照データ１〜ｂのそれぞれが、順次に更新書き込みされる。
【０２５７】
上述の閾値Ｔｈ１は、画像データのビット幅（階調数）に対応して定められた閾値群（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）の中から、画像データの１ライン上濃度ピーク値にあわせて、濃度ピーク値が低濃度であると低値Ｔｈ１１が、中濃度であると標準値（中値）Ｔｈ１２が、高濃度であると高値Ｔｈ１３が宛てられるものであり、プログラムＲＡＭ３６のマッチング処理プログラムによって定まっている。マッチング処理プログラム上に閾値群（Ｔｈ１１，Ｔｈ１２，Ｔｈ１３）を書き込んでおくこともできるが、本実施例では、マッチング処理プログラムでデータＲＡＭ３７上の閾値群の１つを指定して読み出すようにしている。
【０２５８】
なお、コマンドによって文字適応処理／写真適応処理を指定し、あるいは、画像データが文字領域のものか写真領域のものかを表す像域分離データ（像域判定データ）に基づいて処理を切換えるときには、閾値Ｔｈ１もあわせて切り換えることもある。この場合にはグローバルプロセッサ３８が、システムコントローラ１０６からの指定又は像域分離データに基づいて、文字指定のときには文字処理用の閾値を、写真指定のときには写真処理用の閾値を、上述の閾値Ｔｈ１に設定する。
【０２５９】
参照データ（１〜ｂ）は、１つの参照データとのマッチングが全プロセッサエレメントで行われると次の参照データを全プロセッサエレメントに与える形で、グローバルプロセッサ３８が、１つ（２バイト）づつ全プロセッサエレメントに順次に与える。
【０２６０】
上述の、９つの画像データからなる２次元マトリックス形式の画像データ群Ａ〜Ｉ（図２４）の、１つのプロセッサＰＥ Ｎｏ．ｋによるパターンマッチングでは、まずＰＥ Ｎｏ．ｋがその左隣のプロセッサエレメントＰＥ Ｎｏ．ｋ−１が保持する３画素の画像データＡ，Ｄ，Ｇ、自己（ＰＥ Ｎｏ．ｋ）が保持する３画素の画像データＢ，Ｅ，Ｈ、および、右隣のプロセッサエレメントＰＥ Ｎｏ．ｋ＋１が保持する３画素の画像データＣ，Ｆ，Ｉ、のそれぞれを２値化する（図２０の２１〜２９）。左隣の３画素の画像データＡ，Ｄ，Ｇおよび右隣の３画素の画像データＣ，Ｆ，Ｉは、図２３に「７ ｔｏ １」と表記したデータセレクタを用いて取り込む。
【０２６１】
１つのプロセッサＰＥ Ｎｏ．ｋで、閾値Ｔｈ１で２値化された対象２値データ群ａ〜ｉの中のａ〜ｈまでの８画素の２値データは、図２４に示すＲＡＭ−Ａ４の８ビットデータ書込み領域の第１データ（Ｔ１ｋ，ｋ＝３）として書き込まれる。このＴ１ｋは、図２１の（ｃ）の第１データ（Ｔ１）に該当するものである。対象２値データ群ａ〜ｉの中の残りのｉである１画素の２値データは、図２４に示すＲＡＭ−Ａ５の８ビットデータ書込み領域の第２データ（Ｔ２ｋ）として書き込まれる。このＴ１ｋは、図２１の（ｃ）の第２データ（Ｔ２）に該当するものである。
【０２６２】
パターンマッチングは通常，１画素を白（たとえば「０」）もしくは黒（「１」）という２つのシンボル情報のいずれか（２値データ）にした後にマッチング処理を行う。よって、画素マトリクスの画像データ群Ａ〜Ｉを多値（実施例では８で表わす２５６階調）で保存しておけば、パターンマッチング精度を高くできる。例えば、通常であれば２５６階調データの場合には、１２８と言う中心階調値を閾値として白および黒として判断をするが，この閾値の値を操作することにより，より白が登場しやすい，もしくはその逆の２値化もできる。この特徴を利用すれば同じパターンマッチングでも，よりマッチングしやすい，もしくは，その逆にすることが可能になり、パターンマッチングの応用範囲を広げることができる。また、比較対象の画像データが処理によって階調が異なる場合（２５６階調、１２８階調、６４階調など）でも、閾値を自由に変更又は選択することで，色々な種類のデータにも柔軟に対応可能となる。
【０２６３】
１つの閾値のみを用いる２値化を採用する場合には、原画像の全体としての濃度が濃い，薄いなどにより対象データが変わって合致パターンを見落す可能性があるが、数種の閾値のそれぞれで同一の画像データ群を２値化して各閾値対応のデータが参照データと合致するかを判定することにより、合致パターンを見落す可能性が低減する。すなわちパターンマッチングの精度があがる。
【０２６４】
図２５には、メモコンのエッジ／非エッジ領域判定のデータ処理ＦＥＤを示す。図２６の（ａ）には、このエッジ／非エッジ領域判定のときの、メモコンの内部フィードバックループを示す。図２６の（ａ）に示すメモコンＭＥＣは、この実施例では、図５に示すメモコン０〜１９から選択した６個のメモコンの集合であるが、処理速度が遅くても良い場合には、１個のメモコンであっても良い。図２６の（ａ）に、ＬＵＴ，ａ〜ｅとして示すＲＡＭ ８ｋは、図５に示すＲＡＭ０〜１５から選択したものであり、図２６の（ａ）に示すメモリＳＷは図５に示すメモリスイッチＳＷ１〜ＳＷ３の中の、上記選択したメモコンおよびＲＡＭが接続しているものである。
【０２６５】
先に説明した黒画素，白画素連続検出の次にＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、データＲＡＭ３７のエッジ／非エッジ領域判定用ＬＵＴを読出してメモコンＭＥＣを介してＲＡＭ ８Ｋに転送する。このＲＡＭ ８Ｋをここで、エッジ／非エッジ判定用のＲＡＭ ８Ｋ（ＬＵＴ）と表現する。メモコンＭＥＣは、ＳＩＭＤ型プロセッサ３３が与えるＬＵＴアドレスＬａｄ（変換対象入力データ）を入力レジスタ７５に受けてマルチプレクサ７６および出力レジスタ７２ならびにメモリＳＷを介して、ＲＡＭ ８Ｋ（ＬＵＴ）のアドレスラインに与え、ＳＩＭＤ型プロセッサ３３が与えるＬＵＴの記憶データ（変換出力データ）を入出力レジスタ７４に受けて入出力レジスタ７３およびメモリＳＷを介して、ＲＡＭ ８Ｋ（ＬＵＴ）のデータラインに与える。すなわちＲＡＭ ８Ｋ（ＬＵＴ）に書込む。
【０２６６】
グローバルプロセッサ３８は、このＲＡＭ ８Ｋ（ＬＵＴ）およびメモコンＭＥＣを用いて上述の黒画素連続検出および白画素連続検出の検出結果について、注目画素の近傍に黒連続画素又は白連続画素があるか否かを調べることにより、該注目画素が、エッジ領域と非エッジ領域のいずれにあるかを判定する。
【０２６７】
より具体的に述べれば、本実施例にあっては、５×５画素マトリクスのブロックで、その内部に黒連続画素と白連続画素がそれぞれ１つ以上存在するときに、そのブロックをエッジ領域と判定してマトリクスの中心画素である注目画素に「エッジ領域」との情報を与え、そうでないときに、そのブロックを非エッジ領域と判定し該注目画素に「非エッジ領域」との情報を与える。
【０２６８】
図２５を参照する。メモコンＭＥＣは、ＳＩＭＤ型プロセッサ３３の指示に従い、図２６の（ａ）に示すように、バッファメモリ装置３２にＬＵＴ（ＲＡＭ ８Ｋ（ＬＵＴ））と５ライン分以上のラインメモリ（ＲＡＭ ８Ｋ（ＬＩＮＥ））を定めて（ｆｅ１）、５ライン分以上の、上述の黒画素連続／白画素連続検出の検出結果を蓄積して、５ラインの真中の第３ラインを注目ラインとして、そのライン上の各画素を順次に注目画素とする（ｆｅ２）。
【０２６９】
メモコンＭＥＣは、注目画素を中心とする５×５画素マトリクスの上述の検出結果を、読み出しアドレスＰａｄをマルチプレクサ７７，出力レジスタ７２およびメモリＳＷを介してラインメモリＲＡＭ ８Ｋ（ＬＩＮＥ）のアドレスラインに与えることにより、入出力レジスタ７１を介して５画素の列単位で順次に取込んで、５×５画素マトリクス上に黒連続画素と白連続画素がそれぞれ１つ以上存在するときに、注目画素をエッジ領域と判定してエッジ/非エッジ情報ｅｄｓを発生する（ｆｅ３〜ｆｅ６）。
【０２７０】
注目画素のこのエッジ/非エッジ情報ｅｄｓ，主走査ｘ方向で１画素分先行する画素すなわち先行画素の確定エッジ/非エッジ情報Ｅｄｐ（メモコンの入出力レジスタ７４のデータ）、及び、注目画素の画像処理データである、前記黒画素連続／白画素連続検出の検出結果Ｔｐｄ、の３者をマルチプレクサ７５，７６および出力レジスタ７２を介してＲＡＭ ８Ｋ（ＬＵＴ）にＬＵＴのアクセスアドレスとして与えて（ｆｅ７）、それら３者の組み合わせに対応する確定エッジ/非エッジ情報Ｅｄｓをエッジ判定用ＲＡＭ ８Ｋ（ＬＵＴ）から読み出して（ｆｅ８）、メモコン内部の出力レジスタ７４に書込んでＳＩＭＤ型プロセッサ３３に出力する（ｆｅ９，ｆｅ１０）。そして１ライン上の全画素に関して上述のエッジ/非エッジの判定が完了したかをチェックして（ｆｅ１１）、完了していないと、同一ライン上の次の画素に注目画素を移して、上述のステップｆｅ３以下のパターン比較を同様に実行する。
【０２７１】
先行画素の確定エッジ/非エッジ情報Ｅｄｐがフィードバック情報である。ＲＡＭ ８Ｋ（ＬＵＴ）のエッジ/非エッジ判定の大要は、注目画素のエッジ/非エッジ情報ｅｄｓがエッジ（注目画素を中心とする５×５画素マトリクス上に黒連続画素と白連続画素がそれぞれ１つ以上存在）を示すときには、確定エッジ/非エッジ情報Ｅｄｓをエッジとし、ｅｄｓが非エッジであると、先行画素の確定エッジ/非エッジ情報Ｅｄｐがエッジで、しかも注目画素の前記黒画素連続／白画素連続検出の検出結果Ｔｐｄが「黒画素連続」又は「白画素連続」であると確定エッジ/非エッジ情報Ｅｄｓをエッジとし、Ｔｐｄが何れでもないと確定エッジ/非エッジ情報Ｅｄｓを非エッジとするものである。先行画素の確定エッジ/非エッジ情報Ｅｄｓが非エッジである場合には、Ｔｐｄが「黒画素連続」のときのみ確定エッジ/非エッジ情報Ｅｄｓをエッジとし、他のときは非エッジとする。
【０２７２】
この先行画素の確定エッジ/非エッジ情報Ｅｄｐのフィードバックと、注目画素の前記黒画素連続／白画素連続検出の検出結果Ｔｐｄが「黒画素連続」又は「白画素連続」であるかの参照を、エッジ/非エッジ判定用ＬＵＴに加えたことにより、エッジ／非エッジ間の切替わりが短いピッチで頻繁に起こる振動が抑制され、エッジ／非エッジの検出の信頼性が高い。
【０２７３】
なお、メモコン内部のマルチプレクサ７５，７６を使用するフィードバックＬＵＴ処理は、図２６の（ａ）に示し上述したように数個のＲＡＭ ８Ｋ（ＬＩＮＥ）からメモコンにデータを取り込んでそれに基づいてＬＵＴアクセスデータ（入力データ）を生成してＬＵＴにアクセスするばかりでなく、ＳＩＭＤ型プロセッサ３３から一組以上のデータをメモコンに与えてＬＵＴアクセスデータを生成することもできる。
【０２７４】
図２６の（ｂ）に、この態様を、上述のエッジ／非エッジ判定に適用した形での、メモコン内部のデータフィードバックループを示す。この態様では、図２６の（ｂ）には図示しない５個のＲＡＭ ８Ｋ（ＬＩＮＥ）から、他のメモコンがＳＩＭＤ型プロセッサ３３に、５×５画素マトリクスの黒画素連続／白画素連続検出の検出結果を与え、プロセッサ３３が５×５画素マトリクス上に黒連続画素と白連続画素がそれぞれ１つ以上存在するときに、注目画素をエッジ領域と判定して、注目画素のこのエッジ/非エッジ情報ｅｄｓ、及び、注目画素の前記黒画素連続／白画素連続検出の検出結果Ｔｐｄ、を図２６の（ｂ）に示すメモコンに与え、このメモコンがこれらをマルチプレクサ７６を介して、出力レジスタ７２に、先行画素の確定エッジ/非エッジ情報Ｅｄｐと共に書込んで、ＲＡＭ ８Ｋ（ＬＵＴ）に出力する。このフィードバックＬＵＴ処理を利用することにより、ＳＩＭＤ型プロセッサ３３の状態遷移処理能力が向上する。
【０２７５】
−孤立点除去（図１８）−
さらに、文字エッジは連続して存在するので、孤立点除去にて孤立しているエッジを非エッジ領域に補正する。そして、エッジ領域と判定した画素に対して”１”（エッジ領域）なるｅｄｇｅ情報を与え、非エッジ領域と判定した画素に対応して”０”（非エッジ領域）なるｅｄｇｅ情報を与える。
【０２７６】
−白背景分離３２３（図１８）−
白背景分離３２３では、ＲＧＢ白抽出，白判定，白パターンマッチング，黒判定，黒パターンマッチングおよび白補正等を行う。パターンマッチングでは、前述の、パターンマトリクスのデータをメモコンで１列に配列して、複数のプロセッサエレメントＰＥで同時に参照パターンのシリアルデータと比較して、一気に１マトリクスのマッチング（パターンが一致しているかの判定）を行う。
【０２７７】
ＲＧＢ白地検出では、Ｒ，Ｇ，Ｂ画像データで白地領域を検出することにより、白背景分離の動作をアクティブにする。すなわち白背景分離の処理を起動する。具体的には、３×３画素マトリックスのＲ，Ｇ，Ｂ画像データのすべてが閾値ｔｈｗｓｓより小さければ、注目画素（３×３画素マトリックスの中心画素）が白領域と判定して白パターンマッチングをアクティブにする。これは、ある程度の広がりの白画素領域があるかを検出するものである。
【０２７８】
次に、黄色地を白背景としないために、仮想白画素を定める。ここでは注目画素を中心とする５×５画素マトリックスのどこかに、閾値ｔｈｗｃ以下のＢ画像データが存在すれば、注目画素を仮想白画素とする。特に、Ｂ画像データのみで見ているのは、後述の白判定が、Ｇ画像データのみに基づいて判定を行っているので、Ｇ画像データでは検出できないＹをＢ画像データにて検出する。
【０２７９】
次に、谷白画素検出で、上記ＲＧＢ白地検出で検出できない小さな白領域の谷白画素を、図２７の（ｂ）に示すＧ画像データの５×５画素マトリクス分布ＲＤＰａおよびＲＤＰｂに基づいて検出する。具体的には、５×５画素マトリクス分布ＲＤＰａの、黒丸を付した画素群の中の最低濃度minyを摘出する。そして、５×５画素マトリクス分布ＲＤＰａの、白丸を付した画素群の中の最高濃度maxyを摘出する。次に、もう１つの５×５画素マトリクス分布ＲＤＰｂの、黒丸を付した画素群の中の最低濃度mintを摘出する。そして、５×５画素マトリクス分布ＲＤＰｂの、白丸を付した画素群の中の最高濃度maxtを摘出する。次に、(miny-maxy)と(mint-maxt)のうち、正値であって大きいほうの値を谷検出値ＯＵＴとし、このＯＵＴの値がある閾値以上であると、注目画素（ＲＤＰａまたはＲＤＰｂの中心画素）を谷白画素と検出する。このように画像の谷状態を検出して、ＲＧＢ白地検出では、検出しにくいところを補う。
【０２８０】
−白判定−
白判定にもちいる状態変数ＭＳ，ＳＳ［Ｉ］を生成し更新する。ここで、状態変数ＭＳは処理対象ライン（注目ライン）の画素宛てのもの、状態変数ＳＳ［Ｉ］は処理対象ラインの１ライン前（処理済ライン）の画素宛てのものであり、いずれも白地の白の程度を表す４ｂｉｔの白地情報である。状態変数ＭＳおよびＳＳ［Ｉ］が表す値の最高値は１５に定めており、これが最も白い程度を意味し、最低値は０である。すなわち状態変数ＭＳおよびＳＳ［Ｉ］は、白の程度を示すデータであり、それが表す値が大きいほど、強い白を意味する。処理開始時に、状態変数ＭＳおよびＳＳ［Ｉ］は共に０に初期化する。
【０２８１】
そして、１ライン前かつ注目画素の主走査位置より前の白地情報ＳＳを、注目画素の白地情報ＭＳをそれから主走査方向ｘの１画素の位置ずれにつき１の低減率で下げた値に更新し、注目画素の白地情報を１ライン前の主走査方向ｘで主走査の後方に、前記低減率で伝搬させる（白伝搬処理）。但しこれは、１ライン前の白地情報のほうが小さい値である場合である。例えば１ライン前の画素が、ＲＧＢ白地検出で白地（白領域）と検出したものであるときにはそれの白地情報は１５であって最高値であるので書換えは行わない。
上述の、１ライン前の白地情報ＳＳの白伝搬処理においては、１ライン前の白地情報ＳＳをＲＡＭ ８Ｋに保持して、図２６の（ｂ）に示すように、メモコン内にフィードバックループを形成して、該ＲＡＭ ８Ｋ（図２６の（ｂ）上のＲＡＭ ８Ｋ（ＬＵＴ）に置き変わったもの）から読み出したデータ（Ｅｄｐ）と、ＳＩＭＤ型プロセッサ３３が算出しメモコンに与える白伝搬処理値データの一方を、プロセッサ３３の選択指定に応じてマルチプレクサ７６，７７で選択して、前記ＲＡＭ ８Ｋの、読み出したデータ（Ｅｄｐ）のアドレスに再度書き込む。
【０２８２】
注目画素を更新してそれが白地でないものになると、注目画素が、仮想白画素かつ白地情報ＭＳが閾値ｔｈｗ１（１３）以上、である時に、注目画素宛ての白地情報ＭＳを＋１する。すなわち、１だけ白程度が強い値に更新する。白地情報ＭＳの最高値ｍａｘは１５に定めており、１５を超える時には１５にとどめる。この経路を進んできたときにも、前述の、白伝搬処理を行う。
【０２８３】
注目画素が仮想白画素かつ白地情報ＭＳがｔｈｗ１（１３）未満、ｔｈｗ２（１）以上、かつ、谷白画素である時に、状態変数ＭＳをそのままの値に保持する。この経路を進んできたときにも、前述の、白伝搬処理を行う。
【０２８４】
上記条件のいずれにも一致しないときは、注目画素の白地情報ＭＳをー１する。すなわち白程度が１だけ弱い白地情報に更新する。白地情報ＭＳの最低値ＭＩＮは０であり、０未満になる時には０にとどめる。この経路を進んできたときにも、前述の、白伝搬処理を行う。
【０２８５】
−網点分離３２４（図１８）−
Ｇ画像データを用いて、所定の大きさの二次元局所領域内の画素濃度情報から、網点ドットの一部を形成する画素（網点ピーク画素と呼ぶ）を検出する。局所領域に関して、次の二つの条件が同時に成立するときに、領域の中心画素を網点ピーク画素として検出する：
条件１：中心画素の濃度レベルが局所領域内で最大（山ピーク）または最小（谷ピーク）である；
条件２：中心画素に対し点対称関係にある全ての画素のペアについて、画素ペアの濃度レベルの平均と中心画素の濃度レベルとの差の絶対値が、閾値Ｔｈ以上である。
【０２８６】
山と谷の網点ピーク画素を、所定の大きさの二次元の小領域毎に計数し、山と谷の網点ピーク画素の合計を小領域の計数値Ｐとする。この計数値Ｐが閾値Ｐｔｈより大きいときに、小領域の全画素（あるいは画素単位の処理の場合、小領域の中心画素のみ）を網点領域と判定する。
【０２８７】
この小領域の網点領域か否かの判定においても、前記エッジ／非エッジ判定のときと同様に、図２６の（ａ）あるいは図２６の（ｂ）に示すメモコン内フィードバックループを用いて、先行画素の確定網点/非網点のフィードバックと、注目画素が網点山ピーク，網点谷ピークか否の検出結果を網点/非網点判定用ＬＵＴに加えて、網点/非網点間の切替わりが単ピッチで頻繁に起こる振動を抑制し、網点/非網点検出の信頼性を高くしている。
【０２８８】
−７値化３２５ａ（図１８）−
入力データＲ，Ｇ，Ｂを、ｃ，ｍ，ｙおよび色判定用ｗ（白）の信号に変換する。色相分割の例としては、それぞれの色の境界を求め、１画素内のＲ，Ｇ，Ｂそれぞれの画像データの最大値と最小値の差をＲＧＢ差と定義して、色相空間を７領域に区画し、入力データがどの領域かを判定する。出力信号は、ｃ，ｍ，ｙに各１ビットの３ビットデータと、さらに、色判定用色画素検出のｗの１ビットである。ここで色相毎に閾値をかえているのは、色相領域毎に、有彩範囲が異なる時に色相領域に応じた閾値を決定する。この色相分割は、一例であって、どんな式を使用してもよい。色相分割３２５ａの出力ｃ，ｍ，ｙ，ｗは、バッフアメモリ装置３２に５ライン蓄え、色画素判定に用いる。
【０２８９】
そして、色画素用ｗ画素が存在する時は、その画素のｃ＝ｍ＝ｙ＝０に補正する。この補正により、注目画素を中心とする５×５画素マトリクスの白レベルが大きくなる。次に注目画素が、色相分割で得たｃ，ｍ，ｙの全てが１（ｃ＝ｍ＝ｙ＝１）または全てが０（ｃ＝ｍ＝ｙ＝０）以外の画素（色画素）であるかを、該５×５画素マトリクスが、色画素パターン群のいずれに合致するか、パターンマッチングを行う。そして５×５画素マトリクス色細線用パターン群を用いるパターンマッチングで、注目画素が白に囲まれた色線画素かを検出する。次に、５×５画素マトリクスの白領域パターン群をパターンマッチングにより注目画素が白領域画素かを検出する。上記で抽出したパターンマッチング結果にもとづいて、白領域に囲まれた色画素を色画素候補として、それ以外で白領域が存在する時は、色画素としない。白領域がない色画素パターンマッチングで一致したものは、色画素候補とする。
【０２９０】
−色判定３２５ｂ（図１８）−
次に、５×５画素マトリクス内の各画素のｃ，ｍ，ｙの１（ｃ＝１，ｍ＝１，ｙ＝１）の数をカウント１する。ｃ，ｍ，ｙそれぞれについてのカウント値の最大値と最小値との差が、ｔｈｃｎｔ以上でかつ最小値がｔｈｍｉｎ未満ならば、色画素候補１とする。ｔｈｃｎｔ，ｔｈｍｉｎは、複写（処理）前に設定する閾値である。ｙ，ｍ，ｃにプレーン展開して、Ｎ×Ｎのマトリクスにおいてのそれぞれのプレーン毎に数を数えて、最少値をブラックと仮定している。このことにより、黒画素の読み取りが漏れても補正が可能となる。そして最大値と最小値の差で有彩画素を判定している。このことにより、黒画素が読取りから外れた画素を補正して、有彩画素を抽出する。注目画素を中心とする５×５画素マトリクス内に一定画素の有彩画素があると注目画素を有彩画素とする。注目画素が色画素候補１でかつ色画素候補２であれば、色画素１とする。
【０２９１】
次に、４×４画素のマトリックスにおいて、１画素以上の色画素１があれば、該４×４画素マトリックス全体を色画素１ブロックとブロック化をする。ブロック化以降の処理は、４×４画素を１ブロックとしてブロック単位出力する。孤立点除去にて、注目ブロックの隣り合うブロックに色画素１ブロックがなければ孤立点として、除去する。次に膨張処理にて、色画素１ブロックが存在する場合は、５×５ブロックに膨張する。膨張するのは、色画素の周辺を、黒文字処理をしないようにするためである。ここで、色画素１ブロックの時にＬ（有彩）、それ以外の時はＨ（無彩）の、Ｂ／Ｃ情報を発生する。
【０２９２】
以下、５×５画素マトリクス内の各画素の、ｃ，ｍ，ｙの１（ｃ＝１，ｍ＝１，ｙ＝１）の数をカウント，カウント値の最大値と最小値との差に従った色画素２，色画素３かの検出と、ブロック化，孤立ブロックの除去等を行う。更に、注目画素が黒画素候補１，２かをパターンマッチングにより判定し、注目画素が、黒画素候補１でかつ黒画素候補２であれば、黒画素とする。４×４画素のマトリックスにおいて、１画素以上の黒画素があれば、該４×４画素マトリックスの全体を黒画素ブロックとする。このブロック化以降の処理は、４×４画素を１ブロックとしてブロック単位で出力する。３×３ブロックのマトリックス内において、注目ブロックが黒画素ブロックで、その周辺画素が非黒画素ならば、注目ブロックを非黒画素ブロックにする。
【０２９３】
−統合色画素判定−
注目ブロックが、色画素判定で色画素２と判定されかつ無彩判定で黒画素と判定されていなければ、注目ブロックは色ブロックと判定する。また、色画素判定が色画素との判定の時も色ブロックと判定する。統合色画素判定で、色と判定したブロックに対して小さな文字を連続と見なすために、注目ブロックを中心とする９×９ブロックのマトリックス内に１ブロックでも色ブロックであれば、注目ブロックを色ブロックとする。ここで、大きく膨張させるのは、文字同士のすき間を埋めるためである。
【０２９４】
−連続カウント−
次に、色画素ブロックの連続性を見て、カラー原稿か白黒原稿かを判定する。上記膨張の出力データ（色画素ブロック）の中の色画素の連続数をカウントすることにより、カラー原稿かどうか判定する。注目画素が色画素ブロックにある時に注目画素の左上，上，右上および左の画素の色画素連続数を参照して、注目画素の色画素連続数を算出する。ここで、注目画素を、例えば図２７の（ｂ）の画素分布パターンＭＰｐのｃ３画素とすると、左上，上，右上および左の画素はそれぞれ、ｂ２，ｂ３，ｂ４およびｃ２の画素である。注目画素が色画素ブロックにないときには、該注目画素には０なる色画素連続数を与える。
【０２９５】
この処理において、図２７の（ａ）に示すＲＡＭ ８Ｋ（ＬＵＴ）に、左上，上，右上および左の画素ｂ２，ｂ３，ｂ４およびｃ２の色画素連続数に対応する注目画素（ｃ３）の色画素連続数の関係を規定したＬＵＴをＳＩＭＤ型プロセッサ３３のデータＲＡＭ３７から読み出して、書き込む。図２７の（ａ）に示すように、メモコン内にフィードバックループを形成して、ＲＡＭ ８Ｋ（ＬＵＴ）から読み出したデータｃ２（左の画素ｃ２の色画素連続数）と、先行ラインの各画素の色画素連続数を格納したラインメモリＲＡＭ ８Ｋ（ＬＩＮＥ）から読み出した左上，上および右上画素ｂ２，ｂ３およびｂ４の色画素連続数（同じくｂ２，ｂ３およびｂ４と表記）とを、マルチプレクサ７５，７６および出力レジスタ７２で併合してＬＵＴアクセスアドレスとしてメモリＳＷを介してＲＡＭ ８Ｋ（ＬＵＴ）のアドレスラインに与えて、ＬＵＴからデータｃ３を読み出し、これを注目画素ｃ３宛ての色画素連続数とする。
【０２９６】
このＬＵＴによる色画素連続数決定のロジック概要をここで説明すると、注目画素が色画素ブロックにない場合はそれに０を与えるが、色画素ブロックにある場合は、先ず注目画素の上画素の色画素連続数が０であると、参照値Ａに右上画素（ｂ４）の色画素連続数に１を加えた値を与え、上画素（ｂ３）の色画素連続数が０であると参照値Ａに右上画素（ｂ４）の色画素連続数を与える。次に、参照値Ｂに左上画素（ｂ２）の色画素連続数に１を加えた値を与え、参照値Ｃには上画素（ｂ３）の色画素連続数に１を加えた値を与え、また参照値Ｄには左画素（ｃ２）の色画素連続数に１を加えた値を与える。そして、参照値Ａ，Ｂ，ＣおよびＤのうちの最高値を、注目画素（ｃ３）の色画素連続数とする。上画素の色画素連続数が０でないとそれを注目画素に与える。
【０２９７】
注目画素（ｃ３）に色画素連続数を上述のように与えると、この色画素連続数が設定値ｔｈａｃｓ以上であるかをチエックして、ｔｈａｃｓ以上であると、カラー原稿であると決定して、そこで連続カウントの処理を終える。色画素連続数が設定値ｔｈａｃｓ未満であると、注目画素を走査方向ｘ，ｙの次の画素に更新して、上述の処理を繰返す。原稿全面について上述の処理をした結果、最後まで色画素連続数が設定値ｔｈａｃｓ未満であったときには、原稿は白黒画像であると決定する。
【０２９８】
上述の色画素連続数は、ほぼたての色付き線分と横の色付き線分の和となる。右上の色画素連続数が、他と異なるのは二重カウントを防ぐためである。同一原稿上のどれかの色画素群のなかの色画素連続数が１つでも設定値ｔｈａｃｓ以上になるとそこで、カラー原稿である、とカラーか白黒かの判定を確定する。
【０２９９】
−総合判定３２６（図１８）−
総合判定３２６は、文字判定，膨張処理および文字なか判定からなる。
【０３００】
−文字判定−
文字判定では、エッジ分離３２２の結果がエッジありで、網点分離３２４の結果が網点なしで白背景分離３２３の結果が白領域ありのときは、文字エッジと判定する。そうでないときには非文字エッジ（絵柄又は文字なか）と判定する。
【０３０１】
−膨張処理−
膨張処理では、文字判定の結果を８×８ブロックのＯＲ処理をして、その後に３×３ブロックのＡＮＤ処理をして４ブロックの膨張処理を行う。すなわち、注目ブロックを中心とする８×８ブロックのいずれかのブロックが文字エッジであると、注目ブロックも文字エッジブロックであると仮定し、該注目ブロックを中心とする３×３ブロックのすべてが文字エッジであると注目ブロックを文字エッジと確定し、そして、注目ブロックとそれに隣接する３ブロック、計４ブロックを文字エッジと見なす。ＯＲ処理してからＡＮＤ処理するのは、特に黒文字の場合、黒文字の領域の周辺に小領域の非黒文字領域が存在すると、処理の差により違和感が感じられることがある。例えば黒が薄く見える。これを防ぐために、ＯＲ処理で非黒文字領域を大きくしている。ＡＮＤ処理は、望むべき膨張量にするために行っている。
【０３０２】
−文字なか判定−
文字なか判定は、エッジ分離３２２，白背景分離３２３，網点分離３２４，色判定３２５ｂおよび文字判定の結果を用いて、文字のなか領域（文字線幅内）か否を表す文字なか信号を生成する。文字なか信号を生成するために用いる処理と信号を、次に示す。
【０３０３】
文字なか用文字信号：文字判定の、文字エッジ／非文字エッジをあらわす出力信号を５×５ブロックのＯＲ処理をする。この出力を文字なか用文字信号と言う；
白ブロック黒文字信号Ａ：文字なか用文字信号がアクティブ（文字エッジ）で、白背景分離３２３の白ブロック補正の出力が白ブロック補正データありで、色判定３２５ｂの結果がノンアクティブ（無彩：黒画素ブロック）の時に、白ブロック黒文字信号Ａをアクティブとする。すなわち、「白ブロック黒文字」を示すものとする。この場合（白地に囲まれた黒文字）は、文字である確率が非常に高い；
高濃度黒領域信号Ｂ：白背景分離３２３の黒ブロック化の３×３ブロックのＯＲがアクティブ（黒）で、色判定３２５の結果がノンアクティブ（無彩）で、網点分離の結果がノンアクティブ（非網点）で、さらに、文字なか用文字信号がノンアクティブ（非文字エッジ）の時に、高濃度黒領域信号Ｂをアクティブにする。すなわち、「高濃度黒領域」を示すものとする。黒文字のなかは、濃度が濃いので、他の条件と組み合わせて文字なか判定をする；
黒文字信号Ｃ：文字なか用文字信号がアクティブ（文字エッジ）で、色判定３２５の結果がノンアクティブ（無彩）の時に、黒文字信号Ｃはアクティブ（黒文字）になる。このアクティブの黒文字部分は、文字のエッジである可能性が高く、その周辺に文字なかがある可能性が高い。
【０３０４】
ここで、文字なか候補の判定について説明する。白ブロック黒文字信号Ａ，高濃度黒領域信号Ｂおよび黒文字信号Ｃを用いて、文字なか候補信号Ｑを表現すると、次式のようになる：
Ｑ２４＝(Ａ２１＆Ａ２２＆Ａ２３＆Ａ２４)
＃（（Ｑ１３＃Ｑ２３＃Ｑ１４＃Ｑ１５）＆（Ｂ２４＃Ｃ２４））
記号の２桁の数字の上桁の数字の２は現在のラインｙ２を示し、１は１ライン前ｙ１を示す。下桁の数字は、ライン上の画素位置ｘを示す。上式が表す処理を簡単に説明すると、白ブロック黒文字信号Ａが連続して存在するとすなわちＡ２１〜Ａ２４が全てアクティブであると、注目画素を文字なか候補であると仮定し、次に、文字なか候補確定の処理を開始する。すなわち、高濃度黒領域信号Ｂ２４か黒文字信号Ｃ２４の周辺に文字なか候補ありと判定した画素（Ｑ１３，Ｑ２３，Ｑ１４またはＱ１５）があると、注目画素も、文字なか候補と、判定を確定する。つまり、白ブロック文字信号Ａ（アクティブ）が連続して存在するとこの条件をトリガーにして、文字なか候補の判定を開始する。
【０３０５】
白地に囲まれた黒文字（白ブロック黒文字信号Ａがアクティブ）の場合は、そこが文字である確率が非常に高く、白ブロック黒文字信号Ａ（アクティブ）が連続して存在するのは、ほとんどすべて文字であるからである。黒文字信号Ａ（アクティブ）は、文字のエッジである可能性が高く、「文字なか」がその周辺にある可能性が高いので、上述のように、文字なか候補（Ｑ２４：アクティブ）としている。この結果を文字なか候補とする。
次に、文字なか候補（信号Ｑ：アクティブ）から文字なか信号をつくる。文字なか信号は、文字エッジ信号でなく、文字なか候補であれば、文字なか信号あり（文字なか信号：アクティブ）と判定する。ここで最終的に出力するＣ／Ｐ信号は、以下の表のようになる：
Ｃ／Ｐ信号 文字エッジ信号 文字なか信号 領域判定内容
０ なし なし 絵柄領域
１ なし あり 文字なか領域
２ − − −
３ あり × 文字エッジ領域
Ｃ／Ｐ＝２を出力するケースは存在しない。
【０３０６】
この２ビットのＣ／Ｐ信号に、１ビットのＢ／Ｃ信号を加えた３ビットの信号が像域データＦｄである。
【０３０７】
像域データＦｄは、ＩＰＵ２におけるフィルタ処理および下色除去で参照され、また、ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋにおけるγ変換および階調処理に参照される。
【０３０８】
ＩＰＵ２におけるフィルタ処理は、ＲＧＢデータをＭＴＦ補正するフィルタ処理であり、Ｎ×Ｎの画素マトリックスに対応する係数マトリクスを用いて、各係数に各画像データを乗じて重み付け平均値を得る。Ｃ／Ｐ信号が３を表すもの（文字エッジ領域）である時には、鮮鋭化処理用の係数マトリクスを用い、０又は１を表すもの（文字なか領域又は絵柄領域）である時には平滑化処理用の係数マトリクスを用いて、重み付け平均値を導出する。
【０３０９】
下色除去は、画像データの色再現を向上させるためのものであり、色変換によって生成したＹ，Ｍ，Ｃデータの共通部分をＵＣＲ（加色除去）処理してＢｋデータを生成し、Ｙ，Ｍ，Ｃ，Ｋデータを生成する。ここで、Ｃ／Ｐ信号が３（文字エッジ領域）以外の時（文字なか領域又は絵柄領域のとき）は、スケルトンブラック処理を行う。Ｃ／Ｐ信号が３（文字エッジ領域）の時は、フルブラック処理を行う。さらにＣ／Ｐ信号が３（文字エッジ領域）かつＢ／Ｃ信号がＨ（無彩領域）の時は、Ｃ，Ｍ，Ｙのデータをイレースする。これは、黒文字の時、黒成分のみで表現するためである。
【０３１０】
ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋのγ変換は、カラープリンタＰＴＲの作像ユニット１０５の周波数特性やＣ／Ｐ信号に応じて、γ変換特性（いわゆるγカーブ）を変更し処理する。Ｃ／Ｐ信号が０（絵柄領域）又は１（文字なか領域）の時は画像を忠実に再現するγカーブを用い、Ｃ／Ｐ信号が３（文字エッジ領域）の時はγカーブを立たせてコントラストを強調する。
【０３１１】
ＩＰＵ３ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの階調処理は、カラープリンタＰＴＲの作像ユニット１０５の階調特性やＣ／Ｐ信号に応じて、ディザ処理，誤差拡散処理等の量子化を行う。ＩＰＵ３ｋによるＫ画像データの階調処理では、Ｃ／Ｐ信号が０（絵柄領域）の時は階調重視の処理を行い、それ以外の時は解像力重視の処理を行う。Ｂｋ以外の作像の時は、Ｃ／Ｐ信号が０（絵柄領域）又は１（文字なか領域）の時は階調重視の処理を行い、それ以外の時は解像力重視の処理を行う。
【０３１２】
−第２実施例−
第２実施例のハードウエアは前述の第１実施例と略同様であるが、第２実施例のＩＰＵ１のＳＩＭＤ型プロセッサ３３が、その内部のプログラムメモリ３６の読取り補正プログラムの中の像域分離プログラム、更にその中のマッチング制御プログラム、に基づいて行うパターン比較すなわちパターンマッチングの内容が異なる。
【０３１３】
図２８に、この第２実施例のマッチング制御ＭａＣａの内容を示す。なお、この処理は第１実施例の図１９に示す処理に置き換わるものである。図２８に示すマッチング制御ＭａＣａの内容を次に説明する。
【０３１４】
例えば図２１の（ａ）に代表例を示す黒画素連続，白画素連続の検出用の参照パターン群を用いる３×３マトリクスパターンに対するパターンマッチングのときには、ＳＩＭＤ型プロセッサ３３バッファメモリ装置３２のＲＡＭ６〜８を、３ラインのＧ画像データ格納用の入力ラインバッファに定め、かつＲＡＭ１１を、３ラインの中の真中のライン（ＲＡＭ７）の各画素宛てに、それを中心とする３×３画素マトリクスの画素情報データ群が、参照パターンと合致するか否を表す判定データを書込むための、判定結果格納用のラインバッファに定める。
【０３１５】
そして、図２８を参照すると、ＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８は、「マッチング制御」ＭａＣａに進むと最初に、その内部のＡ＋２個のプロセッサエレメントの各ＲＡＭの処理プログラム格納領域に、データＲＡＭ３７にある「マッチング」処理プログラムを書込む。
【０３１６】
次にＳＩＭＤ型プロセッサ３３は、第１実施例と同様に、ＲＡＭ６およびＲＡＭ７にそれぞれ１ライン分画像データを書込み、各プロセッサエレメントの内部ＲＡＭの参照データ格納領域に、データＲＡＭ３７にある画像データ２値化のための閾値Ｔｈ１を書込み、そして各ラインの第１ブロック画像データを、プロセッサエレメントＰＥ Ｎｏ．１〜（Ａ＋１）に書込む（１〜８）。
【０３１７】
次に、プロセッサエレメントのＲＡＭの記憶容量の限界近くの所定上限値まで画像データ群を格納したか、もしくは、１ライン上の全画素に関して上述のマトリクス画像データ群のＳＩＭＤ型プロセッサ３３への送出が完了したかをグローバルプロセッサ３８がチェックして（４１，４２）、いずれも否であると、同一ライン上の次の注目画素群をパターン比較対象画素に設定して（７）、上述のステップ８の、プロセッサエレメントＰＥへの画像データ群の書込みを行う。
【０３１８】
プロセッサエレメントの内部ＲＡＭに所定上限値まで対象データを格納したとき又は１ライン上の全画素を注目画素とする対象データのＳＩＭＤ型プロセッサ３３への書込が終わったとき、グローバルプロセッサ３８は、参照データｉをプロセッサエレメントに与え（９ａ，９ｂ）、第１ブロックの画像データ群の「マッチング」指令をプロセッサエレメントに与える（９ｃ）。
【０３１９】
各プロセッサエレメントＰＥ Ｎｏ．ｋ（ｋ＝１〜Ａ）は、第１ブロックの画像データ群に対して図２０に示す「マッチング」９ｅを実行して判定データをｆｌａｇレジスタに書込む。グローバルプロセッサ３８は、ＲＡＭ１１上の、一致と判定したＰＥに割り当てたアドレスに、参照パターンＮｏ．ｉを書込む。そして次のブロックの画像データ群の「マッチング」指令をＡ個のプロセッサエレメントに与える。このような処理（図２８の９ａ〜１１ｄ／図２０の９ｅ）を、プロセッサエレメントＰＥの内部ＲＡＭに書込んでいる画像データ群のブロック数分繰り返し実行する。この複数回の「マッチング」（９ｅ）を繰返すと、１ライン分の全画素宛てのパターンマッチングが終了したかをチェックして（１１ｃ）、終了していないと、同一ライン上の次の注目画素群をパターン比較対象画素に設定して（７）、上述のステップ（８）の画像データ群の転送を行う。
【０３２０】
この第２実施例のパターンマッチングでは、１ライン上の多くの画素を注目画素とするパターンマッチングを一気に実行するように各プロセッサエレメントが「マッチング」を多数回繰り返すので、パターンマッチング判定を更に高速にし得る。
【０３２１】
【発明の効果】
データ処理器（ＰＥＧ）の各プロセッサエレメント（ＰＥ）の演算機能を用いて同時に並行して複数の画素マトリクスのパターンマッチングをすることができ、色々なサイズの２次元マトリクスに対応するパターンマッチングができる。また、高速なパターンマッチングが可能となる。画像データがプロセッサエレメント（ＰＥ）で処理できるビット幅の多値階調データであれば、画像データをそのままデータ処理器（ＰＥＧ）に与えてプロセッサエレメント（ＰＥ）で２値化してパターンマッチングができるので、色々なビット構成の画像データ（例えば２５６階調，１２８階調，６４階調などの画像データ）に柔軟に対応するパターンマッチングが可能である。しかも、データ処理器（ＰＥＧ）の外の回路規模は小さくて済む。プロセッサエレメント（ＰＥ）での２値化により、例えば８ビット構成の画像データが１ビットに圧縮され、３×３画素マトリクスの９個の画像データ（総計９×８ビット）が２バイト（２×８ビット）の対象データ（Ｔ１ｋ，Ｔ２ｋ）に圧縮されるので、比較処理のデータ量が小さくなる。参照データ（Ｒ１ｉ，Ｒ２ｉ）も同様に小さいデータ量であり、制御情報メモリも小さくて済む。すなわち、参照データおよび対象データが共に、画素マトリクスの画像データ群を各画像データを１ビットで表しそれを１次元シリアル配列のプロセッサエレメント（ＰＥ）で処理できるビット幅に区切ったデータであるので、それらを格納する記憶手段も小さくて済む。
【図面の簡単な説明】
【図１】 本発明の第１実施例の、複合機能があるデジタルフルカラー複写機の外観を示す正面図である。
【図２】 図１に示すカラープリンタＰＴＲの作像機構の概要を示す拡大縦断面図である。
【図３】 図１に示す複写機の電気系システムの概要を示すブロック図である。
【図４】 （ａ）および（ｂ）はそれぞれ、図３に示すカラー原稿スキャナＳＣＲおよびカラーデータインターフェース制御部ＣＤＩＣの画像処理系およびデータ転送系の概要を示すブロック図である。
【図５】 図４の（ａ）に示す第１画像処理ユニットＩＰＵ１の、入出力インターフェイス３１およびバッファメモリ装置３２の構成を示すブロック図である。
【図６】 （ａ）は図４の（ａ）および図５に示すＳＩＭＤ型プロセッサ３３の構成の概要を示すブロック図、（ｂ）は１個のプロセッサエレメントＰＥの一部分の構成を示すブロック図である。
【図７】 図５に示すメモリスイッチＳＷ１と、ＳＩＭＤ型プロセッサ３３内の外部Ｉ／Ｆ３９の、データラインの概要を示すブロック図である。
【図８】 図５に示すバッフアメモリ装置３２とＳＩＭＤ型プロセッサ３３との組み合わせに係る画像データ処理装置の機能構成の概要を示すブロック図である。
【図９】 画像データ転送の際の、パラレル，シリアルのデータ配列の変換態様の数種を示すブロック図である。
【図１０】 図５に示すバッフアメモリ装置３２とＳＩＭＤ型プロセッサ３３との組合わせによる画像データ転送の流れの数例を示すブロック図である。
【図１１】 （ａ）および（ｂ）はそれぞれ、図３に示す第２画像処理ユニットＩＰＵ２および画像メモリアクセス制御部ＩＭＡＣの画像処理系およびデータ転送系の概要を示すブロック図である。
【図１２】 （ａ），（ｂ），（ｃ）および（ｄ）はそれぞれ、図３に示す第３画像処理ユニットＩＰＵ３Ｙ，ＩＰＵ３ｍ，ＩＰＵ３ｃおよびＩＰＵ３ｋの画像処理系の概要を示すブロック図である。
【図１３】 図３に示す画像処理システムにおける、画像データの流れの数例を示すフローチャートである。
【図１４】 図３に示すシステムコントローラ１０６の、操作ボードＯＰＢおよびパソコンＰＣからの画像処理コマンドに応答するシステム制御の概要を示すフローチャートである。
【図１５】 図３に示すシステムコントローラ１０６の初期設定指令に応答してＩＰＵ１が実施する初期設定の内容を示すフローチャートである。
【図１６】 （ａ）および（ｃ）は、図５に示すＳＩＭＤ型プロセッサ３３の内部レジスタに書込む設定情報および管理情報の区分を示す図表である。（ｂ）および（ｄ）はメモコンに与える設定情報および管理情報の項目を示す図表である。
【図１７】 設定情報によって、図５に示すＲＡＭ（０〜１７）に設定されるデータ読み書き領域を模式的に示すブロック図である。
【図１８】 図４に示すＳＩＭＤ型プロセッサ３３が行う像域分離でのデータ処理の概要を示す機能ブロック図である。
【図１９】 図４に示すＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８が行うマッチング制御の内容を示すフローチャートである。
【図２０】 ＳＩＭＤ型プロセッサ３３の各プロセッサエレメントのマッチング処理の内容を示すフローチャートである。
【図２１】 （ａ）は、図１８に示すエッジ分離３２２で、注目画素が白，黒連続画素かを判定するために用いる参照パターンの代表例を示すブロック図である。（ｂ）および（ｄ）は注目画素とその周辺画素のマトリクスを示すブロック図である。（ｃ）および（ｅ）はそれぞれ、（ｂ）および（ｄ）に示す画素マトリクスのデータ群を２値化し整数バイトの対象データにした場合のデータ分布を示すブロック図である。
【図２２】 図８に示す画像データ処理装置の機能構成での、データの流れとプロセッサエレメントＰＥの内部ＲＡＭ上のデータ格納領域ＲＡＭ−Ａ０〜ＲＡＭ−Ａ７へのデータ書込みの割付けを模式的に示すブロック図である。
【図２３】 図６に示すＳＩＭＤ型プロセッサ３３のプロセッサエレメントＰＥ群内におけるエレメント間のデータルートを示すブロック図である。
【図２４】 図２２に示すデータ格納領域ＲＡＭ−Ａ０〜ＲＡＭ−Ａ７の中のデータ配置を模式的に示すブロック図である。
【図２５】 図５に示すメモコンのデータフィードバックによる確定エッジ／非エッジ情報の生成処理の内容を示すフローチャートである。
【図２６】 （ａ）は、図５に示すメモコンのデータフィードバック機能の１態様を示すブロック図、（ｂ）は、図５に示すメモコンのデータフィードバック機能のもう１つの態様を示すブロック図である。
【図２７】 （ａ）は、図５に示すメモコンのデータフィードバック機能のもう１つの態様を示すブロック図である。（ｂ）は、注目画素とその周辺画素のマトリクスを示すブロック図である。
【図２８】 第２実施例のＳＩＭＤ型プロセッサ３３のグローバルプロセッサ３８によるマッチング制御の内容を示すフローチャートである。
【符号の説明】
ＡＤＦ：自動原稿供給装置
ＳＣＲ：カラー原稿スキャナ
ＯＰＢ：操作ボード ＰＴＲ：カラープリンタ
ＰＣ：パソコン ＰＢＸ：交換器
ＰＮ：通信回線 ２：光書込みユニット
３，４：給紙カセット
５：レジストローラ対
６：転写ベルトユニット
７：定着ユニット ８：排紙トレイ
１０Ｍ，１０Ｃ，１０Ｙ，１０Ｋ：感光体ユニット
１１Ｍ，１１Ｃ，１１Ｙ，１１Ｋ：感光体ドラム
２０Ｍ，２０Ｃ，２０Ｙ，２０Ｋ：現像器
６０：転写搬送ベルト
ＩＰＵ１：第１画像処理ユニット
ＩＰＵ２：第２画像処理ユニット
ＩＰＵ３ｙ，３ｍ，３ｃ，３ｋ：第３画像処理ユニット
ＣＤＩＣ：カラーデータインターフェース制御部
ＩＭＡＣ：画像メモリアクセス制御部
ＨＤＤ：ハードディスク装置
ＭＥＭ：画像メモリ
ＬＡＮ：ローカルエリアネットワーク
ＦＯＮＴ：フォントＲＯＭ
ＩＤＵ：紙幣認識ユニット
ＳＣＩ：システム制御インターフェイス
ＪＴＡＧ：IEEE1149.1規格に準拠したテスト回路
メモコン：メモリコントローラ
Ｒ０〜Ｒ３１：レジスタ
「７ ｔｏ １」：演算器の中のデータセレクタ
Ａ，Ｆ，Ｍ，Ｔ：レジスタ
Ｒ：Ｒ画像データ Ｇ：Ｇ画像データ
Ｂ：Ｂ画像データ Ｆｄ：像域データ
Ｙ：Ｙ画像データ Ｍ：Ｍ画像データ
Ｃ：Ｃ画像データ Ｋ：Ｋ画像データ

Claims (19)

  1. 複数ラインの多値画像データを蓄積でき、蓄積した画像データを画素単位で出力できるバッファメモリ；
    複数ビット幅のデータを処理できるプロセッサエレメントの複数を含み複数のプロセッサエレメントで同時に並行してデータ処理ができるデータ処理器；
    パターンマッチングの閾値および参照データと、メモリ指定情報および制御モード情報を含む設定情報、ならびに、指定メモリの指定領域情報を含む管理情報を格納する制御情報メモリ；および、
    前記バッファメモリのメモリを指定しその読み書きを制御するメモコン，該メモコンが指定するメモリを該メモコンに接続するメモリスイッチ、および、前記制御情報メモリから閾値および参照データならびに設定情報および管理情報を読出して前記データ処理器ならびにメモコンに与えるグローバルプロセッサを含み、該設定情報および管理情報にしたがってメモコンがメモリスイッチを用いて、データ処理器への各画素マトリクスの画像データ群の入力に適した形になるようにバッファメモリのメモリとデータ処理器を接続してデータ処理器にパターンマッチング対象の画像データを読出すバッファコントローラ；を備え、
    前記データ処理器の各プロセッサエレメントは、前記閾値，参照データ，パターンマッチング対象の画像データ，対象データおよび判定結果、を格納できる内部メモリを含み、前記バッファメモリが出力した画像データの中の、自己に宛てられた注目画素を含み該注目画素を中心とする画素マトリクスの画像データ群を前記内部メモリに格納して前記閾値を用いて２値化して該プロセッサエレメントが処理可能な１次元シリアル配列のビット幅に区切った対象データに変換して前記内部メモリに格納し、該対象データが前記参照データと合致するかを判定して判定結果を前記内部メモリに格納する；
    画像データ処理装置。
  2. 前記閾値は複数であり、前記バッファコントローラがその中の１つを前記データ処理器に読出す、請求項１に記載の画像データ処理装置。
  3. 前記バッファコントローラは、前記バッファメモリに対して前記画像データを読み書きするとき画像データのピーク値を検出し、検出値に対応する閾値を前記データ処理器に読出す、請求項２に記載の画像データ処理装置。
  4. 前記データ処理器は、それぞれが画像データを転送しうる複数組のバスを含む同時に複数の画像データを並行して転送しうる入出力バスに接続され；前記バッファコントローラは更に、前記プロセッサの指定に応じて各メモコンを各組のバスに接続する選択手段を含む；請求項１乃至３のいずれか１つに記載の画像データ処理装置。
  5. 各プロセッサエレメントの各メモリは、複数組の画像データ群を格納し得る容量を有し；前記バッファコントローラは、前記合致判定に使用するプロセッサエレメントの数Ａの整数ｍ倍の数Ａ・ｍの画素のそれぞれを注目画素としそれを中央にする画素マトリクスのパターンマッチング対象の画像データをデータ処理器に与えて、各プロセッサエレメントがｍ組の画素マトリクスの画像データ群の各組が参照データと合致するかを判定する；請求項１乃至３のいずれか１つに記載の画像データ処理装置。
  6. 参照データは、内容が異なる複数であり、前記バッファコントローラは、順次に参照データをデータ処理器に与える、請求項１乃至５のいずれか１つに記載の画像データ処理装置。
  7. 前記プロセッサエレメントは、複数ｆビット構成のデータを処理でき；参照データは、ｃ×ｄ画素マトリクスでなる参照パターンの参照２値データ群を予め１次元シリアル配列にしてｆ以下の複数ａビット構成のデータのｅ個に収めたｅ個のデータでなり；前記データ処理器の各プロセッサエレメントが、パターンマッチング対象の画像データの中の、自己に宛てられた注目画素を中心とするｃ×ｄ画素マトリクスの画像データ群を、各画像データを１ビットで表しそれを１次元シリアル配列の複数ａビット構成のデータのｅ個に収めたｅ個のデータでなる対象データに変換して、対象データが参照データと合致するかを、前記ａビット構成のデータ毎に対比して判定する；請求項１に記載の画像データ処理装置、ただし、ａ，ｃ，ｄ及びｆは２以上の整数，ｅは１以上の整数、及び、ａ×（ｅ−１）＜ｃ×ｄ≦ａ×ｅ。
  8. ｆ＝a＝８ビットすなわち１バイト、ｃ×ｄは９以上、したがって参照データおよび対象データは、２バイト以上であり；各プロセッサエレメントは、対象データの各バイトを参照データの各対応バイトと比較し全バイトの合致をもって該参照データの参照マトリクスと合致と判定する；請求項７に記載の画像データ処理装置。
  9. 原稿の画像を読取り、１画素の画素情報を複数ビット構成の多値階調データで表す画像データを生成する画像読取手段と、請求項１乃至８のいずれか１つに記載の画像データ処理装置と、を備える画像処理装置であって、
    前記制御情報メモリは、前記対象データが参照データと合致するかを判定するパターン比較プログラムを含む像域分離プログラムを書込むプログラムメモリを有する；画像処理装置。
  10. 前記バッファコントローラは、注目画素およびその周辺画素の画像データに基づく注目画素の像域判定に先行画素の像域判定結果を参照する像域判定手段に、その内部のレジスタに保持する先行画素の像域判定データと注目画素の画像処理データを与えて像域判定データを読出して前記レジスタにラッチして前記データ処理器に出力する；請求項９に記載の画像処理装置。
  11. 前記プログラムメモリには、前記像域分離プログラムを含む読取補正プログラムが書込まれる；請求項９に記載の画像処理装置。
  12. 前記バッファコントローラは、入力画像データをバッファメモリに書込み又はデータ処理器に与えるとき、一連の入力画像データの最大値データと最小値データの少なくとも一方を検出し保持して、データ処理器に与える機能を有する、請求項１１に記載の画像処理装置。
  13. カラー画像読取手段を備える請求項１１に記載の画像処理装置と、それが読取補正したＲＧＢ画像データをＹＭＣＫ画像データに変換する第２画像処理装置と、ＹＭＣＫ画像データにプリンタ出力用の出力補正を加える第３画像処理装置を含みＹＭＣＫ画像データに基づいて画像を形成する画像形成手段と、を備え；
    前記第２および第３画像処理装置がそれぞれ、読み書き可能な、プログラムメモリおよびデータメモリ，入力画像データのそれぞれに並行して同時に同じ処理をする複数のプロセッサエレメントを有するデータ処理器，該データ処理器に対して入力する画像データを、複数ライン分一時蓄積するためのバッファメモリ、および、前記プログラムメモリおよびデータメモリのプログラムおよびデータに従って前記バッファメモリと画像データ入出力ポートと前記データ処理器の間のデータのやり取りをするバッファコントローラ、を含み；
    装置は更に、第２および第３画像処理装置のプログラムメモリのそれぞれに、前記ＲＧＢ画像データをＹＭＣＫ画像データに変換するプログラムおよび前記出力補正を加えるプログラムを書込む手段、を備える；カラー画像形成装置。
  14. 前記画像形成手段は、作像する感光体ユニットの数に対応した数の前記第３画像処理装置を含む、請求項１３に記載のカラー画像形成装置。
  15. 画像データを転送するパラレルバス；画像メモリ；前記パラレルバス上の画像データを前記画像メモリに書込み、前記画像メモリの画像データを前記パラレルバスに読出す画像メモリ制御手段；および、画像読取手段，第２画像処理装置および前記パラレルバスの間の画像データのやりとりを制御する画像データ制御手段；を更に備える、請求項１３に記載のカラー画像形成装置。
  16. 前記画像データ制御手段は、前記画像読取手段からの画像データを圧縮をして前記パラレルバスに出力するか、又は、第２画像処理装置へ転送し第２画像処理装置が処理した画像データを圧縮をして前記パラレルバスに出力するか、更には、パラレルバスのデータを伸張して第２画像処理装置に転送するかを制御する、請求項１５に記載のカラー画像形成装置。
  17. 前記画像メモリ制御手段は、パソコン，ＬＡＮなどの外部機器や前記パラレルバスに接続されたファクシミリ及び前記画像データ制御手段との間の画像データを前記画像メモリに圧縮して書込み、又は読み出して伸張する、請求項１５又は請求項１６に記載のカラー画像形成装置。
  18. 複数ラインの多値画像データを蓄積でき、蓄積した画像データを画素単位で出力できるバッファメモリのメモリを指定しその読み書きを制御するメモコン，該メモコンが指定するメモリを該メモコンに接続するメモリスイッチ，および、パターンマッチングの閾値および参照データと、メモリ指定情報および制御モード情報を含む設定情報、ならびに、指定メモリの指定領域情報を含む管理情報を格納する制御情報メモリから、閾値および参照データならびに設定情報および管理情報を読出すグローバルプロセッサ，を含むバッファコントローラを用いて、
    前記制御メモリから読み出した閾値および参照データを、複数ビット幅のデータを処理できるプロセッサエレメントの複数を含み複数のプロセッサエレメントで同時に並行してデータ処理ができるデータ処理器に与え、前記制御メモリから読み出した設定情報および管理情報はメモコンに与えて、
    メモコンがメモリスイッチを用いて、データ処理器への各画素マトリクスの画像データ群の入力に適した形になるようにバッファメモリのメモリとデータ処理器を接続してデータ処理器にパターンマッチング対象の画像データを読出し、
    前記閾値，参照データ，パターンマッチング対象の画像データ，対象データおよび判定結果、を格納できる内部メモリを含む前記データ処理器の各プロセッサエレメントによって、バッファメモリから読み出したパターンマッチング対象の画像データの中の、自己に宛てられた注目画素を含み該注目画素を中心とする画素マトリクスの画像データ群を前記内部メモリに格納して前記閾値を用いて２値化して該プロセッサエレメントが処理可能な１次元シリアル配列のビット幅に区切った対象データに変換して前記内部メモリに格納し、該対象データが前記参照データと合致するかを判定して判定結果を前記内部メモリに格納する；
    パターンマッチング方法。
  19. 前記所定の閾値の値は、前記データ処理器に出力される画像データの階調数に合わせて設定する、請求項１８に記載のパターンマッチング方法。
JP2002046822A 2001-10-31 2002-02-22 画像データ処理装置，画像処理装置，カラー画像形成装置およびパターンマッチング方法 Expired - Fee Related JP3859134B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002046822A JP3859134B2 (ja) 2001-10-31 2002-02-22 画像データ処理装置，画像処理装置，カラー画像形成装置およびパターンマッチング方法
US10/372,479 US7199897B2 (en) 2002-02-22 2003-02-21 Image data processing apparatus for and image data processing method of pattern matching

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001334837 2001-10-31
JP2001-334837 2001-10-31
JP2002046822A JP3859134B2 (ja) 2001-10-31 2002-02-22 画像データ処理装置，画像処理装置，カラー画像形成装置およびパターンマッチング方法

Publications (2)

Publication Number Publication Date
JP2003203236A JP2003203236A (ja) 2003-07-18
JP3859134B2 true JP3859134B2 (ja) 2006-12-20

Family

ID=27666731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002046822A Expired - Fee Related JP3859134B2 (ja) 2001-10-31 2002-02-22 画像データ処理装置，画像処理装置，カラー画像形成装置およびパターンマッチング方法

Country Status (1)

Country Link
JP (1) JP3859134B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085172B2 (en) * 2004-01-05 2006-08-01 Sony Corporation Data storage apparatus, data storage control apparatus, data storage control method, and data storage control program
JP2005223653A (ja) 2004-02-05 2005-08-18 Ricoh Co Ltd 不正複写防止システム、不正複写防止方法、および不正複写防止プログラム
US7401177B2 (en) * 2004-04-19 2008-07-15 Sony Corporation Data storage device, data storage control apparatus, data storage control method, and data storage control program
JP4586627B2 (ja) 2005-05-18 2010-11-24 ソニー株式会社 データアクセス装置、データアクセス方法、プログラムおよび記録媒体
JP5496310B1 (ja) * 2012-11-14 2014-05-21 ▲うぇい▼強科技股▲ふん▼有限公司 イメージ補正方法
CN113744177A (zh) * 2020-05-28 2021-12-03 中科寒武纪科技股份有限公司 图像的角点检测方法、装置和存储介质

Also Published As

Publication number Publication date
JP2003203236A (ja) 2003-07-18

Similar Documents

Publication Publication Date Title
US7286717B2 (en) Image data processing device processing a plurality of series of data items simultaneously in parallel
US7199897B2 (en) Image data processing apparatus for and image data processing method of pattern matching
JP3946038B2 (ja) 画像処理装置および画像形成装置
JP3859134B2 (ja) 画像データ処理装置，画像処理装置，カラー画像形成装置およびパターンマッチング方法
JP3559021B2 (ja) データ変換装置，画像処理装置およびデータ変換方法
US7336395B2 (en) Data conversion system, image processing and image forming apparatus
JP3935335B2 (ja) 画像データ処理装置およびカラー画像形成装置
JP3867888B2 (ja) 画像情報の回転方法，回転装置，記録媒体，画像読取装置および画像形成装置
JP3963260B2 (ja) 画像処理装置および画像形成装置
EP0551823B1 (en) Image processing apparatus
JP2003110853A (ja) γ変換処理装置，画像処理装置およびγ変換処理方法
JP3952445B2 (ja) カラー画像形成装置およびカラー複写装置
JP2003209681A (ja) 画像処理方法、画像処理装置および画像形成装置
JP3712189B2 (ja) 複合機能カラー複写装置
JP2003216365A (ja) 画像処理装置および画像形成装置
JP3003133B2 (ja) イメージ外形線抽出装置
JP2003169221A (ja) カラー画像形成装置およびカラー画像処理方法
JPH1032690A (ja) 画像処理装置及びその方法
JP3877416B2 (ja) 画像処理装置及び画像処理方法
JPS61288571A (ja) 中間調デジタル画像処理装置
JP2003029495A (ja) 画像形成装置
JP2004215242A (ja) データ処理装置，画像処理装置および画像形成装置
JP2001144943A (ja) 画像処理方法及び画像処理装置
JPS61288565A (ja) 中間調デジタル画像処理装置
JPH08163355A (ja) 網点領域判定装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040922

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040929

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees