JP3877416B2 - 画像処理装置及び画像処理方法 - Google Patents
画像処理装置及び画像処理方法 Download PDFInfo
- Publication number
- JP3877416B2 JP3877416B2 JP01167798A JP1167798A JP3877416B2 JP 3877416 B2 JP3877416 B2 JP 3877416B2 JP 01167798 A JP01167798 A JP 01167798A JP 1167798 A JP1167798 A JP 1167798A JP 3877416 B2 JP3877416 B2 JP 3877416B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- image
- pixel
- divided
- correspondence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012545 processing Methods 0.000 title claims description 79
- 238000003672 processing method Methods 0.000 title claims description 19
- 238000004364 calculation method Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 description 85
- 230000015654 memory Effects 0.000 description 51
- 230000008569 process Effects 0.000 description 33
- 230000004048 modification Effects 0.000 description 21
- 238000012986 modification Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000003825 pressing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 229920000379 polypropylene carbonate Polymers 0.000 description 2
- 238000002300 pressure perturbation calorimetry Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003705 background correction Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、例えば信号処理により画像の変倍又は解像度の変換を行う為の画像処理装置及び画像処理方法に関するものである。
【0002】
【従来の技術】
今日、デジタル信号処理技術や画像記録技術等の発達に伴って、デジタルPPCやデジタルビデオカメラ等といった、画像をデジタル信号として取り扱う機器が汎用されている。一般に、デジタル画像は、濃度の量子化形態により多値画像と2値画像に大別される。前者は、主に1画素を256値で表現するものであり、該256値の場合には画素あたり8bitを要する。後者は、1画素を2値で表現するものであり、画素あたり1bitで足りる。
【0003】
一般に、ビデオカメラ等にて階調性の重要な自然画を主体に扱う場合には、主に多値画像が用いられるが、上記デジタルPPCやファクシミリ等といった文書画像を主体に扱う装置では、2値画像が用いられる場合も多い。これは、文書画像が一般に400dpi以上の高い解像度を要する反面、それ程高い階調数は必要ないので、信号量の小さい2値画像が有利であるからである。
【0004】
かかる条件の下で、階調画像を2値画像で表現する場合には、一般的には「組織ディザ法」や「誤差拡散法」等といった疑似階調法が用いられている。
【0005】
前者は、多値の画像を所定の周期を単位とする所定の閾値で2値化するものであり、中心画素に近いほど閾値を大きく設定する集中型の閾値とすることで、印刷技術における網点に近い構造が形成される。しかしながら、該方法では、ディザ周期の網点が構成される為、解像度が低下するといった欠点がある。
【0006】
これに対して、後者は、2値化した誤差を順次隣接画素に分配する方式であり、局所的な濃度が保存される反面、特有の不規則なテキスチャが生ずるといった欠点がある。最近では、記録系の記録密度の向上に伴って、テキスチャが見えにくくなることから、後者の「誤差拡散法」が汎用されている。
【0007】
ところで、デジタル画像を扱う機器では、画像を変倍する際にデジタル処理を要する。また、密度の異なる記録装置等で画像を記録する場合には、画像の密度を変換する必要がある。この密度変換は、変倍処理と等価であり、画像の変倍変換は、デジタル画像を扱う上で利用頻度の高い重要な処理である。
【0008】
ここで、上記デジタル画像の変倍方式としては、SPC法(最近傍法)、線形補間法、投影法、多値推定法を用いた方式等が一般に知られている。
【0009】
上記SPC法は、変倍後の座標軸上で原画像の最も近傍の画素の画素値を変倍画像の画素の画素値とする方法である。この方法では、参照範囲、計算量が共に小さい為、小さな回路規模で実現できる。一方、変倍率が整数以外の場合に局所的な濃度が保存されず、モアレやノイズが発生するといった問題がある。
【0010】
さらに、上記線形補間法は、変倍後の座標軸上で原画像での近傍の複数の画素の画素値から線形補間演算を行って変倍画像の画素の画素値とする方法である。この方法は、前述したSPC法に比して、線形補間の為の積和演算が増加するものの、比較的小さな計算量となる。更には、変倍率が整数以外の場合でも濃度の空間的な傾きが小さければ局所的な平均濃度が保存され易く、前述したようなモアレやノイズは発生しにくいといった利点がある。
【0011】
また、上記投影法は、変倍後の座標軸上で1画素を囲む短形内の原画像での画素の画素値から面積率に応じた線形補間演算を行い、変倍画像の画素の画素値とする方法である。この方法は、特に縮小の場合には積和演算が増えてしまう。しかし、任意の変倍率に対して原理的に平均濃度が保存されるので、前述したようなモアレやノイズは極めて発生しにくい。
【0012】
上記線形補間法や投影法は、原理的に出力値が多値になるので、2値画像の変倍には無効であるか、又は効果が極めて小さくなる。
【0013】
上記濃度推定法は、2値画像の変倍に適用する方法である。即ち、この方法では、先ず注目画素周辺の参照領域内の画素の濃度の平均値を計算し、次いで、これを線形補間法や投影法等の多値画像の拡大縮小方式を用いて拡大/縮小した後に、再度、誤差拡散法やディザ法で2値化するものである。
【0014】
この濃度推定方法では、参照領域を大きくとると、原画像の解像度が失われるといった問題がある。さらに、ライン走査信号に対して処理を行う場合に参照領域分のメモリが必要となるので、回路規模が大きくなるといった問題がある。また、参照領域を狭くとると原画像の2値パターンが十分平滑化されないので、ディザ法で再度2値化する場合にモアレが生じ易くなる。さらに、誤差拡散法を用いれば当該問題は無くなるものの、誤差拡散処理の処理量が大きく、回路規模が大きくなるといった問題がある。
【0015】
【発明が解決しようとする課題】
このように、従来のデジタル画像の拡大縮小方式のうち、上記SPC法では拡大倍率が整数でない場合に局所濃度が保たれない為に、ディザ画像や誤差拡散画像にモアレやノイズが生じるという問題があった。
【0016】
また、上記濃度推定法で再2値化にディザ法を用いる場合、参照領域が狭い場合にはモアレの発生が生じ、また参照領域を広くすると回路規模が大きくなるといった問題があった。また、上記濃度推定法で再2値化に誤差拡散法を用いれば、参照領域が狭くてもモアレノイズは発生しないが、誤差記憶の為のバッファメモリや誤差拡散の為の乗算機や加算機が必要となり、回路規模が膨大になるといった問題が生じていた。
【0017】
以上まとめると、前述したような従来方式では、回路規模を小さく且つモアレやノイズを抑えた拡大処理を実現することが困難であった。特に、2値画像の拡大を行う場合は、線形補間法や投影法は適用できず、ノイズを抑えるには回路規模の極めて大きい濃度推定法を用いる必要があった。
【0018】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、簡易な構成で、モアレやノイズ等の発生しない、デジタル画像の拡大処理を高精度で実現することにある。
【0021】
【課題を解決するための手段】
上記目的を達成するために本発明の第1の態様によれば、入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する算出手段と、上記算出手段により得られた商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する検出手段と、上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力し、上記対応関係がない画素については、上記入力画像P(x,y)の第1の矩形ブロック単位の画素値の総和に基づいて、上記出力画像Q(u,v)の画素値を求め出力する制御手段と、を具備することを特徴とする画像処理装置が提供される。
【0022】
本発明の第2の態様によれば、入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する算出手段と、上記算出手段により得られた商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する検出手段と、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する制御手段と、を具備することを特徴とする画像処理装置が提供される。
【0023】
本発明の第3の態様によれば、入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する算出手段と、上記算出手段により得られた商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する検出手段と、上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力し、上記対応関係がない画素については、上記出力画像Q(u,v)の画素値として、画素値0,1をそれぞれ1/2の確率で配分する乱数を用いて割り当て出力する制御手段と、を具備することを特徴とする画像処理装置が提供される。
【0024】
本発明の第4の態様によれば、入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する算出手段と、上記算出手段により得られた商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する検出手段と、上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力し、上記対応関係がない画素については、上記出力画像Q(u,v)の画素値として、画素値0,1を交互に割り当て出力する制御手段と、を具備することを特徴とする画像処理装置が提供される。
【0027】
本発明の第5の態様によれば、入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する第1のステップと、上記商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する第2のステップと、上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する第3のステップと、上記対応関係がない画素については、上記入力画像P(x,y)の第1の矩形ブロック単位の画素値の総和に基づいて、上記出力画像Q(u,v)の画素値を求め出力する第4のステップと、を具備することを特徴とする画像処理方法が提供される。
【0028】
本発明の第6の態様によれば、入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する第1のステップと、上記商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する第2のステップと、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する第3のステップと、を具備することを特徴とする画像処理方法が提供される。
【0029】
本発明の第7の態様によれば、入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する第1のステップと、上記商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する第2のステップと、上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する第3のステップと、上記対応関係がない画素については、上記出力画像Q(u,v)の画素値として、画素値0,1をそれぞれ1/2の確率で配分する乱数用いて割り当て出力する第4のステップと、を具備することを特徴とする画像処理方法が提供される。
【0030】
本発明の第8の態様によれば、入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する第1のステップと、上記商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する第2のステップと、上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する第3のステップと、上記対応関係がない画素については、上記出力画像Q(u,v)の画素値として、画素値0,1を交互に割り当て出力する第4のステップと、を具備することを特徴とする画像処理方法が提供される。
【0031】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を説明する。
【0032】
図1は本発明の第1の実施の形態に係る画像処理装置の構成を示すブロック図である。この図1に示されるように、本画像処理装置は、所定の画像データの入力を受ける画像入力部1と、当該画像データを記憶する入力画像メモリ2と、出力すべき画像データを記憶する出力画像メモリ3と、上記入力された画像データに対して所定の処理を施す処理部4と、所定のプログラムを予め記憶したプログラムメモリ5と、上記プログラムに基づいて所定の処理の施された画像データを出力する画像出力部6とがデータバス7を介して相互に接続されている。
【0033】
このような構成において、不図示の外部装置からの2値の画像データが上記画像入力部1を介して本装置に入力されると、当該画像データは入力画像メモリ2に一旦記憶される。上記外部装置としては、イメージスキャナ等の画像入力装置や他の画像処理装置、画像伝送路を想定しているが、これらに限定されないことは勿論である。上記入力画像メモリ2内には、上記画像データが、X,Y座標をアドレス、画素値をデータとするビットマップ形式で格納される。
【0034】
上記処理部4は、中央演算処理装置(以下、CPUと略記する)により構成されており、プログラムメモリ5に格納されている処理プログラムに従って、入力画像メモリ2から読込んだ画像に拡大処理を施し、出力画像メモリ3に順次格納する。上記出力画像メモリ3には、上記入力画像メモリ2と同様に、上記拡大処理が施された画像データがビットマップ形式で画像情報が格納される。
【0035】
ここで、入力画像のX方向及びY方向の大きさをxmax ,ymax と定義し、入力画像の座標(x,y)の値をP(x,y)と定義する。同様に、出力画像のX方向及びY方向の大きさをumax ,vmax と定義し、出力画像の座標(u,v)の値をQ(u,v)と定義する。但し、umax =xmax ×1.5、vmax =ymax ×1.5であるものとする。また、上記変数x,y,u,vは全て整数であり、その範囲は、それぞれ0≦x<xmax ,0≦y<ymax ,0≦u<umax ,0≦v<vmax となる。尚、この第1の実施の形態に係る画像処理装置で取り扱う画像は、2値画像であるものとし、上記P(x,y),Q(u,v)の値の定義域は、共に{0,1}であるものとする。
【0036】
以下、図2のフローチャートを参照して、処理プログラムの詳細を説明する。本処理プログラムでは、入力画像P(x,y)のデータを元に、拡大画像である出力画像Q(u,v)のデータを所定の計算により算出する。
【0037】
即ち、先ず変数u,v,rを0に初期化する(ステップS1)。ここで、上記変数u,vは整数で定められるもので、出力画像上の座標を示す。また、rは対応する画素の無い画素の画素値を定める変数である。
【0038】
続いて、上記変数u,vをそれぞれ3で割った商ub,vb、及びその余りua,vaを算出する(ステップS2)。そして、ua,vaの値から、詳細は対応表を参照して、対応する画素の有無を調べる(ステップS3)。
【0039】
上記対応表は図3に示される通りであり、ua,vaの値に対応する画素の有無と、対応する場合には該画素の座標(xa,ya)が示される。
【0040】
ここで、対応する画素がある場合は、対応表で示される対応画素の相対座標(xa,ya)から入力画像上の座標(x,y)を、
(x,y)=(ub×2+xa,vb×2+ya)
により算出し、その座標の入力画像の画素値であるP(ub×2+xa,vb×2+ya)を、出力画像Q(u,v)の画素値とする(ステップS4)。
【0041】
一方、上記ステップS3にて、対応する画素がない場合は、4つの画素、
即ち、
P(ub×2,vb×2)
P(ub×2+1,vb×2)
P(ub×2,vb×2+1)
P(ub×2+1,vb×2+1)
の画素値を加算し、この値が2以上ならば出力画像の画素値Q(u,v)=1とし、2未満ならばQ(u,v)=0とする(ステップS5)。
【0042】
こうして、uの値に1を加算した後(ステップS6)、uの値を出力画像の横サイズumax と比較する。u<umax ならば、上記ステップ2に戻り上記動作を繰り返し、u≧umax ならばステップS8に進む(ステップS7)。
【0043】
続いて、vの値に1を加算した後、uの値を0に初期化し(ステップS8)、vの値を出力画像の縦サイズvmax と比較する(ステップS9)。ここで、v<vmax ならば、上記ステップ2に戻って上記動作を繰り返し、v≧vmax ならば、全ての処理を終了する(ステップS10)。
【0044】
以上の処理により、出力画像Q(u,v)の全ての画素の値が計算され、拡大画像Q(u,v)が算出される。
【0045】
次に上記図2のアルゴリズムの物理的な意味を説明する。
【0046】
前述したアルゴリズムに基づく処理では、入力画像を2×2画素のブロック単位に、出力画像を3×3画素のブロック単位に分割し、そのブロック対応表に応じて対応する画素での画素値を移動して処理を行っている。
【0047】
ここで、図4は入力画像と出力画像のブロック分割の様子を示す図であり、図4(a)は入力画像を、図4(b)は出力画像をそれぞれ示している。
【0048】
これらの図の左上隅の画素が座標の原点で、右方向がx軸の正方向、下方向がy軸の正方向に対応する。また、図中の太線はブロックの境界を示す。
【0049】
いま、原点からx軸方向にm番目、y軸方向にn番目のブロックを(m,n)と定義する。第1の実施の形態に係るの処理では、入力画像のブロック(m,n)の画素値を参照して、出力画像のブロック(m,n)の値を決定する。ブロック内の各画素は、対応表に基づいてブロック内の相対位置により決定する。
【0050】
即ち、出力ブロックの各画素のうち、入力ブロックの画素と対応を有するものは、その対応する画素の値を出力値とする。また、対応を有しないものは(後述する図5の画素e)は別の方法で決定する。ここでは、入力ブロックの画素値の総和Sが4以上ならば「1」、4未満ならば「0」を画素値としている。
【0051】
次に図5は第1の実施の形態による画素間の対応関係を示す図である。
【0052】
尚、図5(a)は入力画像、図5(b)は出力画像、図5(c)は入力画像と出力画像の対応関係をそれぞれ示している。
【0053】
図5において、例えば、出力ブロックの画素aは入力ブロックの画素Aに対応するので、画素aの出力値は入力ブロックの画素Aの値とする。
【0054】
同様に、出力ブロックの画素b、c、d、f、g、h、iの値はそれぞれ入力ブロックの画素A、B、C、B、C、D、Dの値を出力する。
【0055】
これに対して、出力ブロックの画素eのように、入力ブロックに対応する画素を有しない画素の場合は、入力ブロックの画素値より次のように出力値を計算する。即ち、入力ブロックの画素値の総和を閾値Tと比較し、閾値T以上の場合は画素値を「1」、T以下の場合は「0」とする。以上の処理を全てのブロックについて行うことで、画像全面の処理が完了する。
【0056】
以上、第1の実施の形態を説明したが、その効果について、従来方式と比較しつつ以下に簡単に説明する。
【0057】
前述したように、従来技術に係る2値画像の拡大方式としては、SPC法や多値推定法が一般に知られている。但し、この多値推定法では、前述したように本方式に比べて極めて回路規模が大きくなる。
【0058】
一方、上記SPC法では、出力画像の各画素の座標値を拡大縮小率により対応する入力画像の座標値に最も近い点の画素値をその変換値とする。
【0059】
即ち、図6(c)に示される対応関係に従って、図6(a)に示される入力画像から図6(b)に示される出力画像の画素値が変換される。この為、入力画像の画素Aの画素値は出力画像の4つの画素a乃至eに反映されるが、入力画像の画素Dの画素値は出力画像の画素iにしか反映されない。換言すれば、画素Aは画素Dに比べて4倍の重みで出力画像に反映されている事になる。
【0060】
従って、例えば入力画像が図7(a)に示されるような画素値分布の場合、出力画像の画素値分布は図7(b)に示されるようになる。図7(b)では、領域P,Q共に入力画像の局所的な濃度平均値は0.5で同じ値であるにも関わらず、出力画像では領域P,Qの濃度平均値は各0.67、0.33と異なった値になる。この為、入力画像のマクロな濃度が一様であるにも関わらず出力画像に濃淡ムラなどが発生する。この現象は、局所的な画素濃度の変化が大きいほど顕著である為、2値画像や網点構造等を含む多値画像で顕著に生ずる。
【0061】
一方、本第1の実施の形態では、対応表を適切に設計することにより、入力画像の各画素の出力画像への重みを等しく又は略等しくすることができる。
【0062】
即ち、第1の実施の形態では、入力画像の各画素は図7(c)に示されるように出力画像に対応する。従って、入力画像のどの画素も出力画像の2つの画素値に寄与する。また、出力画像の画素Cは、入力画像の4つの画素の和で定められるので、4つの画素から同等の寄与を受ける。
【0063】
この為、図7(a)の画素値分布の画像を入力した場合、出力画像の画素分布は図7(c)に示されるようになり、領域P,Qの平均濃度値は共に0.56となり、ノイズが発生しないこととなる。
【0064】
このように、第1の実施の形態では、対応表を用いて対応する画素値の移動を行うので、計算量が小さくて済む。また、マクロな平均濃度が略保持され、モワレ等のノイズが発生しないといった効果を奏する。
【0065】
次に本発明の第2の実施の形態に係る画像処理装置及び方法を説明する。
【0066】
前述した第1の実施の形態では、画像メモリと、該画像メモリのデータの読み出し/書き込みを制御するCPUとを用いたソフトウエア処理によって拡大処理を実現していたが、以下に説明する第2の実施の形態は、ハードウエアにより上記第1の実施の形態と同様の拡大処理を実現するものである。
【0067】
先ず図9は第2の実施の形態に係る画像処理装置の構成を示す図である。
【0068】
本装置では、入力画素クロック信号、入力ライン同期信号に同期して転送された時系列の画像信号に対して、拡大処理を行い、その結果を時系列の出力画素クロック信号、出力ライン同期信号として出力するものである。尚、画像信号は、1画素/1bitの2値信号、ラスタスキャンされた信号である。
【0069】
図9に示されるように、本画像処理装置では、入力画素クロック信号1171及び入力ライン同期信号1172の入力を受けるクロックコントローラ1112の出力は、メモリコントローラ1105、画素カウンタ1114,1115の入力に接続されている。この画素カウンタ1114,1115の出力は、上記メモリコントローラ1105の入力に接続されると共に、テーブル回路(LUT)1116を介して選択器1111の入力に接続されている。一方、入力画像信号の入力を受けるラインメモリ1101乃至1104の出力は、ラッチ回路1107,1108を介して或いは直接的に、加算器1110の入力に接続されると共に、選択器1111の入力に接続されている。上記メモリコントローラ1105の出力は、上記ラインメモリ1101乃至1104に接続されている。
【0070】
このような構成において、時系列の入力画像信号1151は、入力画素クロック信号1171及び入力ライン同期信号1172に同期して転送される。これらの信号1171,1172がクロックコントローラ1112に入力されると、該クロックコントローラ1112は、出力画素クロック信号1173及び出力ライン同期信号1174を発生する。尚、上記出力ライン同期信号1174は、入力ライン同期信号1172の周期の2/3倍、出力画素クロック信号1173の周期は、入力画素クロック信号1171の約4/9倍となっている。本装置は、これらの入力及び出力同期信号に同期して処理が行われる。
【0071】
これらの信号のタイミングは図10に示される通りである。即ち、入力ライン同期信号の立ち上がりに同期してラインメモリ1101乃至1104に入力画像信号が順次書き込まれ、入力ライン同期信号と出力ライン同期信号の共通の立ち上がりタイミングに同期して、ラインメモリ1103,1104、ラインメモリ1101,1102のデータが順次読み出される。
【0072】
一方、入力画像信号1151は、4本のラインメモリ1101,1102,1103,1104に1ラインずつ交互に書き込まれる。
【0073】
即ち、ライン0はラインメモリ1101に、ライン1はラインメモリ1102に、ライン2はラインメモリ1103に、ライン3はラインメモリ1104にそれぞれ書き込まれる。以降は、ライン4は、再度第1のラインメモリ1101に書き込まれ、以下、順番に繰り返し書き込まれる。
【0074】
また、1ラインの画像信号は、ラインメモリのアドレスの低位から順に書き込まれる。即ち、1ラインの第n画素目の信号は、アドレスnに書き込まれる。これらのシーケンスは、メモリコントローラ1105によって制御される。
【0075】
上記ラインメモリ1101乃至1104に格納された入力画像信号は、アドレスカウンタ1106の指定に基づいて、信号1153,1154として読み出され、それぞれ後段のラッチ回路1107,1108に記憶される。
【0076】
ここで、上記ラインメモリ1101乃至1104は、ダブルバッファ構成になっており、ラインメモリ1101,1102に入力画像信号が書き込まれているときは、ラインメモリ1103,1104の内容が信号1153,1154として読み出され、ラインメモリ1103,1104に入力画像信号が書き込まれているときは、ラインメモリ1101,1102の内容が信号1153,1154として出力される。以上説明したような動作も、メモリコントローラ1105により制御されることとなる。
【0077】
上記ラインメモリ1101乃至1104の読出しアドレスは、後述する出力ライン同期信号1174の画素カウンタ1115のキャリー信号に同期して、1ずつ2度カウントアップする。また、2度カウントアップする間にラッチ回路1107,1108へのクロック信号が供給され、この間のアドレスの画素信号がラッチ回路1107,1108に記憶される。以上のような制御により、信号1153,1155として、各ラインメモリのアドレス(2n)及びアドレス(2n+1)の内容(データ)が出力される。
【0078】
これらのタイミングは図11に示される通りである。即ち、画素カウンタ1114,1115のキャリー出力信号の立ち上がりに同期して、出力画素クロック信号のタイミングで、ラインメモリの各アドレスに対応する内容、ラッチ回路1107,1108の各アドレスに対応する内容が出力される。
【0079】
一方、信号1153,1154及びラッチ回路1107,1108の出力信号は、加算器1110に入力される。該加算器1110では、4つの信号の和を計算した結果を閾値2で2値化する。即ち、4信号の和が2以上ならば「1」、2未満ならば「0」を信号線1157を介して出力する。加算器1110から出力した信号1157、及び信号1153,1154、ラッチ回路1107,1108の出力信号1155,1156は選択器1111に入力される。
【0080】
この選択器1111では、選択信号1158に従って、上記5つの入力信号のうちの1つを選択して出力する。この選択器1111からの出力信号1159は、後述する出力の画素クロック信号1173、及び出力ライン同期信号1174に同期して出力され、これが本処理の出力信号となる。選択信号は、0〜4の5値の信号をとり、それぞれ信号が0、1、2、3、4の場合、入力する信号1153、1155、1154、1156、1157がそれぞれ選択される。
【0081】
上記選択器1111に入力される選択信号1508は、次のようにして発生する。即ち、出力画素クロック信号1173、及び出力ライン同期信号1174に従って、2つのカウンタ、つまり画素カウンタ1114及びラインカウンタ1115でカウントを行う。これらのカウンタ1114,1115は、共に3進カウンタであり、それぞれ出力画素クロック信号1173、出力ライン同期信号1174の立ち上がり毎に1ずつカウントアップし、該カウント値が3になると、当該カウント値は0にクリアされる。このようにカウント値が0にクリアされたとき、それぞれキャリー信号1161,1162を発生する。
【0082】
各カウンタ1114,1115のカウンタ出力信号1163,1164は、テーブル回路1116に入力される。テーブル回路1116には、対応表が予め記憶されており、2つの入力信号の応じて選択信号1158が出力される。この選択信号1158は、選択器1111に入力され、前述のように、該選択信号1158に従って、信号の選択が行われる。
【0083】
ここで、テーブル回路の入力信号1163,1164と出力信号1158の関係は図8に示される通りである。同図に示されるように、カウンタ出力信号1163,1164に基づいて、出力信号1158が選定される。
【0084】
上記テーブル回路1116の対応表の内容は、第1の実施の形態の対応表と同様の構成をしている。即ち、カウンタ出力信号1163,1164の値は、それぞれ第1の実施の形態のua,ubに対応し、出力画像を3×3画素にブロック分割したときのブロック内の相対位置を表わす。一方、選択器1111の選択入力信号のうち1153乃至1156は、入力画像を2×2にブロック分割した場合の各画素の信号となる。また、信号1157は、第1の実施の形態のステップS5での計算値と同じ信号となる。従って、選択器1111では、出力画像の分割したブロック内の相対位置に応じた画素信号が選択される。
【0085】
以上説明したように、この第2の実施の形態では、アルゴリズム上、第1の実施の形態と等価な画像信号処理が行われる。その為、本実施の形態でも同様に局所的な平均濃度が保存され、モアレノイズやテキスチャノイズを抑えることができる。また、本第2の実施の形態では、極めて簡易な構成で拡大処理を実現することができ、回路規模を小さく抑えることができる。
【0086】
以上で述べたように、本発明は入力画像及び出力画像を拡大率に応じたサイズのブロックに分割し、該ブロック内の画素に対応付けを持たせることで、少ない計算量で局所的な平均濃度を保存するものである。従って、この主旨を満たせば、第1及び第2の実施の形態で示す態様に限定されるものではない。
【0087】
即ち、前述した第1の実施の形態では、出力画素の一部は対応する入力画素を有せず、対応する入力ブロックの画素値の総和から出力値を求めているが、例えば、対応する入力画素をもたない出力画素について、入力画素値の総和でなく、乱数や、一定の規則で発生される値を割り当ててもよい。また、出力画素の全てを入力画素と対応付けてもよい。
【0088】
以下、これらについて例を挙げて、具体的に説明する。尚、以下に示す変形例は、第1の実施の形態と比べて、拡大処理のアルゴリズムのみが異なるので、当該箇所についてのみ説明する。
【0089】
先ず、第1の実施の形態の第1の変形例を説明する。
【0090】
図12は第1の変形例に係る画像処理装置の拡大処理のアルゴリズムを示すフローチャートであり、図13は第1の変形例で使用する対応表である。
【0091】
この第1の変形例では、図13に示されるように、出力画像のブロック内の全ての画素が、入力ブロック内の画素と対応関係を有している。
【0092】
具体的なアルゴリズムを図12を参照して説明すると、先ず変数u,vを0に初期化する(ステップS11)。ここで、上記変数u,vは整数で定められるもので、出力画像上の座標を示す。続いて、上記変数u,vをそれぞれ3で割った商ub,vb、及びその余りua,vaを算出する(ステップS12)。そして、(ua,va)の値から、詳細は対応表を参照して、対応する画素の有無を調べる(ステップS13)。
【0093】
上記対応表は図13に示される通りであり、ua,vaの値に対応する画素の有無と、対応する場合には該画素の座標(xa,ya)が示される。
【0094】
この例では全て対応関係を有するので、上記対応表で示される対応画素の相対座標(xa,ya)から入力画像上の座標(x,y)を、
(x,y)=(ub×2+xa,vb×2+ya)
により算出し、その座標の入力画像の画素値であるP(ub×2+xa,vb×2+ya)を、出力画像Q(u,v)の画素値とする。
【0095】
こうして、uの値に1を加算した後(ステップS14)、uの値を出力画像の横サイズumax と比較する。u<umax ならば、上記ステップ2に戻り上記動作を繰り返し、u≧umax ならばステップS8に進む(ステップS15)。
【0096】
続いて、vの値に1を加算した後、uの値を0に初期化し(ステップS16)、vの値を出力画像の縦サイズvmax と比較する(ステップS17)。ここで、v<vmax ならば、上記ステップ2に戻って上記動作を繰り返し、v≧vmax ならば、全ての処理を終了する(ステップS18)。
【0097】
以上の処理により、出力画像Q(u,v)の全ての画素の値が計算され、拡大画像Q(u,v)が算出される。
【0098】
以上のように、第1の変形例では、入力ブロックの画素のうち3つの画素が出力ブロックの2つの画素に対応しているのに対し、1つの画素は出力ブロックの3つの画素に対応している為、局所的な平均濃度が完全には保存されない。
【0099】
この為、前述した第1の実施の形態に比して、ノイズがやや多くなるものの、第1の実施の形態の図2のステップ5に示されるような画素値の演算処理は不要となる為、第1の実施の形態より計算量は小さくなる。
【0100】
次に、第1の実施の形態の第2の変形例を説明する。
【0101】
本第2の変形例は、対応を有さない画素の値を乱数で定める点に特徴を有している。尚、対応表の内容は、上記第1の実施の形態と同様である(図3参照)。
【0102】
以下、図14には第2の変形例に係る画像処理装置の拡大処理のアルゴリズムを示し説明する。即ち、先ず変数u,vを0に初期化する(ステップS21)。ここで、上記変数u,vは整数で定められるもので、出力画像上の座標を示す。続いて、上記変数u,vをそれぞれ3で割った商ub,vb、及びその余りua,vaを算出する(ステップS22)。そして、ua,vaの値から、詳細は対応表を参照して、対応する画素の有無を調べる(ステップS23)。
【0103】
上記対応表は図3に示される通りであり、ua,vaの値に対応する画素の有無と、対応する場合には該画素の座標(xa,ya)が示される。
【0104】
ここで、対応する画素がある場合は、対応表で示される対応画素の相対座標(xa,ya)から入力画像上の座標(x,y)を、
(x,y)=(ub×2+xa,vb×2+ya)
により算出し、その座標の入力画像の画素値であるP(ub×2+xa,vb×2+ya)を、出力画像Q(u,v)の画素値とする(ステップS25)。
【0105】
一方、上記ステップS3にて、対応する画素がない場合は、Q(u,v)に乱数(rand)を割り当てる。この乱数は、0,1をそれぞれ1/2の確率でとるものである(ステップS24)。
【0106】
こうして、uの値に1を加算した後(ステップS26)、uの値を出力画像の横サイズumax と比較する。u<umax ならば、上記ステップ22に戻り上記動作を繰り返し、u≧umax ならばステップS8に進む(ステップS27)。
【0107】
続いて、vの値に1を加算した後、uの値を0に初期化し(ステップS28)、vの値を出力画像の縦サイズvmax と比較する(ステップS29)。ここで、v<vmax ならば、上記ステップ2に戻って上記動作を繰り返し、v≧vmax ならば、全ての処理を終了する(ステップS30)。
【0108】
以上の処理により、出力画像Q(u,v)の全ての画素の値が計算され、拡大画像Q(u,v)が算出される。
【0109】
以上のように、第2の変形例では、出力値を乱数で決めるため、マクロな平均濃度が確率的に保たれる。この為、第1の実施の形態に比べて若干ノイズが増えるが、一方、第1の実施の形態で示すような丸め処理がないため、中間濃度の再現性がよくなるといった効果を奏する。
【0110】
次に、第1の実施の形態の第3の変形例を説明する。
【0111】
この第3の変形例は、対応をもたない画素の値について0,1の値を交互に出力することを特徴とするものである。
【0112】
以下、図15には第2の変形例に係る画像処理装置の拡大処理のアルゴリズムを示し説明する。先ず、変数u,vを0に初期化する(ステップS31)。ここで、上記変数u,vは整数で定められるもので、出力画像上の座標を示す。続いて、上記変数u,vをそれぞれ3で割った商ub,vb、及びその余りua,vaを算出する(ステップS32)。そして、ua,vaの値から、詳細は対応表を参照して、対応する画素の有無を調べる(ステップS33)。
【0113】
上記対応表は、図3に示される通りであり、ua,vaの値に対応する画素の有無と、対応する場合には該画素の座標(xa,ya)が示される。
【0114】
ここで、対応する画素がある場合は、対応表で示される対応画素の相対座標(xa,ya)から入力画像上の座標(x,y)を、
(x,y)=(ub×2+xa,vb×2+ya)
により算出し、その座標の入力画像の画素値であるP(ub×2+xa,vb×2+ya)を、出力画像Q(u,v)の画素値とする(ステップS34)。
【0115】
一方、上記ステップS3にて、対応する画素がない場合は、Q(u,v)に0,1を交互にを割り当てる(ステップS35)。
【0116】
こうして、uの値に1を加算した後(ステップS36)、uの値を出力画像の横サイズumax と比較する。u<umax ならば、上記ステップ32に戻り上記動作を繰り返し、u≧umax ならばステップS8に進む(ステップS37)。
【0117】
続いて、vの値に1を加算した後、uの値を0に初期化し(ステップS38)、vの値を出力画像の縦サイズvmax と比較する(ステップS39)。ここで、v<vmax ならば、上記ステップ2に戻って上記動作を繰り返し、v≧vmax ならば、全ての処理を終了する(ステップS40)。
【0118】
以上の処理により、出力画像Q(u,v)の全ての画素の値が計算され、拡大画像Q(u,v)が算出される。
【0119】
以上のように第3の変形例では、第2の変形例と同様に濃度再現性がよく、計算量も小さくなるという特徴がある。このように、ハード規模や画質の許容度等に応じて、対応表や対応を有しない画素への信号値の計算方法として本発明の主旨の範囲で適切な方法を用いることが可能である。
【0120】
尚、以上の第1乃至第3の変形例は、第1の実施の形態の変形例として説明したが、上記第2の実施の形態のように、ハードウエアで実現する例についても同様に適用可能であることは勿論である。
【0121】
次に、本発明の第3の実施の形態を説明する。
【0122】
前述した第1及び第2の実施の形態では、拡大率が1.5倍の場合を例として挙げたが、本発明はこの倍率に限るものではない。
【0123】
そこで、第3の実施の形態として、倍率が1.33倍、即ち4/3倍の例を示す。尚、第3の実施の形態に係る画像処理装置の構成は、前述した第1の実施の形態と同様であるため、ここでは詳細な説明を省略する。
【0124】
図16は第1の変形例に係る画像処理装置の拡大処理のアルゴリズムを示すフローチャートであり、図17は本実施の形態で使用する対応表である。
【0125】
本実施例では拡大倍率に合わせて、入力画像を3×3画素単位、出力画像を4×4画素単位のブロックに分割する。
【0126】
具体的には、先ず変数u,vを0に初期化する(ステップS41)。ここで、上記変数u,vは整数で定められるもので、出力画像上の座標を示す。続いて、上記変数u,vをそれぞれ4で割った商ub,vb、及びその余りua,vaを算出する(ステップS42)。そして、ua,vaの値から、詳細は対応表を参照して、対応する画素の有無を調べる(ステップS43)。
【0127】
上記対応表は図17に示される通りであり、ua,vaの値に対応する画素の有無と、対応する場合には該画素の座標(xa,ya)が示される。
【0128】
この例では全て対応関係を有するので、上記対応表で示される対応画素の相対座標(xa,ya)から入力画像上の座標(x,y)を、
(x,y)=(ub×3+xa,vb×3+ya)
により算出し、その座標の入力画像の画素値であるP(ub×2+xa,vb×2+ya)を、出力画像Q(u,v)の画素値とする。
【0129】
こうして、uの値に1を加算した後(ステップS44)、uの値を出力画像の横サイズumax と比較する。u<umax ならば、上記ステップ42に戻り上記動作を繰り返し、u≧umax ならばステップS8に進む(ステップS45)。
【0130】
続いて、vの値に1を加算した後、uの値を0に初期化し(ステップS46)、vの値を出力画像の縦サイズvmax と比較する(ステップS47)。ここで、v<vmax ならば、上記ステップ2に戻って上記動作を繰り返し、v≧vmax ならば、全ての処理を終了する(ステップS48)。
【0131】
以上の処理により、出力画像Q(u,v)の全ての画素の値が計算され、拡大画像Q(u,v)が算出される。
【0132】
以上説明したように、第3の実施の形態では、上記第2の変形例と同様に出力画像のブロック内の全ての画素に対応づけを割り当てている。ここで、入力ブロック9画素のうち7画素は出力ブロックの2つの画素に対応しているが、2画素は1つの画素にしか対応していない。そのため、局所的な平均濃度は厳密には保たれないが、従来方式に比較すれば大きく改善される。
【0133】
次に、本発明の第4の実施の形態を説明する。
【0134】
前述した第1乃至第3の実施の形態は、全て2値画像を扱う拡大処理装置であったが、2値画像に限るものではない。本発明の主旨に従えば、多値、例えば256値で表現された信号に対しても同様の処理を行うことができる。
【0135】
そこで、第4の実施の形態として、多値画像の拡大装置に適用した例について簡単に説明する。この第4の実施の形態は、前述した第1の実施の形態と略同様の構成であり、以下の2点のみが相違している。
【0136】
即ち、まず第1点として、第4の実施の形態では、画像信号256値、即ち8bitであるため、2値信号を扱う第1の実施の形態と異なり、画像入力部1、入力画像メモリ2、出力画像メモリ3、画像出力部6等が、8bit信号に対応するような構成となっている。
【0137】
第2点として、CPUで実行する処理プログラムのアルゴリズムの図2のステップ5が以下のように異なっている。
【0138】
s=Σ P(ub×2+i,vb×2+j)/9
i=0,1,2 j=0,1,2
Q(u,v)=int(s)
ここで、int(s)はsを四捨五入して整数化する関数である。
【0139】
以上の処理により、第4の実施の形態でも、第1の実施の形態と同様に、少ない計算量で多値画像の拡大処理を実現することができる。
【0140】
また、多値画像として扱う場合、従来の投影法や線形補間法を用いることによりモアレなどのノイズを抑えることができるが、網点原稿画像を読み取りデジタル化した画像などのように強度の高い高空間周波数成分をもつ場合に局所的な濃度変動が生じる。第4の実施の形態では、かかる原稿画像でも局所的な濃度を保存するので、従来方式よりもノイズの少ない高品質な画像を再現できる。
【0141】
以上説明したように、本発明によれば、参照領域が狭く、計算量の小さい簡易な処理で、デジタル画像の拡大処理を実現できる。さらに、拡大処理をソフトウエアで行う場合は短い計算時間で処理を行うことができる。また、ハードウエアを用いて行う場合、計算量が少ない上に遅延用のメモリ量も小さいので、回路規模を小さくすることができる。さらに、局所的な平均濃度が保存されるので、テキスチャやモアレノイズの無い高品質な画像が再現される。
【0142】
最後に、図18には本発明の画像処理装置を適用した画像形成装置の構成を示し説明する。尚、ここでは、デジタル複写機を例に挙げて説明する。
【0143】
この図18において、本デジタル複写機101は、スキャナ102及びプリンタ(レーザエンジン)103を備えており、その上部の所定位置には、自動原稿送り装置(ADF)104が装着されている。
【0144】
上記自動原稿送り装置104は、筐体としてのカバー本体121の後端縁部が、装置本体の上面後端縁部に不図示のヒンジ装置を介して開閉自在に取付けられており、必要に応じて自動原稿送り装置104全体を回動変位させて原稿台105上を開放し得るような構成となっている。
【0145】
上記カバー本体121の上面やや右方向部位には、複数枚の原稿を一括保持し得る原稿給紙台122が設けられている。さらに、装置の一端側には、原稿を順次一枚ずつ取出し原稿台105の一端側(図中左端側)に供給する給送手段123が配設されている。この給送手段123には、原稿を取出すためのピックアップローラ127と、原稿をピックアップローラ127に押付けるウエイト板128、原稿給紙台122への原稿のセット状態を検知する原稿検知センサとしてのエンプティセンサ129等が配設されている。
【0146】
さらに、ピックアップローラ127の原稿取出し方向には、給紙ローラ132が配置されており、確実に原稿が一枚ずつ給送されるようになっている。また、原稿台105の上面には、これを覆う原稿搬送ベルト137が張設されている。この原稿搬送ベルト137は、一対のベルトローラ140、該ベルトローラ140に掛渡された外表面が白色の幅広無端ベルトからなり、不図示のベルト駆動機構によって正逆両方向に走行し得るような構成となっている。
【0147】
また、原稿搬送ベルト137の内局部の裏面側には、ベルト面を原稿台105上に押さえ付けるための複数のベルト押えローラ141…、及び自動原稿送り装置の開閉状態を検知する不図示のセットスイッチが設けられている。そして、上記給送手段123によって給送された原稿を、原稿台105の一端側(左端側)から他端側(右端側)に搬送する。
【0148】
装置の右側部位には排紙手段138が設けられており、排紙手段138は、搬送ローラ144と、この搬送ローラ144に原稿を押付けるピンチローラ145と、排紙方向に送られる原稿の後端を検出する原稿検出手段としての排紙センサ146等が設けられている。さらに、原稿排出路の下流側には、排紙ローラ148が配設されている。また、原稿排出路には、原稿を表裏返にして原稿台105に導くためにゲート149が設けられ、原稿を両面複写可能としている。
【0149】
読取手段としてのスキャナ102は、光源としての露光ランプ106、ミラー115を設置した第1キャリッジ107、光路を折曲げるミラー108a,108bを設置した第2キャリッジ109、レンズ110、反射光を受光するCCDセンサ111、これらを各部の位置を変更する不図示の駆動系、及びCCDセンサ111の出力、つまり画像データ(情報)をアナログデータからデジタルデータに変換する不図示のA/D変換部により構成されている。
【0150】
上記第1、第2キャリッジ107,109は、互いに不図示のタイミングベルトで結ばれており、第2キャリッジ109は、第1キャリッジ107の1/2の速さで同じ方向に移動するようになっている。これにより、レンズ110までの光路長が一定になるように走査できるようになっている。上記レンズ110は、焦点距離固定で、変借時に光軸方向へ移動されるようになっている。
【0151】
CCDセンサ111は、原稿の1画素がCCDセンサ111の1つの素子に対応している。このCCDセンサ111の出力は、後段のA/D変換部へ出力されるようになっている。また、第1、第2キャリッジ107,109、ミラー112a,112bの移動は、それぞれ不図示のステッピングモータにより行われるようになっている。さらに、上記第1、第2キャリッジ107,109は、上記ステッピングモータの回転軸に連結された不図示のドライブプーリとアイドルプーリ間に掛渡された不図示のタイミングベルトの動作に応じて移動されるようになっている。上記レンズ110は、対応する不図示のステッピングモータにより不図示のスパイラルシャフトが回転し、このスパイラルの動きによって光軸方向へ移動されるようになっている。
【0152】
符号160はレーザダイオードで、このレーザダイオード160に対応してコリメートレンズ162、ポリゴンミラー(多面反射鏡)164、レンズ166、反射鏡168,170、レンズ172が配置されており、露光装置152からレーザ光を感光体ドラム150に照射するようになっている。
【0153】
画像形成手段としてのプリンタ103は、例えばレーザ光学系と転写紙に画像形成が可能な電子写真方式を組み合せている。即ち、プリンタ103は、装置内の略中央部に回転自在に軸支された像担持体としての感光体ドラム150を有しており、この感光体ドラム150の周囲には、露光装置152、現像装置154、転写チャージャ155、剥離チャージャ156、クリーニング前除電チャージャ157、クリーナ158、除電ランプ159、及び帯電チャージャ161が順に配置されている。
【0154】
感光体ドラム150は、帯電チャージャ161によって一様に帯電されるようになっていると共に、スキャナ102からレーザ光を出力して上記感光体ドラム150上に原稿の画像を結像し、静電潜像が形成されるようになっている。そして、上記感光体ドラム150上に形成された静電潜像は、現像装置154により現像され、後述する給紙手段としての給紙カセット130から給紙ローラ120、アライニンクローラ125を介して送紙されるコピー用紙(被画像形成媒体)P上に現像画像を転写チャージャ155により転写される。
【0155】
この転写チャージャ155による転写後のコピー用紙Pは、剥離チャージャ156のACコロナ放電により剥離されて、搬送ベルトを介して定着器171に搬送され、この定着器171によって現像画像が溶融定着されたコピー用紙Pは、排紙ローラ対173により排紙トレイ174aを有するユニット174に排出される。ユニット174は、排紙ローラ対173から排出されるコピー用紙Pをフェイスダウンするローラ対174bを有し、更にユニット174の上部にステープルソートモードの際に1部毎にステープルするステープラ174cを有している。一方、上記コピー用紙Pへの現像画像の転写×剥離後の感光体ドラム150上に残留した現像剤は、クリーニング前除電チャージャ157で予め除雪された後、クリーナ158により清掃され、除電ランプ159により感光体ドラム150上の電位が一定のレベル以下にされ、次のコピー動作を可能にしている。
【0156】
尚、コピー用紙Pの両面に印刷する両面コピーの場合には、前述した定着器171によって現像画像が溶融定着されたコピー用紙Pは搬送路175aを介して搬送された後、トレイ175bに蓄積される。このトレイ175bに蓄積された片面印刷済みの用紙Pは、搬送路175cを介して前述した転写チャージャ155に搬送され、印刷されていない他方の面に現像画像が転写される。
【0157】
また、トレイ175bの下部には、光反射型の紙センサ175dが設けられ、トレイ175b上にスタックされる用紙の有無が検知される。また、搬送路175a、トレイ175b、搬送路175c、及び紙センサ175dとから自動両面反転機構としての目動両面装置(ADD)175が構成されている。
【0158】
また、図中の符号130は、上記装置本体1のフロント側より着脱自在に上下複数段に装着された給細手段としての給紙カセットである。
【0159】
この給紙カセット130は、コピー用紙Pが収納された筐体であるカセットケース131からなり、このカセットケース131の取出し端部は、用紙取出し方向に向け傾斜させてなる構成を有する。そして、上記給紙カセット130のカセットケース131内に収納されたコピー用紙Pは、ピックアップローラ181にて最上層からピックアップされて取り出されるようになっている。
【0160】
このピックアップローラ181にて取り出されて上記カセットケース131の取出し端部側に送り込まれたコピー用紙Pは、上記カセットケース131の取出し端部の内側上方に設置された給紙ローラ184と分離ローラ(又は分離パッド)185とからなる用紙分離部にて一枚ずつ分離されて、プリンタ103に向け搬送されるようになっているものである。
【0161】
また、装置本体の右サイド側には、着脱自在に装着された給紙カセット143と大容量給紙装置(LCF)147とが設けられている。給紙カセット143に収納されたコピー用紙Pは、ピックアップローラ143aにて最上層からピックアップされて取り出されるようになっている。このピックアップローラ143aにて取り出されて給紙カセット143の取出し端部側に送り込まれたコピー用紙Pは、給紙カセット143の取出し端部の内側上方に設置された給紙ローラ143bと分離ローラ143cとからなる用紙分離部にて一枚ずつ分離されて、プリンタ103に向け搬送されるようになっている。
【0162】
LCF147に収納されたコピー用紙Pは、ピックアップローラ147aにて最上層からピックアップされて取り出されるようになっている。
【0163】
このピックアップローラ147aにて取り出されてLCF147の取出し端部側に送り込まれたコピー用紙Pは、LCF147の取出し端部の内側上方に設置された給紙ローラ147bと分離ローラ147cとからなる用紙分離部にて一枚ずつ分離されて、プリンタ103に向け搬送されるようになっている。
【0164】
次に図19はファクシミリ機能、プリンタ機能を備えたデジタル複写機101の制御系の全体構成を示す概略ブロック図である。尚、このデジタル複写機101の制御系には本発明の画像処理装置が内在している。
【0165】
図19に示されるように、本装置はコントロールパネル部401、スキャナ部402、メインコントロ一ラ部403、プリンタエンジン部404で構成されている。コントロールパネル部401は、コントロールパネルを制御するコントロールパネルCPU408、RAM409、ROM410、コントロールパネル411で構成され、コントロールパネルCPU408により制御されている。
【0166】
スキャナ部402は、スキャナ部402を御御するスキャナCPU412、アナログ画像データを読み込むCCD413、A/D変換を行うA/D変換回路414、シェーディング補正を行うSHD回路415、タイミングを合わせるラインメモリ416、ROM417、RAM418、メカニックコントローラ419、ADF420、座標入力装置のエディタ421で構成されている。
【0167】
上記メインコントローラ部403は、メインコントローラ部を制御するメインCPU422、制御用のプログラムやデータが収納され、プログラムによりその内容を書き換えることが可能であるROM423、オプション機器を制御するためのプログラムやデータが収納され、プログラムによりその内容を書き換えることが可能であるオプションROM423a、プログラムを実行する上で必要となるRAM424、表示印刷用のフォントデータが収納されているプリンタFONTROM425、ディスプレイROM426、スキャナ部402で読み取ったデータをどのようい送るか、或いはプリンタエンジン部404に対してデータをどのように送るかの切り替え及びバッファリングを行うデータ切り替え/データバッファメモリ回路427、圧縮及び伸張等の画像編集を行う画像処理部428、外部インタフェイス442を介して外部のパーソナルコンピュータ(PC)等より受け取った印字データを画像データに展開するプリンタコントローラ439、画像データをぺ一ジ単位で管理するぺ一シメモリ440で構成されている。上記メインCPU422は、上記の制御の他、各部CPUの制御を行っている。
【0168】
上記プリンタエンジン部404には、LCF(ラージキャパシティフィーダ)432、レーザ変調回路433、レーザドライブ回路434、レーザ435、ROM436、RAM437、多段給紙トレイ438等が設げられている。
【0169】
尚、上記プリンタコントローラ439、ぺ一シメモリボード440はオプション装置であり、その機能を利用する際は制御プログラムの記憶されているROM423とオプション機器を制御するプログラムオプションROM423aが必要となる。また、FAXボード441は、スキャナ部402で読み込まれた画像データを電話回線443を介して、FAXデータとして外部へ送信したり、電話回線443より入ってきたFAXデータを画像データに変換し、プリンタエンジン部404で印刷を行う
【0170】
【発明の効果】
以上詳述したように、本発明によれば、簡易な構成でモアレやノイズなどの発生しないデジタル画像の拡大処理を実現する画像処理装置及び画像処理方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る画像処理装置の構成を示す図である。
【図2】本発明の第1の実施の形態による拡大処理のアルゴリズムを示すフローチャートである。
【図3】第1の実施の形態で参照される、ua,vaと対応する画素(xa,ya)の関係に係るテーブルである。
【図4】入力画像及び出力画像のブロック分けの様子を示す図である。
【図5】第1の実施の形態における画素の対応関係を示す図である。
【図6】従来技術に係るSPC法における等価的な画素の対応関係を示す図である。
【図7】SPC法及び第1の実施の形態における濃度変動の一例を示す図である。
【図8】第2の実施の形態に係る画像処理装置で採用する対応表を示す図である。
【図9】第2の実施の形態に係る画像処理装置の構成を示すブロック図である。
【図10】第2の実施の形態のクロック信号のタイミングチャートである。
【図11】ラインメモリの読み出しアドレス、ラッチ回路に記憶される符号のアドレスの選定に係るタイミングを示すタイミングチャートである。
【図12】第1の実施の形態の第1の変形例による拡大処理のアルゴリズムを示すフローチャートである。
【図13】第1の実施の形態の第1の変形例で採用する対応表の一例を示す図である。
【図14】第1の実施の形態の第2の変形例による拡大処理のアルゴリズムを示すフローチャートである。
【図15】第1の実施の形態の第3の変形例による拡大処理のアルゴリズムを示すフローチャートである。
【図16】本発明の第3の実施の形態による拡大処理のアルゴリズムを示すフローチャートである。
【図17】第3の実施の形態で採用する対応表の一例を示す図である。
【図18】本発明を適用した画像形成装置の構成を示す図である。
【図19】図18の画像形成装置の制御系の全体構成を示す概略ブロック図である。
【符号の説明】
1 画像入力部
2 入力画像メモリ
3 出力画像メモリ
4 処理部
5 プログラムメモリ
6 画像出力部
Claims (8)
- 入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、
上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する算出手段と、
上記算出手段により得られた商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する検出手段と、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力し、上記対応関係がない画素については、上記入力画像P(x,y)の第1の矩形ブロック単位の画素値の総和に基づいて、上記出力画像Q(u,v)の画素値を求め出力する制御手段と、
を具備することを特徴とする画像処理装置。 - 入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、
上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する算出手段と、
上記算出手段により得られた商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する検出手段と、
上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する制御手段と、
を具備することを特徴とする画像処理装置。 - 入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、
上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する算出手段と、
上記算出手段により得られた商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する検出手段と、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像 P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力し、上記対応関係がない画素については、上記出力画像Q(u,v)の画素値として、画素値0,1をそれぞれ1/2の確率で配分する乱数を用いて割り当て出力する制御手段と、
を具備することを特徴とする画像処理装置。 - 入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理装置であって、
上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する算出手段と、
上記算出手段により得られた商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する検出手段と、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力し、上記対応関係がない画素については、上記出力画像Q(u,v)の画素値として、画素値0,1を交互に割り当て出力する制御手段と、
を具備することを特徴とする画像処理装置。 - 入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、
上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する第1のステップと、
上記商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する第2のステップと、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する第3のステップと、
上記対応関係がない画素については、上記入力画像P(x,y)の第1の矩形ブロック単位の画素値の総和に基づいて、上記出力画像Q(u,v)の画素値を求め出力する第4のステップと、
を具備することを特徴とする画像処理方法。 - 入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、
上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub, vbと、その余りua,vaをそれぞれ算出する第1のステップと、
上記商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する第2のステップと、
上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する第3のステップと、
を具備することを特徴とする画像処理方法。 - 入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、
上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する第1のステップと、
上記商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する第2のステップと、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する第3のステップと、
上記対応関係がない画素については、上記出力画像Q(u,v)の画素値として、画素値0,1をそれぞれ1/2の確率で配分する乱数用いて割り当て出力する第4のステップと、
を具備することを特徴とする画像処理方法。 - 入力画像P(x,y)をM1×M2(M1×M2≧2;M1,M2は整数)画素の第1の短形ブロックに分割し、出力画像Q(u,v)をN1×N2(N1×N2≧2;N1,N2は整数)画素の第2の短形ブロックに分割し、当該第1及び第2のブロックの対応関係を示す所定の対応表に基づいて、上記第1の矩形ブロック内の所定画素の画素値を上記第2の矩形ブロック内の対応する画素の画素値として出力する画像処理方法であって、
上記出力画像Q(u,v)の各座標値(u,v)を上記N1,N2で除算した商ub,vbと、その余りua,vaをそれぞれ算出する第1のステップと、
上記商ua,vaの値に基づいて、上記所定の対応表を参照して、上記第1の矩形ブロック内の画素と上記第2の矩形ブロック内の画素との対応関係を検出する第2のステップと、
上記対応関係がある画素については、上記対応表より対応する画素の相対座標(xa,ya)を求め、当該相対座標(xa,ya)に基づいて、上記入力画像上の座標(x,y)を(ub×M1+xa,vb×M2+ya)の演算により算出し、当該座標の入力画像P(ub×M1+xa,vb×M2+ya)の画素値を、出力画像Q(u,v)の画素値として出力する第3のステップと、
上記対応関係がない画素については、上記出力画像Q(u,v)の画素値として、画素値0,1を交互に割り当て出力する第4のステップと、
を具備することを特徴とする画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01167798A JP3877416B2 (ja) | 1998-01-23 | 1998-01-23 | 画像処理装置及び画像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01167798A JP3877416B2 (ja) | 1998-01-23 | 1998-01-23 | 画像処理装置及び画像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11215359A JPH11215359A (ja) | 1999-08-06 |
JP3877416B2 true JP3877416B2 (ja) | 2007-02-07 |
Family
ID=11784635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01167798A Expired - Lifetime JP3877416B2 (ja) | 1998-01-23 | 1998-01-23 | 画像処理装置及び画像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3877416B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4639010B2 (ja) * | 2001-08-23 | 2011-02-23 | Tool株式会社 | 大規模図形データ高速描画方法および装置 |
-
1998
- 1998-01-23 JP JP01167798A patent/JP3877416B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11215359A (ja) | 1999-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4196453A (en) | Image screening system | |
US4786976A (en) | Image processing apparatus | |
US6438274B1 (en) | Image forming apparatus | |
JPH1188665A (ja) | 画像処理装置 | |
JP2000032278A (ja) | 画像処理装置 | |
US6501566B1 (en) | Image processing apparatus carrying out multi-value error diffusion process | |
JP3311549B2 (ja) | 画像処理装置の変倍制御装置 | |
JP3877416B2 (ja) | 画像処理装置及び画像処理方法 | |
JP3932158B2 (ja) | 画像形成方法、画像処理装置及び記憶媒体 | |
JP3963260B2 (ja) | 画像処理装置および画像形成装置 | |
JP2978012B2 (ja) | 画像形成装置 | |
JP3938457B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2877603B2 (ja) | 画像処理装置 | |
JP3124839B2 (ja) | 画像形成装置 | |
JP2863039B2 (ja) | 中間調画像記録回路 | |
JPH09321989A (ja) | エッジ領域検出装置 | |
JP2001128004A (ja) | 画像処理方法、画像処理装置及び記憶媒体 | |
JP2871706B2 (ja) | 画像処理装置 | |
JPH06217114A (ja) | 中間調画像処理装置 | |
JP2719473B2 (ja) | 画像形成装置 | |
JPH0662253A (ja) | 中間調画像記録装置 | |
JP2002094786A (ja) | 画像処理装置及びその画像処理装置を備えた画像形成機 | |
JP2004080319A (ja) | 画像処理装置,画像読み取り装置および画像形成装置 | |
JPH03212065A (ja) | 画像処理装置 | |
JPH0670161A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041227 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |