CN1286325C - 带有减小规模的伽玛校正存储器的视频处理器 - Google Patents

Abstract

一种视频处理器，包括：比特率转换器，用于通过保留M比特输入视频信号的灰度级别，来将M比特输入视频信号转换为N比特输出视频信号，其中N小于M。多个N比特输入灰度级别在伽马校正存储器中被映射到多个输出灰度级别。多个输出灰度级别分布于与显示设备的灰度级别所分布的非线性曲线互补的非线性曲线上的。当比特率转换器的N比特输出视频信号对应于N比特输入灰度级别之一时，所述存储器传递输出灰度级别之一。在一个实施例中，比特率转换器截取M比特视频信号低有效比特，通过二进制1的不同个数来表示低有效比特，并且根据截取的低有效比特的值将二进制1分布于不同数目的接序帧。

Description

带有减小规模的伽玛校正存储器的视频处理器

技术领域

本发明总体上说涉及视频处理器，更为确切地说，涉及用于显示设备的视频处理器，其中显示设备的灰度级分布于非线性曲线上。本发明尤其适用于诸如移动终端等小型显示屏设备。

背景技术

日本专利申请1997-50262公开了使用抖动技术的视频处理器。根据现有技术的视频处理器，通过使用根据视频显示的伽玛(灰度级)特性的伽玛校正存储器(称为查找表)来对输入视频信号的灰度级进行伽玛校正。经过伽玛校正后的视频信号被输入到抖动电路，该抖动电路压缩表示视频信号的比特数目，以便与用于视频显示的比特数目相符。如果输入视频信号由10个比特来表示，则所实施的伽玛校正表必需具有1,024个地址位置或存储单元，每一个单元存储10比特的输入灰度级编码和相应的10比特的输出灰度级编码。如果需要生成彩色，则需要一套三颜色分量的视频子处理器。因此，伽玛校正需要大量的存储单元和功率消耗。

发明内容

因此，本发明的目标是提出一种视频处理器，它进行伽玛校正需要更少的存储器和更少的功率，同时保持了输入视频信号的灰度级。

根据本发明，提出的视频处理器包括：比特率转换器，用于通过保留M比特输入视频信号的灰度级电平，来将M比特输入视频信号转换为N比特输出视频信号，其中N小于M；以及伽马校正存储器，其中多个N比特输入灰度级电平被映射到分布于与显示设备的灰度级电平所分布的非线性曲线相应的非线性曲线上的多个K比特输出灰度级别，当所述比特率转换器的所述N比特输出视频信号对应于伽马校正存储器的N比特输入灰度级电平之一时，所述存储器将K比特输出灰度级电平之一传递到所述显示设备。

优选地，比特率转换器截取M比特视频信号低有效比特，通过二进制1的不同个数来表示低有效比特，并且根据截取的低有效比特将二进制1分布于不同数目的接序帧。另外，比特率转换器截取M比特视频信号的低有效比特，剩下N比特，并且根据所截取的低有效比特来使N比特发生抖动。

附图说明

下面将参考附图来进一步详细讲述本发明，其中：

图1为根据本发明的彩色视频处理器的框图；

图2为图1的比特率转换器的一个实施例的框图；

图3为比特率转换器的另一个实施例的框图；以及

图4为本发明的彩色视频处理器的修正形式的框图。

具体实施方式

现在来参考图1，其中示出了根据本发明的一个实施例的彩色视频处理器。彩色视频处理器包括一套红色分量子视频处理器1R，绿色分量视频子处理器1G，以及蓝色分量视频子处理器1B。由于所有的子处理器具有相同的构造，因此仅解释了红色分量子处理器的细节。在该实施例中，用于表示输入视频信号的比特数大于用于表示彩色液晶显示器2的视频输入的比特数。

每一个子处理器包括比特率转换器11，用于将10比特输入子像素数据转换为8比特输出子像素数据。比特率转换的一个实施例的实现，使用的是帧率控制的基本原理。正如后面将详细讲述的，其实现是通过从10比特输入数据中截取低两比特，分别以三个二进制1、两个二进制1、一个二进制1和一个二进制0来表示10比特输入数据的低两比特“11”、“10”、“01”和“00”，并且将这些值扩展于四个连续的帧上。将每一个扩展二进制值与目标帧的截取的8比特数据的最低有效比特相加。该8比特视频输出信号基本上与10比特输入视频信号的原始灰度级保持相同的灰度深浅级别。

比特率转换器11的输出被提供给用于伽玛(γ)校正的伽玛校正表12。在伽玛校正表中，多个8比特输入编码被映射到多个相应输出编码。正常情况下，液晶显示器中的灰度级分布于非线性曲线上。在灰度级转换表12中，线性输入编码被转换为输出编码，表示分布于与液晶显示器2的非线性曲线对应的非线性曲线上的灰度级别。经过由所有子处理器的伽玛校正表12进行的非线性补偿，8比特子像素红色分量、绿色分量和蓝色分量视频输出信号在彩色液晶显示器2中结合起来，以形成8比特彩色像素数据，并且显示出来。

由于校正表12的输入为8个比特，伽马校正表12可以实现为256个地址位置(存储单元)，而不是当伽马校正表12的输入为10个比特时所要求的1024个地址位置。在每个颜色分量子处理器中，存储规模减少到现有技术的1/4。当把彩色视频处理器当作一个整体来看时，这表示了一个显著的减少。

如图2所示，每个颜色分量子处理器的比特率转换器11包括10比特输入寄存器20，用于并行接收颜色分量视频信号的每个子像素数据的10个比特。将输入子像素数据的8个比特与“00000001”在8比特加法器28中相加。将加法器28的8比特输出提供给多路器21中，将输入寄存器20的10比特输入数据也提供给多路器21。多路器21选择加法器28的8比特和以及来自寄存器20的原始低两比特，以响应来自控制器31的第一控制信号。在没有第一控制信号时，多路器21选择来自寄存器20的原始10比特数据。由多路器21所选择的该10比特数据被存储于帧存储器22中。在帧周期的末尾，帧存储器22产生了10比特数据。

通过类似方式，将帧存储器22的10比特数据的8个比特与“00000001”在8比特的加法器29中相加，然后将输出提供给多路器23，并且帧存储器22的10比特数据也提供给该多路器。多路器23选择加法器29的8比特和以及来自存储器22的原始低两比特，以响应来自控制器31的第二控制信号。在没有第二控制信号时，多路器23选择来自帧存储器22的10比特数据。由多路器23所选择的该10比特数据被存储于帧存储器24中。

最后，将帧存储器24的10比特数据的8个比特与“00000001”在8比特的加法器30中相加，然后将输出提供给多路器25，并且帧存储器24的10比特数据也提供给该多路器。多路器25选择加法器30的8比特和以及来自存储器24的原始低两比特，以响应来自控制器31的第三控制信号。在没有第三控制信号时，多路器25选择来自帧存储器24的10比特数据。由多路器25所选择的该10比特数据被存储于帧存储器26中。

10比特输出寄存器27与来自帧存储器26的10比特子像素数据一起加载，并且将它的高8比特传递到伽玛校正表12，将它的低两比特传递到控制器31。当寄存器27的低两比特为“11”时，控制器31同时产生第一、第二和第三控制信号。当低两比特为“10”时，控制器31同时产生第二和第三控制信号。当低两比特为“01”时，控制器31仅产生第三控制信号。

因此，当第一帧的10比特子像素数据存储于帧存储器26中时，第二和第三帧将依次分别存储于帧存储器24和22中，并且第四帧的10比特子像素数据将存储于输入寄存器20中。

假定第一帧存储于帧存储器26中。如果在输出寄存器27中的10比特数据的低两比特为“01”，则将二进制1仅与一个接序帧(即，第二帧)进行相加。如果输出寄存器的低两比特为“10”，则将二进制1与两个连续的帧(即，第二和第三帧)进行相加。如果输出寄存器的低两比特为“11”，则将二进制1与三个连续的帧(即，第二、第三和第四帧)进行相加。如果第一帧的低两比特为“00”，则在比特率转换器中没有进行加法运算。

因此，原始的10比特数据的低两比特通过使用二进制1的相应个数来表示，并且每一个表示的二进制1被分布到接序帧之一。

通过将在四个连续帧周期中以刚才讲述的方式来将表示低两比特的二进制1进行分布，则当低比特分别为“00”、“01”、“10”和“11”时，产生灰度级0.0、0.25、0.5和0.75。观察者的眼睛将获得像素的平均流明(暗度)，以便单个像素将以灰度来显示。

也可以通过抖动来实施没有减少灰度级别的比特率转换。如图3所示，抖动类型的比特率转换器11包括输入寄存器40，用于接收10比特子像素数据。8比特加法器41提供了将寄存器40的高8有效比特与“00000001”进行相加，然后将和提供给多路器42，并且寄存器40的高8比特也提供给该多路器。输入寄存器的低两比特被应用到比较器44，用于与抖动掩码阈值进行比较。多路器使用比较器44的输出作为控制信号，用以选择其输入信号。如果该低两比特大于该阈值，则多路器42选择加法器41的输出。否则，多路器选择寄存器40的8比特输出。由多路器42所选择的8比特子像素数据被传递到输出寄存器43，以用于伽玛校正表12。

通过加法器41对二进制1进行加法运算会产生点模式，它基本上是随机出现的，以响应10比特视频输入信号的低两比特。因此，通过观察者的眼睛就可以检测到灰度级效应。

图4为本发明修正版的框图，它与图1的实施例的不同之处在于，输入彩色视频信号的表示使用的是与彩色液晶显示器2的视频输入一样的比特数。特别地，比特率转换器1A接收8比特颜色分量子像素数据，并且以上面讲述的方式将其转换到6比特输出数据。6比特数据被提供给伽玛校正表12A，在该表中多个6比特编码映射到多个内插的8比特编码。与先前的实施例相类似，该伽玛校正表12A能够以减少数目个存储地址来实施。

Claims (8)

1.一种视频处理器，包括：

比特率转换器，用于通过保留M比特输入视频信号的灰度级电平，来将M比特输入视频信号转换为N比特输出视频信号，其中N小于M；以及

伽马校正存储器，其中多个N比特输入灰度级电平被映射到分布于与显示设备的灰度级电平所分布的非线性曲线对应的非线性曲线上的多个K比特输出灰度级别，

当所述比特率转换器的所述N比特输出视频信号对应于伽马校正存储器的N比特输入灰度级电平之一时，所述存储器将K比特输出灰度级电平之一传递到所述显示设备。

2.如权利要求1所述的视频处理器，其中K等于N。

3.如权利要求1所述的视频处理器，其中所述K比特输出灰度级电平为N比特输入灰度级电平的内插灰度级电平。

4.如权利要求1所述的视频处理器，其中K等于M。

5.如权利要求1所述的视频处理器，其中所述比特率转换器包括用于截取M比特视频信号的低有效比特、通过二进制1的不同个数来表示所截取的低有效比特、并且根据截取的低有效比特将二进制1分布到不同数目个接序帧的装置。

6.如权利要求1所述的视频处理器，其中所述比特率转换器包括：

第一加法器，用于将二进制1与M比特输入视频信号的高N比特的最低有效比特相加；

第一多路器，用于选择所述第一加法器的输出或者所述高N比特，以响应第一控制信号；

第一帧存储器，用于存储所述第一多路器的输出；

第二加法器，用于将二进制1与第一帧存储器的输出相加；

第二多路器，用于选择所述第二加法器的输出或者所述第一帧存储器的输出，以响应第二控制信号；

第二帧存储器，用于存储所述第二多路器的输出；

第三加法器，用于将二进制1与第二帧存储器的输出相加；

第三多路器，用于选择所述第三加法器的输出或者所述第二帧存储器的输出，以响应第三控制信号；

第三帧存储器，用于存储所述第三多路器的输出；以及

控制装置，用于根据截取的低有效比特，来只产生所述第一控制信号，同时产生所述第一和第二控制信号，或者同时产生所述第一、第二和第三控制信号。

7.如权利要求1所述的视频处理器，其中所述比特率转换器包括用于截取M比特视频信号的低有效比特以便在输入视频信号中只留下N个比特、并且根据被截取的低有效比特来抖动N个比特的装置。

8.如权利要求1所述的视频处理器，其中所述比特率转换器包括：

加法器，用于将二进制1与M比特输入视频信号的高N比特相加；

多路器，用于选择所述加法器的输出或者所述M比特输入视频信号的所述高N比特，以响应控制信号；以及

比较器，用于通过将所述M比特输入视频信号的低有效比特与阈值进行比较，来产生所述控制信号。

Images