KR20060050616A - 디더링 방법 및 디바이스 - Google Patents

디더링 방법 및 디바이스 Download PDF

Info

Publication number
KR20060050616A
KR20060050616A KR1020050077845A KR20050077845A KR20060050616A KR 20060050616 A KR20060050616 A KR 20060050616A KR 1020050077845 A KR1020050077845 A KR 1020050077845A KR 20050077845 A KR20050077845 A KR 20050077845A KR 20060050616 A KR20060050616 A KR 20060050616A
Authority
KR
South Korea
Prior art keywords
dithering
value
transfer function
output
output value
Prior art date
Application number
KR1020050077845A
Other languages
English (en)
Inventor
세드릭 더볼트
깔로스 꼬레아
세바스띠앙 웨이트브루치
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20060050616A publication Critical patent/KR20060050616A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G09G3/2055—Display of intermediate tones using dithering with use of a spatial dither pattern the pattern being varied in time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations

Abstract

전달 함수에 대해 디더링을 적용하는 경우에 발생하는 노이즈는 감소되어야 한다. 따라서, 제 1 출력값 및 제 2 출력값은 전달 함수의 이산 입력값과 관련된다(S1). 주어진 디더링 비트수에 기초하여, 제 1 출력값 및 제 2 출력값과 동일하고/동일하거나 그 사이에 놓이며 최소 디더링 비트수를 이용하는 중간값이 선택된다(S2). 마지막으로, 이러한 중간값은 이산 입력값에 대한 출력값으로서 취해진다(S3). 따라서, 디더링 노이즈가 크게 감소될 수 있다.

Description

디더링 방법 및 디바이스{METHOD AND DEVICE FOR DITHERING}
도 1은 셀 기반 디더링을 위한 매트릭스 디더링 블록을 나타내는 도면.
도 2는 종래 기술에 따른 인코딩 단계 이전의 데이터 처리 블록도.
도 3은 본 발명의 방법의 흐름도.
<도면 주요 부분에 대한 부호의 설명>
1 : 디감마 LUT#1 2 : 매트릭스 디더링 블록
3 : 트랜스코딩 LUT#2
본 발명은 비디오 데이터를 처리하는데 사용되는 전달 함수에 디더링을 적용하는 방법에 관한 것이다. 또한, 본 발명은 비디오 데이터에 디더링을 적용하기 위한 대응하는 디바이스에 관한 것이다.
PDP(플라즈마 디스플레이 패널)는 방전 셀의 매트릭스 어레이를 이용하고, 상기 셀은 단지 "ON" 또는 "OFF"될 수 있다. 또한, 그레이 레벨이 발광의 아나로그 제어에 의해 표시되는 CRT 또는 LCD와는 다르게, PDP는 프레임당 광 펄스의 수(지속 펄스)를 변조함으로써 그레이 레벨을 제어한다. 이러한 시간-변조는 눈의 시간 응답에 대응하는 주기에 걸쳐서 눈에 의해 통합될 것이다. 비디오 진폭이 주어진 주파수에서 발생하는 광 펄스의 수에 의해 표현되기 때문에, 진폭이 크다는 것은 광 펄스가 많고 따라서 "ON" 시간이 길다는 것을 의미한다. 이러한 이유로, 이러한 종류의 변조는 PWM(펄스폭 변조)로도 알려져 있다.
이러한 PWM은 PDP 이미지 품질 문제 중 하나, 특히 화상의 더 어두운 영역에서의 좋지 못한 그레이 스케일 표시 품질에 책임이 있다. 실제로, 인가된 캐소드 전압에 대해 휘도가 거의 2차가 되는 CRT와는 대조적으로, 방전 펄스의 수에 대해 서는 휘도가 1차적이다. 따라서, 거의 디지털인 2차 디감마 함수가 비디오에 적용되어야 한다(대개 룩업 테이블에 의해 수행됨). 이러한 디감마 함수로 인해 진폭 분해능을 손실하는 것을 회피하기 위해서 디더링 방법이 사용되어야 한다.
디더링은 제한된 수의 디스플레이되는 분해능 비트로 인한 양자화 효과를 감소시키기 위해 사용되는 잘 알려진 기술이다. PDP에서 사용되는 주로 2가지 종류의 디더링이 존재한다:
ㅇ 그레이 스케일 표현을 개선하지만 일부 디더 패턴(구조화된 노이즈)을 부가하는 매트릭스 디더링(특허출원 EP1269457에서의 셀-기반 디더링, 및 특허출원 EP1262947에서의 그 개선된 버전인 멀티마스크 디더링 참조);
ㅇ 그레이 스케일 표현을 개선하고 디더 패턴을 생성하지 않지만 일부 노이즈를 부가하는 에러-확산.
본 출원서의 기술은 매트릭스 디더링에서 나타나는 디더링 노이즈를 감소시키는 것을 목적으로 한다. 에러 확산 노이즈는 여기서 설명된 방법에 의해 감소될 수 없다.
매트릭스 디더링은 원칙적으로 원하는 만큼 많은 비트를 다시 되돌릴 수 있다. 그러나, 디더링 노이즈 주파수가 감소되고, 따라서 디더링 비트수의 증가와 함께 노이즈가 더 인지가능해진다. 매트릭스 디더링에서 실제로, 많아야 3비트 디더링이 사용될 수 있는데, 이는 더 많은 비트를 사용하면 패턴이 더 가시적이 되기 때문이다.
그 이유는, 도 1에 도시된 바와 같이, 만일 디더링에서 3비트가 사용된다면 8개의 서로 다른 디더링 패턴이 존재할 것이고, 한 패턴의 반복 시간은 8 클록 유닛을 취하기 때문이다. 따라서, 디더링 패턴의 반복 주파수는 낮다. 만일 디더링에서 3비트보다 많은 비트가 사용된다면, 반복 주파수는 매우 낮고 수용불가능할 것이다. 만일 단 2비트의 디더링이 사용된다면, 디더링 패턴의 반복 주파수는 3비트 디더링의 반복 주파수보다 2배 더 높을 것이다.
다른 양상은, 만일 3비트의 디더링이 사용된다면, ㅍ 패턴(디더링의 1번째 비트)은 확실히 보이지 않고, ㅌ 및 ㅎ 패턴(디더링의 2번째 비트)은 약간 더 가시적인 반면, 1/8, 3/8, 5/8 및 7/8 패턴(디더링의 3번째 비트)은 더 가시적이고 곤란하게 된다(도 1 비교). 예를 들어, 표준 셀-기반 디더링의 경우(특허출원 EP1269457)에, 디더링의 4개 프레임의 통합은 도 1에 도시된 레벨을 제공한다.
4x4 매트릭스 디더링 블록의 각각의 셀내의 값 0, 1/4, 1/2, 3/4 및 1은, 레벨 1이 4프레임 동안 0, 1, 2, 3 또는 4회 활성화되는 것을 의미한다. 이 예시에 따르면, 레벨 1/8, 3/8, 5/8 및 7/8은 다른 디더링 패턴 보다 덜 선명하다(따라서 더 가시적이고 방해가 된다).
코딩 단계 이전의 데이터 처리의 일반적인 블록 구조가 도 2에 도시되어 있다. 8비트 입력 데이터(YI)는 디감마 블록(1)으로 공급된다. 디감마 함수는 룩업 테이블 LUT#1의 도움으로 실현된다. 11비트 출력 신호(YA)는 매트릭스 디더링 블록(2)으로 전송된다. 매트릭스 디더링 블록(2)으로부터의 8비트 출력 신호(YB)는 제 2 룩업 테이블 LUT#2를 적용하는 트랜스코딩 블록(3)으로 입력된다. 코딩 단계 이후의 결과적인 출력 신호는 16비트 데이터를 포함한다.
디더 패턴의 선택은 디감마 LUT에 의해 이루어지고, 여기서 디더링 비트가 나타난다. 매트릭스 디더링 블록은 디더링 비트에 대응하는 매트릭스 패턴만 적용한다.
문제는, 디더링 비트가 실제로 (디감마 함수 때문에) 낮은 레벨에서 요구되지만, 더 높은 레벨에서는 실제로 필요하지 않고, 반대로 레벨을 추가할 필요없이 일부 패턴을 추가하기 때문에 불필요할 수 있다는 것이다. 이것은 한 예시에 의해 더 잘 설명될 것이다. 디감마 함수는 다음과 같이 정의된다:
Figure 112005046741966-PAT00001
여기서 YI는 입력 데이터이고, YA는 디감마 블록(1)의 출력 데이터이다. γ는 디감마 함수의 통상적인 멱지수이다. 상기 예시에서 γ=2.2이다.
3비트 디더링에서도, 0과 21 사이의 일부 레벨은 동일한 출력을 갖고, 이는 레벨의 손실을 의미한다. 그러나, 레벨 122 이후에, 모든 출력은 디더링 없이도 서 로 다르다. 이것은, 디더링 없이는 레벨의 손실도 없지만, 디더링 없이는 또한 더 많은 양자화 노이즈가 존재한다는 것을 의미한다.
더 높은 레벨에서, 디더링은 양자화 노이즈를 감소시키기에 유용할 수 있지만, 3비트 디더링을 가질 필요는 없다. 그러나, 예를 들어, 182와 189 사이의 입력 레벨은 모두 표 1에 도시된 바와 같이 디더링의 3번째 비트를 이용하고, 표 1은 부록에 제공된 표 3의 추출분이다.
입력 출력
8비트 8.3비트
182 121,375
183 122,875
184 124,375
185 125,875
186 127,375
187 128,875
188 130,375
189 131,875
따라서, 이러한 높은 레벨에서 디더 패턴이 사용되고, 이는 방해가 될 수 있다.
이러한 관점에서, 본 발명의 목적은 개선된 양자화 단계의 디더링을 가능하게 하는 방법 및 디바이스를 제공하는 것이다.
본 발명에 따르면, 이러한 목적은 비디오 데이터에 대해 전달 함수를 적용함으로써 상기 비디오 데이터를 처리하는 방법에 의해 해결되고, 상기 전달 함수에 디더링이 적용된다. 상기 디더링을 상기 전달 함수에 적용하기 위해서, 상기 방법 은
- 제 1 출력값 및 제 2 출력값을 상기 전달 함수의 이산 입력값과 관련시켜서 비디오 데이터 처리에 사용되는 전달 함수에 디더링을 적용하는 단계;
- 상기 제 1 출력값 및 상기 제 2 출력값과 동일하고/동일하거나 그 사이에 놓인 중간값을 선택하는 단계로서, 상기 중간값은 최소 디더링 비트수를 이용하는, 중간값의 선택 단계; 및
- 상기 중간값을 상기 이산 입력값에 대한 출력값으로서 취하는 단계를 포함한다.
예를 들어, 만일 출력값이 12.125 및 12.875이면, 이들 출력값과 동일하고/동일하거나 그 사이에 놓인 값은:
ㅇ 12.125(10진수) = 1100.001(실수의 2진수 표시)
ㅇ 12.25(10진수) = 1100.01(2진수)
ㅇ 12.375(10진수) = 1100.011(2진수)
ㅇ 12.5(10진수) = 1100.1(2진수)
ㅇ 12.625(10진수) = 1100.101(2진수)
ㅇ 12.75(10진수) = 1100.11(2진수)
ㅇ 12.875(10진수) = 1100.111(2진수)이다.
최소 비트수를 이용하는 중간값은 12.5이다.
또한, 비디오 데이터에 전달 함수를 적용하기 위한 처리 수단, 및 상기 전달 함수에 디더링을 적용하기 위한 디더링 수단을 구비하는 비디오 데이터를 처리하기 위한 디바이스가 제공되고, 여기서 상기 디더링 수단은 제 1 출력값 및 제 2 출력값을 상기 전달 함수의 이산 입력값과 관련시키고, 상기 제 1 출력값 및 상기 제 2 출력값과 동일하고/동일하거나 그 사이에 놓이고 최소 디더링 비트수를 이용하는 중간값을 선택하며, 상기 중간값을 상기 이산 입력값에 대한 출력값으로서 취한다.
본 발명의 방법 및 디바이스의 이점은, 디더링 노이즈가 매우 감소될 수 있다는 점이다.
전달 함수는 디감마 함수일 수 있다. 디감마 함수의 양자화 효과는 종종 매우 방해가 된다. 따라서, 개선된 디감마 함수값의 디더링은 매우 긍적적인 효과를 갖는다.
전달 함수는 룩업 테이블에 의해 제공될 수 있다. 이러한 LUT는 처리 속도를 개선한다.
특정 실시예에서, 제 1 및 제 2 출력값은 전달 함수의 파라미터를 수정함으로써 계산된다. 특히, 전달 함수의 입력 파라미터가 수정될 수 있다. 상기 수정은 상기 파라미터에 수정값을 가산하거나 그로부터 수정값을 감산함으로써 수행될 수 있어서, 제 1 및 제 2 출력값은 수정된 파라미터에 의해 얻어진다. 이렇게 함으로써, 수용가능한 에러가 명시될 것이다.
만일 동일한 최소 사용 디더링 비트수를 갖는 복수의 중간값이 존재한다면, 이산 함수값에 더 가깝게 있는 값이 중간값으로서 선택될 수 있다. 그래서, 추가적인 에러가 회피된다.
본 발명은 첨부 도면과 함께 설명된다.
본 발명은 다음의 지식에 기초한다.
입력상의 작은 에러에 해당하는, 입력의 0.05의 작은 시프트만으로 단 1비트의 디더링을 이용하는 레벨을 초래하게 된다. 따라서, 표 1에 표시된 더 나쁜 디더 패턴은, 다음의 표 2에 도시된 바와 같이, 상당한 양자화 노이즈를 추가하지 않고서 회피될 수 있다.
입력 출력
8.3비트
182,05 121,5
183,05 123
184,05 124,5
185,05 126
186,05 127,5
187,05 129
188,05 130,5
189,05 132
사실, 포괄적으로, 반올림 처리는 디더링에 의해 가산된 값이 0/8, 1/8, 2/8, 3/8, 4/8, 5/8, 6/8, 또는 7/8과 동일할 확률을 모든 레벨에서 동일하게 만든다. 따라서, 원칙적으로, 한 레벨이 3번째 디더링 비트를 이용할 확률(즉, 디더링에 의해 가산된 값이 1/8, 3/8, 5/8 또는 7/8와 동일할 확률)은 ㅍ 이다.
디감마 LUT를 생성할 때, 항상 반올림 에러가 존재한다. 지금, 이 개념은 더 우수한 디더 패턴을 특별 허가하기 위해서 이 에러를 이용하는 것이다. 다시 말해서, 상기 에러가 추정되고 제한되어야 한다.
출력상에서의 에러(양자화 에러)는, 이 에러가 항상 (표준 인코딩의 경우에) 낮은 레벨보다 높은 레벨에서 비교적 더 작기 때문에 추정하기가 쉽지 않다. 레벨의 비균일 분포 및 결과적인 양자화 에러의 비균일성 때문에, 무게 중심 코딩(Gravity Center Coding)(특허출원 EP1256924 참조) 또는 메타코드(특허출원 EP1353315 참조)의 경우에 추정이 더 나빠진다.
이러한 이유로, 입력상에서의 에러를 고려하는 것이 더 쉽다. 특히, 상기 에러를 추정하고 제한하는 것이 더 용이하다.
따라서, 도 3에 도시된 바와 같이 제 1 단계(S1)는 수용될 에러의 제한 τ를 결정하는 것이다. τ에 대한 가능한 값은 0, 1일 수 있다. 디감마 함수의 2개의 제한 곡선은 다음과 같이 정의된다:
Figure 112005046741966-PAT00002
및
Figure 112005046741966-PAT00003
이러한 2개의 제한 곡선에서, 값 YA를 제외한 2개의 출력값 Y-τ 및 Y+τ은 각각의 입력값 YI에 대해서 정의될 수 있다. 부록에 제공된 표 3은 디감마 블록(1)의 대응하는 입력값 YI(제 1 열) 및 출력값 YA(제 2 및 제 5 열)를 나타낸다. 표 3의 제 3 및 제 4 열은 제한 곡선의 값 Y-τ 및 Y+τ을 나타낸다. 각각의 디감마 출력값은 8비트 정수 및 3비트 디더링값으로 이루어진다.
본 발명에 따르면, 각각의 입력값에서, 최소 디더링 비트를 이용하는 Y-τ 와 Y+τ사이의 중간값이 선택된다{단계(S2) 비교}. 이것은 예를 들어 입력값 20과 30의 행에서 볼 수 있다. 상기 중간값은 고려된 입력값 YI에 대한 출력값으로서 선택된다. 동일한 디더링 비트수를 갖는 다른 값이 존재하는 경우에, 실제값에 더 가까운 값이 선택되어야 한다. 그러나, 만일 실제 입력값에서 Y-τ 및 Y+τ 값보다 더 적은 디더링을 갖는 Y-τ 와 Y+τ 사이의 출력값이 존재한다면, 이 값이 선택되어야 한다. 입력값 146의 행이 그러한 예시를 나타낸다. 추가로, 가능한 한 서로 다른 출력값을 이용하는 것이 고려되어야 한다(입력값 26 및 27에서의 최적화된 출력값 비교).
표준 방법에서(표 3의 제 2 열 비교), 131개 레벨(각각 61, 28 및 36)은 3번째 디더링 비트(각각 2번째, 1번째 비트 및 디더링 비트 없음)를 이용하고, 본 발명의 최적화된 방법에서, 단 28개(각각 63, 70, 및 95) 레벨이 이용된다.
본 발명은 하드웨어 변경없이 현재 이용가능한 처리 디바이스에 적용될 수 있는데, 이는 LUT의 컨텐트의 변경만이 필요하기 때문이다. 그러나, 개선된 처리 디바이스는 최적화된 LUT를 자동으로 계산할 수도 있다. 이러한 경우에, 도 3에 도시된 방법을 수행하기 위해서 특정 계산 수단이 필요하다.
전술한 바와 같이, 본 발명은 개선된 양자화 단계의 디더링을 가능하게 하는 방법 및 디바이스를 제공할 수 있다.

Claims (10)

  1. 비디오 데이터에 대해 전달 함수를 적용함으로써 상기 비디오 데이터를 처리하는 방법으로서, 상기 전달 함수에 디더링이 적용되는, 비디오 데이터의 처리 방법에 있어서,
    상기 디더링을 상기 전달 함수에 적용하기 위해서,
    - 제 1 출력값 및 제 2 출력값을 상기 전달 함수의 이산 입력값과 관련시키는 단계(S1);
    - 상기 제 1 출력값 및 상기 제 2 출력값과 동일하고/동일하거나 그 사이에 놓인 중간값을 선택하는 단계(S2)로서, 상기 중간값은 최소 디더링 비트수를 이용하는, 중간값의 선택 단계(S2); 및
    - 상기 중간값을 상기 이산 입력값에 대한 출력값으로서 취하는 단계(S3)를 포함하는 것을 특징으로 하는, 비디오 데이터의 처리 방법.
  2. 제 1항에 있어서, 상기 전달 함수는 디감마 함수인, 비디오 데이터의 처리 방법.
  3. 제 1항 또는 제 2항에 있어서, 상기 전달 함수는 룩업 테이블에 의해 제공되는, 비디오 데이터의 처리 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 출력값은 상기 전달 함수의 파라미터를 수정함으로써 계산되는, 비디오 데이터의 처리 방법.
  5. 제 4항에 있어서, 상기 파라미터는 상기 파라미터에 수정값을 가산하거나 그로부터 수정값을 감산함으로써 수정되고, 상기 제 1 및 제 2 출력값은 상기 수정된 파라미터에 의해 얻어지는, 비디오 데이터의 처리 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 만일 동일한 최소 사용 디더링 비트수를 갖는 복수의 중간값이 존재한다면, 상기 이산 함수값에 더 가깝게 있는 값이 중간값으로 선택되는, 비디오 데이터의 처리 방법.
  7. 비디오 데이터를 처리하기 위한 디바이스로서,
    - 상기 비디오 데이터에 전달 함수를 적용하기 위한 처리 수단(1); 및
    - 상기 전달 함수에 디더링을 적용하기 위한 디더링 수단(2)을 구비하는, 비디오 데이터를 처리하기 위한 디바이스에 있어서,
    - 상기 디더링 수단(2)은 제 1 출력값 및 제 2 출력값을 상기 전달 함수의 이산 입력값과 관련시키고, 상기 제 1 출력값 및 상기 제 2 출력값과 동일하고/동일하거나 그 사이에 놓이고 최소의 디더링 비트수를 이용하는 중간값을 선택하며, 상기 중간값을 상기 이산 입력값에 대한 출력값으로서 취하는 것을 특징으로 하는, 비디오 데이터를 처리하기 위한 디바이스.
  8. 제 7항에 있어서, 상기 전달 함수는 디감마 함수인, 비디오 데이터를 처리하기 위한 디바이스.
  9. 제 7항 또는 제 8항에 있어서, 룩업 테이블내에 상기 전달 함수를 제공하기 위한 저장 수단을 구비하는, 비디오 데이터를 처리하기 위한 디바이스.
  10. 제 7항 내지 제 9항 중 어느 한 항에 있어서, 상기 디더링 수단(2)은 상기 전달 함수의 파라미터를 수정함으로써 상기 제 1 및 제 2 출력값을 계산하기에 적당한, 비디오 데이터를 처리하기 위한 디바이스.
    Figure 112005046741966-PAT00004
    Figure 112005046741966-PAT00005
    Figure 112005046741966-PAT00006
    Figure 112005046741966-PAT00007
    Figure 112005046741966-PAT00008
KR1020050077845A 2004-08-25 2005-08-24 디더링 방법 및 디바이스 KR20060050616A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04292087A EP1630772A1 (en) 2004-08-25 2004-08-25 Method and device for dithering
EP04292087.6 2004-08-25

Publications (1)

Publication Number Publication Date
KR20060050616A true KR20060050616A (ko) 2006-05-19

Family

ID=34931352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077845A KR20060050616A (ko) 2004-08-25 2005-08-24 디더링 방법 및 디바이스

Country Status (7)

Country Link
US (1) US20060044325A1 (ko)
EP (1) EP1630772A1 (ko)
JP (1) JP2006065329A (ko)
KR (1) KR20060050616A (ko)
CN (1) CN1741108A (ko)
MX (1) MXPA05008945A (ko)
TW (1) TW200608771A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8339428B2 (en) * 2005-06-16 2012-12-25 Omnivision Technologies, Inc. Asynchronous display driving scheme and display
US8223179B2 (en) * 2007-07-27 2012-07-17 Omnivision Technologies, Inc. Display device and driving method based on the number of pixel rows in the display
US8228349B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US8228350B2 (en) * 2008-06-06 2012-07-24 Omnivision Technologies, Inc. Data dependent drive scheme and display
US9024964B2 (en) * 2008-06-06 2015-05-05 Omnivision Technologies, Inc. System and method for dithering video data
JP2022109140A (ja) * 2021-01-14 2022-07-27 キヤノン株式会社 画像処理装置、画像表示システム、画像処理方法、プログラム、記憶媒体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000023181A (ja) * 1998-07-03 2000-01-21 Hitachi Ltd カラー映像信号の表示装置
EP1136974A1 (en) * 2000-03-22 2001-09-26 Deutsche Thomson-Brandt Gmbh Method for processing video data for a display device
WO2002029777A1 (fr) * 2000-10-03 2002-04-11 Seiko Epson Corporation Procédé de traitement d'image, appareil de traitement d'image, dispositif électronique, programme de traitement d'image, et support enregistré sur lequel est enregistré le programme
US6909435B2 (en) * 2000-12-20 2005-06-21 Thomson Licensing S.A. Reduction of gamma correction contouring in liquid crystal on silicon (LCOS) displays
EP1256924B1 (en) * 2001-05-08 2013-09-25 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures
EP1262942A1 (en) * 2001-06-01 2002-12-04 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video data for a display device
EP1353314A1 (en) * 2002-04-11 2003-10-15 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures to improve the greyscale resolution of a display device

Also Published As

Publication number Publication date
TW200608771A (en) 2006-03-01
US20060044325A1 (en) 2006-03-02
JP2006065329A (ja) 2006-03-09
EP1630772A1 (en) 2006-03-01
CN1741108A (zh) 2006-03-01
MXPA05008945A (es) 2006-03-28

Similar Documents

Publication Publication Date Title
JP3630477B2 (ja) 画像処理装置及びプラズマ・ディスプレイ・パネル
KR100620648B1 (ko) 작은 크기의 감마 보정 메모리를 구비한 비디오 프로세서
JP5074675B2 (ja) 誤差拡散及び他のディザリングの組み合わせによる映像データ処理の方法及び装置
KR100457281B1 (ko) 플라즈마 디스플레이장치 및 표시방법
KR20060050616A (ko) 디더링 방법 및 디바이스
KR20030074096A (ko) 표시 장치 및 그 구동 방법
US6727913B2 (en) Method and device for displaying images on a matrix display device
JP2007058213A (ja) ビデオデータ処理方法及びその装置
KR20050076442A (ko) 플라즈마 디스플레이 패널의 화상처리 방법
JP2003345288A (ja) 映像表示装置及びこれに用いる映像信号処理方法
KR100414107B1 (ko) 플라즈마 디스플레이 패널의 계조표시 처리방법
KR100646183B1 (ko) 플라즈마 디스플레이 패널의 디더 노이즈를 저감시키는화상처리장치 및 그 방법
KR100623382B1 (ko) 화질 개선 장치 및 방법
JP3762933B2 (ja) 画像処理装置及びプラズマ・ディスプレイ・パネル
EP1630773A1 (en) Method and device for dithering
KR100610494B1 (ko) 플라즈마 디스플레이 패널에서의 노이즈 저감 장치 및 그방법
EP1187089A2 (en) Display and image displaying method
JP2005043725A (ja) 表示装置及び中間階調表示方法
KR100757544B1 (ko) 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법
KR20050101442A (ko) 플라즈마 디스플레이 패널의 화상 처리 장치
JP4052142B2 (ja) 画像表示装置
KR100625476B1 (ko) 플라즈마 디스플레이 장치 및 그 화상처리 방법
KR100765509B1 (ko) 플라즈마 디스플레이 패널의 화상 처리 장치 및 방법
KR100625548B1 (ko) 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법
KR20060004393A (ko) 플라즈마 디스플레이 패널의 화상처리 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid