KR100277498B1

KR100277498B1 - 액정 표시 장치의 계조 확장 방법

Info

Publication number: KR100277498B1
Application number: KR1019980039632A
Authority: KR
Inventors: 최원준
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1998-09-24
Filing date: 1998-09-24
Publication date: 2001-01-15
Also published as: KR20000020842A

Abstract

이 발명은 액정 표시 장치의 계조 확장 방법에 관한 것으로, 패널의 픽셀중에서 인접하는

2^A-B+1

개의 픽셀을 하나의 그룹으로 지정하고 하나의 그룹중 인접하는

2^A-B

개의 픽셀을 하나의 블록으로 하여 제1, 제2, 제3블록을 가지도록 지정하고, 상기 타이밍 발생기로부터 입력되는 각 픽셀의 A 비트 데이터 중 상위 B 비트가 가지는 비트 값을 판단하여 기준 계조를 설정하고, (A-B) 비트의 하위 비트 값을 판단하여 가변 계조를 설정하며, 상기 기준 계조로부터 상기 가변 계조만큼 증가된 계조가 나타나도록 하기 위해, 픽셀의 계조가 상기 기준 계조에 대해 한 등급 높거나 같은 지를 판단한 후, 준 계조에 대해 증가된 계조를 표시하는 픽셀의 수가 그룹내의 각 블록이 같도록 픽셀 계조를 제어하고, 모든 픽셀에 해당 계조가 할당됨에 따라 제1 프레임을 나타낸다. 그리고, 상기 타이밍 발생기로부터 입력되는 데이터 신호에 따라 상기 기준 계조와 가변 계조를 판단하여 각 그룹의 각 블록이 일정한 규칙에 따라 쉬프트 되는 것과 같은 픽셀 계조를 제어한 후 제2 프레임을 표현하고, 5 단계를 반복하여 제3 및 제4 프레임이 표현되도록 한다.

Description

액정 표시 장치의 계조 확장 방법

본 발명은 TFT(Thin Film Transistor) 액정 표시 장치(LCD:Liquid Crystal Display)에 관한 것으로서, 특히 적은 데이터 비트로서 많은 데이터 비트에 의한 계조 전압의 수와 동일하도록 하는 계조 전압 확장 방법에 관한 것이다.

TFT(박막 트랜지스터) 액정 표시 장치의 구조에 있어서, 드라이브 IC는 픽셀 데이터를 패널(pannel)의 데이터 라인에 실어 해당 픽셀에 인가되도록 한다.

그러면, 픽셀은 인가되는 픽셀 데이터에 따라 계조 전압을 발생시키며, 이러한 픽셀 3개 즉 R(Red), G(Green), B(Blue)가 하나의 화소로 모여 하나의 색을 나타내게 된다.

이와 같이 드라이브 IC에서 인가되는 픽셀 데이터는 그 값이 몇 비트인가에 따라 픽셀이 나타내는 계조 전압의 수가 달라지며, 그에 따라 표현되는 색의 수가 달라진다.

보통, 액정 표시 장치는 드라이브 IC로 인가되는 데이터가 6비트인 경우 2⁶인 64개의 계조 전압을 가지게 되며, 그에 따라 64×64×64(R,G,B)=262,144가지의 색을 표현한다.

반면, 드라이브 IC로 인가되는 데이터가 8비트인 경우 2⁸인 256개의 계조 전압을 가지게 되며, 그에 따라 (256)³= 16,777,216가지의 색을 표현한다.

이와 같이 드라이브 IC 즉, LCD 모듈로 인가되는 데이터 비트의 수가 클수록 표현되는 색의 수가 많고, 액정 표시 장치의 성능은 우수하다.

그러나, 비트수가 큰 데이터를 처리하기 위한 IC는 비트수가 적은 데이터를 처리하는 IC보다 단가가 비싸므로, 이러한 이유로 인해 적은 데이터 비트를 처리 드라이브 IC로써 많은 데이터 비트를 처리할 수 있는 기술이 요구되었다.

FRC(Frame Rate Control)는 그 대표적인 기술로서, 프레임마다 계조를 제어하여 평균 밝기로서 더 많은 계조를 표시하는 방법이다. 즉, 드라이브 IC에서 처리할 수 없는 소정의 계조를 가지는 하나의 프레임을 계조가 다른 다수 프레임의 평균 밝기로 나타내는 방법이다.

일예를 들어 설명하면, FRC는 다음과 같다.

FRC를 입력되는 데이터 비트가 8비트이고, 처리할 수 있는 데이터 비트가 6비트인 드라이브 IC를 일예로 한다.

FRC는 한 프레임의 계조를 나타내기 위해 한 프레임의 시간동안 4개의 서로 다른 계조를 가지는 프레임을 표시한다. 이를 위해 8비트중 상위 6비트에 해당하는 계조 전압을 선택한 후, 하위 2비트가 나타내는 값(00,01,10,11)에 따라 4개로 나눈 프레임의 계조를 각각 달리한다. 이때, 평균 밝기를 위한 각 프레임에 부여하는 계조는 설정된 값에 따라 부여된다.

결국, 4개의 프레임이 나타낸 계조는 결과적으로 4개 계조의 평균에 해당하므로 6비트 데이터로써 나타낼 수 없는 계조가 나타나며, 6비트로써 8비트의 계조를 충분히 나타낼 수 있다. 이것이 바로 FRC이다.

그리고, FRC와 더불어 디더링이 있다. 디더링은 한 프레임내에서 계조가 다른 다수의 영역을 지정하고, 4개의 프레임으로 진행하면서 다수의 영역의 위치를 가변시키는 방법이다.

따라서, FRC가 시간에 의존하는 방법이라면, 디더링(dithering)은 공간적인 즉, 면적에 의존하는 방법이다.

하지만, FRC는 상기와 같은 장점에 비해, 하나의 정지화면을 나타내기 위해 필요로 하던 프레임의 수가 계조가 다른 4개의 프레임을 나타내기 위해 각 프레임이 가지는 프레임의 수가 초기 프레임 수의 1/4로 줄어들게 되는 단점이 있다.

이는 프레임의 구동 주파수가 60Hz인 경우 4개의 프레임으로 분리될 때 각 프레임 구동 주파수가 15Hz로 낮아지게 되는 것과 같은 효과를 나타냄으로써, 플리커(flicker) 및 화면의 떨림이 있는 단점을 발생시킨다.

그리고, 디더링은 화면의 흐름 현상이 보일 수 있는 단점을 발생시킨다.

따라서, 이 발명은 적은 데이터 비트로써 많은 데이터 비트를 이용한 계조만큼 액정 표시 장치에 나타나도록 함과 동시에, 플리커, 화면의 떨림 및 화면의 흐름 현상 등과 같은 종래의 단점을 제거한다.

도1은 이 발명의 실시예에 따른 액정 표시 장치의 계조 확장 방법을 수행하는 장치의 블록 구성도이다.

도2는 이 발명의 제1 실시예에 따른 액정 표시 장치의 계조 확장 방법의 순서도이다.

도3은 이 발명의 제1 실시예에 따라 도1의 패널에서 그룹 및 블록을 도시한 도면이다.

도4a∼4d는 도3에서 제1, 제2, 제3, 제4 프레임으로 표현될 때의 블록의 픽셀 계조 상태를 나타낸 도면이다.

상기의 목적을 달성하기 위해,

A 비트의 데이터 신호를 발생하는 타이밍 발생기와, A비트보다 적은 B 비트의 데이터 신호를 처리할 수 있는 드라이브 IC를 포함한 액정 표시 장치에서 상기 드라이브 IC는,

제1, 제2, 제3, 제4, 제5 단계의 순서로 구동한다.

상기 제1 단계는 패널의 픽셀중에서 인접하는

2^A-B+1

2^A-B

개의 픽셀을 하나의 블록으로 하여 제1, 제2, 제3블록을 가지도록 지정한다.

상기 제2 단계는 상기 타이밍 발생기로부터 입력되는 각 픽셀의 A 비트 데이터 중 상위 B 비트가 가지는 비트 값을 판단하여 기준 계조를 설정하고, (A-B) 비트의 하위 비트 값을 판단하여 가변 계조를 설정한다.

상기 제3 단계는 상기 기준 계조로부터 상기 가변 계조만큼 증가된 계조가 나타나도록 픽셀의 계조가 상기 기준 계조에 대해 한 등급 높거나 같은 지를 판단한다.

상기 제4 단계는 상기 그룹에서 각 블록이 기준 계조에 대해 증가된 계조를 표시하는 픽셀의 수가 같도록 제어한다.

상기 제5 단계는 모든 픽셀에 해당 계조가 할당됨에 따라 제1 프레임을 나타낸다.

상기 제6 단계는 상기 타이밍 발생기로부터 입력되는 데이터 신호에 따라 상기 기준 계조와 가변 계조를 판단하여 각 그룹의 각 블록이 일정한 규칙에 따라 쉬프트 되는 것과 같은 픽셀 계조를 제어한 후 제2 프레임을 표현한다

제7 단계는 제5 단계를 반복하여 제3 및 제4 프레임이 표현되도록 한다.

상기 제2 단계에서, 기준 계조와 가변 계조는 설계시 비트 맵에 따라 실시간 처리되는 것이 바람직하다.

상기 제4 단계는 각 블록의 계조 제어비를 동일하게 하는 것이 바람직하다.

여기서, 계조 제어비는 각 블록에 대해서 기준 계조에서 가변되는 픽셀의 수를 제어하는 비를 말한다.

상기 제6 단계에서, 상기 제1 블록의 계조 제어가 상기 제3 블록의 계조 제어가 되도록 하고, 상기 제2 블록의 계조 제어가 상기 제1 블록의 계조 제어가 되도록 하며, 상기 제3 블록의 계조 제어가 상기 제2 블록의 계조 제어가 되도록 하는 것이 바람직하다. 그리고, 제4 단계에서, 각 픽셀의 계조가 달라지도록 하는 것이 바람직하다.

이하, 이 발명의 한 실시예를 도1 내지 도7을 참조로 하여 설명한다.

도1에 도시되어 있듯이, 이 발명을 달성하기 위한 장치는,

패널(100)과 타이밍 발생부(200)와, 드라이브 IC(300)을 포함하여 이루어진다.

패널(100)은 M개의 게이트 라인과 M개의 게이트 라인에 수직 교차된 N개의 데이터 라인을 가지며 게이트 라인과 데이터 라인의 교차되는 부근에 픽셀이 형성되어 있다.

타이밍 발생부(200)는 픽셀을 구동시키기 위한 8비트 데이터 신호를 출력한다.

드라이브 IC(300)는 6비트의 데이터 신호를 처리가능하며, 타이밍 발생부(200)로부터 입력되는 8비트의 데이터 비트를 입력받아 한 픽셀당

2⁸

개의 계조를 나타내도록 한다.

따라서, 드라이브 IC(300)는 타이밍 발생부(200)로부터 8비트의 데이터 신호를 입력받아 상위 6비트 값으로 기준 계조를 판단하고, 하위 2비트 값으로 가변 계조를 판단한다.

그리고, 판단한 기준 계조와 가변 계조를 이용하여 각 픽셀에 인가된 데이터 신호를 결정하여 패널(100)의 데이터 라인에 인가한다.

이때, 드라이브 IC(300)는 타이밍 발생부(200)로부터 입력되는 데이터 비트의 수가 자신이 처리할 수 있는 비트 수를 초과할 경우에는 상기와 같이 기준 계조 및 가변 계조를 판단하고 한 프레임의 구동 주파수중 1/4배에 해당하는 주파수 기간에 한 프레임이 그래서, 총 4프레임이 나타나도록 제어한다.

여기서, 도2,도3,도4를 참조하여 이 발명의 제1 실시예에 따른 계조 확장 방법을 위한 드라이브 IC의 동작을 설명한다.

도2는 이 발명의 제1실시예에 따른 액정 표시 장치의 계조 확장 방법의 순서도이다.

도2에 도시된 이 발명의 제1실시예에 따른 액정 표시 장치의 계조 확장 방법은,

패널(100)내 픽셀들을 인접하는 8개의 픽셀을 하나의 그룹(G)으로 지정하는 단계(S100)와,

전체 픽셀을 다수의 그룹(Gx+y)으로 분리하는 단계(S200)와,

한 그룹(G)내 4개의 픽셀을 한 블록(B)으로 지정하여 3개의 블록(B1,B2,B3)을 지정하는 단계(S300)와,

타이밍 발생부(200)로부터 8비트의 데이터 신호를 입력받는 단계(S400)와,

입력되는 8비트의 데이터 신호중 상위 6비트로 기준 계조를 판단하는 단계(S500)와,

입력되는 8비트의 데이터 신호중 하위 2비트로 가변 계조를 판단하는 단계(S600)와,

기준 계조와 가변 계조를 이용하여 각 블록(B1,B2,B3)의 계조 그레이(gray)가 동일하도록 각 픽셀의 계조를 설정하는 단계(S700)와,

모든 픽셀의 계조가 설정되었는지를 판단하는 단계(S800)와,

모든 픽셀의 계조가 설정되었으면, 한 프레임에 해당하는 화면을 나타내는 단계(S900)와,

총 4개의 프레임의 화면이 나타났는지를 판단하는 단계(S1000)와,

4개의 프레임이 나타나지 않았으면, 단계(S400)에서 단계(S600)을 수행하여 새로운 데이터 신호에 대한 기준 계조와 가변 계조를 판단하는 단계와,

그리고, 3개의 블록중 각 블록의 계조 그레이를 달리하여, 즉 계조가 쉬프트 되는 것과 같이 각 블록의 계조를 제어하는 단계(S1100)와,

단계(S800)을 반복하는 단계로 이루어진다.

이하, 상기 도2에 도시된 이 발명의 제1 실시예에 따른 계조 확장 방법을 도3과 도4를 참조하여 상세히 설명한다.

이 발명의 드라이브 IC(300)는 도3과 같이 패널(100)의 픽셀을 다수의 그룹(Gx+y)으로 분리한다(S200).

이때, 다수의 각 그룹(G1,...,Gx+y)은 Gx라 표시된 부분과 같이 홀수 데이터 라인에 속하는 4개의 픽셀과 짝수 데이터 라인에 속하는 4개의 픽셀을 가지는데, 홀수 및 짝수 데이터 라인에 속하는 8개의 픽셀은 4개의 게이트 라인에 대해 각 2개씩 속한다.

따라서, 한 그룹은 8개의 픽셀을 가진다(S100).

그리고, 각 그룹은 도3b와 같이 3개의 블록으로 나누어지는데, 이때 제1 블록(B1)은 상위 4개의 픽셀로 이루어지고, 제3 블록(B3)은 하위 4개의 픽셀로 이루어지며, 제2 블록(B2)은 제1 블록(B1)에 속하는 2개의 픽셀과 제3 블록(B3)에 속하는 2개의 픽셀로 이루어진다. 이때, 각 블록(B1,B2,B3)의 픽셀은 서로 인접하여 있다(S300).

이상과 같이 그룹 및 블록으로 픽셀을 나눈 드라이브 IC(300)는 타이밍 발생부(200)로부터 8비트의 데이터 신호를 입력받으면 블록 단위로 계조를 제어한다(S400).

우선, 드라이브 IC(300)는 입력되는 데이터 신호의 6비트만 처리할 수 있으므로, 우선 입력되는 각 데이터 신호의 상위 6비트의 값을 판단한다. 이때, 판단한 상위 6비트의 값은 한 픽셀의 기준 계조로 사용한다(S500).

그리고, 하위 2비트의 값을 판단한 후 가변 계조로 사용한다(S600).

이렇게 얻은 한 픽셀에 대한 기준 계조와 가변 계조는 가산되어 픽셀이 표현하고자 하는 계조가 된다.

여기서, 픽셀의 가변 계조는 픽셀의 위치 즉, 몇 번째 데이터 라인과 몇 번째 게이트 라인이 교차하는 부분에 위치한 픽셀인지 및 현재 나타내고자 하는 프레임이 4개의 프레임중 몇 번째 프레임인지의 여부에 따라 그 값이 드라이브 IC(300) 설계시 이미 설정되어 있다.

다시 말해, 드라이브 IC(300)는 하위 2 비트가 가질 수 있는 경우의 비트, (0,0), (0,1), (1,0), (1,1)의 값에 따라 그리고, 표현하고자 하는 4개의 프레임중 몇 번째인지에 따라 기준 계조를 1증가시켜 나타내느냐 또는 기준 계조 그대로 나타내느냐가 이미 설정되어 있다.

따라서, 드라이브 IC(300)는 입력되는 픽셀의 6비트 데이터 신호를 실시간으로 처리하여 해당 픽셀의 계조를 제어한다(S700).

이렇게 해서 처리한 픽셀의 계조는 도4a, 도4b, 도4c, 도4d에 도시되어 있다.

도4a는 첫 번째 프레임에서의 픽셀 계조이고, "0"은 가변 계조가 '0'임에 따라 기준 계조를 그대로 나타낸 것을 의미하고, "1"은 가변 계조가 '1'임에 따라 기준 계조로부터 하나 큰 계조를 나타낸 것을 의미한다.

도4a에 도시된 그룹(Gx)는 기준 계조로부터 3 그레이된 계조를 나타내고 있으며, 그에 따라 제1 블록(B1)이 가지는 "1"의 수는 3개이고, 제2 블록(B2) 또한 "1"의 수가 3개이고, 제3 블록(B3) 또한 그러하다.

만약, 그룹(Gx)가 2그레이된 계조를 나타내는 경우이면, 각 블록(B1,B2,B3)가 가지는 "1"의 수는 2개이다.

여기서, 각 블록(B1,B2,B3)는 동일한 계조 제어비 즉 동일한 "0" 또는 "1"의 수를 가지는 것을 알 수 있다.

이것은 블록 면적에서의 계조 제어비가 동일하다는 것을 의미한다.

이러한 방법으로 드라이브 IC(300)는 패널(100)내이 모든 픽셀에 계조값을 지정하는데, 모든 픽셀의 계조가 설정되면 패널(100)의 데이터 라인으로 계조에 대한 데이터 신호를 출력한다(S800).

따라서, 한 프레임의 액정 화면이 나타나게 된다(S900).

그런 다음, 드라이브 IC(300)는 나타낸 화면이 표시하고자하는 4프레임중 첫 번째 프레임에 해당하므로 타이밍 발생부(200)로부터 두 번째 프레임에 대한 8비트 데이터 신호를 입력받는다(S400).

그리고, 상기 첫 번째 프레임에서와 같이 각 픽셀에 기준 계조와 가변 계조를 실시간으로 처리하여 각 픽셀에 할당한다(S500,S600,S700).

이때, 각 픽셀에 할당되는 계조는 도4b에 도시되어 있다.

도4b는 블록 면적에서의 계조 제어비가 도4a와 동일하다. 그러나, 도4b는 각 픽셀이 가지는 계조가 도4a와 같지 않다.

도4b의 각 픽셀은 도4a의 블록(B1,B2,B3)이 상측으로 쉬프트된 것과 같이 각 픽셀의 계조가 도4a와 달라져 있다. 즉, 제2 블록(B2)이 가지는 "1","1","1","0"의 계조가 도4a의 제1 블록(B1)의 위치에 오게되고, 제3 블록(B3)의 계조가 제2 블록(B2)의 위치에, 그리고, 제1 블록(B1)의 계조가 제3 블록(B3)의 위치에 온다.

이상과 같이 모든 픽셀에 해당 계조가 할당되면, 드라이브 IC(300)는 두 번째 프레임의 화면을 나타낸다(S900,S1000).

그런 다음, 아직도 총4개의 프레임을 나타내지 않았으므로 드라이브 IC(300)는 세 번째 프레임의 8비트 데이터 신호를 입력받아 도4a에서 도4b로 픽셀의 계조를 제어하는 것과 동일한 계조 제어를 하여 내세 번째 프레임의 화면을 나타내고, 네 번째 프레임의 8비트 데이터 신호를 입력받아 세 번째 프레임을 나타내는 동작과 같이하여 네 번째 프레임의 화면을 나타낸다.

여기서, 세 번째 프레임에서의 각 블록(B1,B2,B3)의 계조는 도4c에 도시되어 있고, 네 번째 프레임에서의 각 블록(B1,B2,B3)의 계조는 도4d에 도시되어 있다.

이상과 같이 나타난 총 4개의 프레임을 보면, 각 프레임은 동일한 블록 면적에서의 계조 제어비를 가짐을 알 수 있고, 각 픽셀의 계조가 각 프레임마다 제어됨을 알 수 있다.

이때, 각 픽셀의 계조가 각 프레임마다 제어된다는 것은 나타난 계조의평균값이 나타나게 되는 것을 의미한다.

이상과 같이 설명한 4프레임에 대한 계조는 프레임별 데이터가 동일한 경우에 대한 것이다.

그러나, 프레임별 데이터가 달라지더라도 드라이브 IC는 입력되는 각 픽셀의 하위 2비트값에 대한 계조를 각 블록의 계조 제어비가 같도록 설정하고, 4개의 프레임으로 나타날 동안의 각 픽셀의 계조가 계속적으로 제어되고 있어 상기 제1 실시예와 동일한 효과를 나타낸다.

상기와 같이 프레임별 픽셀의 데이터가 달라지더라도 제1 실시예와 동일하게 각 블록의 계조 제어비가 같고, 프레임별 계조가 제어되는 것은 하위 2비트값에 따라 가변되는 계조가 "0" 또는 "1"임에 따라 그 변화가 작고, 표현하고자할 4개의 프레임 데이터의 변화가 거의 없기 때문이다.

따라서, 이와 같은 이유로 인해 드라이브 IC(300) 설계시 픽셀의 데이터가 달라지더라도 각 픽셀에 할당되는 계조를 설정하는 것이 가능하다.

여기서, 타이밍 발생부(200)로부터 입력되는 데이터가 8비트 이상, 예를 들어 10비트일 때 그리고, 처리 가능한 비트가 6비트인 드라이브 IC를 사용할 경우에, 드라이브 IC는 8개의 픽셀을 한 그룹으로 하는 것이 아니라,

2^10-6+1

개 인 32비트를 한 그룹으로 하고, 16개의 픽셀을 한 블록으로 하여 세 개의 블록을 가지도록 한다.

이때, 첫 번째 블록은 상위 16개의 비트이고, 두 번째 블록은 하위 16개 비트이고, 세 번째 블록은 첫 번째 블록의 하위 8비트와 두 번째 블록의 상위 8비트이다.

그리고, 제1,제2,제3,제4 프레임 순서로 나타낼 때, 중복되는 각 블록의 중복되는 부분을 단위로 제1 실시예에서 설명하였다시피 쉬프트 되는 것과 같이 계조를 제어한다.

따라서, 입력되는 비트가 A이고 드라이브 IC가 처리 가능한 비트가 B인 경우에 한 그룹을 이루는 픽셀의 수는

2^A-B+1

이고, 각 블록을 이루는 픽셀의 수는

2^A-B

이다.

이 발명은 플리커 및 화면의 흐름, 화면의 떨림 등과 같은 종래의 FRC가 가졌던 문제점을 해소하는 효과가 있다.

Claims

A 비트의 데이터 신호를 발생하는 타이밍 발생기와, A비트보다 적은 B 비트의 데이터 신호를 처리할 수 있는 드라이브 IC를 포함한 액정 표시 장치에서 상기 드라이브 IC는,

패널의 픽셀중에서 인접하는 2^A-B+1 개의 픽셀을 하나의 그룹으로 지정하고 하나의 그룹중 인접하는 2^A-B 개의 픽셀을 하나의 블록으로 하여 제1, 제2, 제3블록을 가지도록 지정하는 제1 단계와;

상기 타이밍 발생기로부터 입력되는 각 픽셀의 A 비트 데이터 중 상위 B 비트가 가지는 비트 값을 판단하여 기준 계조를 설정하고, (A-B) 비트의 하위 비트 값을 판단하여 가변 계조를 설정하는 제2 단계와;

상기 기준 계조로부터 상기 가변 계조만큼 증가된 계조가 나타나도록 하기 위해, 픽셀의 계조가 상기 기준 계조에 대해 한 등급 높거나 같은 지를 판단하는 제3 단계와;

기준 계조에 대해 증가된 계조를 표시하는 픽셀의 수가 그룹내의 각 블록이 같도록 픽셀 계조를 제어하는 제4 단계와;

모든 픽셀에 해당 계조가 할당됨에 따라 제1 프레임을 나타내는 제5 단계와;

상기 타이밍 발생기로부터 입력되는 데이터 신호에 따라 상기 기준 계조와 가변 계조를 판단하여 각 그룹의 각 블록이 일정한 규칙에 따라 쉬프트 되는 것과 같은 픽셀 계조를 제어한 후 제2 프레임을 표현하는 제6 단계와;

제5 단계를 반복하여 제3 및 제4 프레임이 표현되도록 하는 제7 단계로 이루어진 액정 표시 장치의 계조 확장 방법.
제1항에서, 상기 가변 계조는,

하위 비트소 (A-B)에 대하여 2^A-B 만큼의 계조 가변량을 가지며, 4개의 프레임을 통해 가변되는 계조의 평균 계조인 액정 표시 장치의 계조 확장 방법.
제2항에서, 상기 가변 계조는

픽셀이 패널내의 위치와 표현하고자 하는 4개의 프레임중 몇 번째에 위치하는지에 따라 다른 것을 특징으로 하는 액정 표시 장치의 계조 확장 방법.
제1항에서, 상기 제6 단계에서,

상기 제1 블록의 계조 제어가 상기 제3 블록의 계조 제어가 되도록 하고, 상기 제2 블록의 계조 제어가 상기 제1 블록의 계조 제어가 되도록 하며, 상기 제3 블록의 계조 제어가 상기 제2 블록의 계조 제어가 되도록 하는 액정 표시 장치의 계조 확장 방법.
제4항에서, 상기 제6 단계는,

각 픽셀의 계조가 달라지는 방향으로 각 블록의 계조 제어가 이루어지는 액정 표시 장치의 계조 확장 방법.
제1항에서, 각 픽셀의 계조는,

제1, 제2, 제3, 제4 프레임으로 표현될 때 그 값이 변하여 변화된 계조의 평균이 가변 계조가 되도록 제어되는 액정 표시 장치의 계조 확장 방법.