JP2023096333A - 回路装置及び表示装置 - Google Patents

Abstract

【課題】減色処理により記憶容量を節約して低コスト化すると共に、減色処理による画質低下を抑制できる回路装置等提供すること。【解決手段】回路装置１００は、画素データがｍビットである入力画像データＩＭＡから、画素データがｎビットである減色後画像データＩＭＢへの減色処理を行うと共に、減色処理において空間方向又は時間方向への誤差拡散処理を行う減色回路１４０と、減色後画像データＩＭＢを記憶する記憶回路１１５と、記憶回路１１５に記憶された減色後画像データＩＭＢに対するマッピング処理又はスケーリング処理の少なくとも１つである画像変換処理を行って出力画像データＩＭＣを出力し、画像変換処理において、減色後画像データＩＭＢの複数の画素データから出力画像データＩＭＣの画素データを生成する補間処理を行う画像変換回路１５０と、を含む。【選択図】 図１

Description

本発明は、回路装置及び表示装置等に関する。

特許文献１には、表示データのＲＧＢ各成分を６ビットから３～５ビットに減色する疑似階調処理手段と、減色された表示データを記憶するフレームメモリーと、フレームメモリーが記憶する減色後の表示データのＲＧＢ各成分を、ビット変換テーブルを用いて６ビットに多ビット化する階調補正手段と、多ビット化された表示データを用いて、表示デバイスを駆動する駆動手段と、を含む表示装置が開示されている。

特開２００２－２２１９５０号公報

特許文献１では、表示データを減色してフレームメモリーに記憶させた後、その減色後の表示データを、ビット変換テーブルを用いて元のビット数に戻しているだけである。このため、減色において表示データのビット数を減らした分だけ単純に画質が低下してしまう。

本開示の一態様は、画素データがｍビット（ｍは２以上の整数）である入力画像データから、画素データがｎビット（ｎは１以上でｍより小さい整数）である減色後画像データへの減色処理を行うと共に、前記減色処理において空間方向又は時間方向への誤差拡散処理を行う減色回路と、前記減色後画像データを記憶する記憶回路と、前記記憶回路に記憶された前記減色後画像データに対するマッピング処理又はスケーリング処理の少なくとも１つである画像変換処理において、前記減色後画像データの複数の画素データから前記出力画像データの画素データを生成する補間処理を行う画像変換回路と、を含む回路装置に関係する。

また本開示の他の態様は、上記に記載された回路装置と、前記出力画像データに基づく画像が表示される画像表示部と、を含む表示装置に関係する。

表示装置及び回路装置の構成例。 表示装置と回路装置の第１詳細構成例。 空間方向の誤差拡散処理の説明図。 時間方向の誤差拡散処理の一例としてＦＲＣの説明図。 歪み補正回路の詳細構成例。 歪み補正回路の動作を説明する図。 第１詳細構成例における補間処理の説明図。 歪み補正前後の画像例。 表示装置と回路装置の第２詳細構成例。 第２詳細構成例における補間処理の第１例。 第２詳細構成例における補間処理の第２例。 表示装置と回路装置の第３詳細構成例。

以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．表示装置及び回路装置
図１に、本実施形態における表示装置５０及び回路装置１００の構成例を示す。表示装置５０は、回路装置１００と処理装置２００と画像表示部３００とを含む。表示装置５０は、一例としてはヘッドアップディスプレイ装置、或いは自動車の車載クラスターパネルに設けられたディスプレイ等である。

処理装置２００は、入力画像データＩＭＡを回路装置１００に送信する。入力画像データＩＭＡの各画素の画素データは、３０ビットである。具体的には、画素データは、１０ビットのＲ色データ、１０ビットのＧ色データ及び１０ビットのＢ色データを有した３０ビットカラーのデータとなっている。処理装置２００は、いわゆるＳｏＣであり、例えばＣＰＵ又はマイクロコンピューター等のプロセッサーである。ＳｏＣは、System on Chipの略である。ＣＰＵは、Central Processing Unitの略である。

回路装置１００は、入力回路１０５と減色回路１４０と記憶回路１１５と画像変換回路１５０と出力回路１３０とを含む。回路装置１００は、例えば、半導体基板に複数の回路素子が集積された集積回路装置である。

入力回路１０５は、処理装置２００から入力画像データＩＭＡを受信する。入力回路１０５は、様々な通信インターフェースの受信回路であってよいが、一例としてはＬＶＤＳ、ＤＶＩ、ディスプレイポート、ＧＭＳＬ又はＧＶＩＦ等の受信回路である。ＬＶＤＳはLow voltage differential signalingの略であり、ＤＶＩはDigital Visual Interfaceの略であり、ＧＭＳＬはGigabit Multimedia Serial Linkであり、ＧＶＩＦはGigabit Video InterFaceの略である。

減色回路１４０は、入力画像データＩＭＡの各画素の画素データを３０ビットから２４ビットに減色し、その結果を減色後画像データＩＭＢとして出力する。具体的には、減色回路１４０は、各色の色データを１０ビットから８ビットに減色する。減色後画像データＩＭＢの各画素の画素データは、８ビットのＲ色データ、８ビットのＧ色データ及び８ビットのＢ色データを有した２４ビットカラーのデータとなる。

また、減色回路１４０は、減色処理において空間方向又は時間方向の誤差拡散処理を行う。誤差拡散処理とは、減色前の３０ビットの画素データと、減色後の２４ビットの画素データとの間の誤差を拡散させる処理である。その誤差が拡散された範囲で減色後の画像を平均的に見たときに、減色前の色に相当する色が表現される。空間方向の誤差拡散処理とは、ある画素における減色の誤差を、その画素の周囲の画素の画素データに拡散させる処理である。時間方向の誤差拡散とは、あるフレームにおける画素の減色の誤差を、そのフレーム以降のフレームにおける画素の画素データに拡散させる処理である。

記憶回路１１５は、減色後画像データＩＭＢを一時的に記憶し、画像変換回路１５０が行う画像変換処理のバッファーメモリーとして機能する。記憶回路１１５は、例えばラインバッファーである。画像変換処理は、画素位置の移動を伴う画像変換であるが、その垂直方向における画素位置の最大移動量よりも多いライン数のラインバッファーが用いられる。或いは、記憶回路１１５は、１フレームの減色後画像データＩＭＢをバッファリングするフレームメモリーであってもよい。

画像変換回路１５０は、減色後画像データＩＭＢに対する画像変換処理を行い、その結果を出力画像データＩＭＣとして出力する。画像変換処理は、座標変換により画像が変形又は拡大縮小される処理であり、具体的には、マッピング処理、スケーリング処理、又はそれらを組み合わせた処理である。マッピング処理は、減色後画像データＩＭＢ上の座標と出力画像データＩＭＣ上の座標との間の任意のマッピングに従って画像を変換する処理である。スケーリング処理は、画像上の基準点を中心として画像を拡大又は縮小する処理である。

また、画像変換回路１５０は、画像変換処理において補間処理を行うことで、減色後画像データＩＭＢの複数の画素データから出力画像データＩＭＣの画素データを生成する。出力画像データＩＭＣの各画素の画素データは３０ビットである。即ち、画像変換回路１５０は、補間処理において、減色後画像データＩＭＢの８ビットのＲ色データから出力画像データＩＭＣの１０ビットのＲ色データを求め、減色後画像データＩＭＢの８ビットのＧ色データから出力画像データＩＭＣの１０ビットのＧ色データを求め、減色後画像データＩＭＢの８ビットのＢ色データから出力画像データＩＭＣの１０ビットのＢ色データを求める。なお、図９で後述するように、画像変換回路１５０は、各画素の画素データが２４ビットである出力画像データＩＭＣを出力してもよい。

出力回路１３０は、出力画像データＩＭＣを画像表示部３００に送信する。出力回路１３０は、様々な通信インターフェースの送信回路であってよいが、一例としてはＬＶＤＳ、ＤＶＩ、ディスプレイポート、ＧＭＳＬ又はＧＶＩＦ等の送信回路である。

画像表示部３００は、出力画像データＩＭＣに基づいて画像を表示する。具体的には、画像表示部３００は、表示パネルと、表示タイミングを制御する表示コントローラーと、出力画像データＩＭＣ及び表示コントローラーからのタイミング制御信号に基づいて表示パネルを駆動することで表示パネルに画像を表示させる表示ドライバーと、を含む。表示パネルは液晶表示パネル又は自発光表示パネル等である。但し、画像表示部３００の構成はこれに限定されず、例えば図２等で後述するＨＵＤ３５０であってもよい。

なお、以上では入力画像データＩＭＡと出力画像データＩＭＣを３０ビットカラーとし、減色後画像データＩＭＢを２４ビットカラーとしたが、これに限定されない。ｍが２以上の整数であり、ｎが１以上でｍより小さい整数であるとき、入力画像データＩＭＡと出力画像データＩＭＣがｍビットカラーであり、減色後画像データＩＭＢがｎビットカラーであってもよい。一例として、入力画像データＩＭＡと出力画像データＩＭＣが２４ビットカラーであり、減色後画像データＩＭＢが１８ビットカラーであってもよい。

以上の本実施形態では、回路装置１００は、減色回路１４０と記憶回路１１５と画像変換回路１５０とを含む。減色回路１４０は、画素データがｍビットである入力画像データＩＭＡから、画素データがｎビットである減色後画像データＩＭＢへの減色処理を行うと共に、減色処理において空間方向又は時間方向への誤差拡散処理を行う。記憶回路１１５は、減色後画像データＩＭＢを記憶する。画像変換回路１５０は、記憶回路１１５に記憶された減色後画像データＩＭＢに対する画像変換処理を行って出力画像データＩＭＣを出力し、その画像変換処理において補間処理を行う。画像変換処理は、マッピング処理又はスケーリング処理の少なくとも１つである。補間処理は、減色後画像データＩＭＢの複数の画素データから出力画像データＩＭＣの画素データを生成する処理である。

本実施形態によれば、入力画像データＩＭＡが減色された後に記憶回路１１５に記憶されるので、入力画像データＩＭＡがそのまま記憶回路１１５に記憶される場合よりも、記憶容量が（１－２４／３０）×１００％＝２０％だけ節約される。これにより、回路装置１００を低コスト化できる。

また、減色処理において空間方向又は時間方向への誤差拡散処理が行われることで、その誤差が拡散された範囲の平均として３０ビットカラーに相当した階調情報を保ちつつ、画像データが２４ビットカラーに減色される。そして、その２４ビットカラーの減色後画像データＩＭＢに対して画像変換処理が行われることで、空間方向に画素データが平均化されるので、減色後画像データＩＭＢよりも滑らかな階調の出力画像データＩＭＣが得られる。具体的には、画像変換処理であるマッピング処理又はスケーリング処理は、いずれも座標変換を伴うが、その座標変換において変換先の座標が画素グリッドに一致しない場合がある。そのような画素の画素データは周囲の画素の画素データから補間され、その補間処理において画素データが平均化されることになる。画素データが平均化されることで、階調が滑らかとなり、画質向上が期待できる。

なお、上述した特許文献１には、表示データを減色してフレームメモリーに記憶させた後にビット数を元に戻すことが記載されているが、フレームメモリーに記憶された減色後の表示データに対して画像変換処理を行うこと、及び画像変換処理において補間処理を行うことは開示も示唆もされていない。

２．第１詳細構成例
以下、表示装置５０がヘッドアップディスプレイ装置であり、画像変換回路１５０が歪み補正回路１１０である場合を例に説明する。

図２に、表示装置５０と回路装置１００の第１詳細構成例を示す。表示装置５０は、処理装置２００と回路装置１００とＨＵＤ３５０とを含む。ＨＵＤは、Head-Up Displayの略である。なお、図１の構成例と同様な部分については説明を省略する。

ＨＵＤ３５０は、回路装置１００から受信した出力画像データＩＭＣに基づいて、ユーザーの視界に虚像を表示する。ＨＵＤ３５０は、表示コントローラーと表示ドライバーと表示パネルと投影光学系とを含む。表示パネルは、液晶表示パネル又はＯＬＥＤ表示パネル等である。ＯＬＥＤは、Organic Light Emitting Diodeの略である。投影光学系は、レンズ又は反射板等を含み、表示パネルが表示する画像をスクリーンに投影させる。スクリーンは、投影光を反射する投影面を有する、透明な被投影体であればよい。例えば、スクリーンは、表示装置５０が搭載される移動体のウィンドスクリーンである。

なお、ＨＵＤ３５０の構成は上記に限定されない。例えば、ＨＵＤ３５０は、表示パネルと投影光学系に代えて、レーザー光源と、レーザーを反射するミラーと、レーザーをスキャンするようにミラーを駆動するアクチュエーターと、を含んでもよい。或いは、ＨＵＤ３５０は、表示パネルと投影光学系に代えて、レーザー光源とデジタルミラーデバイスとを含んでもよい。デジタルミラーデバイスは、微小ミラーのアレイと、各微小ミラーを駆動するアクチュエーターとを含む。

回路装置１００は、入力回路１０５と減色回路１４０と記憶回路１１５と歪み補正回路１１０と出力回路１３０とを含む。歪み補正回路１１０は、図１の画像変換回路１５０の一例である。

減色回路１４０が行う誤差拡散処理の詳細例を説明する。図３に、空間方向の誤差拡散処理の説明図を示す。

減色回路１４０は、入力画像データＩＭＡから処理対象の画素を選択し、その画素の画素データに対して減色処理を行う。ここでは、いわゆるラスタスキャン方式で画素が順に選択されるとする。図３には、処理対象の画素をハッチングで示し、その周囲の３×３画素を示している。減色回路１４０は、３０ビットカラーの画素データに、周囲の画素から伝播した誤差を加算し、その加算後の３０ビットカラーの画素データを２４ビットカラーの画素データに減色し、その差分を誤差データΔｒとする。処理対象の画素の座標を（Ｘｓ，Ｙｓ）としたとき、減色回路１４０は、（Ｘｓ＋１，Ｙｓ）の画素にΔｒ×Ｃ１を伝播させる。同様に、減色回路１４０は、（Ｘｓ－１，Ｙｓ＋１）、（Ｘｓ，Ｙｓ＋１）、（Ｘｓ＋１，Ｙｓ＋１）の画素に、Δｒ×Ｃ２、Δｒ×Ｃ３、Δｒ×Ｃ４を伝播させる。Ｃ１～Ｃ４は係数であり、Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＝１である。このような空間方向の誤差拡散によって、減色後画像データＩＭＢには、減色前の３０ビットカラーに相当する情報が含まれている。

図４に、時間方向の誤差拡散処理の一例としてＦＲＣの説明図を示す。ＦＲＣはFrame Rate Controlの略である。ＦＲＣ前の入力画像データＩＭＡとＦＲＣ後の減色後画像データＩＭＢのフレームレートは同じである。ここではＲ色データを例にとって説明するが、Ｇ色データとＢ色データについても同様な処理が行われる。

図４には、ＦＲＣ後の４×４画素を示している。まず左上の１画素に着目して説明する。入力画像データＩＭＡの１０ビットのＲ色データのうち上位８ビットをＲとし、下位２ビットを誤差データとする。ここでは誤差が０．２５であるとする。減色回路１４０は、減色後画像データＩＭＢにおけるＲ色データを、フレームＦ１においてＲ＋１とし、フレームＦ２、Ｆ３及びＦ３においてＲとする。フレームＦ１～Ｆ４のＲ色データの平均はＲ＋０．２５となり、減色後画像データＩＭＢには、減色前の３０ビットカラーに相当する情報が含まれている。

他の画素についても同様に時間方向に誤差が拡散されるが、隣り合う画素では拡散のタイミングが異なる。例えば、フレームＦ１、Ｆ２、Ｆ３、Ｆ４において、左上の画素ではＲ＋１、Ｒ、Ｒ、Ｒとなるのに対して、その１つ右隣りの画素ではＲ、Ｒ、Ｒ＋１、Ｒとなっており、Ｒ＋１となるタイミングが異なっている。また、その結果として各フレームにおける４×４画素の平均がＲ＋０．２５となっている。これは、フレーム単位で見たときに空間方向にも誤差が拡散されており、減色前の３０ビットカラーに相当する情報が含まれているとも言える。

なお、ここでは誤差が０．２５の場合を例に説明したが、誤差が０．５、又は０．７５の場合にも４フレームの平均が０．５、又は０．７５となり且つ隣り合う画素では拡散のタイミングが異なるようにＦＲＣが行われる。

次に歪み補正回路１１０について説明する。歪み補正回路１１０は、減色後画像データＩＭＢにおける画素座標と、出力画像データＩＭＣにおける画素座標との間の座標変換を用いて、減色後画像データＩＭＢに対して歪み補正を行い、その結果を、出力画像データＩＭＣとして出力する。歪み補正とは、ＨＵＤ３５０により画像が投影されるときの画像歪みと逆の画像歪みを画像に施すことで、歪みが無い又は低減されたＨＵＤ表示にするための画像補正である。画像歪みはＨＵＤの光学系に起因するものである。光学系に起因する画像歪みには、スクリーンの曲面による画像歪み、ＨＵＤの投影光学系による画像歪み、又はそれら両方が含まれる。

図５に、歪み補正回路１１０の詳細構成例を示す。歪み補正回路１１０は、座標カウンター１１２と座標変換回路１１３と補間回路１１４とを含む。図６は、歪み補正回路１１０の動作を説明する図である。ここでは、歪み補正回路１１０がリバースワープエンジンである例を説明する。

座標カウンター１１２は、出力画像データＩＭＣ上の画素座標ＧＺＣ＝（ｘ，ｙ）を出力する。座標変換回路１１３は、画素座標（ｘ，ｙ）を、減色後画像データＩＭＢ上の座標である参照座標ＧＺＢ＝（ｕ，ｖ）に変換する。具体的には、座標変換回路１１３は、画素座標（ｘ，ｙ）と参照座標（ｕ，ｖ）との間を対応付ける多項式又はテーブルを用いて座標変換を行う。座標変換回路１１３は、参照座標（ｕ，ｖ）を、その周囲の複数の画素のリードアドレスに変換する。記憶回路１１５は、そのリードアドレスから複数の画素データＰＸＤを出力する。補間回路１１４は、読み出された複数の画素データを補間処理することで、出力画像データＩＭＣにおける画素座標（ｘ，ｙ）の画素データを求める。

図６には、参照座標（ｕ，ｖ）の周囲４×４画素の画素データＰ１～Ｐ１６が読み出される例を示している。ｕ、ｖが整数値であるとき参照座標（ｕ，ｖ）が減色後画像データＩＭＢの画素グリッドに一致するが、ｕ、ｖは実数値であり整数値とは限らない。即ち、参照座標（ｕ，ｖ）が減色後画像データＩＭＢの画素グリッドに一致するとは限らない。補間回路１１４は、４×４画素の画素データＰ１～Ｐ１６を補間処理することで参照座標（ｕ，ｖ）における画素データを求め、それを出力画像データＩＭＣにおける画素座標（ｘ，ｙ）の画素データとする。

図７に、第１詳細構成例における補間処理の説明図を示す。記憶回路１１５から読み出された画素データＰ１～Ｐ１６は２４ビットカラーである。補間回路１１４は、補間処理を３０ビット演算で行うことで、２４ビットカラーの画素データＰ１～Ｐ１６から３０ビットカラーの画素データＰＣ（ｘ，ｙ）を求める。３０ビット演算は、具体的には各色データを１０ビット演算するという意味である。図７の中段に補間処理の数式を示している。ＰＣ（ｘ，ｙ）は、出力画像データＩＭＣにおける画素座標（ｘ，ｙ）の画素データである。αｉ（ｕ，ｖ）は補間係数であり、参照座標（ｕ，ｖ）に応じて設定される。α１＋α２＋・・・＋α１６＝４である。また、α１～α１６をＰ１～Ｐ１６に対応した４×４の行列と考えたとき、各行の和は１であり、各列の和は１である。補間処理は、例えばバイリニア補間であるが、これに限定されず、バイキュービック補間等であってもよい。

図８に、歪み補正前後の画像例を示す。ここでは、８ビットモノクロの入力画像を１ビットモノクロの画像に減色し、歪み補正により８ビットモノクロの画像に戻す例を示す。

左図は、空間方向の誤差拡散が施された減色後の画像の一部領域を切り出したものである。減色前の８ビットモノクロ画像は、領域左上から右下に濃くなっていくグラデーション画像である。減色により２値化されるが、空間方向の誤差拡散によってグラデーションの情報が反映されている。即ち、領域左上から右下に黒画素の密度が高くなっている。

右図は、歪み補正後の画像から、左図に対応する一部領域を切り出したものである。但し、左図の矩形領域は歪み補正により菱形等に歪んだ領域に移るため、左図の画像と右図の画像は略同一部分の画像ではあるが完全には同一部分の画像ではない。歪み補正において、１ビットモノクロ画像から８ビットモノクロ画像が生成されるが、そのとき、補間処理によって画素データが空間方向に平均化される。これにより、減色後の画像に含まれる誤差拡散の効果を引き継ぎつつ、グラデーションが向上した歪み補正後の画像が得られる。なお、図４で説明したように、ＦＲＣにも空間方向の誤差拡散が含まれており、それによって上記と同じ効果が得られる。

以上のように、減色後に歪み補正が施されることで、ラインバッファー又はフレームメモリーの記憶容量を節約すると共に、単純に減色する場合よりもグラデーションが向上した出力画像データが得られる。

以上の本実施形態では、画像変換回路１５０は歪み補正回路１１０である。歪み補正回路１１０は、マッピング処理において、出力画像データＩＭＣ上の画素座標（ｘ，ｙ）を減色後画像データＩＭＢ上の参照座標（ｕ，ｖ）に変換する。歪み補正回路１１０は、減色後画像データＩＭＢにおける参照座標（ｕ，ｖ）の周囲の複数の画素データＰ１～Ｐ１６から、出力画像データＩＭＣにおける画素座標（ｘ，ｙ）の画素データＰＣ（ｘ，ｙ）を生成する。

マッピング処理において参照座標（ｕ，ｖ）が減色後画像データＩＭＢの画素グリッドに一致するとは限らないので、必然的に周囲の複数の画素データから補間することが必要となる。この補間処理によって、画素データが空間方向に平均化されるので、減色後の画像に含まれる誤差拡散の効果を引き継ぎつつ、グラデーションが向上した出力画像データＩＭＣが得られる。

また本実施形態では、歪み補正回路１１０は、上記のマッピング処理により減色後画像データＩＭＢに対する歪み補正処理を行う。歪み補正処理は、出力画像データＩＭＣに基づいて画像を投影面に投影するＨＵＤ３５０の光学系に起因する画像歪みを補正する処理である。

本実施形態によれば、歪み補正処理において、ＨＵＤ３５０により画像が投影されるときの画像歪みと逆の画像歪みが画像に施される。これにより、歪み補正により画像に与えられた画像歪みによって、投影時の画像歪みがキャンセルされ、歪みが無い又は低減されたＨＵＤ表示が得られる。

また本実施形態では、減色回路１４０は、空間方向への誤差拡散処理を行う。歪み補正回路１１０は、補間処理により、画素データがｍビットである出力画像データＩＭＣを生成する。

本実施形態によれば、ｍビットカラーの入力画像データＩＭＡがｎビットカラーの減色後画像データＩＭＢに減色された後に記憶回路１１５に記憶され、補間処理によりｎビットカラーの減色後画像データＩＭＢからｍビットカラーの出力画像データＩＭＣが生成される。図８で説明したように、補間処理によりｎビットカラーからｍビットカラーに多階調化されることで、減色後画像データＩＭＢに含まれる誤差拡散の効果を引き継ぎつつ、グラデーションが向上した出力画像データＩＭＣが得られる。

また本実施形態では、減色回路１４０は、時間方向への誤差拡散処理としてフレームレートコントロール処理を行ってもよい。歪み補正回路１１０は、補間処理により、画素データがｍビットである出力画像データＩＭＣを生成してもよい。

図４で説明したように、ＦＲＣにおいて時間方向だけでなく空間方向にも誤差が拡散されており、ＦＲＣ後の画像データには、減色前のｍビットカラーに相当する情報が含まれている。このため、補間処理によりｎビットカラーからｍビットカラーに多階調化されることで、減色後画像データＩＭＢに含まれる誤差拡散の効果を引き継ぎつつ、グラデーションが向上した出力画像データＩＭＣが得られる。

また本実施形態では、記憶回路１１５は、減色後画像データＩＭＢの複数ラインの画像データを記憶するラインバッファー、又は減色後画像データＩＭＢのフレーム画像データを記憶するフレームメモリーである。

ラインバッファー又はフレームメモリーのいずれも画像メモリーであることから比較的大きな記憶容量を有する。例えば、入力画像データＩＭＡの画素データが２４ビットから３０ビットに増加した場合には１．２５倍の記憶容量が必要であるが、本実施形態によれば、２４ビットに減色されるので、記憶容量が増加しない。或いは、入力画像データＩＭＡの画素データが２４ビットのままであっても、例えば１８ビットに減色されることで、記憶容量が節約される。

３．第２詳細構成例
図９に、表示装置５０と回路装置１００の第２詳細構成例を示す。第２詳細構成例では、歪み補正回路１１０が２４ビットカラーの出力画像データＩＭＣを出力する。なお、図１又は図２の構成例と同様な部分については説明を省略する。

図１０に、第２詳細構成例における補間処理の第１例を示す。補間回路１１４は、第１詳細構成例と同様に３０ビット演算により補間処理を行い、３０ビットカラーの画素データＰＣ（ｘ，ｙ）を求める。補間回路１１４は、画素データＰＣ（ｘ，ｙ）の１０ビットの各色データから下位２ビットを切り捨て、２４ビットカラーの画素データを求める。歪み補正回路１１０は、この２４ビットカラーの画素データを、出力画像データＩＭＣの画素データとして出力する。

図１１に、第２詳細構成例における補間処理の第２例を示す。補間回路１１４は、３０ビット演算により画素データＰｉと補間係数αｉの積和を求め、その３０ビットの積和の結果を１６で除算することで２４ビットカラーの画素データＰＣ（ｘ，ｙ）を求める。α１＋α２＋・・・＋α１６＝４なので、積和の結果を１６で除算すると各色データを４で除算することと等価になり、１０ビットの各色データが８ビットに減色される。歪み補正回路１１０は、２４ビットカラーの画素データＰＣ（ｘ，ｙ）を、出力画像データＩＭＣの画素データとして出力する。

本実施形態では、歪み補正の前後で同じ２４ビットカラーであるが、歪み補正において３０ビット演算で補間処理された後に２４ビットに減色されている。これにより、３０ビット演算の時点では、図８で説明したように、減色後の画像に含まれる誤差拡散の効果を引き継ぎつつ、グラデーションが向上した歪み補正後の画像が得られる。そして、その画像が２４ビットカラーに減色されることで、減色後の画像に含まれる誤差拡散の効果が適切に歪み補正後の画像に反映され、３０ビットカラーに相当した階調情報を含む歪み補正後の出力画像データＩＭＣが得られる。

４．第３詳細構成例
図１２に、表示装置５０と回路装置１００の第３詳細構成例を示す。第２詳細構成例では、回路装置１００は更に色空間変換回路１６０を含む。なお、図１又は図２の構成例と同様な部分については説明を省略する。

処理装置２００は、２４ビットカラーの画像データＩＭＤを回路装置１００に送信する。入力回路１０５は、処理装置２００から画像データＩＭＤを受信する。

色空間変換回路１６０は、２４ビットカラーの画像データＩＭＤに対して色空間変換を行うことで、３０ビットカラーの入力画像データＩＭＡを出力する。具体的には、画像データＩＭＤは、所定の色空間で色が表現されている。色空間変換回路１６０は、画像データＩＭＤの所定の色空間をＲＧＢの色空間に変換する。例えば、所定の色空間がＹＵＶであるとし、画像データＩＭＤにおける画素データのＹＵＶ成分をＤＤｙ、ＤＤｕ、ＤＤｖとし、入力画像データＩＭＡにおける画素データのＲＧＢ成分をＤＡｒ、ＤＡｇ、ＤＡｂとする。色空間変換回路１６０は、画像データＩＭＤの画素データ（ＤＤｙ、ＤＤｕ、ＤＤｖ）に、色空間変換を示す３行３列の変換行列を乗算することで、入力画像データＩＭＡの画素データ（ＤＡｒ，ＤＡｇ，ＤＡｂ）を求める。

なお、以上では画像データＩＭＤを２４ビットカラーとし、入力画像データＩＭＡを３０ビットカラーとしたが、これに限定されない。ｍが２以上の整数であり、ｋが１以上でｍより小さい整数であるとき、画像データＩＭＤがｋビットカラーであり、入力画像データＩＭＡがｍビットカラーであってもよい。

また本実施形態では、回路装置１００は色空間変換回路１６０を含む。色空間変換回路１６０は、画素データがｋビットである画像データＩＭＤに対して色空間変換を行うことで、画素データがｍビットである入力画像データＩＭＡを生成する。

本実施形態によれば、ＲＧＢ色空間でない色空間の画像データＩＭＤが回路装置１００に入力される場合であっても、その画像データＩＭＤをＲＧＢ色空間の画像データに変換できる。また、色空間変換において画素データをｋビットからｍビットにビット拡張することで、色空間変換において画像データＩＭＤの階調を出来るだけ失わずに滑らかな階調の入力画像データＩＭＡが得られる。そして、その入力画像データＩＭＡを一旦減色して記憶回路１１５に保存した後、歪み補正を行うことで、記憶回路１１５の記憶容量を増大させることなく、入力画像データＩＭＡの階調情報に相当する階調情報が含まれた出力画像データＩＭＣが得られる。

以上に説明した本実施形態の回路装置は、減色回路と記憶回路と画像変換回路とを含む。減色回路は、画素データがｍビットである入力画像データから、画素データがｎビットである減色後画像データへの減色処理を行うと共に、減色処理において空間方向又は時間方向への誤差拡散処理を行う。ｍは２以上の整数である。ｎは１以上でｍより小さい整数である。記憶回路は、減色後画像データを記憶する。画像変換回路は、記憶回路に記憶された減色後画像データに対するマッピング処理又はスケーリング処理の少なくとも１つである画像変換処理を行って出力画像データを出力し、前記画像変換処理において、減色後画像データの複数の画素データから出力画像データの画素データを生成する補間処理を行う。

本実施形態によれば、入力画像データが減色された後に記憶回路に記憶されるので、入力画像データがそのまま記憶回路に記憶される場合よりも、記憶容量が節約される。これにより、回路装置を低コスト化できる。また、減色処理において空間方向又は時間方向への誤差拡散処理が行われることで、その誤差が拡散された範囲の平均としてｍビットカラーに相当した階調情報を保ちつつ、画像データがｎビットカラーに減色される。そして、そのｎビットカラーの減色後画像データに対する画像変換処理において補間処理が行われることで、空間方向に画素データが平均化されるので、減色後画像データよりも滑らかな階調の出力画像データが得られる。

また本実施形態では、画像変換回路は、マッピング処理において、出力画像データ上の画素座標を減色後画像データ上の参照座標に変換してもよい。画像変換回路は、減色後画像データにおける参照座標の周囲の複数の画素データから、出力画像データにおける画素座標の画素データを生成してもよい。

マッピング処理において参照座標が減色後画像データの画素グリッドに一致するとは限らないので、必然的に周囲の複数の画素データから補間することが必要となる。この補間処理によって、画素データが空間方向に平均化されるので、減色後の画像に含まれる誤差拡散の効果を引き継ぎつつ、グラデーションが向上した出力画像データが得られる。

また本実施形態では、画像変換回路は、マッピング処理により減色後画像データに対する歪み補正処理を行ってもよい。

また本実施形態では、歪み補正処理は、出力画像データに基づいて画像を投影面に投影するヘッドアップディスプレイの光学系に起因する画像歪みを補正する処理であってもよい。

本実施形態によれば、歪み補正処理において、ヘッドアップディスプレイにより画像が投影されるときの画像歪みと逆の画像歪みが画像に施される。これにより、歪み補正により画像に与えられた画像歪みによって、投影時の画像歪みがキャンセルされ、歪みが無い又は低減されたヘッドアップディスプレイの表示が得られる。

また本実施形態では、減色回路は、空間方向への誤差拡散処理を行ってもよい。画像変換回路は、補間処理により、画素データがｍビットである出力画像データを生成してもよい。

本実施形態によれば、ｍビットカラーの入力画像データがｎビットカラーの減色後画像データに減色された後に記憶回路に記憶され、補間処理によりｎビットカラーの減色後画像データからｍビットカラーの出力画像データが生成される。補間処理によりｎビットカラーからｍビットカラーに多階調化されることで、減色後画像データに含まれる誤差拡散の効果を引き継ぎつつ、グラデーションが向上した出力画像データが得られる。

また本実施形態では、減色回路は、時間方向への誤差拡散処理としてフレームレートコントロール処理を行ってもよい。画像変換回路は、補間処理により、画素データがｍビットである出力画像データを生成してもよい。

フレームレートコントロール処理において時間方向だけでなく空間方向にも誤差が拡散されており、フレームレートコントロール処理後の画像データには、減色前のｍビットカラーに相当する情報が含まれている。このため、補間処理によりｎビットカラーからｍビットカラーに多階調化されることで、減色後画像データに含まれる誤差拡散の効果を引き継ぎつつ、グラデーションが向上した出力画像データが得られる。

また本実施形態では、回路装置は色空間変換回路を含んでもよい。色空間変換回路は、画素データがｋビットである画像データに対して色空間変換を行うことで、画素データがｍビットである入力画像データを生成してもよい。ｋは１以上でｍより小さい整数である。

本実施形態によれば、出力画像データの色空間とは異なる色空間の画像データが回路装置に入力される場合であっても、その画像データの色空間を、出力画像データの色空間と同じ色空間に変換できる。また、色空間変換において画素データをｋビットからｍビットにビット拡張することで、色空間変換において画像データの階調を出来るだけ失わずに滑らかな階調の入力画像データが得られる。そして、その入力画像データを一旦減色して記憶回路に保存した後、歪み補正を行うことで、記憶回路の記憶容量を増大させることなく、入力画像データの階調情報に相当する階調情報が含まれた出力画像データが得られる。

また本実施形態では、記憶回路は、減色後画像データの複数ラインの画像データを記憶するラインバッファー、又は減色後画像データのフレーム画像データを記憶するフレームメモリーであってもよい。

ラインバッファー又はフレームメモリーのいずれも画像メモリーであることから比較的大きな記憶容量を有する。例えば、入力画像データの画素データが２４ビットから３０ビットに増加した場合には１．２５倍の記憶容量が必要であるが、本実施形態によれば、２４ビットに減色されるので、記憶容量が増加しない。或いは、入力画像データの画素データが２４ビットのままであっても、例えば１８ビットに減色されることで、記憶容量が節約される。

また本実施形態の表示装置は、回路装置と、出力画像データに基づく画像が表示される画像表示部と、を含む。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、処理装置、画像表示部及び表示装置等の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

５０…表示装置、１００…回路装置、１０５…入力回路、１１０…歪み補正回路、１１２…座標カウンター、１１３…座標変換回路、１１４…補間回路、１１５…記憶回路、１３０…出力回路、１４０…減色回路、１５０…画像変換回路、１６０…色空間変換回路、２００…処理装置、３００…画像表示部、３５０…ＨＵＤ、ＧＺＢ…参照座標、ＧＺＣ…画素座標、ＩＭＡ…入力画像データ、ＩＭＢ…減色後画像データ、ＩＭＣ…出力画像データ、ＩＭＤ…画像データ、Ｐ１～Ｐ１６…画素データ、ＰＸＤ…画素データ

Claims (9)

1. 画素データがｍビット（ｍは２以上の整数）である入力画像データから、画素データがｎビット（ｎは１以上でｍより小さい整数）である減色後画像データへの減色処理を行うと共に、前記減色処理において空間方向又は時間方向への誤差拡散処理を行う減色回路と、
   前記減色後画像データを記憶する記憶回路と、
   前記記憶回路に記憶された前記減色後画像データに対するマッピング処理又はスケーリング処理の少なくとも１つである画像変換処理を行って出力画像データを出力し、前記画像変換処理において、前記減色後画像データの複数の画素データから前記出力画像データの画素データを生成する補間処理を行う画像変換回路と、
   を含むことを特徴とする回路装置。
2. 請求項１に記載された回路装置において、
   前記画像変換回路は、
   前記マッピング処理において、前記出力画像データ上の画素座標を前記減色後画像データ上の参照座標に変換し、前記減色後画像データにおける前記参照座標の周囲の前記複数の画素データから、前記出力画像データにおける前記画素座標の画素データを生成することを特徴とする回路装置。
3. 請求項１又は２に記載された回路装置において、
   前記画像変換回路は、
   前記マッピング処理により前記減色後画像データに対する歪み補正処理を行うことを特徴とする回路装置。
4. 請求項３に記載された回路装置において、
   前記歪み補正処理は、
   前記出力画像データに基づいて画像を投影面に投影するヘッドアップディスプレイの光学系に起因する画像歪みを補正する処理であることを特徴とする回路装置。
5. 請求項１乃至４のいずれか一項に記載された回路装置において、
   前記減色回路は、
   前記空間方向への前記誤差拡散処理を行い、
   前記画像変換回路は、
   前記補間処理により、画素データがｍビットである前記出力画像データを生成することを特徴とする回路装置。
6. 請求項１乃至４のいずれか一項に記載された回路装置において、
   前記減色回路は、
   前記時間方向への前記誤差拡散処理としてフレームレートコントロール処理を行い、
   前記画像変換回路は、
   前記補間処理により、画素データがｍビットである前記出力画像データを生成することを特徴とする回路装置。
7. 請求項１乃至６のいずれか一項に記載された回路装置において、
   画素データがｋビット（ｋは１以上でｍより小さい整数）である画像データに対して色空間変換を行うことで、画素データが前記ｍビットである前記入力画像データを生成する色空間変換回路を含むことを特徴とする回路装置。
8. 請求項１乃至７のいずれか一項に記載された回路装置において、
   前記記憶回路は、
   前記減色後画像データの複数ラインの画像データを記憶するラインバッファー、又は前記減色後画像データのフレーム画像データを記憶するフレームメモリーであることを特徴とする回路装置。
9. 請求項１乃至８のいずれか一項に記載された回路装置と、
   前記出力画像データに基づく画像が表示される画像表示部と、
   を含むことを特徴とする表示装置。

Images