JP2004348013A

JP2004348013A - 半導体集積回路

Info

Publication number: JP2004348013A
Application number: JP2003147132A
Authority: JP
Inventors: Atsushi Ishikawa; 淳石川
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-05-26
Filing date: 2003-05-26
Publication date: 2004-12-09
Also published as: US20040246222A1; US7372444B2

Abstract

【課題】表示デバイスを駆動するためのドライバＩＣにおいて、単独でズーム機能を実現する。
【解決手段】この半導体集積回路は、モード信号に従って異なるサイズの２次元画像を表す複数の表示信号を複数の出力端子からそれぞれ出力する半導体集積回路であって、第１のモードにおいてはクロック信号の立ち上がりと立ち下がりとの内の一方に同期して選択信号供給端子の１つずつに選択信号を順次供給し、第２のモードにおいてはクロック信号の立ち上がり及び立ち下がりに同期して選択信号供給端子の２つずつに選択信号を順次供給する選択信号シフト回路４０、６０等と、選択信号供給端子に順次供給される選択信号に応答して画像データを保持する第１群のラッチ回路７０Ｒ等と、ラインパルスに応答して、第１群のラッチ回路から出力される画像データをそれぞれ保持する第２群のラッチ回路８０Ｒ等とを具備する。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、ＬＣＤ（ｌｉｑｕｉｄｃｒｙｓｔａｌｄｉｓｐｌａｙ：液晶表示パネル）等の表示デバイスを駆動するための半導体集積回路（ドライバＩＣ）に関する。
【０００２】
【従来の技術】
デジタルカメラや携帯電話等の小型機器の表示部において、液晶パネル等の表示デバイスが広く利用されている。また、最近では、携帯電話においてもカメラが内蔵され、撮影した画像等を拡大表示させたいという要求がある。
【０００３】
従来より、１画素の画像情報を表す画像データを複数の画素を表示するために用いて、同一の画像情報を表示する領域を増やすことにより、表示デバイスにおいてズーム機能が実現されている。しかしながら、複数の画素の表示に同一の画像データを用いるためには、ＭＰＵ等において画像データを加工することが必要であった。
【０００４】
関連する技術として、下記の特許文献１には、画像表示装置においてメモリやＡ／Ｄ、Ｄ／Ａ変換器等の周辺装置を設けずに拡大表示を行うための走査電極駆動回路について述べられている。
【０００５】
特許文献１によれば、一水平期間に複数の走査電極を駆動する手段を走査電極駆動回路内に設けることにより、信号源側が拡大機能を持たない装置においても、拡大表示を行うことができる。また、１つの画像データを表示する際に複数の走査電極を駆動するため、アナログ信号をディジタル信号に変換する必要がなく、拡大表示させる画像データを一旦記憶するためのメモリや、メモリを制御する回路、さらには、アナログ信号とディジタル信号を相互に変換する回路等を設ける必要がなくなり、小型化や軽量化、低コスト化を図ることができる。しかしながら、水平方向における拡大表示の方法については述べられていないので、これだけではズーム機能を実現することはできない。
【０００６】
また、従来は、画像を表示する液晶パネルのサイズ（電極数）毎に、それぞれの液晶パネルの解像度に適したドライバＩＣを用意する必要があり、異なる解像度の液晶パネルを駆動するために同一仕様のドライバＩＣを使用することができないという問題があった。
【０００７】
【特許文献１】
特開平７−１４６６６６号公報（第１，１２頁、図１）
【０００８】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、表示デバイスを駆動するための半導体集積回路（ドライバＩＣ）において、単独でズーム機能を実現することを目的とする。また、本発明は、解像度の異なる表示デバイスに用いることが可能なドライバＩＣを提供することを目的とする。
【０００９】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、モード信号に従って異なるサイズの２次元画像を表す複数の表示信号を複数の出力端子からそれぞれ出力する半導体集積回路であって、複数の選択信号供給端子を有する選択信号シフト回路であって、第１のモードにおいてはクロック信号の立ち上がりと立ち下がりとの内の一方に同期して複数の選択信号供給端子の１つずつに選択信号を順次供給し、第２のモードにおいてはクロック信号の立ち上がり及び立ち下がりに同期して複数の選択信号供給端子の２つずつに選択信号を順次供給する選択信号シフト回路と、複数の選択信号供給端子に順次供給される選択信号に応答して、データバスに順次供給される画像データを保持する第１群のラッチ回路と、ラインパルスに応答して、第１群のラッチ回路から出力される画像データをそれぞれ保持する第２群のラッチ回路と、第２群のラッチに保持されている画像データに基づいて、複数の表示信号をそれぞれ生成する表示信号生成回路と、第１のモードにおいては第１の周期を有するラインパルスを第２群のラッチ回路に供給し、第２のモードにおいては第１の周期の２倍の第２の周期を有するラインパルスを第２群のラッチ回路に供給するタイミング制御回路とを具備する。
【００１０】
ここで、選択信号シフト回路が、クロック信号の立ち上がりと立ち下がりとの内の一方に同期して選択信号を順次シフトさせる第１のフリップフロップと、第１のモードにおいてはクロック信号の立ち上がりと立ち下がりとの内の一方に同期して選択信号を順次シフトさせ、第２のモードにおいてはクロック信号の立ち上がりと立ち下がりとの内の他方に同期して選択信号を順次シフトさせる第２のフリップフロップとが交互に複数組接続されたフリップフロップ群と、モード信号に従って、各々のフリップフロップから出力される選択信号をそれぞれの選択信号供給端子に供給するか、１つおきのフリップフロップから出力される選択信号を隣接する２つずつの選択信号供給端子に供給するかを切り換えるセレクタ群とを含むようにしても良い。また、フリップフロップ群が、複数の双方向フリップフロップを含むようにしても良い。
【００１１】
本発明によれば、表示モードによって選択信号の供給方法とラインパルスの周期とを変更するようにしたので、ドライバＩＣにおいて単独でズーム機能を実現することができる。また、解像度の異なる表示デバイスに用いることが可能なドライバＩＣを提供することができる。
【００１２】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の一実施形態に係る半導体集積回路を用いた画像表示装置の構成を示す。本実施形態においては、液晶表示装置を例にとって説明する。なお、本願において、基板とは、透明絶縁基板、プリント基板、フレキシブル基板等、液晶表示パネル及びドライバＩＣを実装して電気的に配線を行うことが可能なものをいうが、本実施形態においてはガラス基板を用いるものとする。
【００１３】
図１に示すように、この画像表示装置は、基板１と、基板１上に実装されたドライバＩＣ２及び３と、液晶パネル４とを含んでいる。ドライバＩＣ（Ｙドライバ）２は、ラインパルスに同期して、液晶パネル４を駆動するための走査信号を出力する。一方、ドライバＩＣ（Ｘドライバ）３は、液晶パネル４を駆動するための表示信号を出力すると共に、Ｙドライバ２にラインパルスを供給する。ここで、Ｘドライバ３には、ＭＰＵ５が接続されており、ＭＰＵ５から出力される画像データや、各種の制御信号が、Ｘドライバ３に入力される。
【００１４】
液晶パネル４は、セグメント方向において複数の領域を有し、コモン方向においても複数の領域を有している。ここで、セグメント方向の１つの領域とコモン方向の１つの領域を特定することにより、１つの画素（ドット）が特定される。カラー画像表示装置の場合には、ＲＧＢ（赤、緑、青）の３つのドットが１つの点の画像情報を表すために用いられる。一例としては、液晶パネル４が、セグメント方向において１３２個（ＲＧＢの各々について４４個）の領域を有し、コモン方向において６４個の領域を有する。この場合には、液晶パネル４は、１３２×６４の画素を有することになる。
【００１５】
これらの領域に電圧を印加するため、液晶パネル４には、セグメント方向に複数の信号電極が並べられ、コモン方向に複数の走査電極が並べられている。これらの信号電極は、Ｘドライバ３に設けられた複数の出力端子にそれぞれ接続され、これらの走査電極は、Ｙドライバ２に設けられた複数の出力端子にそれぞれ接続されている。
【００１６】
Ｘドライバ３は、ＭＰＵ５から入力される画像データに基づいて、液晶パネル４のセグメント方向に並べられた複数の信号電極に供給するための表示信号Ｓ１〜Ｓ１３２を生成する。ここで、表示信号Ｓ（３ｉ＋１）は、赤の画像データ（Ｒデータ）に基づく表示信号であり、表示信号Ｓ（３ｉ＋２）は、緑の画像データ（Ｇデータ）に基づく表示信号であり、表示信号Ｓ（３ｉ＋３）は、青の画像データ（Ｂデータ）に基づく表示信号である。ただし、ｉ＝０、１、２、・・・、４３である。
【００１７】
また、Ｙドライバ２は、Ｘドライバ３から供給されるラインパルスＬＰＹに従って、液晶パネル４を走査するための走査信号Ｃ１〜Ｃ６４を生成し、液晶パネル４のコモン方向に並べられた複数の走査電極にそれぞれ供給する。ここで、図１に示すように、走査信号Ｃ１〜Ｃ６４は、図中の左側から液晶パネル４に入力されるように配線されている。また、表示信号Ｓ１〜Ｓ１３２は、図中の下側から液晶パネル４に入力されるように配線されている。なお、これらの配線には、透明な材料が用いられる。
【００１８】
図２に、本発明の一実施形態に係る半導体集積回路の構成を示す。図２に示すように、Ｘドライバ３は、ＭＰＵ５との接続を行うためのＭＰＵインタフェース３０と、ＭＰＵ５から入力される画像データを記憶するＲＡＭ３１と、ＲＡＭ３１における画像データの記憶領域（アドレス）を指定すると共に画像データの書込み及び読出しを制御するアドレス制御回路３２と、ＲＡＭ３１から読み出される画像データに基づいて表示信号Ｓ１〜Ｓ１３２を生成する表示側駆動回路３３と、表示信号及び走査信号の出力タイミングを制御するタイミング制御回路３４とを含んでいる。
【００１９】
ＭＰＵインタフェース３０は、ＭＰＵ５から入力される通常表示又は拡大表示を示すモード信号ＭＯＤＥと、方向設定信号ＤＩＲＥ及び反転方向設定信号ＸＤＩＲＥとを、表示側駆動回路３３に出力する。
【００２０】
ＲＡＭ３１における画像データの記憶領域は、ＭＰＵ５から入力されるアドレスに基づいて、アドレス制御回路３２によって指定される。また、ＲＡＭ３１から読み出される画像データも、アドレス制御回路３２によって指定される。ＲＡＭ３１は、ＭＰＵ５から入力された画像データを、各々がパラレル４ビットのＲデータ、Ｇデータ、Ｂデータとして、表示側駆動回路３３に供給する。
【００２１】
表示側駆動回路３３は、ＭＰＵ５からＭＰＵインタフェース３０を介して入力されるＲデータ、Ｇデータ、Ｂデータ、モード信号ＭＯＤＥ、方向設定信号ＤＩＲＥ及び反転方向設定信号ＸＤＩＲＥと、タイミング制御回路３４から入力されるクロック信号ＣＬＫ及び反転クロック信号ＸＣＬＫ、選択信号ＳＥＬ、ラインパルスＬＰＸとに基づいて、表示信号Ｓ１〜Ｓ１３２を生成し、図１に示す液晶パネル４の複数の信号電極にそれぞれ出力する。
【００２２】
なお、方向設定信号とは、Ｘドライバ３と、液晶パネル４との実装位置関係に基づく信号である。図１に示すように、Ｘドライバ３から出力する表示信号Ｓ１〜Ｓ１３２を、図中の下側から液晶パネル４に入力するような場合を順方向とした場合に、液晶パネル４の上側にＸドライバ３を実装する場合には、表示する画像の左右が逆転するために、順方向において出力するべき表示信号Ｓ１〜Ｓ１３２の替わりに、図中左側から表示信号Ｓ１３２〜Ｓ１を出力する必要がある。そのため、方向設定信号により選択信号の移動方向を設定する。
【００２３】
再び図２を参照すると、タイミング制御回路３４は、表示側駆動回路３３における表示信号の出力タイミングを制御すると共に、ライン走査のタイミングを規定するラインパルスＬＰＹをＹドライバ２に供給して、Ｙドライバ２における走査信号の出力タイミングを制御する。ここで、タイミング制御回路３４は、通常表示モードにおいては通常の周期を有するラインパルスＬＰＸを表示側駆動回路３３に供給し、拡大表示モードにおいては通常の周期の２倍の周期を有するラインパルスＬＰＸを表示側駆動回路３３に供給する。その結果、拡大表示モードにおいては、１ライン分の画像データを用いて２ライン分の画像が表示される。
【００２４】
Ｙドライバ２は、シフトレジスタ２０と走査側駆動回路２１とを含んでいる。シフトレジスタ２０は、ラインパルスＬＰＹに同期して、シフト信号ＳＨ１〜ＳＨ６４を順次出力する。走査側駆動回路２１は、シフトレジスタ２０から出力されるシフト信号ＳＨ１〜ＳＨ６４に基づいて、走査信号Ｃ１〜Ｃ６４を順次生成して走査電極に出力する。
【００２５】
図３及び図４に、図２に示す表示側駆動回路の詳細な構成を示す。図３に示すように、表示側駆動回路は、クロック信号ＣＬＫ及び反転クロック信号ＸＣＬＫに同期して選択信号ＳＥＬを順次保持する双方向フリップフロップ４０、４１、４２、４３、・・・を含んでいる。
【００２６】
双方向フリップフロップ４０、４１、４２、４３、・・・は、方向設定信号ＤＩＲＥがハイレベルである場合に、図中左側から入力される選択信号ＳＥＬを保持して図中右側及び上側に出力し、方向設定信号ＤＩＲＥがローレベルである場合には、図中右側から入力される選択信号ＳＥＬを保持して図中左側及び上側に出力する。
【００２７】
また、表示側駆動回路は、モード信号ＭＯＤＥに従って偶数番目の双方向フリップフロップ４１、４３、・・・に入力されるクロック信号配線の接続を切り換えるセレクタ５０、５１、５２、５３、・・・を含んでいる。セレクタ５０、５１、５２、５３、・・・は、通常表示モードにおいて、端子Ａに入力される信号を選択して出力し、拡大表示モードにおいては、端子Ｂに入力される信号を選択して出力する。
【００２８】
したがって、通常表示モードにおいては、全ての双方向フリップフロップ４０、４１、４２、４３、・・・が、クロック信号ＣＬＫの立ち上がりエッジに同期して動作する。また、拡大表示モードにおいては、奇数番目の双方向フリップフロップ４０、４２、・・・が、クロック信号ＣＬＫの立ち上がりエッジに同期して動作し、偶数番目の双方向フリップフロップ４１、４３、・・・が、クロック信号ＣＬＫの立ち下がりエッジに同期して動作する。その結果、拡大表示モードにおいては、クロック信号の１周期において、選択信号が２回シフトされる。
【００２９】
さらに、表示側駆動回路３３は、モード信号ＭＯＤＥに従って、端子Ａに入力される選択信号ＳＥＬと端子Ｂに入力される選択信号ＳＥＬとの内のいずれかを選択して出力するセレクタ６０、６１、・・・を含んでいる。したがって、通常表示モードにおいては、クロック信号ＣＬＫの立ち上がりと立ち下がりとの内の一方に同期して、選択信号供給端子Ａ、Ｂ、Ｃ、Ｄ、・・・の１つずつに選択信号が順次供給される。一方、拡大表示モードにおいては、クロック信号ＣＬＫの立ち上がり及び立ち下がりに同期して、選択信号供給端子Ａ、Ｂ、Ｃ、Ｄ、・・・の２つずつに選択信号が順次供給される。
【００３０】
図４に示すように、表示側駆動回路は、データバスに順次供給される画像データを選択信号ＳＥＬに同期して保持する第１群のラッチ回路７０Ｒ、７１Ｒ、・・・、及び、７０Ｇ、７１Ｇ、・・・、及び、７０Ｂ、７１Ｂ、・・・と、第１群のラッチ回路から出力される画像データをラインパルスＬＰＸに同期してそれぞれ保持する第２群のラッチ回路８０Ｒ、８１Ｒ、・・・、及び、８０Ｇ、８１Ｇ、・・・、及び、８０Ｂ、８１Ｂ、・・・と、第２群のラッチ回路から出力される画像データに基づいて表示信号をそれぞれ生成するパルス幅変調デコーダ９０Ｒ、９１Ｒ、・・・、及び、９０Ｇ、９１Ｇ、・・・、及び、９０Ｂ、９１Ｂ、・・・とを含んでいる。
【００３１】
これらのパルス幅変調デコーダは、各々がパラレル４ビットのＲデータ、Ｇデータ、Ｂデータに基づいて表示信号を生成するので、ＲＧＢの３色の組合せで、４０９６色の色調を表示できる。パルス幅変調デコーダ９０Ｒ、９０Ｇ、９０Ｂ等は、ＲＧＢのそれぞれの画像データとカウント値に基づく比較データＣＯＭとが一致するタイミングに従って、表示信号のパルス幅を変調する。
【００３２】
次に、図３及び図４に示す表示側駆動回路の動作について説明する。なお、以下においては、説明を簡単にするために、Ｒデータのみについて説明する。
図５は、通常表示モードにおける表示側駆動回路の動作を説明するための図である。方向設定信号ＤＩＲＥがハイレベルの場合には、双方向フリップフロップ４０、４１、４２、４３、・・・が、クロック信号ＣＬＫの立ち上がりに同期して、図３における左側の双方向フリップフロップから最初に、選択信号ＳＥＬを順次出力する。
【００３３】
通常表示モードにおいては、セレクタ６０が、端子Ａに入力される信号を選択して出力するので、第１群のラッチ回路において、ラッチ回路７０Ｒは、双方向フリップフロップ（ＢＦＦ）４０から出力される選択信号ＳＥＬに同期して画像データを保持する。同様に、ラッチ回路７１Ｒ、７２Ｒ、７３Ｒ、・・・は、双方向フリップフロップ（ＢＦＦ）４１、４２、４３、・・・から出力される選択信号ＳＥＬに同期して画像データを保持する。
【００３４】
第２群のラッチ回路８０Ｒ、８１Ｒ、・・・は、ラインパルスＬＰＸに同期して、第１群のラッチ回路７０Ｒ、７１Ｒ、・・・から出力される画像データをそれぞれ保持する。パルス幅変調デコーダ９０Ｒ、９１Ｒ、・・・の各々は、ラインパルスＬＰＸに同期してハイレベルの表示信号Ｓ１、Ｓ４、・・・を出力して、対応する画素を明るく表示させ、第２群のラッチ回路が保持するそれぞれの画像データと比較データＣＯＭとの一致を検出したときに表示信号Ｓ１、Ｓ４、・・・をローレベルとして、対応する画素を暗く表示させる。各々の表示信号のパルス幅により、その画素の明度が決定される。
【００３５】
図６は、拡大表示モードにおける表示側駆動回路の動作を説明するための図である。方向設定信号ＤＩＲＥがハイレベルの場合には、奇数番目の双方向フリップフロップ４０、４２、・・・はクロック信号ＣＬＫの立ち上がりに同期して、偶数番目の双方向フリップフロップ４１、４３、・・・はクロック信号ＣＬＫの立ち下がりに同期して、図３における左側の双方向フリップフロップから最初に、選択信号ＳＥＬを順次出力する。
【００３６】
拡大表示モードにおいては、セレクタ６０が、端子Ｂに入力される信号を選択して出力するので、第１群のラッチ回路において、ラッチ回路７０Ｒ及び７１Ｒは、双方向フリップフロップ（ＢＦＦ）４０から出力される選択信号ＳＥＬに同期して画像データを保持する。同様に、ラッチ回路７２Ｒ及び７３Ｒは、双方向フリップフロップ（ＢＦＦ）４２から出力される選択信号ＳＥＬに同期して画像データを保持する。これにより、水平方向に隣接する２画素ずつにおいて、同一の画像データを用いて画像が表示される。
【００３７】
また、タイミング制御回路３４は、通常の周期の２倍の周期を有するラインパルスを第２群のラッチ回路８０Ｒ等に供給する。これにより、１ライン分の画像データを用いて２ライン分の表示を行うことができるので、画像が縦横共に２倍に拡大され、２×２倍のズーム機能が実現される。その他の動作については、図５を参照しながら説明したものと同様である。
【００３８】
このような構成により、拡大表示モードにおいては、ＭＰＵから出力される画像データを加工しなくても、ドライバＩＣのみを制御することにより、縦横に拡大された画像を表示することができる。また、サイズ（電極数）が半分の小型液晶パネルを駆動する場合には、Ｘドライバの出力端子を液晶パネルの信号電極に対して１つおきに接続して、Ｘドライバを拡大表示モードで動作させることにより、小型液晶パネルに通常表示を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体集積回路を用いた画像表示装置を示す図。
【図２】本発明の一実施形態に係る半導体集積回路の構成を示す図。
【図３】図２に示す表示側駆動回路の詳細な構成（下側）を示す図。
【図４】図２に示す表示側駆動回路の詳細な構成（上側）を示す図。
【図５】通常表示モードにおける表示側駆動回路の動作を説明する図。
【図６】拡大表示モードにおける表示側駆動回路の動作を説明する図。
【符号の説明】
１基板、２Ｙドライバ、３Ｘドライバ、４液晶パネル、５ＭＰＵ（マイクロプロセッサユニット）、２０シフトレジスタ、２１走査側駆動回路、３０ＭＰＵインタフェース、３１ＲＡＭ、３２アドレス制御回路、３３表示側駆動回路、３４タイミング制御回路、４０、４１、・・・双方向フリップフロップ、５０、５１、・・・、６０、６１、・・・セレクタ、７０Ｒ、７１Ｒ、・・・、７０Ｇ、７１Ｇ、・・・、７０Ｂ、７１Ｂ、・・・第１群のラッチ回路、８０Ｒ、８１Ｒ、・・・、８０Ｇ、８１Ｇ、・・・、８０Ｂ、８１Ｂ、・・・第２群のラッチ回路、９０Ｒ、９１Ｒ、・・・、９０Ｇ、９１Ｇ、・・・、９０Ｂ、９１Ｂ、・・・パルス幅変調デコーダ

Claims

モード信号に従って異なるサイズの２次元画像を表す複数の表示信号を複数の出力端子からそれぞれ出力する半導体集積回路であって、
複数の選択信号供給端子を有する選択信号シフト回路であって、第１のモードにおいてはクロック信号の立ち上がりと立ち下がりとの内の一方に同期して前記複数の選択信号供給端子の１つずつに選択信号を順次供給し、第２のモードにおいてはクロック信号の立ち上がり及び立ち下がりに同期して前記複数の選択信号供給端子の２つずつに選択信号を順次供給する前記選択信号シフト回路と、
前記複数の選択信号供給端子に順次供給される選択信号に応答して、データバスに順次供給される画像データを保持する第１群のラッチ回路と、
ラインパルスに応答して、前記第１群のラッチ回路から出力される画像データをそれぞれ保持する第２群のラッチ回路と、
前記第２群のラッチに保持されている画像データに基づいて、複数の表示信号をそれぞれ生成する表示信号生成回路と、
第１のモードにおいては第１の周期を有するラインパルスを前記第２群のラッチ回路に供給し、第２のモードにおいては第１の周期の２倍の第２の周期を有するラインパルスを前記第２群のラッチ回路に供給するタイミング制御回路と、
を具備する半導体集積回路。
前記選択信号シフト回路が、
クロック信号の立ち上がりと立ち下がりとの内の一方に同期して選択信号を順次シフトさせる第１のフリップフロップと、第１のモードにおいてはクロック信号の立ち上がりと立ち下がりとの内の前記一方に同期して選択信号を順次シフトさせ、第２のモードにおいてはクロック信号の立ち上がりと立ち下がりとの内の他方に同期して選択信号を順次シフトさせる第２のフリップフロップとが交互に複数組接続されたフリップフロップ群と、
モード信号に従って、各々のフリップフロップから出力される選択信号をそれぞれの選択信号供給端子に供給するか、１つおきのフリップフロップから出力される選択信号を隣接する２つずつの選択信号供給端子に供給するかを切り換えるセレクタ群と、
を含む、請求項１記載の半導体集積回路。
前記フリップフロップ群が、複数の双方向フリップフロップを含む、請求項２記載の半導体集積回路。