JPS6319810A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6319810A JPS6319810A JP16388186A JP16388186A JPS6319810A JP S6319810 A JPS6319810 A JP S6319810A JP 16388186 A JP16388186 A JP 16388186A JP 16388186 A JP16388186 A JP 16388186A JP S6319810 A JPS6319810 A JP S6319810A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- insulating film
- single crystal
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010408 film Substances 0.000 claims abstract description 79
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052593 corundum Inorganic materials 0.000 abstract description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、３次元的に積層した半導体装置の製造方法に
係わり、特にビームアニール法により絶縁膜上に形成し
た単結晶半導体層に半導体素子を製造する半導体装置の
製造方法に関する。
係わり、特にビームアニール法により絶縁膜上に形成し
た単結晶半導体層に半導体素子を製造する半導体装置の
製造方法に関する。
（従来の技術）
近年、シリコン基板上に堆積した絶縁膜上の多結晶若し
くは非晶質の半導体薄膜にレーザビームや電子ビーム等
のエネルギービームを照射して該薄膜を単結晶化し、こ
の単結晶シリコン層上に素子を形成する、所謂３次元Ｉ
Ｃの製造技術が開発されている。この技術では、ビーム
アニール時に溶融した半導体薄膜の蒸発を防止する目的
で、半導体薄膜上にｌ−ｉ’磯ジシラン熱分解法等で形
成した酸化膜（ＣＶＤ酸化膜）を堆積していた。
くは非晶質の半導体薄膜にレーザビームや電子ビーム等
のエネルギービームを照射して該薄膜を単結晶化し、こ
の単結晶シリコン層上に素子を形成する、所謂３次元Ｉ
Ｃの製造技術が開発されている。この技術では、ビーム
アニール時に溶融した半導体薄膜の蒸発を防止する目的
で、半導体薄膜上にｌ−ｉ’磯ジシラン熱分解法等で形
成した酸化膜（ＣＶＤ酸化膜）を堆積していた。
或いはアクセプタ型の微量不純物が溶融半導体中に侵入
する。特に、半導体薄膜に溶解しない不純物は、シリコ
ン基板上の絶縁膜上と溶融半導体膜裏面との界面に堆積
し、高濃度の不純物層を形成していた。従って、絶縁膜
上の電子伝導型半導体素ｒ（電界効果素子°）において
上記界面にドナー型の不純物が堆積した場合、又は正孔
導電型半導体素子において上記界面にアクセプタ型の不
純物か堆積して場合、両者において上記界面に電子又は
正孔の電流通路が発生し、素子のスイッチングか不可能
になると云う問題があった。
する。特に、半導体薄膜に溶解しない不純物は、シリコ
ン基板上の絶縁膜上と溶融半導体膜裏面との界面に堆積
し、高濃度の不純物層を形成していた。従って、絶縁膜
上の電子伝導型半導体素ｒ（電界効果素子°）において
上記界面にドナー型の不純物が堆積した場合、又は正孔
導電型半導体素子において上記界面にアクセプタ型の不
純物か堆積して場合、両者において上記界面に電子又は
正孔の電流通路が発生し、素子のスイッチングか不可能
になると云う問題があった。
（発明が解決しようとする問題点）
このように従来方法では、ビームアニール時に半導体薄
膜と絶縁膜との界面に形成される高濃戊の不純物層によ
って、電子伝導型或いは正孔伝導型の一方の素子のスイ
ッチングが不可能になる等の欠点があった。
膜と絶縁膜との界面に形成される高濃戊の不純物層によ
って、電子伝導型或いは正孔伝導型の一方の素子のスイ
ッチングが不可能になる等の欠点があった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、電子伝導型及び正孔伝導型の素子の両
方にあっても、良好なスイッチンニコ特性を有する半導
体装置の製造方法を提供することにある。
とするところは、電子伝導型及び正孔伝導型の素子の両
方にあっても、良好なスイッチンニコ特性を有する半導
体装置の製造方法を提供することにある。
１［発明の構成］
シ
（問題点を解決するための手段）
本発明の骨子は、形成すべき半導体素子の伝導型に応じ
て、半導体薄膜と絶縁膜との界面に形成される不純物層
の導電型を選択することにある。
て、半導体薄膜と絶縁膜との界面に形成される不純物層
の導電型を選択することにある。
即ち本発明は、半導体基板上に堆積した第１の絶縁膜上
に電界効果型半導体素子を製造する半導体装置の製造方
法において、前記第１の絶縁膜上に多結晶若しくは非晶
質の半導体薄膜を形成したのち、この半導体薄膜の電子
伝導型半導体素子形成領域上にアクセプタ型不純物とな
る元素を含む第２の絶縁膜を形成し、且つ該半導体薄膜
の正孔伝導型半導体素子形成領域上にドナー型不純物と
なる元素を含む第３の絶縁膜を形成し、次いで前記半導
体薄膜をビームアニール法により単結晶化するようにし
た方法である。
に電界効果型半導体素子を製造する半導体装置の製造方
法において、前記第１の絶縁膜上に多結晶若しくは非晶
質の半導体薄膜を形成したのち、この半導体薄膜の電子
伝導型半導体素子形成領域上にアクセプタ型不純物とな
る元素を含む第２の絶縁膜を形成し、且つ該半導体薄膜
の正孔伝導型半導体素子形成領域上にドナー型不純物と
なる元素を含む第３の絶縁膜を形成し、次いで前記半導
体薄膜をビームアニール法により単結晶化するようにし
た方法である。
（作用）
上記の方法であれば、ビームアニール時に電子伝導型半
導体素子形成領域においては半導体薄膜と絶縁膜との界
面にアクセプタイオンが堆積するので、該界面での電子
電流を阻止することが可従って、電子伝導型及び正孔伝
導型の画素子において、リーク％Ａを防止することが可
能となる。
導体素子形成領域においては半導体薄膜と絶縁膜との界
面にアクセプタイオンが堆積するので、該界面での電子
電流を阻止することが可従って、電子伝導型及び正孔伝
導型の画素子において、リーク％Ａを防止することが可
能となる。
（実施例）
以下、本発明の詳細を図示の実施例によって説明する。
第１図乃至第５図は本発明の一実施例に係わる半導体装
置の製造工程を示す断面図である。
置の製造工程を示す断面図である。
ます、第１図に示す如く、面方位（１００） 。
比抵抗５〜２０［ΩＯＩＩ］の単結晶シリコン基板（半
導体基Ｉ）１１上に厚さＩ Ｃｕｙｒｔ〕のＣＶＤ酸化
膜（第１の絶縁膜）１２を堆積し、この上に低圧力ＣＶ
Ｄ法により厚さ５０００ ［入］の多結晶シリコン膜（
半導体薄膜）１３を堆積し７た。
導体基Ｉ）１１上に厚さＩ Ｃｕｙｒｔ〕のＣＶＤ酸化
膜（第１の絶縁膜）１２を堆積し、この上に低圧力ＣＶ
Ｄ法により厚さ５０００ ［入］の多結晶シリコン膜（
半導体薄膜）１３を堆積し７た。
次いで、全面にＡノ膜を２０００ ［人コの厚さに薄石
した後、酸素プラズマ中でこのＡ、ｆ？膜を酸化し、第
２図に示す如くアクセプタ型不純物となる元素を含むＡ
Ｊ２０３膜（第２の絶縁膜）１４を形成した。
した後、酸素プラズマ中でこのＡ、ｆ？膜を酸化し、第
２図に示す如くアクセプタ型不純物となる元素を含むＡ
Ｊ２０３膜（第２の絶縁膜）１４を形成した。
次いで、全面に厚さ１ ［μ７７′Ｌ］のレジストを塗
″：′″めＡＪ２０３膜１４をＨＦ液で除去し、ｎチャ
ネルＭＯＳトランジスタ形成領域（電子伝導型半導体素
子形成領域）３０上にＡノ２０３膜１４′を残した。続
いて、全面に低圧力ＣＶＤ法により、→ナー型不純物と
なる元素を含むＳｉ３Ｎ４膜（第３の絶縁膜）１５を５
０００ ［入コの厚さに堆積した。
″：′″めＡＪ２０３膜１４をＨＦ液で除去し、ｎチャ
ネルＭＯＳトランジスタ形成領域（電子伝導型半導体素
子形成領域）３０上にＡノ２０３膜１４′を残した。続
いて、全面に低圧力ＣＶＤ法により、→ナー型不純物と
なる元素を含むＳｉ３Ｎ４膜（第３の絶縁膜）１５を５
０００ ［入コの厚さに堆積した。
次いで、第４図に示す如く、加速電圧 １２［ＫｅＶ］
、 ビーム電流２ ［ｍＡコの電子ビーム１６を図
中矢印Ａ方向に走査し、多結晶シリコン膜１３を溶融固
化し、単結晶シリコン膜１３′を形成した。このとき、
ｎチャネルＭＯＳ）ランジスタ形成領域３０における単
結晶シリコン膜１３′とＡノ２０３膜１４′との界面及
び単結晶シリコン膜１３′とＣＶＤ酸化膜１２との界面
には、アクセプタ型の不純物３１．３２が蓄積される。
、 ビーム電流２ ［ｍＡコの電子ビーム１６を図
中矢印Ａ方向に走査し、多結晶シリコン膜１３を溶融固
化し、単結晶シリコン膜１３′を形成した。このとき、
ｎチャネルＭＯＳ）ランジスタ形成領域３０における単
結晶シリコン膜１３′とＡノ２０３膜１４′との界面及
び単結晶シリコン膜１３′とＣＶＤ酸化膜１２との界面
には、アクセプタ型の不純物３１．３２が蓄積される。
一方、ｐチャネルＭＯＳ）ランジスタ形成領域２０にお
ける単結晶シリコン膜 １３′とＳｉ３Ｎ４膜１５との
界面及び単結晶シリコン膜１３′とＣＶＤ酸化膜１２と
の界面には、ドナー型の不純物２１．２２が蓄積される
。
ける単結晶シリコン膜 １３′とＳｉ３Ｎ４膜１５との
界面及び単結晶シリコン膜１３′とＣＶＤ酸化膜１２と
の界面には、ドナー型の不純物２１．２２が蓄積される
。
次いで、８０［℃］に加熱したリン酸液でＳｉ３Ｎ４膜
１５を除去し、更にＮＨ，Ｆ液でＡ７２０３膜１４′を
除去した。この状態では、単結晶シリコン膜１３′の表
面のｐチャネル９００［°Ｃ］で１０００ ［人］の熱
酸化を行い、第５図に示す如く熱酸化膜１７を形成する
と共に、単結晶シリコン膜１３′の表面の不純物２２．
３２を除去した。
１５を除去し、更にＮＨ，Ｆ液でＡ７２０３膜１４′を
除去した。この状態では、単結晶シリコン膜１３′の表
面のｐチャネル９００［°Ｃ］で１０００ ［人］の熱
酸化を行い、第５図に示す如く熱酸化膜１７を形成する
と共に、単結晶シリコン膜１３′の表面の不純物２２．
３２を除去した。
これ以降は、通常の相補型ＭＯＳトランジスタ形成プロ
セスに従い、素子形成領域２０．３０にｐチャネルＭＯ
Ｓｌ−ランジスタ及びｎチャネルＭＯＳトランジスタを
それぞれ形成した。
セスに従い、素子形成領域２０．３０にｐチャネルＭＯ
Ｓｌ−ランジスタ及びｎチャネルＭＯＳトランジスタを
それぞれ形成した。
かくして製造された相補型素子においては、単結晶シリ
コン膜１３′の裏面にそれぞれチャネルと異種の不純物
イオンが蓄積されているので、単結晶シリコン１３′の
裏面の電流流路を遮断することが可能となる。
コン膜１３′の裏面にそれぞれチャネルと異種の不純物
イオンが蓄積されているので、単結晶シリコン１３′の
裏面の電流流路を遮断することが可能となる。
このように本実施例方法によれば、ビームアニール時に
ｎチャネルＭＯＳトランジスタ形成領域３０においては
単結晶シリコン膜１３′とＣＶＤ酸化膜１２との界面に
アクセプタイオン３１が堆積することになるので、該界
面での電子電流を阻止することが可能となる。同様に、
ビームアニール時にｐチャネルＭＯＳｌ−ランジスタ形
成領域２−る°ことが可能となる。従って、ｎチャネル
及びｐチャネルの各トランジスタにおいて、リーク電流
を防止することが可能となり、良好なスイッチング特性
を有する相補型素子を製造することができる。
ｎチャネルＭＯＳトランジスタ形成領域３０においては
単結晶シリコン膜１３′とＣＶＤ酸化膜１２との界面に
アクセプタイオン３１が堆積することになるので、該界
面での電子電流を阻止することが可能となる。同様に、
ビームアニール時にｐチャネルＭＯＳｌ−ランジスタ形
成領域２−る°ことが可能となる。従って、ｎチャネル
及びｐチャネルの各トランジスタにおいて、リーク電流
を防止することが可能となり、良好なスイッチング特性
を有する相補型素子を製造することができる。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記半導体薄膜は多結晶シリコンに限
るものではなく、非晶質シリコンであってもよい。さら
に、前記第２の絶縁膜はＡｌ２Ｏ３に限るものではなく
、ＴｉＯ２等のようにアクセプタ型不純物となる元素を
含む絶縁物であればよい。同様に、前記第３の絶縁膜は
Ｓｉ３Ｎ４に限るものではなく、ドナー型不純物となる
元素を含む絶縁物であればよい。また、実施例では１枚
のウェハ内てｔ１補型素子を形成する方法について述べ
たが、ｎチャネル若しくはｐチャネルの一方の素子を形
成する場合にも適用可能であるのは、勿論のことである
。また、各層の膜厚、エツチング及び酸化の方法等は、
仕様に応じて適宜変更可能である。その他、本発明の要
旨をに形成すべき半導体素子の伝導型に応じて、ビーム
アニールする半導体薄膜上に形成する絶縁膜を選択する
ことにより、半導体層と下地絶縁膜との界面に生じる高
濃度の不純物層に起因する電流通路の発生を未然に防止
することができる。このため、電子伝導型及び正孔伝導
型の素子の両方にあっても、良好なスイッチング特性を
有する半導体装置を製造することができ、３次元ＩＣの
製造に大きな効果が得られる。
はない。例えば、前記半導体薄膜は多結晶シリコンに限
るものではなく、非晶質シリコンであってもよい。さら
に、前記第２の絶縁膜はＡｌ２Ｏ３に限るものではなく
、ＴｉＯ２等のようにアクセプタ型不純物となる元素を
含む絶縁物であればよい。同様に、前記第３の絶縁膜は
Ｓｉ３Ｎ４に限るものではなく、ドナー型不純物となる
元素を含む絶縁物であればよい。また、実施例では１枚
のウェハ内てｔ１補型素子を形成する方法について述べ
たが、ｎチャネル若しくはｐチャネルの一方の素子を形
成する場合にも適用可能であるのは、勿論のことである
。また、各層の膜厚、エツチング及び酸化の方法等は、
仕様に応じて適宜変更可能である。その他、本発明の要
旨をに形成すべき半導体素子の伝導型に応じて、ビーム
アニールする半導体薄膜上に形成する絶縁膜を選択する
ことにより、半導体層と下地絶縁膜との界面に生じる高
濃度の不純物層に起因する電流通路の発生を未然に防止
することができる。このため、電子伝導型及び正孔伝導
型の素子の両方にあっても、良好なスイッチング特性を
有する半導体装置を製造することができ、３次元ＩＣの
製造に大きな効果が得られる。
第１図乃至第５図は本発明の一実施例に係わる半導体装
置の製造工程を示す断面図である。 １１・・・単結晶シリコン基板（半導体基板）、１２・
・・ＣＶＤ酸化膜（第１の絶縁膜）、１３・・・多結晶
シリコン膜（半導体薄膜）、１３′・・・単結晶シリコ
ン膜、１４．１４’・・・Ａノコ０３膜（第２の絶縁膜
）、１５・・・Ｔ ｉ ０２膜（第３の絶縁膜）、１６
・・・電子ビーム、２０・・・ｐチャネルＭＯＳ）ラン
ジスタ形成領域（正孔伝導型半導体素子形成領域）、２
１．２２・・・ドナー型不純物、３０・・・ｎチャネル
ＭＯＳトランジスタ形成領域（電子伝導型半導体素子形
成領域）、３１．３２・・・アクセプタ型不純物。 １−′ 徴保オニ、 出願人 工業技術院長 孝＝＃＝才 第１図 第２図 第３図
置の製造工程を示す断面図である。 １１・・・単結晶シリコン基板（半導体基板）、１２・
・・ＣＶＤ酸化膜（第１の絶縁膜）、１３・・・多結晶
シリコン膜（半導体薄膜）、１３′・・・単結晶シリコ
ン膜、１４．１４’・・・Ａノコ０３膜（第２の絶縁膜
）、１５・・・Ｔ ｉ ０２膜（第３の絶縁膜）、１６
・・・電子ビーム、２０・・・ｐチャネルＭＯＳ）ラン
ジスタ形成領域（正孔伝導型半導体素子形成領域）、２
１．２２・・・ドナー型不純物、３０・・・ｎチャネル
ＭＯＳトランジスタ形成領域（電子伝導型半導体素子形
成領域）、３１．３２・・・アクセプタ型不純物。 １−′ 徴保オニ、 出願人 工業技術院長 孝＝＃＝才 第１図 第２図 第３図
Claims (4)
- （１）半導体基板上に堆積した第１の絶縁膜上に電界効
果型半導体素子を製造する半導体装置の製造方法におい
て、前記第１の絶縁膜上に多結晶若しくは非晶質の半導
体薄膜を形成する工程と、次いで前記半導体薄膜の電子
伝導型半導体素子形成領域上にアクセプタ型不純物とな
る元素を含む第２の絶縁膜を形成する工程と、前記半導
体薄膜の正孔伝導型半導体素子形成領域上にドナー型不
純物となる元素を含む第３の絶縁膜を形成する工程と、
次いで前記半導体薄膜をビームアニール法により単結晶
化する工程とを含むことを特徴とする半導体装置の製造
方法。 - （２）前記第２の絶縁膜として、Ａｌ＿２Ｏ＿３膜或い
はＴｉＯ＿２膜を用いたことを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。 - （３）前記第３の絶縁膜として、Ｓｉ＿３Ｎ＿４膜を用
いたことを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 - （４）前記ビームアニール法として、前記半導体薄膜に
レーザビーム或いは電子ビームを照射することを特徴と
する特許請求の範囲第１項記載の半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16388186A JPS6319810A (ja) | 1986-07-14 | 1986-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16388186A JPS6319810A (ja) | 1986-07-14 | 1986-07-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6319810A true JPS6319810A (ja) | 1988-01-27 |
Family
ID=15782564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16388186A Pending JPS6319810A (ja) | 1986-07-14 | 1986-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6319810A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239171A (en) * | 1991-04-26 | 1993-08-24 | Olympus Optical Co., Ltd. | Photographing apparatus balancing brightness for microscopes |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895814A (ja) * | 1981-11-30 | 1983-06-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS60117613A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1986
- 1986-07-14 JP JP16388186A patent/JPS6319810A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5895814A (ja) * | 1981-11-30 | 1983-06-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS60117613A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5239171A (en) * | 1991-04-26 | 1993-08-24 | Olympus Optical Co., Ltd. | Photographing apparatus balancing brightness for microscopes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63316470A (ja) | 薄膜トランジスタの製造方法 | |
| US5319231A (en) | Insulated gate semiconductor device having an elevated plateau like portion | |
| JPS6319810A (ja) | 半導体装置の製造方法 | |
| KR100291254B1 (ko) | 실리콘박막전도소자의제조방법 | |
| JPS627165A (ja) | 半導体装置の製造方法 | |
| JPH0467336B2 (ja) | ||
| JPH0212010B2 (ja) | ||
| JPS5816569A (ja) | 縦形ｍｏｓｆｅｔ | |
| JP2525150B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JPH04307741A (ja) | 半導体装置の製造方法 | |
| JPH02208943A (ja) | シリコン薄膜半導体装置の製造方法 | |
| JPH05166746A (ja) | 半導体装置の製造方法 | |
| JP2004104146A (ja) | 薄膜トランジスタを用いた、インバータ回路、リングオシレータ、トランスファーゲイト及びアナログスイッチ素子 | |
| JP3070090B2 (ja) | 半導体装置の製造方法 | |
| JP3103693B2 (ja) | 半導体装置の製造方法 | |
| KR850000037B1 (ko) | 셀프얼라인 금속전극 복합 mos의 제조방법 | |
| JPH0427166A (ja) | 半導体不揮発性メモリの製造方法 | |
| JPS5896732A (ja) | イオン注入方法 | |
| JPH0629543A (ja) | 半導体装置の製造方法 | |
| JPS58122769A (ja) | 半導体装置の製造方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| JPS60262454A (ja) | 半導体装置の製造方法 | |
| JPS61272972A (ja) | 半導体装置及びその製造方法 |