JPH0629536A - 多結晶シリコン薄膜トランジスタ - Google Patents
多結晶シリコン薄膜トランジスタInfo
- Publication number
- JPH0629536A JPH0629536A JP3440891A JP3440891A JPH0629536A JP H0629536 A JPH0629536 A JP H0629536A JP 3440891 A JP3440891 A JP 3440891A JP 3440891 A JP3440891 A JP 3440891A JP H0629536 A JPH0629536 A JP H0629536A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon thin
- thin film
- film
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 多結晶シリコン薄膜とゲート絶縁膜との界面
における表面電荷密度を低減化し、チャンネル制御性を
向上し、移動度やＯＮ電流／ＯＦＦ電流比を改善する。 【構成】 ガラス基板上に形成した多結晶シリコン薄膜
にソース電極、ドレイン電極が形成され、両電極間の多
結晶シリコン薄膜上にゲート絶縁膜を介してゲート電極
が形成された薄膜トランジスタの多結晶シリコン薄膜と
ゲート絶縁膜間にアモルファスシリコン膜層を形成す
る。 【効果】 チャンネル制御性が向上し、キャリア移動
度、ソース電極−ドレイン電極間のＯＮ電流とＯＦＦ電
流の比率が改善され、また表面電荷が少なくなるたうに
ＯＦＦ電流が低減化し、さらに特性のバラツキや再現性
を改善することが可能となる。
における表面電荷密度を低減化し、チャンネル制御性を
向上し、移動度やＯＮ電流／ＯＦＦ電流比を改善する。 【構成】 ガラス基板上に形成した多結晶シリコン薄膜
にソース電極、ドレイン電極が形成され、両電極間の多
結晶シリコン薄膜上にゲート絶縁膜を介してゲート電極
が形成された薄膜トランジスタの多結晶シリコン薄膜と
ゲート絶縁膜間にアモルファスシリコン膜層を形成す
る。 【効果】 チャンネル制御性が向上し、キャリア移動
度、ソース電極−ドレイン電極間のＯＮ電流とＯＦＦ電
流の比率が改善され、また表面電荷が少なくなるたうに
ＯＦＦ電流が低減化し、さらに特性のバラツキや再現性
を改善することが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は多結晶シリコン薄膜を用
いたトランジスタに関するものである。
いたトランジスタに関するものである。
【０００２】
【従来の技術】図４は従来提案されている多結晶シリコ
ン薄膜トランジスタの構造を説明するためのものであ
る。図に示すように、ガラス基板１上に形成した多結晶
シリコン薄膜３にソース電極５、ドレイン電極６を形成
し、両電極間の多結晶シリコン薄膜３上にゲート絶縁膜
４を介してゲート電極７を形成する。このような多結晶
シリコン薄膜トランジスタは、アモルファスシリコント
ラジスタに比して移動度が１〜２桁程度高く、周辺走査
回路まで同一基板に作り込むことが可能であり、透明な
ガラス基板上に液晶駆動回路を容易に構成できるので液
晶テレビ等への適用が可能であるという利点を有してい
る。
ン薄膜トランジスタの構造を説明するためのものであ
る。図に示すように、ガラス基板１上に形成した多結晶
シリコン薄膜３にソース電極５、ドレイン電極６を形成
し、両電極間の多結晶シリコン薄膜３上にゲート絶縁膜
４を介してゲート電極７を形成する。このような多結晶
シリコン薄膜トランジスタは、アモルファスシリコント
ラジスタに比して移動度が１〜２桁程度高く、周辺走査
回路まで同一基板に作り込むことが可能であり、透明な
ガラス基板上に液晶駆動回路を容易に構成できるので液
晶テレビ等への適用が可能であるという利点を有してい
る。
【０００３】
【発明が解決しようとする課題】ところで、多結晶シリ
コンは電気的特性には優れているが、ゲート絶縁膜に対
して極めて影響を受け易いという性質がある。すなわ
ち、ガラス基板上に形成した多結晶シリコン薄膜上に絶
縁膜を形成する場合、高温プロセスは採用できないの
で、スパッタリングやプラズマＣＶＤ法により低温プロ
セスで形成することになるが、このような方法による
と、絶縁膜との界面における多結晶シリコン中の表面電
荷密度が多くなってしまい、表面電荷によりゲート電圧
がシールドされてチャンネル制御が困難になり、移動度
が低下したり、或いはＯＮ電流／ＯＦＦ電流比（ゲート
電圧を変化させたときにソース電極−ドレイン電極間に
流れるＯＮ電流とＯＦＦ電流の比）が小さくなってしま
うという問題があった。
コンは電気的特性には優れているが、ゲート絶縁膜に対
して極めて影響を受け易いという性質がある。すなわ
ち、ガラス基板上に形成した多結晶シリコン薄膜上に絶
縁膜を形成する場合、高温プロセスは採用できないの
で、スパッタリングやプラズマＣＶＤ法により低温プロ
セスで形成することになるが、このような方法による
と、絶縁膜との界面における多結晶シリコン中の表面電
荷密度が多くなってしまい、表面電荷によりゲート電圧
がシールドされてチャンネル制御が困難になり、移動度
が低下したり、或いはＯＮ電流／ＯＦＦ電流比（ゲート
電圧を変化させたときにソース電極−ドレイン電極間に
流れるＯＮ電流とＯＦＦ電流の比）が小さくなってしま
うという問題があった。
【０００４】本発明は上記課題を解決するためのもの
で、多結晶シリコン薄膜とゲート絶縁膜との界面におけ
る表面電荷密度を低減化し、チャンネル制御性を向上
し、移動度やＯＮ電流／ＯＦＦ電流比を改善することが
できる多結晶シリコン薄膜トランジスタを提供すること
を目的とする。
で、多結晶シリコン薄膜とゲート絶縁膜との界面におけ
る表面電荷密度を低減化し、チャンネル制御性を向上
し、移動度やＯＮ電流／ＯＦＦ電流比を改善することが
できる多結晶シリコン薄膜トランジスタを提供すること
を目的とする。
【０００５】
【課題を解決するための手段】本発明は、ガラス基板上
に形成した多結晶シリコン薄膜にソース電極、ドレイン
電極が形成され、両電極間の多結晶シリコン薄膜上にゲ
ート絶縁膜を介してゲート電極が形成された薄膜トラン
ジスタであって、多結晶シリコン薄膜とゲート絶縁膜間
にアモルファスシリコン膜層が形成されていることを特
徴とする。
に形成した多結晶シリコン薄膜にソース電極、ドレイン
電極が形成され、両電極間の多結晶シリコン薄膜上にゲ
ート絶縁膜を介してゲート電極が形成された薄膜トラン
ジスタであって、多結晶シリコン薄膜とゲート絶縁膜間
にアモルファスシリコン膜層が形成されていることを特
徴とする。
【０００６】
【作用】本発明は多結晶シリコン薄膜と、ゲート絶縁膜
との間にアモルファスシリコン膜層を形成したものであ
り、アモルファスシリコン膜はゲート絶縁膜の影響を受
けにくく、その結果絶縁膜の多結晶シリコンに対する表
面電荷密度を低減化してチャンネル制御の不安定要因を
なくし、移動度、ＯＮ電流／ＯＦＦ電流比等を改善する
ことが可能となる。
との間にアモルファスシリコン膜層を形成したものであ
り、アモルファスシリコン膜はゲート絶縁膜の影響を受
けにくく、その結果絶縁膜の多結晶シリコンに対する表
面電荷密度を低減化してチャンネル制御の不安定要因を
なくし、移動度、ＯＮ電流／ＯＦＦ電流比等を改善する
ことが可能となる。
【０００７】
【実施例】図１は本発明の１実施例を示す図、図２はガ
ラス基板上に多結晶シリコン薄膜を形成する方法を説明
するための図、図３は本発明のトランジスタの特性を示
す図である。図１において、図４と同一番号は同一内容
を示している。なお、２はアモルファスシリコン膜、１
１は真空チャンバ、１２は電極、１３は電極及びヒー
タ、１５は高周波電源、１６はシランガス、１７はポン
プである。
ラス基板上に多結晶シリコン薄膜を形成する方法を説明
するための図、図３は本発明のトランジスタの特性を示
す図である。図１において、図４と同一番号は同一内容
を示している。なお、２はアモルファスシリコン膜、１
１は真空チャンバ、１２は電極、１３は電極及びヒー
タ、１５は高周波電源、１６はシランガス、１７はポン
プである。
【０００８】ガラス基板１上への多結晶シリコン薄膜の
形成は低温プロセスで行われ、プラズマＣＶＤを併用し
た固相成長法等により作成することができる。例えば、
図２に示すようにポンプ１７で排気した真空チャンバ１
１中へシラン（ＳｉＨ4 ）ガス１６を導入し、高周波電
源１５により電極１２，１３間でプラズマ放電を生じさ
せ、シランガスを分解してヒータ１４で加熱した基板１
上にアモルファスシリコン層を５００〜２００００Å程
度積層する。このプラズマＣＶＤは２００〜３００℃で
行われる。こうしてアモルファスシリコン層を形成した
ガラス基板をほぼ５８０℃の炉の中で１０時間程放置す
ると、アモルファスシリコンが結晶化して多結晶シリコ
ン層となる。
形成は低温プロセスで行われ、プラズマＣＶＤを併用し
た固相成長法等により作成することができる。例えば、
図２に示すようにポンプ１７で排気した真空チャンバ１
１中へシラン（ＳｉＨ4 ）ガス１６を導入し、高周波電
源１５により電極１２，１３間でプラズマ放電を生じさ
せ、シランガスを分解してヒータ１４で加熱した基板１
上にアモルファスシリコン層を５００〜２００００Å程
度積層する。このプラズマＣＶＤは２００〜３００℃で
行われる。こうしてアモルファスシリコン層を形成した
ガラス基板をほぼ５８０℃の炉の中で１０時間程放置す
ると、アモルファスシリコンが結晶化して多結晶シリコ
ン層となる。
【０００９】次に、この多結晶シリコン層にソース電
極、ドレイン電極を形成し、さらに多結晶シリコン層上
にスパッタリング法、プラズマＣＶＤ法等によりＳｉＯ
2 膜、あるいはＳｉＮｘ膜のようなゲート絶縁膜を１０
００〜２０００Åの厚みで形成し、絶縁膜上にゲート電
極を形成することにより図１の構成のトランジスタが形
成される。なお、ＳｉＯ2 膜、あるいはＳｉＮｘ膜の形
成は、スパッタリング法によれば１５０℃程度、プラズ
マＣＶＤ法によれば３００〜３５０℃程度で形成するこ
とができる。
極、ドレイン電極を形成し、さらに多結晶シリコン層上
にスパッタリング法、プラズマＣＶＤ法等によりＳｉＯ
2 膜、あるいはＳｉＮｘ膜のようなゲート絶縁膜を１０
００〜２０００Åの厚みで形成し、絶縁膜上にゲート電
極を形成することにより図１の構成のトランジスタが形
成される。なお、ＳｉＯ2 膜、あるいはＳｉＮｘ膜の形
成は、スパッタリング法によれば１５０℃程度、プラズ
マＣＶＤ法によれば３００〜３５０℃程度で形成するこ
とができる。
【００１０】このようにして形成したトランジスタの特
性について調べたところ、図３（ａ）に示すように、横
軸にアモルファスシリコン膜の厚み、縦軸にキャリア移
動度をとると１０〜２０Åの範囲で移動度が改善され、
また図３（ｂ）に示すように、ゲート電圧を変化させた
時のソース電極−ドレイン電極間のＯＮ電流とＯＦＦ電
流の比率が改善された。
性について調べたところ、図３（ａ）に示すように、横
軸にアモルファスシリコン膜の厚み、縦軸にキャリア移
動度をとると１０〜２０Åの範囲で移動度が改善され、
また図３（ｂ）に示すように、ゲート電圧を変化させた
時のソース電極−ドレイン電極間のＯＮ電流とＯＦＦ電
流の比率が改善された。
【００１１】
【発明の効果】以上のように本発明によれば、多結晶シ
リコン薄膜とゲート絶縁膜との間にアモルファスシリコ
ン膜を形成すると、アモルファスシリコンはゲート絶縁
膜に対して表面電荷の発生が低く抑えられ、その結果チ
ャンネル制御性が向上し、キャリア移動度、ソース電極
−ドレイン電極間のＯＮ電流とＯＦＦ電流の比率が改善
され、また表面電荷が少なくなるためにＯＦＦ電流が低
減化し、さらに特性のバラツキや再現性を改善すること
が可能となる。
リコン薄膜とゲート絶縁膜との間にアモルファスシリコ
ン膜を形成すると、アモルファスシリコンはゲート絶縁
膜に対して表面電荷の発生が低く抑えられ、その結果チ
ャンネル制御性が向上し、キャリア移動度、ソース電極
−ドレイン電極間のＯＮ電流とＯＦＦ電流の比率が改善
され、また表面電荷が少なくなるためにＯＦＦ電流が低
減化し、さらに特性のバラツキや再現性を改善すること
が可能となる。
【図１】本発明の１実施例を示す図である。
【図２】多結晶シリコン薄膜の形成方法を説明するため
の図である。
の図である。
【図３】本発明のトランジスタの特性を示す図である。
【図４】多結晶シリコン薄膜トランジスタの構造を説明
するための図である。
するための図である。
１…ガラス基板、２…アモルファスシリコン膜層、３…
多結晶シリコン薄膜、４…ゲート絶縁膜、５…ソース電
極、６…ドレイン電極、７…ゲート電極。
多結晶シリコン薄膜、４…ゲート絶縁膜、５…ソース電
極、６…ドレイン電極、７…ゲート電極。
Claims (1)
- 【請求項１】 ガラス基板上に形成した多結晶シリコン
薄膜にソース電極、ドレイン電極が形成され、両電極間
の多結晶シリコン薄膜上にゲート絶縁膜を介してゲート
電極が形成された薄膜トランジスタであって、多結晶シ
リコン薄膜とゲード絶縁膜間にアモルファスシリコン膜
層が形成されていることを特徴とする多結晶シリコン薄
膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3440891A JPH0629536A (ja) | 1991-02-28 | 1991-02-28 | 多結晶シリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3440891A JPH0629536A (ja) | 1991-02-28 | 1991-02-28 | 多結晶シリコン薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629536A true JPH0629536A (ja) | 1994-02-04 |
Family
ID=12413365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3440891A Pending JPH0629536A (ja) | 1991-02-28 | 1991-02-28 | 多結晶シリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629536A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| US5895590A (en) * | 1995-06-21 | 1999-04-20 | Honda Giken Kogyo Kabushiki Kaisha | Lubricating oil heater apparatus for an electric motorcar |
| CN106298957A (zh) * | 2016-09-28 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
| JP2017143135A (ja) * | 2016-02-09 | 2017-08-17 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ |
-
1991
- 1991-02-28 JP JP3440891A patent/JPH0629536A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07270818A (ja) * | 1994-03-28 | 1995-10-20 | Sharp Corp | 半導体基板の製造方法およびその製造装置 |
| US5895590A (en) * | 1995-06-21 | 1999-04-20 | Honda Giken Kogyo Kabushiki Kaisha | Lubricating oil heater apparatus for an electric motorcar |
| JP2017143135A (ja) * | 2016-02-09 | 2017-08-17 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ |
| CN106298957A (zh) * | 2016-09-28 | 2017-01-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5466617A (en) | Manufacturing electronic devices comprising TFTs and MIMs | |
| KR20010107651A (ko) | 실리콘막을 스퍼터링하기 위한 장치 및 방법 | |
| JPH05136062A (ja) | 多結晶シリコン薄膜およびその低温形成法 | |
| US20030219540A1 (en) | Pre-polycoating of glass substrates | |
| JPH0629536A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH0351094B2 (ja) | ||
| US6579425B2 (en) | System and method for forming base coat and thin film layers by sequential sputter depositing | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JP2717233B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JPH0727900B2 (ja) | 半導体装置の製造方法 | |
| JPH06181313A (ja) | 薄膜トランジスタとその製法 | |
| CN108288651B (zh) | 一种全磁控溅射制备全透明顶栅结构薄膜晶体管的方法 | |
| JPH0282578A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09232586A (ja) | 被膜作製方法 | |
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3430565B2 (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH06302591A (ja) | 絶縁被膜および半導体装置の作製方法 | |
| JP3406386B2 (ja) | 枚葉式プラズマｃｖｄ装置 | |
| JPH0685264A (ja) | 多結晶シリコン薄膜及び該薄膜を用いたトランジスタ | |
| JP2994104B2 (ja) | Ｐ＋ 型結晶質シリコン薄膜の形成方法 | |
| JPH0336313B2 (ja) | ||
| JPH0555140A (ja) | 多結晶シリコン膜の作製方法 | |
| JPH09116162A (ja) | 薄膜トランジスタの製造方法 | |
| JP3130659B2 (ja) | 薄膜トランジスタ及びその製造方法 |