KR100534585B1 - 비정질 실리콘막의 결정화 방법 - Google Patents

비정질 실리콘막의 결정화 방법 Download PDF

Info

Publication number
KR100534585B1
KR100534585B1 KR10-2004-0038523A KR20040038523A KR100534585B1 KR 100534585 B1 KR100534585 B1 KR 100534585B1 KR 20040038523 A KR20040038523 A KR 20040038523A KR 100534585 B1 KR100534585 B1 KR 100534585B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
crystallization
film
sacrificial organic
silicon film
Prior art date
Application number
KR10-2004-0038523A
Other languages
English (en)
Other versions
KR20050113035A (ko
Inventor
서진욱
이기용
박병건
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2004-0038523A priority Critical patent/KR100534585B1/ko
Publication of KR20050113035A publication Critical patent/KR20050113035A/ko
Application granted granted Critical
Publication of KR100534585B1 publication Critical patent/KR100534585B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Abstract

다결정 실리콘막의 오염 및 손상을 최소화할 수 있는 비정질 실리콘막의 결정화 방법을 제공한다. 상기 방법은 기판 상에 비정질 실리콘막을 형성하고, 상기 비정질 실리콘막 상에 희생유기막을 형성하고, 상기 희생유기막 상에 결정화 유도 물질막을 형성하고, 상기 희생유기막을 제거하면서 상기 결정화 유도 물질을 상기 비정질 실리콘막 상으로 적하하고, 상기 결정화 유도 물질이 적하된 기판을 열처리하는 것을 포함한다.

Description

비정질 실리콘막의 결정화 방법{crystallization method of amorphous silicon layer}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 자세하게는 비정질 실리콘막의 결정화 방법에 관한 것이다.
최근, 액정표시장치(liquid crystal display; LCD) 또는 유기전계발광표시장치(organic light-emitting display device; OLED)와 같은 평판표시장치는 고품질의 화면표시가 가능한 능동매트릭스형을 주로 채용하고 있다. 상기 능동매트릭스형 표시장치는 화소영역의 단위화소별로 화소전극과 상기 화소전극에 인가되는 전기적 신호를 제어하기 위한 박막트랜지스터가 위치하는 것을 특징으로 한다.
상기 박막 트랜지스터는 반도체층, 게이트 절연막, 그리고 게이트 전극을 구비하는데, 상기 반도체층은 전하이동도가 비정질실리콘에 비해 100배 정도 높은 다결정실리콘으로 형성할 수 있다.
상기 다결정 실리콘 반도체층을 형성하는 것은 기판 상에 비정질 실리콘막을 형성하고 이를 결정화으로써 수행하는데, 이러한 결정화 방법에는 고상결정화(solid phase crystallization; SPC)법, 엑시머 레이저 어닐링(eximer laser annealing; ELA)법, 금속결정화(metal induced crystallization; MIC)법, 금속유도결정화(metal induced lateral crystallization; MILC)법 등이 있다.
그러나, 상기 고상결정화법은 높은 결정화온도 및 긴 공정시간이 소요되는 문제점이 있으며, 상기 엑시머 레이저 어닐링법은 레이저빔의 불균일성으로 인해 불균일한 다결정 실리콘막이 형성될 수 있고 공정비용이 높은 단점이 있다. 또한, 상기 금속결정화법은 실리콘막이 금속에 의해 오염될 수 있고, 상기 금속유도결정화법은 금속에 의한 실리콘막의 오염문제를 해결할 수 있으나 공정이 복잡한 단점이 있다.
이러한 문제점을 해결하기 위해 비정질 실리콘의 결정화 방법이 대한민국 공개특허 번호 제 2003-60403호에 "비정질 실리콘의 결정화 방법"이라는 제목으로 장 등(Chang et al.)에 의해 개시된 바 있다. 상기 공개특허에 의하면, 비정질 실리콘의 결정화 방법은 덮개층으로 질화막 혹은 산화막을 비정질 실리콘 박막 위에 형성시키는 단계; 극소미량의 금속을 덮개층 상에 증착시키는 단계; 급속열처리 등의 방법을 사용하여 상기 금속을 상기 덮개층을 통해 확산시키고, 상기 확산된 금속이 상기 비정질 실리콘과 만나 반응함으로써 금속 다이실리사이드 핵을 형성시키는 단계; 및 급속열처리 등의 방법을 사용하여 상기 핵으로부터 측면으로 금속유도 결정화시켜서 이웃한 그레인과 부딪혀서 그레인 경계가 형성되는 단계를 포함한다.
상술한 바와 같이, 상기 공개특허에 따르면 금속오염을 줄이면서 그레인 균일도가 우수하고 그레인 사이즈가 큰 다결정 실리콘막을 얻을 수 있다. 그러나, 상기 결정화 후 상기 덮개층을 제거하게 되는데, 상기 덮개층을 제거하는 과정에서 이미 결정화된 다결정 실리콘막에 손상을 가할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 해결하기 위한 것으로, 다결정 실리콘막의 오염 및 손상을 최소화할 수 있는 비정질 실리콘막의 결정화 방법들을 제공함에 있다.
본 발명의 일 양태(an aspect)에 따르면, 다결정 실리콘막의 오염 및 손상을 최소화할 수 있는 비정질 실리콘막의 결정화 방법을 제공한다. 상기 방법은 기판 상에 비정질 실리콘막을 형성하고, 상기 비정질 실리콘막 상에 희생유기막을 형성하고, 상기 희생유기막 상에 결정화 유도 물질막을 형성하고, 상기 희생유기막을 제거하면서 상기 결정화 유도 물질을 상기 비정질 실리콘막 상으로 적하하고, 상기 결정화 유도 물질이 적하된 기판을 열처리하는 것을 포함한다.
본 발명의 다른 양태(another aspect)에 따르면, 다결정 실리콘막의 오염 및 손상을 최소화할 수 있는 비정질 실리콘막의 결정화 방법을 제공한다. 상기 방법은 기판 상에 비정질 실리콘막을 형성하고, 상기 비정질 실리콘막 상에 상부로 테이퍼진 희생유기막 패턴을 형성하고, 상기 희생유기막 패턴 상에 결정화 유도 물질막을 형성하고, 상기 희생유기막 패턴을 제거하고, 상기 희생유기막 패턴이 제거된 기판을 열처리하는 것을 포함한다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면들을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소를 나타낸다.
도 1a 내지 1c는 본 발명의 일 실시예에 따른 비정질 실리콘막의 결정화 방법을 나타낸 단면도들이다.
도 1a를 참조하면, 기판(10) 상에 비정질 실리콘막(13)을 형성한다. 상기 비정질 실리콘막(13)은 화학기상증착법을 사용하여 형성할 수 있다. 더욱 자세하게는 상기 비정질 실리콘막(13)은 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD), 상압화학기상증착법(Atmospheric Pressure Chemical Vapor Deposition; APCVD) 및 플라즈마강화 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD)으로 이루어진 군에서 선택되는 하나의 방법을 사용하여 형성할 수 있다.
상기 비정질 실리콘막(13) 상에 희생유기막(15)을 형성한다. 바람직하게는 상기 희생유기막(15)은 포토레지스트일 수 있다. 상기 포토레지스트는 포지티브형 포토레지스트일 수 있다. 상기 희생유기막(15)은 0.2 내지 1.5um의 두께를 갖도록 형성하는 것이 바람직하다.
상기 희생유기막(15) 상에 결정화 유도 물질막(17)을 형성한다. 상기 결정화 유도 물질막(17)을 형성하는 결정화 유도 물질은 상기 비정질 실리콘막(13)과 반응하여 상기 비정질 실리콘막(13)의 결정화를 유도할 수 있는 물질이다. 바람직하게는 상기 결정화 유도 물질은 결정화 유도 금속이다. 상기 결정화 유도 금속은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh 및 Cd로 이루어진 군에서 선택되는 하나 이상의 금속일 수 있다. 상기 결정화 유도 물질은 상기 비정질 실리콘막(13)과의 반응속도가 빠른 것이 바람직하다. 따라서, 상기 결정화 유도 금속은 Ni인 것이 바람직하다. 또한, Ni은 실리콘과의 미스매치(mismatch)가 적은 장점이 있다.
상기 결정화 유도 물질막(17)은 증착법(evaporation method), 스퍼터링법(sputtering method) 및 화학기상증착법(CVD method)을 사용하여 형성할 수 있다. 또한, 상기 결정화 유도 물질막(17)은 10Å 이하의 두께를 갖도록 형성하는 것이 바람직하다.
도 1b를 참조하면, 상기 희생유기막(15)을 제거한다. 상기 희생유기막(15)을 제거하는 것은 건식식각법 또는 습식식각법을 사용하여 수행할 수 있다. 자세하게는 상기 희생유기막(15)이 포토레지스트인 경우, 상기 희생유기막(15)을 제거하는 것은 애슁법(ashing method) 또는 스트립법(strip method)을 사용하여 수행할 수 있다. 상기 희생유기막(15)을 제거함에 있어서, 상기 결정화 유도 물질은 상기 비정질 실리콘막(13) 상으로 적하(drop)된다. 더욱 자세하게는 상기 건식식각법에 사용되는 기체, 또는 상기 습식식각법에 사용되는 용액이 상기 희생유기막(15)을 식각할 때, 상기 결정화 유도 물질은 상기 기체 또는 상기 용액 내에 부유하면서 일부는 상기 비정질 실리콘막(13) 상으로 적하될 수 있다. 결과적으로, 상기 비정질 실리콘막(13) 상에는 적하된 결정화 유도 물질(17a)이 저밀도로 분포할 수 있다. 이로써, 상기 비정질 실리콘막(13) 상에 결정화 유도 물질막을 직접 적층하는 방법에 비해 상기 실리콘막의 오염을 줄일 수 있다. 결과적으로 상기 비정질 실리콘막(13)을 사용하여 박막트랜지스터를 형성하는 경우, 박막트랜지스터의 누설전류를 감소시킬 수 있다.
상기 희생유기막(15)을 제거함에 있어서, 상기 기체 또는 상기 용액 내에 상기 기판을 정적으로 위치시키는 것이 바람직하다. 다시 말해서, 상기 기체 또는 상기 용액을 순환시키거나 상기 기판을 교반하지 않으면서 상기 기체 또는 상기 용액과 상기 희생유기막(15)을 반응시키는 것이 바람직하다. 예를 들어, 상기 희생유기막(15)을 습식식각법에 의해 제거하는 경우, 습식식각용액 내에 상기 기판을 침지(dip)하는 방법을 사용할 수 있다. 이로써, 상기 비정질 실리콘막(13) 상에 상기 결정화 유도 물질(17a)을 효율적으로 적하시킬 수 있다.
더 나아가서, 상기 비정질 실리콘막(13) 상에 적하된 결정화 유도 물질(17a)의 밀도는 상기 희생유기막(15)의 두께를 조절함으로써 조절할 수 있다. 상기 적하된 결정화 유도 물질(17a)이 적정한 밀도를 갖기 위해, 상술한 바와 같이 상기 희생유기막(15)은 0.2 내지 1.5um의 두께를 갖도록 형성하는 것이 바람직하다. 자세하게는 상기 희생유기막(15)이 너무 얇으면 상기 적하된 결정화 유도 물질(17a)의 밀도가 너무 높아 상기 실리콘막의 오염을 유발할 수 있고, 상기 희생유기막(15)이 너무 두꺼우면 상기 적하된 결정화 유도 물질(17a)의 밀도가 너무 낮아 후속하는 결정화시 결정화 시간이 너무 길어질 수 있다.
또한, 상기 비정질 실리콘막(13) 상에 적하된 결정화 유도 물질(17a)의 밀도는 상기 결정화 유도 물질막(17)의 두께를 조절함으로써 조절할 수도 있다. 상기 적하된 결정화 유도 물질(17a)이 적정한 밀도를 갖기 위해, 즉, 상기 실리콘막의 오염을 최소화하고 후술하는 결정화에서 결정립의 크기를 최대화하기 위해 상술한 바와 같이, 상기 결정화 유도 물질막(17)은 10Å 이하의 두께를 갖도록 형성하는 것이 바람직하다.
도 1c를 참조하면, 상기 비정질 실리콘막(도 1b의 13) 상으로 적하된 결정화 유도 물질(도 1b의 17a)이 형성된 기판을 열처리한다. 상기 열처리는 퍼니스 어닐링법(furnace method), 급속열어닐링법(rapid thermal annealing method) 및 레이저 어닐링법(laser annealing method)으로 이루어진 군에서 선택되는 하나의 방법을 사용하여 수행할 수 있다. 상기 열처리 과정에서 상기 적하된 결정화 유도 물질(도 1b의 17a)은 상기 비정질 실리콘막(도 1b의 13)과 반응하여 씨드(seed)를 형성하고, 상기 씨드는 상기 비정질 실리콘막의 결정화를 유도함으로써 다결정 실리콘막(14)을 형성한다.
상술한 바와 같이, 상기 결정화 유도 물질을 상기 비정질 실리콘막 상에 저밀도로 분포시킴으로써, 상기 결정화 유도 물질막을 상기 비정질 실리콘막 상에 직접 증착한 경우에 비해 결정화 유도 물질에 의한 오염이 적고, 결정립의 크기가 증가되고, 결정립의 균일도가 향상된 다결정 실리콘막을 얻을 수 있다. 따라서, 상기 다결정 실리콘막을 사용하여 박막트랜지스터를 형성하는 경우, 박막트랜지스터의 누설전류를 최소화하며, 전하이동도를 향상시킬 수 있다. 또한, 상기 비정질 실리콘막을 결정화하기 전에 상기 희생유기막을 제거함으로써, 손상이 최소화된 다결정 실리콘막을 얻을 수 있다.
도 2a 내지 2c는 본 발명의 다른 실시예에 따른 비정질 실리콘막의 결정화 방법을 나타낸 단면도들이다.
도 2a를 참조하면, 기판(20) 상에 비정질 실리콘막(23)을 형성한다. 상기 비정질 실리콘막(23)은 화학기상증착법을 사용하여 형성할 수 있다. 더욱 자세하게는 상기 비정질 실리콘막(23)은 저압화학기상증착법, 상압화학기상증착법 및 플라즈마강화 화학기상증착법으로 이루어진 군에서 선택되는 하나의 방법을 사용하여 형성할 수 있다.
상기 비정질 실리콘막(23) 상에 희생유기막을 형성한다. 바람직하게는 상기 희생유기막은 포토레지스트일 수 있다. 상기 포토레지스트는 포지티브형 포토레지스트일 수 있다.
이어서, 상기 희생유기막을 패터닝하여 희생유기막 패턴(25)을 형성함으로써, 상기 비정질 실리콘막의 일부를 노출시킨다. 상기 희생유기막 패턴(25)은 상부를 향해 테이퍼지도록 형성하는 것이 바람직하다. 한편, 상기 희생유기막 패턴(25)은 0.2 내지 1.5um의 두께를 갖도록 형성하는 것이 바람직하다.
상기 희생유기막 패턴(25)을 포함한 기판 전면에 결정화 유도 물질막(27)을 형성한다. 따라서, 희생유기막 패턴(25)뿐 아니라 상기 노출된 비정질 실리콘막(23) 상에도 상기 결정화 유도 물질막(27)이 형성된다. 상기 희생유기막 패턴(25)을 상부를 향해 테이퍼지도록 형성함으로써, 상기 희생유기막 패턴(25) 상에서 상기 결정화 유도 물질막(27)이 연속적으로 형성될 수 있다. 상기 결정화 유도 물질막(27)을 형성하는 것은 증착법, 스퍼터링법 또는 화학기상증착법을 사용하여 수행할 수 있다. 바람직하게는 스텝 커버리지 특성이 우수한 스퍼터링 또는 화학기상증착법을 사용하여 수행한다. 한편, 상기 결정화 유도 물질막(27)은 10Å 이하의 두께를 갖도록 형성하는 것이 바람직하다.
상기 결정화 유도 물질막(27)을 형성하는 결정화 유도 물질은 상기 비정질 실리콘막(23)과 반응하여 상기 비정질 실리콘막(23)의 결정화를 유도할 수 있는 물질이다. 바람직하게는 상기 결정화 유도 물질은 결정화 유도 금속이다. 상기 결정화 유도 금속은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh 및 Cd로 이루어진 군에서 선택되는 하나 이상의 금속일 수 있다. 상기 결정화 유도 물질은 상기 비정질 실리콘막(23)과의 반응속도가 빠른 것이 바람직하다. 따라서, 상기 결정화 유도 금속은 Ni인 것이 바람직하다. 또한, Ni은 실리콘과의 미스매치(mismatch)가 적은 장점이 있다.
도 2b를 참조하면, 상기 희생유기막 패턴(25)을 제거한다. 상기 희생유기막 패턴(25)을 제거하는 것은 건식식각법 또는 습식식각법을 사용하여 수행할 수 있다. 자세하게는 상기 희생유기막이 포토레지스트인 경우, 상기 희생유기막 패턴(25)을 제거하는 것은 애슁법(ashing method) 또는 스트립법(strip method)을 사용하여 수행할 수 있다. 상기 희생유기막 패턴(25)을 제거함에 있어서, 상기 희생유기막 패턴(25) 상에 형성된 결정화 유도 물질은 상기 비정질 실리콘막(23) 상으로 적하(drop)되며, 상기 노출된 비정질 실리콘막(23) 상에는 결정화 유도 물질막 패턴(27b)이 형성된다. 더욱 자세하게는 상기 건식식각법에 사용되는 기체, 또는 상기 습식식각법에 사용되는 용액이 상기 희생유기막 패턴(25)을 식각할 때, 상기 희생유기막 패턴(25) 상에 형성된 결정화 유도 물질은 상기 기체 또는 상기 용액 내에 부유하면서 일부는 상기 비정질 실리콘막(23) 상으로 적하될 수 있다. 결과적으로, 상기 비정질 실리콘막(23) 상에는 적하된 결정화 유도 물질(27a)이 저밀도로 분포할 수 있다. 반면, 상기 노출된 비정질 실리콘막(23) 상에 형성된 결정화 유도 물질막은 제거되지 않고 남아 상기 결정화 유도 물질막 패턴(27b)을 형성한다. 이로써, 상기 비정질 실리콘막(23) 상에 전체적으로 결정화 유도 물질막을 직접 적층하는 방법에 비해 상기 실리콘막의 오염을 국부적으로 줄일 수 있다.
상기 희생유기막 패턴(25)을 제거함에 있어서, 상기 기체 또는 상기 용액 내에 상기 기판을 정적으로 위치시키는 것이 바람직하다. 다시 말해서, 상기 기체 또는 상기 용액을 순환시키거나 상기 기판을 교반하지 않으면서 상기 기체 또는 상기 용액과 상기 희생유기막 패턴(25)을 반응시키는 것이 바람직하다. 예를 들어, 상기 희생유기막 패턴(25)을 습식식각법에 의해 제거하는 경우, 습식식각용액 내에 상기 기판을 침지(dip)하는 방법을 사용할 수 있다. 이로써, 상기 비정질 실리콘막(23) 상에 상기 결정화 유도 물질(27a)을 효율적으로 적하시킬 수 있다.
도 2c를 참조하면, 상기 비정질 실리콘막(도 2b의 23) 상으로 적하된 결정화 유도 물질(도 2b의 27a) 및 상기 결정화 유도 물질막 패턴(도 2b의 27b)이 형성된 기판을 열처리한다. 상기 열처리는 퍼니스 어닐링법(furnace method), 급속열어닐링법(rapid thermal annealing method) 및 레이저 어닐링법(laser annealing method)으로 이루어진 군에서 선택되는 하나의 방법을 사용하여 수행할 수 있다. 상기 열처리 과정에서 상기 저밀도로 적하된 결정화 유도 물질(도 2b의 27a)은 상기 비정질 실리콘과 반응하여 씨드(seed)를 형성하고, 상기 씨드는 상기 비정질 실리콘의 결정화를 유도함으로써 결정립의 크기가 큰 제 1 다결정 실리콘부(24a)을 형성한다. 한편, 상기 열처리 과정에서 상기 결정화 유도 물질막 패턴(도 2b의 27b)은 상기 비정질 실리콘과 직접적으로 반응하여 결정립의 크기가 작은 제 2 다결정 실리콘부(24b)을 형성한다. 이로써, 상기 제 1 다결정 실리콘부(24a) 및 상기 제 2 다결정 실리콘부(24b)를 구비하는 다결정 실리콘막(24)을 형성한다.
상술한 바와 같이, 상기 비정질 실리콘막의 일부 영역에는 상기 결정화 유도 물질을 저밀도로 분포시키고 상기 비정질 실리콘막의 다른 일부 영역에는 상기 비정질 실리콘막과 직접 접하는 결정화 유도 물질막 패턴을 형성함으로써, 국부적으로(상기 제 1 다결정 실리콘부, 24a) 결정화 유도 물질에 의한 오염이 적고, 결정립의 크기를 증가되고, 결정립의 균일도가 향상된 다결정 실리콘막을 얻을 수 있다. 이 경우, 상기 제 1 다결정 실리콘부(24a)는 박막트랜지스터를 형성함에 있어 채널 영역으로 사용할 수 있다.
도 3은 상술한 두 번째 실시예에 따른 비정질 실리콘막의 결정화 방법에 의해 형성된 다결정 실리콘막을 나타낸 사진이다.
도 3을 참조하면, 제 1 다결정 실리콘부(A)와 상기 제 1 다결정 실리콘부(A) 양 측에 제 2 다결정 실리콘부(B)가 위치한다. 상기 제 1 다결정 실리콘부(A) 및 상기 제 2 다결정 실리콘부(B)는 각각 상술한 두 번째 실시예의 제 1 및 제 2 다결정 실리콘부들(24a, 24b)과 같은 방법으로 형성된 것이다. 상기 제 1 다결정 실리콘부(A)는 크기가 큰 결정립(Ca)을 구비하는 한편, 상기 제 2 다결정 실리콘부(B)는 크기가 작은 결정립(사진 상으로 보이지 않음)을 구비하는 것을 알 수 있다.
상술한 바와 같이 본 발명에 따르면, 결정화 유도 물질을 상기 비정질 실리콘막 상에 저밀도로 분포시킴으로써, 결정화 유도 물질막을 비정질 실리콘막 상에 직접 증착한 경우에 비해 국부적 또는 전체적으로 결정화 유도 물질에 의한 오염이 적고, 결정립의 크기를 증가되며, 결정립의 균일도가 향상된 다결정 실리콘막을 얻을 수 있다. 또한, 비정질 실리콘막을 결정화하기 전에 희생유기막을 제거함으로써, 손상이 최소화된 다결정 실리콘막을 얻을 수 있다.
도 1a 내지 1c는 본 발명의 일 실시예에 따른 비정질 실리콘막의 결정화 방법을 나타낸 단면도들이다.
도 2a 내지 2c는 본 발명의 다른 실시예에 따른 비정질 실리콘막의 결정화 방법을 나타낸 단면도들이다.
도 3은 두 번째 실시예에 따른 비정질 실리콘막의 결정화 방법에 의해 결정화된 다결정 실리콘막을 나타낸 사진이다.
(도면의 주요 부위에 대한 부호의 설명)
10, 20 : 기판 13, 23 : 비정질 실리콘막
15 : 희생유기막 25 : 희생유기막 패턴
17, 27 : 결정화 유도 물질막 14, 24 : 다결정 실리콘막
17a, 27a : 적하된 결정화 유도 물질

Claims (22)

  1. 기판 상에 비정질 실리콘막을 형성하고,
    상기 비정질 실리콘막 상에 희생유기막을 형성하고,
    상기 희생유기막 상에 결정화 유도 물질막을 형성하고,
    상기 희생유기막을 제거하면서 상기 결정화 유도 물질을 상기 비정질 실리콘막 상으로 적하하고,
    상기 결정화 유도 물질이 적하된 기판을 열처리하는 것을 포함하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  2. 제 1 항에 있어서,
    상기 희생유기막은 포토레지스트인 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  3. 제 1 항에 있어서,
    상기 희생유기막은 0.2 내지 1.5um의 두께를 갖도록 형성하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  4. 제 1 항에 있어서,
    상기 희생유기막을 제거하는 것은 건식식각법 또는 습식식각법을 사용하여 수행하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  5. 제 4 항에 있어서,
    상기 희생유기막을 습식식각법을 사용하여 제거하는 것은 습식식각용액 내에 상기 기판을 침지시킴으로써 수행하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  6. 제 1 항에 있어서,
    상기 희생유기막은 포토레지스트이고,
    상기 희생유기막을 제거하는 것은 애슁법 또는 스트립법을 사용하여 수행하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  7. 제 1 항에 있어서,
    상기 결정화 유도 물질막은 10Å 이하의 두께를 갖도록 형성하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  8. 제 1 항에 있어서,
    상기 결정화 유도 물질은 결정화 유도 금속인 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  9. 제 8 항에 있어서,
    상기 결정화 유도금속은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh 및 Cd로 이루어진 군에서 선택되는 하나 이상의 금속인 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  10. 제 1 항에 있어서,
    상기 열처리는 퍼니스 어닐링법(furnace annealing method), 급속열어닐링법 (RTA method) 및 레이저 어닐링(laser annealing method)으로 이루어진 군에서 선택되는 하나의 방법을 사용하여 수행하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  11. 제 1 항에 있어서,
    상기 결정화 유도 물질막을 형성하기 전에, 상기 희생유기막을 패터닝하여 희생유기막 패턴을 형성하는 것을 더욱 포함하고,
    상기 결정화 유도 물질막은 상기 희생유기막 패턴 상에 형성하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  12. 제 11 항에 있어서,
    상기 희생유기막 패턴은 상부를 향해 테이퍼진 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  13. 기판 상에 비정질 실리콘막을 형성하고,
    상기 비정질 실리콘막 상에 상부로 테이퍼진 희생유기막 패턴을 형성하고,
    상기 희생유기막 패턴 상에 결정화 유도 물질막을 형성하고,
    상기 희생유기막 패턴을 제거하고,
    상기 희생유기막 패턴이 제거된 기판을 열처리하는 것을 포함하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  14. 제 13 항에 있어서,
    상기 희생유기막 패턴은 포토레지스트 패턴인 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  15. 제 13 항에 있어서,
    상기 희생유기막 패턴은 0.2 내지 1.5um의 두께를 갖도록 형성하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  16. 제 13 항에 있어서,
    상기 희생유기막 패턴을 제거하는 것은 건식식각법 또는 습식식각법을 사용하여 수행하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  17. 제 16 항에 있어서,
    상기 희생유기막 패턴을 습식식각법을 사용하여 제거하는 것은 습식식각용액 내에 상기 기판을 침지시킴으로써 수행하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  18. 제 13 항에 있어서,
    상기 희생유기막 패턴은 포토레지스트이고,
    상기 희생유기막을 제거하는 것은 애슁법 또는 스트립법을 사용하여 수행하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  19. 제 13 항에 있어서,
    상기 결정화 유도 물질막은 10Å 이하의 두께를 갖도록 형성하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  20. 제 13 항에 있어서,
    상기 결정화 유도 물질은 결정화 유도 금속인 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  21. 제 20 항에 있어서,
    상기 결정화 유도금속은 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh 및 Cd로 이루어진 군에서 선택되는 하나 이상의 금속인 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
  22. 제 13 항에 있어서,
    상기 열처리는 퍼니스 어닐링법, 급속열어닐링법 및 레이저 어닐링법으로 이루어진 군에서 선택되는 하나의 방법을 사용하여 수행하는 것을 특징으로 하는 비정질 실리콘막의 결정화 방법.
KR10-2004-0038523A 2004-05-28 2004-05-28 비정질 실리콘막의 결정화 방법 KR100534585B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2004-0038523A KR100534585B1 (ko) 2004-05-28 2004-05-28 비정질 실리콘막의 결정화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0038523A KR100534585B1 (ko) 2004-05-28 2004-05-28 비정질 실리콘막의 결정화 방법

Publications (2)

Publication Number Publication Date
KR20050113035A KR20050113035A (ko) 2005-12-01
KR100534585B1 true KR100534585B1 (ko) 2005-12-07

Family

ID=37287821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0038523A KR100534585B1 (ko) 2004-05-28 2004-05-28 비정질 실리콘막의 결정화 방법

Country Status (1)

Country Link
KR (1) KR100534585B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117643B1 (ko) * 2010-04-08 2012-03-05 삼성모바일디스플레이주식회사 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
KR101319037B1 (ko) * 2011-04-19 2013-10-17 홍익대학교 산학협력단 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터
US8716112B2 (en) 2012-04-12 2014-05-06 Seung Ki Joo Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same
US11559838B2 (en) 2019-12-26 2023-01-24 Korea Electronics Technology Institute Aluminum-based amorphous metal particles, conductive inks and OLED cathode comprising the same, and manufacturing method thereof
KR102307114B1 (ko) * 2019-12-26 2021-09-30 한국전자기술연구원 비정질 금속 플레이크, 그를 포함하는 전도성 잉크 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20050113035A (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
JP3713232B2 (ja) 結晶質シリコン活性層を含む薄膜トランジスタの製造方法
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
US7989326B2 (en) Thin film transistor and method of fabricating the same
US7202501B2 (en) Thin film transistor and method for fabricating the same
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
KR100712101B1 (ko) 박막트랜지스터 및 그의 제조 방법
US20050105037A1 (en) Flat panel display and method for fabricating the same
US20020137310A1 (en) Method and apparatus for fabricating a semiconductor device
US7462291B2 (en) Method of fabricating array substrate for liquid crystal display device
KR100534585B1 (ko) 비정질 실리콘막의 결정화 방법
US7714391B2 (en) Thin film transistor and method for fabricating the same
KR20050122136A (ko) 박막트랜지스터 및 그의 제조 방법
KR100635068B1 (ko) 박막트랜지스터의 제조방법, 그를 사용하여 제조된박막트랜지스터 및 그를 포함하는 평판표시장치
KR100721957B1 (ko) 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
KR100611658B1 (ko) 박막트랜지스터의 제조 방법
KR20040019594A (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
US20060292836A1 (en) Manufacturing method of polysilicon
KR20030057655A (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자
KR100719683B1 (ko) 박막트랜지스터의 제조방법
KR100683664B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
KR20080098978A (ko) 에너지 전달 막을 이용한 도핑된 다결정성 실리콘 박막의제조
KR20050072518A (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
KR20050112306A (ko) 박막 트랜지스터 및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee