KR101319037B1 - 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터 - Google Patents

비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터 Download PDF

Info

Publication number
KR101319037B1
KR101319037B1 KR1020110036092A KR20110036092A KR101319037B1 KR 101319037 B1 KR101319037 B1 KR 101319037B1 KR 1020110036092 A KR1020110036092 A KR 1020110036092A KR 20110036092 A KR20110036092 A KR 20110036092A KR 101319037 B1 KR101319037 B1 KR 101319037B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
amorphous silicon
crystallization
nickel
Prior art date
Application number
KR1020110036092A
Other languages
English (en)
Other versions
KR20120118615A (ko
Inventor
황진하
김정은
형은희
김규헌
Original Assignee
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단 filed Critical 홍익대학교 산학협력단
Priority to KR1020110036092A priority Critical patent/KR101319037B1/ko
Publication of KR20120118615A publication Critical patent/KR20120118615A/ko
Application granted granted Critical
Publication of KR101319037B1 publication Critical patent/KR101319037B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 비정질 실리콘 박막의 결정화 방법 및 그 결정화 방법에 의해 형성된 다결정 실리콘 박막을 포함하는 트랜지스터에 관한 것이다.
일례로, (a) 비정질 실리콘 박막의 상면의 적어도 일부가 노출되도록 상기 비정질 실리콘 박막의 상면에 자기조립단분자막을 형성하는 단계; (b) 상기 자기조립단분자막의 상면과 상기 비정질 실리콘 박막의 노출된 상면에 니켈 산화물 박막을 형성하는 단계; (c) 상기 자기조립단분자막과 상기 자기조립단분자막의 상면에 형성된 니켈 산화물 박막을 제거하는 단계; 및 (d) 상기 비정질 실리콘 박막의 노출된 상면에 형성된 니켈 산화물 박막을 이용하여 상기 비정질 실리콘 박막을 결정화하는 단계를 포함하는 비정질 실리콘 박막의 결정화 방법을 개시한다.

Description

비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터{THE METHOD FOR CRYSTALLIZATION OF AMORPHOUS SILICON THIN FILM AND POLY SILICON THIN FILM TRANSISTOR}
본 발명은 비정질 실리콘 박막의 결정화 방법 및 그 결정화 방법에 의해 형성된 다결정 실리콘 박막을 포함하는 트랜지스터에 관한 것이다.
전계의 인가를 통한 자발광 방식의 유기 전계 발광 디스플레이는 기존의 컬러 필터를 사용하는 TFT-LCD와는 달리, 저 전압 구동, 박형을 경량화, 자체 발광을 통한 높은 휘도 및 넓은 시야각, 빠른 응답속도, 높은 색순도의 장점을 지니고 있다. 이러한 유기 전계 발광 디스플레이는 고화질과 동영상을 요구하는 휴대폰, 개인 휴대용 단말기(PDA), DVD 플레이어, 모니터에 이르기까지 다양한 분야에 폭 넓게 응용될 수 있는 가능성을 지니고 있다.
유기 전계 발광 디스플레이의 가장 이상적인 구동 방식은 높은 전하 이동도와 균일한 문턱 전압을 가진 저온 다결정 실리콘 기술(Low Temperature Polycrystalline Si Technology)을 채용한 능동 연구 방식이다. 저온 다결정 실리콘 기술의 핵심 기술 분야로는 결정화 기술, 절연막 제조 기술, 이온 주입 기술 등이 대표적이다.
저온 다결정 실리콘 박막 트랜지스터는 그 전하 이동도(10 ～ 500cm2/Vsec)가 비정질 실리콘 박막 트랜지스터 (0.3 ～ 1.0cm2/Vsec)에 비해 10-1000배 가량 증가되는 장점으로 인해, 트랜지스터 크기를 축소시켜, 얻어지는 개구율 향상, 높은 휘도, 저 소비전력, 드라이버 집적 회로 내장을 통한 제작 단가 절감, SOG (System on Glass)을 통한 신개념의 디스플레이 구현 가능성 연구, 디스플레이 모듈 감소 및 개선된 박막형 구조 등의 다양한 이점을 지니고 있다.
상기에서 언급된 우수한 장점 및 응용 가능성에도 불구하고, 유기 전계 발광 물질에서는 수명 연장과 관련된 재료 및 봉지 기술 개발이, 저온 실리콘 기술에 있어서는 박막 트랜지스터의 물성, 문턱 전압, 문턱 기울기, 문턱전압이하특성(subthreshold slope), 온/오프 전류비(On-/Off-current ratio) 등 특성에 대한 엄격한 제어 및 조절을 필요로 한다.
유기 전계 발광 디스플레이는 신뢰성 있는 제어된 저온 폴리 실리콘 기술 확립 없이는 불가능하다. 저온 다결정 실리콘 기술은 결정화 기술, 절연막 제조 기술, 및 이온 주입 기술이 그 핵심 기술로 저온 다결정 실리콘 트랜지스터 소자의 특성을 좌우하게 된다. 결정화 기술 분야의 경우는 높은 전하 이동도를 위해 큰 입계 크기와 평탄한 표면이 필수적이다. 특히 고품위의 다결정 실리콘을 구현하기 위해, 엑시머 레이저 어닐링(excimer laser annealing), 고온 결정화, 금속 유도 결정화(Metal Induced Crystallization, MIC) 등이 제안되어 연구되고 있다.
엑시머레이저를 이용한 경우는 입도의 크기는 매우 크나, 실리콘 소재의 고상과 액상의 밀도 차이에 의한 부피팽창으로 인한 돌출형상(protrusion)의 형성, 레이저 줄무늬 및 공정의 난이성의 문제가 제시되고 있으며, 고상 결정화는 결정화 방법은 용이하나 결정입자 및 결함(defect) 부분이 존재하여, 전하이동도 향상에 제약을 받고 있다.
금속 유도 결정화는 전하이동도가 레이저 방법의 경우보다는 떨어지나, 고상 결정화에 비해 향상된 결과를 제시하고 있어, 차세대 공정중의 하나로 주목을 받고 있다. 금속 유도 결정화에서는 니켈(Ni), 알루미늄(Al), 파라듐(Pd), 구리(Cu) 등과 같은 다양한 금속 원자를 이용하는 방법에 대한 연구가 진행되고 있으며, 특히 공정과 비용 측면에서 유리한 니켈 기반을 이용한 연구가 매우 활발하게 진행되고 있다.
그러나, 니켈을 이용한 금속 유도 결정화에서는 결정화에 필요한 니켈의 양을 적정하게 조절하기 어려운 기술적인 문제가 있다. 니켈이 결정화에 요구되는 이상으로 존재하는 경우에, 니켈은 박막 트랜지스터 제작 과정에서 금속 오염을 유발하여, 소자 특성을 열화시키거나 재현성을 악화시키는 문제를 지니고 있다, 기존의 금속 유도 결정화 방법은 비정질 실리콘 박막의 상면에 박막을 형성하는 방법으로 대부분 스퍼터링법이나 혹은 전자빔 증착 (electron beam deposition)을 이용한 물리적 증착방법 및 니켈이 포함된 용액을 이용한 스핀 코팅(spin coating)방법 등이 주로 사용되고 있다. 위의 물리적 방법은 보통 수 나노미터이하의 얇은 니켈 박막을 증착하여 결정화에 적용하고 있으나, 정확한 두께 조절이 불가능하며, 필요이상의 니켈 금속을 잔류시켜 이후 공정에서의 금속 오염 및 소자 특성 저하를 유발한다.
또한, 스퍼터링법은 박막의 표면 거칠기가 크고, 대면적에서 두께의 균일성을 확보하기 어려운 문제점이 있다. 또한, 스퍼터링법은 후속공정에서 니켈의 소자 열화 특성을 방지하고자 결정화 후에 니켈을 제거하는 별도의 공정이 진행되고 있어, 공정상의 어려움을 가중시키고 있는 상황이다 한편, 스핀 코팅을 이용한 화학적 방법도 니켈의 코팅 두께 및 니켈 농도를 정확한 수치로 제어하기 힘든 단점을 갖고 있다.
본 발명은 소프트 리소그래피를 이용하여 결정화에 필요한 니켈 양을 조절할 수 있고, 금속유도결정화 및 금속유도측면결정화를 이용하여 비정질 실리콘을 보다 효율적으로 결정화할 수 있는 방법을 제공한다.
또한, 본 발명은 상기 결정화 방법으로 형성된 다결정 실리콘을 포함하는 트랜지스터를 제공한다.
본 발명의 실시예에 따른 비정질 실리콘 박막의 결정화 방법은, (a) 비정질 실리콘 박막의 상면의 적어도 일부가 노출되도록 상기 비정질 실리콘 박막의 상면에 자기조립단분자막을 형성하는 단계; (b) 상기 자기조립단분자막의 상면과 상기 비정질 실리콘 박막의 노출된 상면에 니켈 산화물 박막을 형성하는 단계; (c) 상기 자기조립단분자막과 상기 자기조립단분자막의 상면에 형성된 니켈 산화물 박막을 제거하는 단계; 및 (d) 상기 비정질 실리콘 박막의 노출된 상면에 형성된 니켈 산화물 박막을 이용하여 상기 비정질 실리콘 박막을 결정화하는 단계를 포함한다.
또한, 상기 (a) 단계는, 소프트 리소그래피를 이용하여 상기 비정질 실리콘 박막 상면에 소정의 미세 패턴을 갖는 자기조립단분자막을 형성할 수 있다.
또한, 상기 (a) 단계는, 미세 접촉 인쇄(micro contact printing)을 이용하여 수행하고, 상기 미세 접촉 인쇄는, (a-1) 소정의 미세 패턴을 갖는 스탬프 상에 OTS(Octadecyltrichlorosilane) 혼합물을 코팅하는 단계; (a-2) 상기 코팅된 OTS 혼합물을 이용하여 상기 비정질 실리콘 박막의 상면에 상기 미세 패턴이 인쇄되도록 상기 스탬프를 상기 비정질 실리콘 박막에 접촉시키는 단계; 및 (a-3) 상기 비정질 실리콘 박막으로부터 상기 스탬프을 분리하여 상기 비정질 실리콘 박막의 상면에 상기 미세 패턴을 갖는 OTS 자기조립단분자막을 형성하는 단계를 포함할 수 있다.
또한, 상기 (b) 단계는, 원자층 증착법(Atomic Layer Deposition, ALD)을 이용하여 수행하고, 상기 원자층 증착법은, (b-1) 상기 자기조립단분자막이 형성된 비정질 실리콘 박막에 니켈 원을 공급하여 니켈 증착층을 형성하는 단계; (b-2) 미반응 니켈 원과 반응 부산물을 제거하는 단계; (b-3) 상기 니켈 증착층에 산소 원을 공급하여 상기 니켈 증착층을 니켈 산화물 박막으로 형성하는 단계; 및 (b-4) 미반응 산소 원과 반응 부산물을 제거하는 단계를 포함할 수 있다.
또한, 상기 (b) 단계는 0℃ 내지 400℃의 온도에서 진행할 수 있다.
또한, 상기 (b-1) 단계 내지 상기 (b-4) 단계는 1 사이클 내지 50 사이클로 수행할 수 있다.
또한, 상기 니켈 산화물 박막은 0.1Å 내지 63Å으로 형성할 수 있다.
또한, 상기 (c) 단계는, 유기용매와 초음파를 이용한 제거방법, 자외선 조사에 의한 제거방법 및 고온 열처리에 의한 제거방법 중 하나의 제거방법으로 진행하고, 상기 유기용매는 헥세인(Hexane) 및 에탄올(Ethanol) 중 하나를 포함할 수 있다.
또한, 상기 (d) 단계는 400 내지 800℃ 온도에서 열처리하여 진행할 수 있다.
또한, 상기 (d) 단계는, 상기 비정질 실리콘 박막의 상면 중 니켈 산화물 박막이 형성된 영역에서 진행되는 금속유도결정화(Metal Induced Crystallization, MIC)와, 니켈 산화물 박막이 형성되지 않은 영역에서 진행되는 금속유도측면결정화(Metal-Induced Lateral Crystallization, MILC)에 의하여 상기 비정질 실리콘 박막이 전체적으로 결정화가 진행되도록 할 수 있다.
본 발명의 실시예에 따른 트랜지스터는 상기 결정화 방법에 의해 형성된 다결정 실리콘 박막을 포함한다.
본 발명에 따르면, 소프트 리소그래피를 이용하여 결정화에 필요한 니켈 양을 조절할 수 있고, 금속유도결정화 및 금속유도측면결정화를 이용하여 비정질 실리콘을 보다 효율적으로 결정화할 수 있는 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 상기 결정화 방법으로 형성된 다결정 실리콘을 포함하는 트랜지스터를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 비정질 실리콘 박막의 결정화 방법을 설명하기 위해 도시한 흐름도이다.
도 2a는 도 1의 자기조립단분자막 형성 단계를 보다 구체적으로 설명하기 위해 도시한 흐름도이다.
도 2b는 자기조립단분자막 형성 방법을 도시한 도면이다.
도 3a는 도 1의 니켈 산화물 박막 형성 단계를 보다 구체적으로 설명하기 위해 도시한 흐름도이다.
도 3b는 비정질 실리콘 박막 상에 형성된 니켈 산화물 박막을 도시한 도면이다.
도 4는 도 1의 자기조립단분자막 및 니켈 산화물 박막 제거 방법을 도시한 도면이다.
도 5a 내지 도 5c는 도 1의 비정질 실리콘 박막 결정화 단계를 설명하기 위해 도시한 도면이다.
도 6은 원자력 현미경을 이용하여 비정질 실리콘 박막 상에 형성된 자기조립단분자막을 나타낸 이미지이다.
도 7은 비정질 실리콘 박막이 결정화되는 과정을 나타낸 광학 이미지이다.
도 8은 비정질 실리콘 박막의 금속유도측면결정화 시 측면 성장 영역에서 얻은 라만 스펙트럼(Raman Spectrum)을 나타낸 그래프이다.
도 9는 소정의 온도 범위에서 결정화되는 비정질 실리콘 박막의 시간 의존성을 나타낸 그래프이다.
도 10은 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 단면도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 비정질 실리콘 박막의 결정화 방법(S100)을 설명하기 위해 도시한 흐름도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 비정질 실리콘 박막의 결정화 방법(S100)은, 자기조립단분자막 형성 단계(S110), 니켈 산화물 박막 형성 단계(S120), 자기조립단분자막 및 니켈 산화물 박막 제거 단계(S130), 및 비정질 실리콘 박막 결정화 단계(S140)를 포함한다.
1. 자기조립단분자막 형성 단계( S110 )
도 2a는 도 1의 자기조립단분자막 형성 단계(S110)를 보다 구체적으로 설명하기 위해 도시한 흐름도이다. 도 2b는 자기조립단분자막의 형성방법을 도시한 도면이다.
도 2a를 참조하면, 본 발명의 실시예에 따른 자기조립단분자막 형성 단계(S110)는 OTS(Octadecyltrichlorosilane) 코팅 단계(S111), 미세 접촉 인쇄 단계(S113), 및 OTS 자기조립단분자막 형성 단계(S115)를 포함한다.
1) 상기 자기조립단분자막 형성 단계( S110 )
상기 자기조립단분자막 형성 단계(S110)에서는 소프트 리소그래피(soft lithography)를 이용하여 상기 비정질 실리콘 박막 상면에 소정의 미세 패턴을 갖는 자기조립단분자막을 형성하며, 상기 소프트 리소그래피 방법 중 미세 접촉 인쇄(micro contract printing)을 이용하는 것이 바람직하다.
우선, 상기 미세 접촉 인쇄 방법에 대한 설명에 앞서, 미세 접촉 인쇄를 위한 스탬프를 제작 방법에 대하여 간단히 설명한다.
먼저, 실리콘 웨이퍼(Si-wafer) 상에 포토리소그래피(photo lithography)를 이용하여 원하는 형태의 미세 패턴을 형성한다. 여기서, 상기 미세 패턴은 양/음각을 구비하며, 상기 미세 패턴은 일정 주기를 가지며 상기 패턴들 간에는 일정 거리를 갖는 것이 바람직하다. 또한, 상기 미세 패턴의 폭에 따라 후속의 자기조립단분자막의 폭이 조절될 수 있다. 또한, 자기조립단분자막의 폭에 따라 후속의 비정질 실리콘 박막의 결정화 과정에서 사용되는 니켈의 양이 조절될 수 있으며, 이에 대한 보다 상세한 설명은 후술하도록 한다.
다음, 상기 미세 패턴 상에 PDMS(Polydimethysiloxane)와 경화제를 혼합하여 PDMS 혼합물을 만든다.
다음, 상기 PDMS 혼합물이 상기 미세 패턴 내에 채워지며 상기 PDMS 혼합물에 의해, 상기 실리콘 웨이퍼 상부가 충분히 덮이도록 상기 PDMS 혼합물을 상기 실리콘 웨이퍼에 바른다.
다음, 상기 PDMS 혼합물과 상기 실리콘 웨이퍼를 약 50분 동안 70℃에서 가열한 후, 가열 처리된 PDMS를 상기 실리콘 웨이퍼와 분리하면 미세 패턴을 갖는 PDMS 스탬프(10)가 제작된다. 이후, 상기 PDMS 스탬프(10)는 미립자 오염물질로부터 보호하기 위하여 이소프로필알코올(isopropyl alcohol)로 세척될 수 있다.
다음, Octadecyltrichlorosilane(OTS, Aldrich, 90%)와 에틸알코올(ethyl-alcohol)을 혼합하여 OTS 에탄올 혼합물을 제작한다. 상기 OTS 에탄올 혼합물은 스핑 코팅을 위해 형성된다. 이때, 스핀 코팅은 약 10초 동안 1000rpm의 조건으로 실시될 수 있다. 이러한 과정을 통하여 도 2b에 도시된 바와 같이, 상기 PDMS 스탬프(10)의 미세 패턴 상에 OTS 단분자막(20A)이 형성될 수 있다.
한편, 본 발명에서는 상기 PDMS 스탬프(10)의 구성물질을 PDMS로 한정하는 것이 아니라, 미세 패턴이 상전이 될 수 있는 다양한 구성물질을 이용하여 엘라스토머(elastomer) 스팸프를 제작할 수 있다.
2) 미세 접촉 인쇄 단계( S113 )
상기 미세 접촉 인쇄 단계(S113)에서는 상기 PDMS 스탬프(10)를 유리기판과 같은 절연기판에 형성된 비정질 실리콘 박막(20A)에 접촉시킨다. 여기서, 상기 미세 패턴의 양각 표면에 존재하는 상기 OTS 단분자막(20A)이 비정질 실리콘 박막(30A)의 상면에 전이될 수 있으며, 상기 비정질 실리콘 박막(30A) 상면에는 자기조립(self-assembly) 현상이 일어나게 된다. 이때, 상기 PDMS 스탬프(10)와 비정질 실리콘 박막(30A)은 약 1초 내지 15초 정도 접촉 유지되는 것이 바람직하다.
본 발명에서는 상기 미세 접촉 인쇄 방법 이외에도 후속의 OTS 자기조립단분자막(20B)을 비정질 실리콘 박막(30A)에 미세 패턴으로 인쇄할 수 있는 다양한 소프트 리소그래피(soft lithography) 방법 또한 실시 가능하다.
3) OTS 자기조립단분자막 형성 단계( S115 )
OTS 자기조립단분자막 형성 단계(S115)에서는 상기 PDMS 스탬프(10)와 상기 비정질 실리콘 박막(30A)을 분리하여, OTS 단분자막(20A)을 상기 비정질 실리콘 박막(20A)의 상면에 미세 패턴으로 인쇄한다. 이때, 상기 비정질 실리콘 박막(30A)의 상면에는 도 2b에 도시된 바와 같이, OTS 자기조립단분자막(20B)으로 이루어진 미세 패턴이 인쇄된다. 또한 이때, 상기 비정질 실리콘 박막(30A)의 상면은 OTS 자기조립단분자막(20B)의 미세 패턴에 의해 일부가 노출된다.
2. 니켈 산화물 박막 형성 단계( S120 )
도 3a는 도 1의 니켈 산화물 박막 형성 단계(S120)를 보다 구체적으로 설명하기 위해 도시한 흐름도이다. 도 3b는 비정질 실리콘 박막(30A) 상에 형성된 을 도시한 도면이다.
도 3a를 참조하면, 본 발명의 실시예에 따른 니켈 산화물 박막 형성 단계(S120)는 니켈 증착층 형성 단계(S121), 미반응 니켈 원 제거 단계(S123), 니켈 산화물 박막 형성 단계(S125), 및 미반응 산소 원 제거 단계(S127)를 포함한다.
니켈 산화물 박막(40A)이 형성될 상기 비정질 실리콘 박막(30A)은 유리기판과 같은 절연기판 상에 형성될 수 있으며, 이에 한정하는 것이 아니라 상기 비정질 실리콘 박막(30A)은 실리콘(Si) 웨이퍼, 게르마늄(Ge) 웨이퍼, 탄화규소(SiC) 웨이퍼 기판에도 형성될 수 있음은 물론이다.
니켈 산화물 박막(40A)을 상기 비정질 실리콘 박막(30A)에 형성시키기 전에 상기 비정질 실리콘 박막(30A)을 세척하는 단계를 수행할 수 있다.
상기 세척 단계는 제 1 내지 제 4 세척 공정으로 이루어질 수 있다. 상기 제 1 세척 공정에서는 불산(HF)을 사용하여 비정질 실리콘 박막(30A)의 표면 세척이 이루어질 수 있다. 상기 제 2 세척 공정에서는 탈이온수를 사용하여 비정질 실리콘 박막의 표면에 잔존하는 불산을 제거하는 공정이 이루어질 수 있다. 상기 제 3 세척 공정에서는 과산화수소(H2O2)를 사용하여 비정질 실리콘 박막을 세척하는 공정이 이루어질 수 있다. 그리고, 상기 제 4 세척 공정에서는 탈이온수를 사용하여 비정질 실리콘 박막 표면에 잔존하는 과산화수소를 세척하여 제거하는 공정이 이루어질 수 있다.
상기 비정질 실리콘 박막(30A)의 표면에 오염 물질이 존재하게 되면, 니켈 산화물 박막이 균일하게 형성되지 못하고 비정질 실리콘 박막(30A)의 결정화 과정에서 실리콘 박막의 특성이 불균일하게 된다. 상기 세척단계는 비정질 실리콘 박막의 형성공정에 따라 오염원이 많은 경우에는 추가적으로 세척공정을 실시할 수 있으며, 오염원이 없는 경우에 일부 세척공정이 생략될 수 있음은 물론이다. 한편, 상기 비정질 실리콘 박막은 오염이 심하지 않은 경우에 메탄올, 아세톤, 탈이온수를 사용하여 세척할 수 있음도 물론이다.
본 발명의 실시예에 따른 니켈 산화물 박막 형성 단계(S120)는, 원자층 증착법(Atomic Layer Deposition, ALD), 화학 기상 증착법(Chemical Vapor Deposition, CVD), 저압 화학 기상 증착법(Low-Pressure Chemical Vapor Deposition, LPCVD), 플라즈마 강화 화학 기상 증착법(Plasma-enhanced Chemical Vapor Deposition, PECVD) 또는 물리 기상 증착법(Physical Vapor Deposition PVD)으로 진행할 수 있으며, 이 중 원자층 증착법을 이용하여 진행하는 것이 바람직하다.
이하에서는 원자층 증착법을 이용한 니켈 산화물 박막 형성 방법에 대하여 설명하도록 한다.
1) 니켈 증착층 형성 단계( S121 )
상기 니켈 증착층 형성 단계(S121)는 상기 자기조립단분자막 미세 패턴(20B)이 형성된 비정질 실리콘 박막(30A)을 원자층 증착 챔버에 장착하고, 상기 원자층 증착 챔버에 니켈 원을 공급하여 상기 자기조립단분자막 미세 패턴(20B) 및 상기 비정질 실리콘 박막(30A)의 상면에 니켈 증착층을 형성한다. 이때, 형성된 니켈 증착층은 상기 자기조립단분자막 미세 패턴(20B)에 의해 비정질 실리콘 박막(30A)의 표면 중 노출된 부분에만 형성될 수 있다.
상기 니켈 원은 하기의 화학식으로 표현되는 니켈 아미노알콕사이드(amino-alkoxide)(Ni(dmamp)2) 혹은 Ni(dmamb)2를 포함할 수 있다.
Figure 112011028939298-pat00001
상기 화학식 1에서, m은 1 내지 3 범위의 정수고, R 및 R'은 C1-C4 선형 또는 분지형 알킬기이며, 바람직하게는 m은 1 또는 2이다.
또한, 상기 니켈 원은 니켈 알콕사이드, 비스(디메틸아미노-2-메틸-부톡시)니켈(Ⅱ)[Ni(dmamb)2], 염화니켈(NiCl2), Ni(acac)2 (acac = 아세틸아세토네이토), Ni(tmhd)2 (tmhd = 2,2,6,6-테트라메틸-3,5-헵탄디오네이토), Ni(dmg)2 (dmg = 디메틸글리옥시메이토), Ni(apo)2 (apo = 2-아미노-펜트-2-엔-4-오네이토), Cp2Ni (cp = 사이클로펜타다이에닐), MeCp2Ni (MeCp = 메틸 사이클로펜타다이에닐), 및 CpAllylNi (cpAllyl = 사이클로펜타다이에닐알릴) 중 어느 하나의 화합물을 포함할 수 있다.
상기 니켈 증착층 형성 단계(S121)에서 니켈 원으로 Ni(dmamp)2 혹은 Ni(dmamb)2를 사용하는 경우에 1주기당 0.1초 이상 공급되며, 공급시간을 0.1초미만으로 하게 되면 니켈 공급원의 증착이 충분하지 않게 되며 니켈 산화물 박막의 균일한 형성이 어렵게 된다. 또한, 상기 니켈 증착층 형성 단계(S121)에서 니켈 -원의 공급시간에 따라 일정 시간까지는 니켈 산화막의 성장속도가 증가하지만, 일정 시간 이상이 되면 성장 속도가 더 이상 증가하지 않게 된다.
니켈 원의 승화온도가 10-2 torr에서 60도 내지 70도이므로, 상기 니켈 증착층 형성 단계(S121)에서 공급되는 니켈 공급원의 온도는, 실온보다는 50도 내지 120℃가 바람직하다. 60도 이하이면 니켈 공급원의 원활한 형성이 어렵고, 120도 이상의 고온에서는 Particle의 발생 가능성이 있다. 또한, 상기 비정질 실리콘 박막은 온도가 0 내지 400 ℃, 더욱 바람직하게는 90 내지 170 ℃로 유지되는 것이 우수한 특성을 갖는 니켈 산화물 박막을 형성하는데 바람직하다. 따라서, 상기 유리기판과 비정질 실리콘 박막이 장착되는 원자층 증착 챔버의 온도가 0 내지 400 ℃, 더욱 바람직하게는 90 내지 170 ℃로 유지된다.
2) 미반응 니켈 원 제거 단계( S123 )
미반응 니켈 원 제거 단계(S123)에서는 니켈 증착층 형성 단계(S121)를 통해 비정질 실리콘 박막(30A)의 상부로 공급된 니켈 원 중에서 비정질 실리콘 박막(30A)과 반응하지 않은 미반응 니켈 원과 반응 부산물을 제거한다. 상기 미반응 니켈 원은 원자층 증착 챔버 내부로 공급되는 아르곤(Ar), 질소(N2)와 같은 불활성 가스에 의하여 원자층 증착 챔버 내부와 비정질 실리콘 박막(30A)의 상면으로부터 제거된다. 또한, 상기 미반응 니켈 원은 원자층 증착 챔버를 진공 펌프로 흡입하여 제거할 수 있다.
3) 니켈 산화물 박막 형성 단계( S125 )
니켈 산화물 박막 형성 단계(S125)에서는 비정질 실리콘 박막(30A)의 상면에 형성된 니켈 증착층에 산소 원을 공급하여 니켈 증착층과 산화반응에 의하여 니켈 산화물 박막(40A)을 형성한다. 상기 산소 원으로는 물, 산소, 오존 중 어느 하나 또는 이들의 혼합물이 사용될 수 있다. 또한, 상기 산소 원으로 산소가 사용될 때는 이를 플라즈마 상태로 하는 것이 니켈 증착층과 산소 원의 반응이 보다 효과적으로 일어나게 된다. 또한, 상기 산소 원은 1주기당 0.1초 이상 공급하게 되며, 공급시간을 0.1초 미만으로 하게 되면 산소 공급원의 증착이 충분하지 않게 되며 니켈 산화물 박막의 균일한 형성이 어렵게 된다.
니켈 산화물 박막 형성 단계(S125)에서는 상기 비정질 실리콘 박막(30A)의 온도가 0 내지 400 ℃, 더욱 바람직하게는 90 내지 170 ℃로 유지되는 것이 우수한 특성을 갖는 니켈 산화물 박막을 형성하는데 바람직하다. 따라서 산소 원이 온도는 상온이나, 하부층의 니켈 물질과의 화학 반응을 보장하기 위해, 상기 유리기판과 비정질 실리콘 박막(30A)이 장착되는 원자층 증착 챔버의 온도가 0 내지 400 ℃, 더욱 바람직하게는 90 내지 170 ℃로 유지된다.
4) 미반응 산소 원 제거 단계( S127 )
미반응 산소 원 제거 단계(S127)에서는 니켈 산화물 박막 형성 단계(S125)를 통해 공급된 산소 원 중 니켈 증착층과 반응하지 않은 미반응 산소 원과, 반응 부산물을 제거한다. 상기 미반응 산소 원은 원자층 증착 챔버 내부로 공급되는 아르곤(Ar), 질소(N2)와 같은 불활성 가스에 의하여 원자층 증착 챔버 내부와 비정질 실리콘 박막(30A)의 상면으로부터 제거된다. 또한, 상기 미반응 산소 원은 원자층 증착 챔버를 진공 펌프로 흡입하여 제거할 수 있다.
상기 원자층 증착법을 이용한 니켈 산화물 박막 형성 방법은 비정질 실리콘 박막의 결정화를 위한 니켈 산화물 박막의 형성에 적용되는 경우에는 1 싸이클 내지 50 싸이클을 반복하여 수행되며, 바람직하게는 1 싸이클 내지 20 싸이클을 반복하여 수행된다.
니켈 산화물 박막은, 니켈 공급원의 공급시간에 따라 대략 1 싸이클에 0.1Å 내지 1.4Å으로 형성되므로 전체 두께는 0.1Å 내지 63Å으로 형성되며 바람직하게는 0.1Å 내지 28Å으로 형성된다. 상기 니켈 산화물 박막의 두께가 0.1Å보다 작게 되면 비정질 실리콘 박막의 결정화가 진행되지 않거나 결정화 시간이 길어지면서 결정화도가 떨어지게 된다. 또한, 상기 니켈 산화물 박막의 두께가 63Å보다 크게 되면 비정질 실리콘 박막의 결정화 후에 실리콘 박막의 표면에 니켈 산화물 성분의 잔존량이 많게 되어 이들을 제거하는 공정을 추가로 실시해야 한다. 또한, 상기 니켈 원이 공급되는 시간은 니켈 원의 종류와 니켈 공급원의 공급 양에 따라 적정한 두께의 니켈 산화물 박막을 형성하기 위한 시간으로 조절될 수 있다. 한편, 상기 니켈 산화물 박막은 니켈 원의 종류가 변경되면 싸이클에 따른 형성되는 두께가 다를 수 있음은 물론이다.
본 발명의 실시예에 따른 니켈 산화물 박막 형성 방법에 따르면, 상기 니켈 산화물 박막은 가능한 박막으로 형성되며 바람직하게는 수 내지 수십 옹스트롱(Å) 두께의 박막으로 형성되며, 비정질 실리콘 박막의 결정화에 필요한 니켈의 양에 따라 적정한 두께로 형성되는 것이 가능하게 된다.
3. 자기조립단분자막 및 니켈 산화물 박막 제거 단계( S130 )
도 4는 도 1의 자기조립단분자막 및 니켈 산화물 박막 제거 단계를 도시한 도면이다.
자기조립단분자막 및 니켈 산화물 박막 제거 단계(S130)에서는 자기조립단분자막 미세 패턴(20B)과, 상기 자기조립단분자막 미세 패턴(20B) 상에 형성된 니켈 산화물 박막(40A)을 제거한다. 제거방법으로는 자외선 조사를 이용한 방법, 혹은 유기 용매와 초음파를 이용한 방법이 있을 수 있다. 여기서 유기 용매로는 헥세인(Hexane) 혹은 에탄올(Ethanol)을 이용할 수 있다. 한편, 고온 열처리를 통한 버닝(burning)에 의한 제거도 가능하다.상기와 같은 과정을 통해 비정질 실리콘 박막(30A)의 상면에는 니켈 산화물 박막 미세 패턴(40B)이 형성된다. 여기서, 비정질 실리콘 박막(30A)의 상면은 니켈 산화물 박막 미세 패턴(40B)에 의해 그 일부가 노출된다.
따라서, 자기조립단분자막 미세 패턴(20B)은 비정질 실리콘 박막(30A)의 일부에 니켈 산화물 박막(40A)이 직접 증착되지 않게 함으로써, 비정질 실리콘 박막의 결정화에 사용되는 니켈의 양을 줄일 수 있다. 또한, 상기 미세 패턴은 자기조립단분자막으로 형성되므로 마이크로 단위의 사이즈로 조절 가능하다. 따라서, 상기 미세 패턴의 사이즈에 따른 비정질 실리콘 박막의 결정화에 사용되는 니켈의 양의 조절이 가능해진다.
4. 비정질 실리콘 박막 결정화 단계( S140 )
도 5a 내지 도 5c는 도 1의 비정질 실리콘 박막 결정화 단계(S140)를 설명하기 위해 도시한 도면이다.
상기 비정질 실리콘 박막 결정화 단계(S140)에서는 비정질 실리콘 박막(30A)과 니켈 산화물 박막 미세 패턴(40B)을 열처리하여 비정질 실리콘 박막(30A)을 다결정(혹은 결정질) 실리콘 박막(30B)으로 결정화시킨다.
상기 결정화 단계(S140)는 수소, 질소, 아르곤, 수소/질소 혼합가스, 수소/아르곤 혼합가스 혹은 진공 등의 분위기에서 실시되며, 400℃ 내지 750℃의 온도에서 수분 내지 수 시간 동안 수행된다. 또한, 열처리 온도는 약 500 내지 550℃가 바람직하며, 이러한 열처리 온도는 고체상 결정화(solid phase crystallization)의 어널링 온도보다 훨씬 낮은 온도이다. 한편, 상기 결정화 단계(S140)는 급속 열처리(Rapid Thermal Annealing), 엑사이머 레이저 열처리(Excimer Laser Annealing)와 같은 열처리 방법으로 진행될 수 있음은 물론이다.
상기와 같이 열처리를 진행하면 먼저, 도 5a에 도시된 바와 같이 상기 비정질 실리콘 박막(30A) 영역 중 상기 니켈 산화물 박막 미세 패턴(40B)와 대응되는 영역에 금속유도결정화(Metal Induced Crystallization, MIC)가 진행된다.
금속유도결정화가 진행된 이후, 도 5b에 도시된 바와 같이, 니켈 산화물 박막 미세 패턴(40B)이 형성되지 않은 비정질 실리콘 박막(30A)의 영역에 금속유도측면결정화(Metal-Induced Lateral Crystallization, MILC)가 진행된다.
이후, 상기 금속유도결정화 과정과 금속유도측면결정화 과정이 완료되면, 도 5c에 도시된 바와 같이, 비정질 실리콘 박막(30A)의 상부는 다결정 실리콘 박막(30B)으로 형성된다. 한편, 상기 니켈 산화물 박막 미세 패턴(40B)은, 두께가 균일게 형성되어 비정질 실리콘 박막(30A)이 금속유도결정화 및 금속유도측면결정화되는 과정에서 비정질 실리콘 박막으로 확산되므로, 결정화가 완료되면 다결정 실리콘 박막(30A)의 상면에 거의 잔존하지 않게 된다.
[실험예]
도 6은 원자력 현미경을 이용하여 비정질 실리콘 박막 상에 형성된 자기조립단분자막을 나타낸 이미지이다.
도 6에 도시된 바와 같이, 비정질 실리콘 박막 상에 일정한 높이와 패턴간 간격 그리고 주기적 패턴을 갖는 자기조립단분자막(SAMs)이 형성된다. 도 6에 도시된 자기조립단분자막(SAMs)의 두께는 약 2nm로 측정되었다. 또한, 도 6에 도시된 자기조립단분자막(SAMs)은 2nm 정도의 두께에도 불구하고, 약 10μm의 폭으로 각각 형성된 것을 알 수 있다. 즉, 비정질 실리콘 박막 상에서 나노 패턴과 마이크로 패턴(자기조립단분자막(SAMs))이 동시에 형성된 것을 알 수 있다.
도 7은 비정질 실리콘 박막이 결정화되는 과정을 나타낸 광학 이미지이다.
도 7에 도시된 바와 같이 비정질 실리콘 박막의 결정화 과정은 시간 의존성(time-dependent)이 있다는 것을 알 수 있다. 즉, 결정화 과정은 니켈유도결정화의 진행이 완료된 후 시간이 지남에 따라 서로의 패턴을 향해 니켈유도측면결정화의 진행이 이루어진다는 것이다. 즉, 도 7의 광학 이미지에 도시된 바와 같이, 열처리 진행 후 20분 정도에 니켈유도결정화가 진행되고(규화 니켈(NiSi2) 성분이 검출됨), 그 이후 100분 내지 180분 사이에서 니켈유도측면결정화가 진행되며, 약 260분 정도 경과되면 결정화가 완료된다는 것을 알 수 있다.
도 8은 비정질 실리콘 박막의 금속유도측면결정화 시 측면 성장 영역의 모서리 부분에서 측정된 라만 스펙트럼(Raman Spectrum)을 나타낸 그래프이다. 상기 모서리 부분은 비정질 실리콘도 일부 포함하고 있으며, 상기 모서리 부분에서 검출된 결정화물은 약 82% 정도 나타났다.
도 9는 소정의 온도 범위에서 결정화되는 비정질 실리콘 박막의 시간 의존성을 나타낸 그래프이다.
도 9에 도시된 바와 같이, 결정화 단계 시 열처리 온도를 500℃와 550℃로 진행하였으며, 측면 성장 속도는 열처리 온도가 500℃의 경우, 0.0157μm/min이고, 550℃인 경우 0.19μm/min로 나타났다.
본 발명의 실시예에 따른 비정질 실리콘 박막의 결정화 방법에 따르면, 비정질 실리콘 박막 상에 균일하게 니켈 산화물 박막을 형성할 수 있다. 또한, 소프트 리소그래피를 통해 형성되는 자기조립단분자막 미세 패턴을 이용하여 결정화에 사용되는 니켈 양을 조절할 수 있다. 또한, 금속유도결정화 및 금속유도측면결정화를 이용하여 고체상 결정화의 열처리 온도보다 낮은 온도에서 결정화를 진행할 수 있다.
도 10은 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 단면도이다.
도 10을 참조하면, 본 발명의 다결정 실리콘 박막 트랜지스터는, 절연기판(1000), 상기 절연기판(1000) 상에 형성된 활성층(1100), 상기 활성층(1100)을 덮는 게이트 절연막(1210), 상기 활성층(1100)과 대응하는 상기 게이트 절연막(1210) 상에 형성된 게이트 전극(1200), 상기 게이트 전극(1200)을 덮는 층간 절연막(1220), 상기 게이트 절연막(1210)과 층간 절연막(1220)을 관통하여 상기 활성층(1100)과 각각 전기적으로 연결된 소스 전극(1300) 및 드레인 전극(1400)을 포함한다.
상기 활성층(1100)은 본 발명의 실시예에 따른 결정화 방법을 통해 형성된 다결정 실리콘 박막을 포함한다.
상기 소스 전극(1300)은 상기 게이트 절연막(1210)과 층간 절연막(1220)에 형성된 콘택홀을 통하여 상기 활성층(1100)의 소스 영역(A)과 전기적으로 연결될 수 있다.
상기 드레인 전극(1400)은 상기 게이트 절연막(1210)과 층간 절연막(1220)에 형성된 콘택홀을 통하여 상기 활성층(1100)의 드레인 영역(B)과 전기적으로 연결될 수 있다.
이상에서 설명한 것은 본 발명에 따른 비정질 실리콘 박막의 결정화 방법 및 상기 결정화 방법에 의해 형성된 다결정 실리콘 박막을 포함하는 트랜지스터를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
10: PMDS 스탬프
20A: OTS 혼합물
20B: OTS 자기조립단분자막 미세 패턴
30A: 비정질 실리콘 박막
30B: 다결정 실리콘 박막
40A: 니켈 산화물 박막
40B: 니켈 산화물 박막 미세 패턴
1000: 절연기판
1100: 활성층
1200: 게이트 전극
1210: 게이트 절연막
1220: 층간 절연막
1300: 소스 전극
1400: 드레인 전극

Claims (11)

  1. (a) 비정질 실리콘 박막의 상면의 적어도 일부가 노출되도록 상기 비정질 실리콘 박막의 상면에 자기조립단분자막을 형성하는 단계;
    (b) 상기 자기조립단분자막의 상면과 상기 비정질 실리콘 박막의 노출된 상면에 니켈 산화물 박막을 형성하는 단계;
    (c) 상기 자기조립단분자막과 상기 자기조립단분자막의 상면에 형성된 니켈 산화물 박막을 제거하는 단계; 및
    (d) 상기 비정질 실리콘 박막의 노출된 상면에 형성된 니켈 산화물 박막을 이용하여 상기 비정질 실리콘 박막을 결정화하는 단계를 포함하며,
    상기 (d) 단계는,
    상기 비정질 실리콘 박막의 상면 중 니켈 산화물 박막이 형성된 영역에서 진행되는 금속유도결정화(Metal Induced Crystallization, MIC)와, 니켈 산화물 박막이 형성되지 않은 영역에서 진행되는 금속유도측면결정화(Metal-Induced Lateral Crystallization, MILC)에 의하여 상기 비정질 실리콘 박막이 전체적으로 결정화가 진행되도록 하는 비정질 실리콘 박막의 결정화 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계는,
    소프트 리소그래피를 이용하여 상기 비정질 실리콘 박막 상면에 소정의 미세 패턴을 갖는 자기조립단분자막을 형성하는 비정질 실리콘 박막의 결정화 방법.
  3. 제 2 항에 있어서,
    상기 (a) 단계는,
    미세 접촉 인쇄(micro contact printing)을 이용하여 수행하고,
    상기 미세 접촉 인쇄는,
    (a-1) 소정의 미세 패턴을 갖는 스탬프 상에 OTS(Octadecyltrichlorosilane) 혼합물을 코팅하는 단계;
    (a-2) 상기 코팅된 OTS 혼합물을 이용하여 상기 비정질 실리콘 박막의 상면에 상기 미세 패턴이 인쇄되도록 상기 스탬프를 상기 비정질 실리콘 박막에 접촉시키는 단계; 및
    (a-3) 상기 비정질 실리콘 박막으로부터 상기 스탬프을 분리하여 상기 비정질 실리콘 박막의 상면에 상기 미세 패턴을 갖는 OTS 자기조립단분자막을 형성하는 단계를 포함하는 비정질 실리콘 박막의 결정화 방법.
  4. 제 1 항에 있어서,
    상기 (b) 단계는,
    원자층 증착법(Atomic Layer Deposition, ALD)을 이용하여 수행하고,
    상기 원자층 증착법은,
    (b-1) 상기 자기조립단분자막이 형성된 비정질 실리콘 박막에 니켈 원을 공급하여 니켈 증착층을 형성하는 단계;
    (b-2) 미반응 니켈 원과 반응 부산물을 제거하는 단계;
    (b-3) 상기 니켈 증착층에 산소 원을 공급하여 상기 니켈 증착층을 니켈 산화물 박막으로 형성하는 단계; 및
    (b-4) 미반응 산소 원과 반응 부산물을 제거하는 단계를 포함하는 비정질 실리콘 박막의 결정화 방법.
  5. 제 4 항에 있어서,
    상기 (b) 단계는 0℃ 내지 400℃의 온도에서 진행하는 비정질 실리콘 박막의 결정화 방법.
  6. 제 4 항에 있어서,
    상기 (b-1) 단계 내지 상기 (b-4) 단계는 1 사이클 내지 50 사이클로 수행하는 비정질 실리콘 박막의 결정화 방법.
  7. 제 6 항에 있어서,
    상기 니켈 산화물 박막은 0.1Å 내지 63Å으로 형성하는 비정질 실리콘 박막의 결정화 방법.
  8. 제 1 항에 있어서,
    상기 (c) 단계는,
    유기용매와 초음파를 이용한 제거방법, 자외선 조사에 의한 제거방법 및 고온 열처리에 의한 제거방법 중 하나의 제거방법으로 진행하고,
    상기 유기용매는 헥세인(Hexane) 및 에탄올(Ethanol) 중 하나를 포함하는 비정질 실리콘 박막의 결정화 방법.
  9. 제 1 항에 있어서,
    상기 (d) 단계는 400 내지 800℃ 온도에서 열처리하여 진행하는 비정질 실리콘 박막의 결정화 방법.
  10. 삭제
  11. 제 1 항 내지 제 9 항 중 어느 한 항의 결정화 방법에 의해 형성된 다결정 실리콘 박막을 포함하는 다결정 실리콘 박막 트랜지스터.
KR1020110036092A 2011-04-19 2011-04-19 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터 KR101319037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110036092A KR101319037B1 (ko) 2011-04-19 2011-04-19 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110036092A KR101319037B1 (ko) 2011-04-19 2011-04-19 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20120118615A KR20120118615A (ko) 2012-10-29
KR101319037B1 true KR101319037B1 (ko) 2013-10-17

Family

ID=47285999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110036092A KR101319037B1 (ko) 2011-04-19 2011-04-19 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR101319037B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116159729A (zh) * 2023-03-02 2023-05-26 江南大学 一种增强分子自扩散能力的三维微结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950026037A (ko) * 1994-02-22 1995-09-18 이헌조 박막트랜지스터
KR20050113035A (ko) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 비정질 실리콘막의 결정화 방법
KR20070081218A (ko) * 2006-02-10 2007-08-16 황진하 니켈 산화물 박막 형성방법과 이를 이용한 비정질 실리콘박막의 결정화 방법 및 박막 트랜지스터 제조 방법.
KR20080058897A (ko) * 2006-12-22 2008-06-26 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950026037A (ko) * 1994-02-22 1995-09-18 이헌조 박막트랜지스터
KR20050113035A (ko) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 비정질 실리콘막의 결정화 방법
KR20070081218A (ko) * 2006-02-10 2007-08-16 황진하 니켈 산화물 박막 형성방법과 이를 이용한 비정질 실리콘박막의 결정화 방법 및 박막 트랜지스터 제조 방법.
KR20080058897A (ko) * 2006-12-22 2008-06-26 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법

Also Published As

Publication number Publication date
KR20120118615A (ko) 2012-10-29

Similar Documents

Publication Publication Date Title
TW579602B (en) Semiconductor device and method for manufacturing same
KR100881992B1 (ko) 반도체장치 제조방법
KR100437296B1 (ko) 박막트랜지스터및그제조방법
KR100301888B1 (ko) 미소 입자 또는 세선의 성장 위치가 제어 가능한 미세 구조의 제조방법 및 그 미세 구조를 사용한 반도체 소자
JP4589295B2 (ja) 薄膜トランジスタ及びその製造方法
US20050236622A1 (en) Electronic device and method of manufacturing the same
WO2000044033A1 (fr) Procede et appareil de depot de film
US6348367B1 (en) Method for manufacturing a semiconductor device
US20070077356A1 (en) Method for atomic layer deposition of materials using an atmospheric pressure for semiconductor devices
KR20070055898A (ko) 실리콘 박막의 원자층 증착 방법
KR100753997B1 (ko) 니켈 산화물 박막 형성방법과 이를 이용한 비정질 실리콘박막의 결정화 방법 및 박막 트랜지스터 제조 방법.
KR101319037B1 (ko) 비정질 실리콘 박막의 결정화 방법 및 다결정 실리콘 박막 트랜지스터
KR100732858B1 (ko) 다결정질 박막의 현장 성장방법
JP2010141368A (ja) 金属または金属化合物の吸着装置及び方法
KR100773123B1 (ko) 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법
TWI258875B (en) Manufacturing method of semiconductor device and semiconductor device
US7141461B2 (en) Method for manufacturing a semiconductor device
US6974763B1 (en) Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
JP2005303265A (ja) 低温ポリシリコンｔｆｔゲート酸化膜の形成方法
JP2004356637A (ja) 薄膜トランジスタ及びその製造方法
JP4115582B2 (ja) 半導体装置の作製方法
JP2001223208A (ja) 半導体素子製造装置および半導体素子の製造方法
JPS6344720A (ja) 結晶性堆積膜の形成方法
JP4247661B2 (ja) 半導体薄膜の製造方法、半導体装置の製造方法
TWI291718B (en) Active matrix display devices and the manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee