KR20110122533A - 다결정 실리콘 박막의 제조방법 - Google Patents

다결정 실리콘 박막의 제조방법 Download PDF

Info

Publication number
KR20110122533A
KR20110122533A KR1020100042092A KR20100042092A KR20110122533A KR 20110122533 A KR20110122533 A KR 20110122533A KR 1020100042092 A KR1020100042092 A KR 1020100042092A KR 20100042092 A KR20100042092 A KR 20100042092A KR 20110122533 A KR20110122533 A KR 20110122533A
Authority
KR
South Korea
Prior art keywords
layer
silicon
metal
silicon layer
kpa
Prior art date
Application number
KR1020100042092A
Other languages
English (en)
Other versions
KR101131216B1 (ko
Inventor
이원태
조한식
김상규
Original Assignee
노코드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노코드 주식회사 filed Critical 노코드 주식회사
Priority to KR20100042092A priority Critical patent/KR101131216B1/ko
Publication of KR20110122533A publication Critical patent/KR20110122533A/ko
Application granted granted Critical
Publication of KR101131216B1 publication Critical patent/KR101131216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Recrystallisation Techniques (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키는 금속층 형성단계; 상기 금속층 형성단계에서 형성된 상기 금속층을 열처리하여 금속 산화막을 형성하는 제1열처리 단계; 상기 산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성 단계; 상기 산화막과 상기 제1실리콘층을 열처리하여 금속 실리 산화 촉매막을 형성하는 제2열처리 단계; 상기 촉매막 위에 비정질 실리콘을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성 단계; 상기 제2실리콘층 위에 적층하여 상기 제1실리콘층의 열처리시 결정화에 참여하지 않는 여분의 금속입자를 흡수하는 잉여 금속 흡수층을 형성하는 잉여 금속 흡수층 형성 단계; 상기 제2실리콘층을 열처리하여 상기 제2실리콘층에서 결정질 실리콘이 생성되도록 하는 예비 결정화 단계; 및 상기 예비 결정화 단계 후에 상기 잉여 금속 흡수층을 제거하는 잉여 금속 흡수층 제거 단계; 를 포함하는 것을 특징으로 한다.

Description

다결정 실리콘 박막의 제조방법{Manufacturing method for thin film of poly-crystalline silicon}
본 발명은 태양전지 등에 사용되는 다결정 실리콘 박막을 제조하는 방법에 관한 것으로서, 더 구체적으로는 비정질 실리콘의 박막을 금속유도결정화법에 의해 효과적으로 다결정 실리콘 박막을 제조하는 방법에 관한 것이다.
일반적으로, 다결정 실리콘(poly-Si)의 제조에서 일어나는 대부분의 문제점은 고온에서 취약한 유리 기판의 사용으로 인해 공정 온도를 비정질 실리콘(a-Si) 박막이 결정화되는 온도로 충분히 올릴 수 없는 것이다.
다결정 실리콘(poly-Si)의 제조에서 고온의 열처리가 필요한 공정은 비정질 실리콘(a-Si) 박막을 결정질 실리콘 박막으로 바꾸는 결정화 열처리(Crystallization)와 도핑(Doping) 후 전기적으로 활성화시키는 활성화 열처리(Dopant Activation) 등이다.
현재, 유리 기판이 허용하는 저온의 온도에서, 빠른 시간 내에 다결정 실리콘 박막을 형성하는 다양한 공정(LTPS:Low Temperature poly-Si)이 제안되고 있다. 다결정 실리콘 박막을 형성하는 대표적인 방법은 고상결정화법(SPC, Solid Phase Crystallization), 엑시머 레이저 순간 조사법(ELA, Excimer Laser Annealing), 금속유도 결정화법(MIC, Metal Induced Crystallization) 등이다.
SPC(Solid Phase Crystallization)는, 비정질 실리콘(a-Si)으로부터 다결정 실리콘(poly-Si) 박막을 얻는 가장 직접적이고도 오래 사용된 방법이다. SPC는 비정질 실리콘 박막을 600℃ 이상의 온도에서 수십 시간 동안 열처리하여 결정립의 크기가 수 마이크로 내외인 다결정 실리콘 박막을 얻는 방법이다. 이 방법으로 얻어진 다결정 실리콘 박막은 결정립 내의 결함밀도가 높고, 열처리 온도가 높기 때문에 유리 기판을 사용하기 어려우며, 장시간의 열처리로 인해 공정시간이 긴 단점이 있다.
ELA(Excimer Laser Annealing)는 비정질 실리콘 박막에 나노초(nano-second) 동안 엑시머 레이저를 순간 조사하여, 유리 기판의 손상 없이 비정질 실리콘 박막을 용융 및 재결정시키는 방법이다.
그러나, ELA는 양산 공정에서 상당한 문제점이 있는 것으로 알려져 있다. ELA는 레이저 조사량에 따른 다결정 실리콘(poly-Si) 박막의 그레인 구조가 매우 불균일하다. ELA는 공정 범위가 좁아 균일한 결정질 실리콘 박막의 제조가 어려운 문제점이 있다. 또한, 다결정 실리콘 박막의 표면이 거칠어 소자의 특성에 나쁜 영향을 주게 된다. 이러한 문제점은 박막트랜지스터(Thin Film Transistor, TFT)의 균일도가 중요한 유기발광다이오드(Organic Light Emitting Diode, OLED)의 응용에 있어서는 더욱 심각한 것이다.
이러한 문제점을 극복하기 위해 제시된 방법이 금속유도결정화법(MIC, Metal Induced Crystallization)이다. MIC는 비정질 실리콘에 금속 촉매를 스퍼터링이나 스핀 코팅의 방법으로 도포한 후에 낮은 온도에서 열처리하여 실리콘의 결정화를 유도하는 방법이다. 금속 촉매로 니켈(Ni), 구리(Cu), 알루미늄(Al), 팔라듐(Pd) 등의 다양한 금속이 사용 가능하다. 일반적으로 MIC에는 반응 제어가 쉽고 큰 그레인이 얻어지는 니켈(Ni)이 금속 촉매로 사용되고 있다. MIC는 450℃ 미만의 낮은 온도에서 결정화가 가능하나 실제 양산공정에 적용하기에는 상당한 문제점이 있다. 이 문제점은 TFT내 활성화 영역에 확산되는 상당한 양의 금속은 전형적인 금속 오염을 일으켜 TFT 특성 중 하나인 누설전류 증가시키게 된다.
저온 다결정 실리콘(Low Temperature Poly-Si, LTPS)의 개발은 액정디스플레이장치에 적용할 목적으로 수행되었으나, 최근 능동형 유기발광다이오드(AMOLED : Active Matrix Organic Light Emitting Diode)와 박막형 다결정 실리콘 태양전지의 등장과 더불어 개발의 필요성이 더 높아지고 있다.
저렴하고 높은 생산성을 갖는 다결정 실리콘(poly-Si)의 제조방법은, 향후 시장에서 능동형 유기발광다이오드(AMOLED)가 많은 디스플레이 제품군에서 비정질 실리콘 박막트랜지스터 액정표시장치(a-Si TFT LCD)와 경쟁할 것이라는 점에서 중요하다. 다결정 실리콘의 제조방법은, 능동형 유기발광다이오드(AMOLED)가 태양전지(solar Cell)에서 결정질 웨이퍼(Wafer) 형태와 경쟁할 것이라는 점에서도 중요하다. 따라서, 제품의 생산 원가 및 시장 경쟁력은, 생산 기술이 안정화 단계에 접어든 비정질 실리콘 박막트랜지스터 액정표시장치(a-Si TFT LCD) 및 결정질 웨이퍼 형태의 태양전지와 비교하여 얼마나 싼 가격에 안정적으로 다결정 실리콘을 제조할 수 있느냐에 달려있다.
도 1에는 금속유도결정화법에 의해 비정질 실리콘으로부터 다결정 실리콘 박막을 얻는 제조공정이 도식적으로 도시되어 있다. 도 1을 참조하면 종래의 공정에서는 유리와 같은 기판(1)에 실리콘 산화물(SiO2)로 이루어진 완충층(2)을 형성하고 그 완충층(2)에 비정질 실리콘층(3)을 플라즈마 화학증착법(PECVD, Plasma Enhanced Chemical Vapor Deposition)으로 형성한 다음, 비정질 실리콘층(3)에 니켈(Ni)과 같은 금속을 스퍼터링(sputtering)하여 도포한 후에 약 700℃ 정도로 RTA(Rapid Thermal Annealing) 방식으로 열처리하여 비정질 실리콘층(3)으로부터 결정질 실리콘(4)이 형성되도록 한다. 그런데, 종래의 방식에 의하면 비정질 실리콘층(3)의 상부에 도포되는 금속의 양을 정밀하게 제어하기 어렵기 때문에 과잉으로 도포된 금속을 제거하여 주어야 하는 등의 불편한 문제점이 있다. 이러한 공정은 제조비용을 상승시킬 뿐 아니라 결정화된 실리콘의 품질에 나쁜 영향을 미친다.
본 발명의 목적은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 금속유도결정화법을 사용하여 다결정 실리콘 박막을 제조하는 방법에 있어서, 낮은 온도에서 결정화가 가능하게 함으로써 효율적인 다결정 실리콘 박막의 제조방법을 제공함에 있다.
상기의 목적을 달성하기 위해 본 발명에 따른 다결정 실리콘 박막의 제조방법은, 절연 기판상에 금속층을 형성시키는 금속층 형성단계;
상기 금속층 형성단계에서 형성된 상기 금속층을 열처리하여 금속 산화막을 형성하는 제1열처리 단계;
상기 산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성 단계;
상기 산화막과 상기 제1실리콘층을 열처리하여 금속 실리 산화 촉매막을 형성하는 제2열처리 단계;
상기 촉매막 위에 비정질 실리콘을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성 단계;
상기 제2실리콘층 위에 적층하여 상기 제2실리콘층의 열처리시 상기 제2실리콘층으로부터 발생되는 잉여 금속입자를 흡수하고 외부로부터 상기 제2실리콘층으로 불순물이 유입되는 것을 차단하는 잉여 금속 흡수층을 형성하는 잉여 금속 흡수층 형성 단계;
상기 제2실리콘층을 열처리하여 상기 제2실리콘층에서 결정질 실리콘이 생성되도록 하는 예비 결정화 단계; 및
상기 예비 결정화 단계 후에 상기 잉여 금속 흡수층을 제거하는 잉여 금속 흡수층 제거 단계; 를 포함하는 점에 특징이 있다.
상기 잉여 금속 흡수층 제거 단계 후에 결정화된 상기 제2실리콘층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성 단계;
상기 제3실리콘층 위에 적층하여 제3실리콘층의 열처리시 외부로부터 상기 제3실리콘층으로 불순물이 유입되는 것을 차단하는 차단층을 형성하는 차단층 형성 단계;
상기 차단층 형성 단계 후에 상기 제3실리콘층을 열처리하여 결정질 실리콘이 생성되도록 하는 최종 결정화 단계; 및
상기 최종 결정화 단계 후에 상기 차단층을 제거하는 차단층 제거 단계;를 포함하는 것이 바람직하다.
상기 금속층의 두께는 5Å 내지 1500Å이며, 상기 산화막의 두께는 1Å 내지 300Å이며, 상기 제1실리콘층의 두께는 5Å 내지 1500Å이며, 상기 금속층의 두께와 상기 제1실리콘층의 두께의 비는 1:0.2 내지 1:6이며, 상기 제2실리콘층의 두께는 5Å 내지 20000Å이며, 상기 잉여 금속 흡수층 및 상기 차단층의 두께는 5Å 내지 20000Å이고, 상기 제3실리콘층의 두께는 5Å 내지 20000Å 인 것이 바람직하다.
상기 잉여 금속 흡수층 또는 상기 차단층은 실리콘의 질화물, 실리콘의 산화물, 플루오르 화합물 중 어느 하나로 이루어진 것이 바람직하다.
상기 제1열처리 단계에서의 열처리 온도는 50℃ 내지 1000℃이고, 상기 제2열처리 단계에서의 열처리 온도는 50℃ 내지 1000℃인 것이 바람직하다.
상기 금속층 형성단계 후에 상기 금속층의 일부분을 사진 식각 방법으로 제거하는 패터닝 단계 후에 제1실리콘층 형성단계를 실시할 수 있다.
상기 제2실리콘층 형성 단계 또는 상기 제3실리콘층 형성 단계에서 적층되는 비정질 실리콘은 비정질 실리콘게르마늄(SiGe)이나 비정질 실리콘탄화물(SiC)로 치환될 수 있다.
본 발명에 따른 다결정 실리콘 박막의 제조방법은, 종래의 금속유도 결정화법에 비하여 저온에서 향상된 결정화가 가능하여 평판 디스플레이 소자 및 태양 전지에 적용이 가능한 다결정 실리콘 박막을 제공하는 효과가 있다.
도 1은 금속유도결정화법에 의한 종래의 다결정 실리콘 박막의 제조방법을 설명하기 위한 도면이다.
도 2는 발명의 바람직한 실시 예에 따른 제조공정을 보여주는 도면이다.
도 3은 도 2에 도시된 제1열처리 단계 후의 단면을 보여주는 도면이다.
도 4는 도 2에 도시된 제1실리콘층 형성 단계 후의 단면을 보여주는 도면이다.
도 5는 도 2에 도시된 제2열처리 단계 후의 단면을 보여주는 도면이다.
도 6은 도 2에 도시된 잉여 금속 흡수층 형성 단계 후의 단면을 보여주는 도면이다.
도 7은 도 2에 도시된 예비 결정화 단계 후의 단면을 보여주는 도면이다.
도 8은 도 2에 도시된 잉여 금속 흡수층 제거 단계 후의 단면을 보여주는 도면이다.
도 9는 도 2에 도시된 차단층 형성 단계 후의 단면을 보여주는 도면이다.
도 10은 도 2에 도시된 최종 결정화 단계 후의 단면을 보여주는 도면이다.
도 11은도 2에 도시된 차단층 제거 단계 후의 단면을 보여주는 도면이다.
도 12는 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다.
도 13은 도 12에 도시된 비정질 실리콘의 파수를 분석한 그래프이다.
도 14는 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다.
도 15는 도 14에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다.
도 16은 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 17은 도 16에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 18은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다.
도 19는 도 18에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 금속유도결정화법에 의한 종래의 다결정 실리콘 박막의 제조방법을 설명하기 위한 도면이다. 도 2는 발명의 바람직한 실시 예에 따른 제조공정을 보여주는 도면이다. 도 3은 도 2에 도시된 제1열처리 단계 후의 단면을 보여주는 도면이다. 도 4는 도 2에 도시된 제1실리콘층 형성 단계 후의 단면을 보여주는 도면이다. 도 5는 도 2에 도시된 제2열처리 단계 후의 단면을 보여주는 도면이다. 도 6은 도 2에 도시된 잉여 금속 흡수층 형성 단계 후의 단면을 보여주는 도면이다. 도 7은 도 2에 도시된 예비 결정화 단계 후의 단면을 보여주는 도면이다. 도 8은 도 2에 도시된 잉여 금속 흡수층 제거 단계 후의 단면을 보여주는 도면이다. 도 9는 도 2에 도시된 차단층 형성 단계 후의 단면을 보여주는 도면이다. 도 10은 도 2에 도시된 최종 결정화 단계 후의 단면을 보여주는 도면이다. 도 11은 도 2에 도시된 차단층 제거 단계 후의 단면을 보여주는 도면이다.
도 2 내지 도 11을 참조하면, 본 발명 바람직한 실시 예에 따른 다결정 실리콘 박막의 제조방법(이하, "제조방법"이라 함)은 금속층 형성단계(S1)와, 제1열처리 단계(S2)와, 제1실리콘층 형성 단계(S3)와, 제2열처리 단계(S4)와, 제2실리콘층 형성 단계(S5)와, 잉여 금속 흡수층 형성 단계(S6)와, 예비 결정화 단계(S7)와, 잉여 금속 흡수층 제거 단계(S8)와, 제3실리콘층 형성 단계(S9)와, 차단층 형성 단계(S10)와, 최종 결정화 단계(S11)와, 차단층 제거 단계(S12)를 포함하고 있다.
상기 금속층 형성단계(S1)에서는 유리와 같은 절연 기판(10)상에 니켈(Ni)과 같은 금속층(30)을 형성시킨다. 상기 기판(10)은 실리콘 질화물(SiN) 또는 실리콘 산화물(SiO2)과 같은 물질로 이루어진 완충층(20)을 포함하고 있다. 상기 완충층(20)은 절연기능을 하기 위해 마련된 것이다. 또한, 상기 완충층(20)은 후술하는 제2열처리 단계(S4) 또는 예비 결정화 단계(S7) 또는 최종 결정화 단계(S11)에서 상기 기판(10)으로부터 후술하는 제1실리콘층(50) 또는 제2실리콘층(60) 또는 제3실리콘층(70)에 불순물이 확산 되어 제1실리콘층(50)이나 제2실리콘층(60) 또는 제3실리콘층(70)에 불순물이 오염되는 것을 방지하기 위해 마련된 것이다. 상기 금속층(30)은 스퍼터링(sputtering) 또는 플라즈마 화학증착(PECVD)과 같은 알려진 방법에 의해 수행될 수 있다. 상기 금속층(30)의 두께는 5Å 내지 1500Å인 것이 바람직하다. 상기 금속층(30)의 두께가 5Å 미만인 경우에는 상기 금속층(30)의 두께가 너무 얇아서 공정 재현성이 나빠지는 문제점과 넓은 면적에 증착시 상기 금속층(30)의 균일성(uniformity)이 나빠지는 문제점이 있다. 한편, 상기 금속층(30)의 두께가 1500Å을 초과하는 경우에는 후술하는 제2실리콘층(60)에 지나치게 많은 금속이 침투하여 금속의 오염문제가 발생함으로써 후술하는 예비 결정화 단계(S7) 및 최종 결정화 단계(S11)에서 형성되는 다결정 실리콘을 포함하는 디바이스(device)의 특성을 저하시키는 문제점이 있다. 상기 금속층 형성단계(S1) 후에 상기 금속층(30)의 일부분을 사진 식각 방법으로 제거하는 패터닝 단계를 실시할 수 있다. 필요에 따라 상기 패터닝 단계는 생략될 수 있다. 상기 패터닝 단계를 거치는 것은 결정질 실리콘의 성장핵을 균일하게 분포시키기 위한 것이다.
상기 제1열처리 단계(S2)에서는 상기 금속층 형성단계(S1)에서 형성된 상기 금속층(30)을 열처리하여 금속 산화막(40)을 형성한다. 상기 제1열처리 단계(S2)에서 열처리 온도는 50℃ 내지 1000℃인 것이 바람직하다. 상기 제1열처리 단계(S2)의 열처리 온도가 50℃ 미만인 경우에는 니켈(Ni)의 산화물이 잘 형성되지 않는 문제점이 있다. 한편, 상기 제1열처리 단계(S2)의 열처리 온도가 1000℃를 초과하는 경우에는 유리(glass)로 된 상기 기판(10)이 열충격에 의해 변형 또는 파손되는 문제가 발생한다. 상기 제1열처리 단계(S2)의 열처리 방법은 고온 공정(furnace), 금속 열처리(RTA), 자외선(UV) 가열법 등을 사용할 수 있다. 상기 산화막(40)은 후술하는 제2열처리 단계(S4)에서 금속 실리 산화 촉매막(55)을 형성하는 과정에서 촉매 금속의 확산시 활성화 에너지를 낮추어 주는 작용을 한다. 상기 산화막(40)의 두께는 1Å 내지 300Å 인 것이 바람직하다. 상기 산화막(40)의 두께가 1Å 미만인 경우에는 공정을 구현하기 어렵고 전체적인 두께 균일성(uniformity)가 좋지 않은 문제점이 있다. 상기 산화막(40)의 두께가 300Å을 초과하는 경우에는 두꺼운 산화막으로 인해 금속 실리 산화 촉매막(55)을 형성하는데 필요하지 않은 화학결합이 생성되는 문제점이 있다.
상기 제1실리콘층 형성단계(S3)에서는 비정질로 이루어진 제1실리콘층(50)을 플라즈마 화학증착법과 같이 알려진 수단을 이용하여 상기 산화막(40) 위에 적층 함으로써 형성한다. 상기 제1실리콘층(50)의 두께는 5Å 내지 1500Å인 것이 바람직하다. 상기 제1실리콘층(50)의 두께가 5Å 미만인 경우에는 상기 제1실리콘층(50)의 두께가 너무 얇아서 공정 재현성이 나빠지는 문제점과 넓은 면적에 증착시 상기 제1실리콘층(50)의 균일성(uniformity)이 나빠지는 문제점이 있다. 한편, 상기 제1실리콘층(50)의 두께가 1500Å를 초과하는 경우에는 상기 금속층(30)과 결합하여 상기 제1실리콘층(50)이 금속 실리 산화 촉매막(55)을 형성하는데 필요하지 않은 화학결합이 생성되는 문제점이 있다. 또한, 상기 금속층(30)의 두께와 상기 제1실리콘층(50)의 두께의 비는 1:0.2 내지 1:6인 것이 바람직하다. 상기 금속층(30)의 두께와 상기 제1실리콘층(50)의 두께의 비가 위 범위를 벗어나는 경우에는 전술한 바와 같이 금속 실리 산화 촉매막(55)을 형성하는데 필요하지 않은 화학 결합이 생성되는 문제점이 있다. 즉 금속 유도결합에 필요한 금속실리 산화물 조성이 아닌 다른 조성의 화학결합이 형성되어 유도 결정화에 방해가 되는 것이다.
상기 제2열처리 단계(S4)에서는 상기 산화막(40)과 상기 제1실리콘층(50)을 열처리하여 금속 실리 산화 촉매막(55)을 형성한다. 상기 촉매막(55)은 상기 금속층(30)과, 상기 산화막(40)과, 상기 제1실리콘층(50)의 입자가 열에너지에 의해 이동하여 화학결합됨으로써 생성된다. 즉, 상기 금속층(30)으로부터 니켈(Ni)과 같은 촉매 금속 원자가 상기 제1실리콘층(50)으로 이동하여 상기 산화막(40)으로부터 이동된 산소와 결합하여 금속 실리 산화 촉매막(55, NiSiO)을 형성한다. 상기 제2열처리 단계(S4)에서 행해지는 열처리는 고온 공정(furnace), 급속 열처리(RTA), 자외선(UV) 가열법 등에 의해 이루어질 수 있다. 상기 제2열처리 단계(S4)에서 형성된 금속 실리 산화 촉매막(55)은 후술하는 예비 결정화 단계(S7)에서 제2실리콘층(60)을 결정화하는 핵 역할을 한다. 상기 제2열처리 단계(S4)에서의 열처리 온도는 50℃ 내지 1000℃인 것이 바람직하다. 상기 제2열처리 단계(S4)의 열처리 온도가 50℃ 미만인 경우에는 니켈(Ni)의 산화물이 잘 형성되지 않는 문제점이 있다. 상기 제2열처리 단계(S4)의 열처리 온도가 1000℃를 초과하는 경우에는 유리(glass)로 된 상기 기판(10)이 열충격에 의해 변형 또는 파손되는 문제점이 있다.
상기 제2실리콘층 형성 단계(S5)에서는 상기 촉매막(55) 위에 비정질 실리콘을 적층하여 제2실리콘층(60)을 형성한다. 상기 제2실리콘층(60)을 형성시키는 방법은 공지된 플라즈마 화학증착법과 같은 방법을 사용하여 행해질 수 있다. 상기 제2실리콘층(60)의 두께는 5Å 내지 20000Å인 것이 바람직하다. 상기 제2실리콘층(60)의 두께가 5Å 미만인 경우에는 두께가 너무 얇아서 공정 재현성이 나빠지는 문제점과 넓은 면적에 증착시 상기 제2실리콘층(60)의 균일성(unformity)이 나빠지는 문제점이 있다. 상기 제2실리콘층(60)의 두께가 20000Å을 초과하는 경우에는 상기 제2실리콘층(60)으로부터 발생되는 잉여 금속입자를 흡수하기에 너무 두꺼워서 후속 공정의 잉여 금속 흡수층(75)이 열처리시 결정화에 참여하지 않는 여분의 금속입자를 충분히 흡수하여 제거하기가 어려워지는 문제점이 있다. 즉, 흡수되지 않은 여분의 금속 입자는 누설 전류를 발생시켜 디바이스의 성능을 저하시키기 때문에 사전에 미리 제거되는 것이 바람직하다. 이와 같은 목적을 위하여 상기 제2실리콘층(60)에서 생기는 여분의 금속입자를 후술하는 잉여 금속 흡수층(75)이 흡수하여 결정화되는 제3실리콘층(70)의 조직을 안정화할 수 있다.
상기 잉여 금속 흡수층 형성 단계(S6)에서는 상기 제2실리콘층(60) 위에 잉여 금속 흡수층(75)을 적층 형성한다. 상기 잉여 금속 흡수층(75)은 상기 제2실리콘층의 열처리시 상기 제2실리콘층으로부터 발생되는 잉여 금속입자를 흡수하고 외부로부터 상기 제2실리콘층으로 불순물이 유입되는 것을 차단하는 역할을 한다. 상기 잉여 금속 흡수층(75)은 실리콘의 질화물(SiN), 실리콘의 산화물(SiO2), 플루오르 화합물(CaF2, LaF3, MgF2) 중 어느 하나로 이루어질 수 있다. 상기 잉여 금속 흡수층(75)의 두께는 5Å 내지 20000Å인 것이 바람직하다. 상기 잉여 금속 흡수층(75)의 두께가 5Å 미만인 경우에는 두께가 너무 얇아서 공정 재현성이 나쁘고 넓은 면적에 증착시 잉여 금속 흡수층(75)의 균일성(uniformity)이 나빠지는 문제점이 있다. 상기 잉여 금속 흡수층(75)의 두께가 20000Å을 초과하는 경우에는 공정의 시간이 길어지고 박막이 벗겨질 수 있는 문제점이 있다. 상기 잉여금속 흡수층(75)는 상기 제1실리콘층(50)의 열처리시 결정화에 참여하지 않은 여분의 금속입자를 흡수하는 역할도 병행한다.
상기 예비 결정화 단계(S7)에서는 상기 촉매막(55)의 금속 입자를 매개로 하여 비정질로 이루어진 상기 제2실리콘층(60)에서 결정질 실리콘(80)이 생성되도록 열처리한다. 상기 결정화 단계(S7)에서의 열처리는 RTA(Rapid Thermal Annealing) 장비를 사용하여 630℃에서 수행한다.
상기 잉여 금속 흡수층 제거 단계(S8)는 상기 예비 결정화 단계(S7) 후에 상기 잉여 금속 흡수층(75)을 제거한다. 상기 잉여 금속 흡수층(75)을 제거하는 방법은 에칭(etching)과 같은 화학적 방법이나 연마(grinding)와 같은 물리적 방법을 사용할 수 있다.
상기 제3실리콘층 형성 단계(S9)는 상기 잉여 금속 흡수층 제거 단계(S8) 후에 상기 제2실리콘층(60)이 결정화된 결정질 실리콘(80) 위에 비정질 실리콘층을 적층하여 제3실리콘층(70)을 형성한다. 상기 제3실리콘층(70)을 형성하는 방법은 상기 제2실리콘층(60)을 형성하는 방법과 대동소이하다. 상기 제3실리콘층(70)의 두께는 5Å 내지 20000Å 인 것이 바람직하다. 상기 제3실리콘층(70)의 두께가 5Å 미만인 경우에는 두께가 너무 얇아서 공정 재현성이 나쁜 문제와 넓은 면적에 증착시 상기 제3실리콘층(70)의 균일성(unformity)이 나빠지는 문제점이 있다. 상기 제3실리콘층(70)의 두께가 20000Å을 초과하는 경우에는 공정의 시간이 길어지고 박막이 벗겨질 수 있는 문제점이 있다.
상기 차단층 형성 단계(S10)는 상기 제3실리콘층(70) 위에 적층하여 제3실리콘층(70)의 열처리시 외부로부터 상기 제3실리콘층(70)으로 불순물이 유입되는 것을 차단하는 차단층(77)을 형성한다. 상기 차단층(77)은 실리콘의 산화물(SiO2), 실리콘의 질화물(SiN), 실리콘의 플루오르 화합물(CaF2, LaF3, MgF2) 중 어느 하나로 이루어질 수 있다. 상기 차단층(77)의 두께는 5Å 내지 20000Å인 것이 바람직하다. 상기 차단층(77)의 두께가 5Å 미만인 경우에는 두께가 너무 얇아서 공정 재현성이 나쁜 문제와 넓은 면적에 증착시 상기 차단층(77)의 균일성(unformity)이 나빠지는 문제점이 있다. 한편, 상기 차단층(77)의 두께가 20000Å을 초과하는 경우에는 공정의 시간이 길어지고 박막이 벗겨질 수 있는 문제점이 있다.
상기 최종 결정화 단계(S11)에서는 상기 차단층 형성 단계(S10) 후에 상기 제3실리콘층(70)을 열처리하여 그 제3실리콘층(70)으로부터 결정질 실리콘이 생성되도록 한다. 상기 제3실리콘층(70)으로부터 생성되는 결정질 실리콘(80)은 상기 제2실리콘층(60)으로부터 결정화된 결정질 실리콘(80)을 성장핵으로 하여 생성된다. 이 과정에서 상기 차단층(77)은 상기 제3실리콘층(70)이 결정화되는 과정에서 외부로부터 상기 제3실리콘층(70)으로 불순물이 유입되는 것을 차단하는 작용을 한다.
상기 차단층 제거 단계(S12)에서는 상기 최종 결정화 단계(S11) 후에 상기 차단층(77)을 제거한다. 상기 차단층(77)을 제거하는 방법은 에칭(etching)과 같은 화학적 방법이나 연마(grinding)와 같은 물리적 방법을 사용할 수 있다.
상기 제2실리콘층 형성 단계(S5) 또는 상기 제3실리콘층 형성 단계(S9)에서 적층되는 비정질 실리콘은 비정질 실리콘게르마늄(SiGe)이나 비정질 실리콘탄화물(SiC)로 치환될 수 있다.
이와 같은 제조방법에 의해 제조된 다결정 실리콘 박막의 결정화 상태를 분석하기 위하여 광학 현미경과 라만 분광기(Raman Spectroscopy)를 사용하여 결정립의 크기를 관찰하고 최대 강도를 가지는 파수를 분석하였다.
도 12는 비정질 실리콘의 표면을 광학 현미경으로 본 사진이다. 도 13은 도 12에 도시된 비정질 실리콘의 파수를 분석한 그래프이다. 도 14는 결정질 실리콘 웨이퍼의 표면을 광학 현미경으로 본 사진이다. 도 15는 도 14에 도시된 실리콘 웨이퍼의 파수를 분석한 그래프이다. 도 16은 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 17은 도 16에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다. 도 18은 본 발명에 의해 제조된 다결정 실리콘 박막의 표면을 광학 현미경으로 본 사진이다. 도 19는 도 18에 도시된 다결정 실리콘 박막의 파수를 분석한 그래프이다.
도 12 및 도 13를 참조하면 비정질 실리콘인 상기 제2실리콘층(60) 및 상기 제3실리콘층(70)은 파수 480cm-1에서 최대 강도(intensity)가 나타난다. 도 13에서 가로축은 파수(cm-1)를 나타내며 진동수에 대응하는 값이다. 파수(wave number)란 원자·분자·핵 분광학에서 빛의 진동수를 빛의 속도로 나누어서 단위 거리에 있는 파동의 수를 나타내는 진동수의 단위이다. 즉, 어떤 파의 진동수는 그리스 문자 ν(뉴)로 나타내는데 이는 광속 c를 파장 λ로 나눈 값과 같다. 즉 ν〓c/λ이다. 스펙트럼의 가시광선 영역에서 전형적인 스펙트럼 선은 5.8×10-5㎝의 파장이며 5.17×1014㎐의 진동수에 해당한다. 그런데 이와 같은 진동수가 너무 큰 값을 갖기 때문에 이 숫자를 광속으로 나누어서 크기를 작게 하는 것이 편리하다. 진동수를 광속으로 나누면 ν/c인데 이는 위 식에서 1/λ이다. 파장을 m단위로 재면 1/λ는 1m 내에서 발견되는 파의 수를 나타낸다. 파수는 대개 1/m, 즉 m- 1와 1/㎝, 즉 ㎝-1의 단위로 측정한다.
도 13에서 세로축은 단위 시간당 측정되는 파수의 합으로서 강도(intensity, CPS, Count Per Second)에 해당하는 값이다. 도 15, 도 17, 도 19의 가로축과 세로축의 단위는 도 13과 동일하다. 이에 반하여 정형적인 결정질 실리콘인 실리콘 웨이퍼는 도 14 및 도 15에 도시된 바와 같이 파수 520cm-1에서 최대 강도가 나타나고 있다. 도 16 및 도 17은 종래의 금속유도결정화법에 의해 제조된 다결정 실리콘 박막의 표면사진과 파수 분석 그래프를 보여주고 있다. 도 16 및 도 17을 참조하면 도 14 및 도 15에 도시된 결정질 실리콘 웨이퍼와 비교하여 유사한 파수에서 최대 강도가 나타나고 있다. 그런데, 도 16에 도시된 실리콘 박막의 표면에 대한 광학 현미경 사진은 1000배 확대된 것으로서 비교적 결정립의 크기가 작은 것을 알 수 있다.
한편, 본 발명에 의해 제조된 다결정 실리콘 박막의 광학 현미경 사진과 파수 분석 그래프가 각각 도 18과 도 19에 도시되어 있다. 도 19를 참조하면 본 발명에 의해 제조된 다결정 실리콘 박막에서 최대 강도를 나타내는 파수는 도 15에 도시된 결정질 실리콘 웨이퍼와 같이 잘 나타나고 있는 것을 알 수 있다. 또한, 도 18은 1000배 확대된 광학 현미경 사진인데, 도 18과 도 16을 비교하면, 본 발명에 의해 제조된 다결정 실리콘 박막의 결정립이 종래의 방법으로 제조된 다결정 실리콘 박막의 결정립 보다 훨씬 큰 것을 알 수 있다. 이와 같은 실험결과로부터 본 발명에 따른 다결정 실리콘 박막의 제조방법이 종래의 제조방법보다 우수한 것을 알 수 있다. 또한, 본 발명에 따른 다결정 실리콘 박막의 제조방법은 종래의 제조방법보다 낮은 온도에서 결정화가 가능한 장점이 있다.
이상, 바람직한 실시 예를 들어 본 발명에 대해 설명하였으나, 본 발명이 그러한 예에 의해 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범주 내에서 다양한 형태의 실시 예가 구체화될 수 있을 것이다.
10...기판 20...완충층
30...금속층 40...산화막
50...제1실리콘층 55...촉매막
60...제2실리콘층 70...제3실리콘층
75...잉여 금속 흡수층 77...차단층
S1...금속층 형성 단계 S2...제1열처리 단계
S3...제1실리콘층 형성단계 S4...제2열처리 단계
S5...제2실리콘층 형성 단계 S6...잉여 금속 흡수층 형성 단계
S7...예비 결정화 단계 S8...잉여 금속 흡수층 제거 단계
S9...제3실리콘층 형성 단계 S10...차단층 형성 단계
S11...최종 결정화 단계 S12...차단층 제거 단계

Claims (7)

  1. 절연 기판상에 금속층을 형성시키는 금속층 형성단계;
    상기 금속층 형성단계에서 형성된 상기 금속층을 열처리하여 금속 산화막을 형성하는 제1열처리 단계;
    상기 산화막 위에 비정질 실리콘층을 적층하여 제1실리콘층을 형성하는 제1실리콘층 형성 단계;
    상기 산화막과 상기 제1실리콘층을 열처리하여 금속 실리 산화 촉매막을 형성하는 제2열처리 단계;
    상기 촉매막 위에 비정질 실리콘을 적층하여 제2실리콘층을 형성하는 제2실리콘층 형성 단계;
    상기 제2실리콘층 위에 적층하여 상기 제2실리콘층의 열처리시 상기 제2실리콘층으로부터 발생되는 잉여 금속입자를 흡수하고 외부로부터 상기 제2실리콘층으로 불순물이 유입되는 것을 차단하는 잉여 금속 흡수층을 형성하는 잉여 금속 흡수층 형성 단계;
    상기 제2실리콘층을 열처리하여 상기 제2실리콘층에서 결정질 실리콘이 생성되도록 하는 예비 결정화 단계; 및
    상기 예비 결정화 단계 후에 상기 잉여 금속 흡수층을 제거하는 잉여 금속 흡수층 제거 단계;를 포함한 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  2. 제1항에 있어서,
    상기 잉여 금속 흡수층 제거 단계 후에 결정화된 상기 제2실리콘층 위에 비정질 실리콘층을 적층하여 제3실리콘층을 형성하는 제3실리콘층 형성 단계;
    상기 제3실리콘층 위에 적층하여 제3실리콘층의 열처리시 외부로부터 상기 제3실리콘층으로 불순물이 유입되는 것을 차단하는 차단층을 형성하는 차단층 형성 단계;
    상기 차단층 형성 단계 후에 상기 제3실리콘층을 열처리하여 결정질 실리콘이 생성되도록 하는 최종 결정화 단계; 및
    상기 최종 결정화 단계 후에 상기 차단층을 제거하는 차단층 제거 단계;를 포함하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  3. 제2항에 있어서,
    상기 금속층의 두께는 5Å 내지 1500Å이며, 상기 산화막의 두께는 1Å 내지 300Å이며, 상기 제1실리콘층의 두께는 5Å 내지 1500Å이며, 상기 금속층의 두께와 상기 제1실리콘층의 두께의 비는 1:0.2 내지 1:6이며, 상기 제2실리콘층의 두께는 5Å 내지 20000Å이며, 상기 잉여 금속 흡수층 및 상기 차단층의 두께는 5Å 내지 20000Å이고, 상기 제3실리콘층의 두께는 5Å 내지 20000Å 인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  4. 제2항에 있어서,
    상기 잉여 금속 흡수층 또는 상기 차단층은 실리콘의 질화물, 실리콘의 산화물, 플루오르 화합물 중 어느 하나로 이루어진 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  5. 제1항에 있어서,
    상기 제1열처리 단계에서의 열처리 온도는 50℃ 내지 1000℃이고, 상기 제2열처리 단계에서의 열처리 온도는 50℃ 내지 1000℃인 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  6. 제1항에 있어서,
    상기 금속층 형성단계 후에 상기 금속층의 일부분을 사진 식각 방법으로 제거하는 패터닝 단계 후에 제1실리콘층 형성단계를 실시하는 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
  7. 제1항에 있어서,
    상기 제2실리콘층 형성 단계 또는 상기 제3실리콘층 형성 단계에서 적층되는 비정질 실리콘은 비정질 실리콘게르마늄(SiGe)이나 비정질 실리콘탄화물(SiC)로 치환된 것을 특징으로 하는 다결정 실리콘 박막의 제조방법.
KR20100042092A 2010-05-04 2010-05-04 다결정 실리콘 박막의 제조방법 KR101131216B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100042092A KR101131216B1 (ko) 2010-05-04 2010-05-04 다결정 실리콘 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100042092A KR101131216B1 (ko) 2010-05-04 2010-05-04 다결정 실리콘 박막의 제조방법

Publications (2)

Publication Number Publication Date
KR20110122533A true KR20110122533A (ko) 2011-11-10
KR101131216B1 KR101131216B1 (ko) 2012-03-28

Family

ID=45393053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100042092A KR101131216B1 (ko) 2010-05-04 2010-05-04 다결정 실리콘 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR101131216B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253246B (zh) * 2014-09-23 2016-08-17 京东方科技集团股份有限公司 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及相关器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043393A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법

Also Published As

Publication number Publication date
KR101131216B1 (ko) 2012-03-28

Similar Documents

Publication Publication Date Title
US20060060848A1 (en) Semiconductor device and method of fabricating a ltps film
KR100994236B1 (ko) 다결정 실리콘 박막의 제조방법
KR101044415B1 (ko) 다결정 실리콘 박막의 제조방법
KR101118275B1 (ko) 다결정 실리콘 박막의 제조방법
KR101131216B1 (ko) 다결정 실리콘 박막의 제조방법
JP2009135488A (ja) シリコンの結晶化方法
KR101064325B1 (ko) 다결정 실리콘 박막의 제조방법
KR20130060002A (ko) 저온 다결정 박막의 제조방법
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
KR101011806B1 (ko) 다결정 실리콘 박막의 제조방법
KR101057147B1 (ko) 다결정 실리콘 박막의 제조방법
KR101079302B1 (ko) 다결정 실리콘 박막의 제조방법
JP2011192908A (ja) ポリシリコン膜の製造方法、太陽電池及び電子デバイス
JP2009147256A (ja) ディスプレーデバイス用半導体装置の製造方法
KR101009429B1 (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
KR101123373B1 (ko) 다결정 실리콘 박막의 제조방법
KR101281132B1 (ko) 저온 다결정 박막의 제조방법
KR101131217B1 (ko) 다결정 실리콘 박막의 제조방법
KR101117291B1 (ko) 다결정 실리콘 박막의 제조방법
KR101095621B1 (ko) 다결정 실리콘 박막의 제조방법
KR101193226B1 (ko) 다결정 실리콘 박막의 제조방법
KR101179223B1 (ko) 다결정 실리콘 박막의 제조방법
KR101744006B1 (ko) 플라즈마에 의한 비정질 실리콘의 결정화 방법
TWI278916B (en) Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film
RU2807779C1 (ru) Способ формирования поликристаллического кремния

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee