KR20090069808A - 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 - Google Patents
금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 Download PDFInfo
- Publication number
- KR20090069808A KR20090069808A KR1020070137608A KR20070137608A KR20090069808A KR 20090069808 A KR20090069808 A KR 20090069808A KR 1020070137608 A KR1020070137608 A KR 1020070137608A KR 20070137608 A KR20070137608 A KR 20070137608A KR 20090069808 A KR20090069808 A KR 20090069808A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- crystallization
- amorphous silicon
- thin film
- silicon layer
- Prior art date
Links
- 238000002425 crystallisation Methods 0.000 title claims abstract description 114
- 230000008025 crystallization Effects 0.000 title claims abstract description 105
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 58
- 239000002184 metal Substances 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 167
- 230000004913 activation Effects 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 239000012297 crystallization seed Substances 0.000 claims description 10
- 230000001939 inductive effect Effects 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000006698 induction Effects 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000000151 deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 229910052755 nonmetal Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000007715 excimer laser crystallization Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007496 glass forming Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 MIC에 의해 미리 비금속 씨드를 형성하고 이를 이용하여 금속 유도 수직 결정화(MIVC)에 의해 활성화 영역에 이용되는 비정질 실리콘을 수직방향으로 결정화한 후 결정화된 활성화 영역의 상부층 일부를 식각함에 의해 금속 오염 없는 비정질 실리콘 박막의 결정화를 실현하여 우수한 특성의 박막 트랜지스터를 제조할 수 있는비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법에 관한 것이다.
본 발명의 비정질 실리콘 박막의 결정화 방법은 기판 상에 제1비정질 실리콘층을 형성하는 단계; 상기 제1비정질 실리콘층 위에 결정화 유도 금속막을 형성하는 단계; 제1열처리하여 상기 제1비정질 실리콘층을 결정화시켜 결정화 씨앗층으로 이용되는 제1결정화층을 형성하는 단계; 상기 제1결정화층 상에 제2비정질 실리콘층을 형성하는 단계; 제2열처리하여 상기 제1결정화층을 결정화 씨앗층으로 이용하여 제2비정질 실리콘층을 금속 유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화시켜 제2결정화층을 형성하는 단계; 및 상기 제2결정화층의 상층 일부를 식각하는 단계를 포함하는 것을 특징으로 한다.
박막 트랜지스터, 씨드 층, 비정질 실리콘, 결정화, 열처리
Description
본 발명은 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법에 관한 것이다. 보다 상세하게는, MIC에 의해 미리 비금속 씨드를 형성하고 이를 이용하여 금속 유도 수직 결정화(Metal Induced Vertical Crystallization: MIVC)에 의해 활성화 영역에 이용되는 비정질 실리콘을 수직방향으로 결정화한 후 결정화된 활성화 영역의 상부층 일부를 식각함에 의해 금속 오염 없는 비정질 실리콘 박막의 결정화를 실현하여 우수한 특성의 박막 트랜지스터를 제조할 수 있는 MIVC를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법에 관한 것이다.
LCD, OLED 등의 디스플레이 장치에 사용되는 박막 트랜지스터는 통상 유리, 석영 등의 투명 기판에 실리콘을 증착시키고 게이트 및 게이트 전극을 형성하고, 소스 영역 및 드레인 영역에 도펀트를 주입한 후 어닐링 처리를 하여 활성화시킨 후 절연층을 형성하여 구성된다. 박막 트랜지스터의 소스 영역, 드레인 영역 및 채널 영역을 형성하는 활성층(active layer)은 통상 유리 등의 투명 기판 상에 화학 기상 증착(CVD) 방법을 사용하여 실리콘층을 증착시켜 형성된다.
그러나, CVD 등의 방법에 의하여 직접 기판에 증착된 실리콘층은 비정질(amorphous) 실리콘막으로서 낮은 전자 이동도(electron mobility)를 가진다. 박막 트랜지스터를 사용하는 디스플레이 장치가 빠른 동작 속도를 요하고 소형화됨에 따라 구동 IC의 집적도가 커지고 화소영역의 개구율이 감소되기 때문에 실리콘막의 전자 이동도를 높여 구동회로를 화소 TFT와 동시에 형성하고 개개의 화소 개구율을 높일 필요가 있다.
이러한 목적을 위하여 비정질 실리콘층을 열처리하여 높은 전자 이동도를 가지는 다결정 구조의 결정질 실리콘층으로 결정화하는 기술이 사용되고 있다. 박막 트랜지스터의 비정질 실리콘층을 결정질 실리콘층으로 결정화시키기 위하여 여러 가지 방법이 제안되었다.
먼저, 고체상 결정화법(Solid Phase Crystallization: SPC)은 비정실 실리콘층을 기판을 형성하는 유리의 변형 온도인 600℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 방법이다. SPC법은 열처리에 장시간을 요하므로 생산성이 낮고 기판의 면적이 큰 경우에 600℃ 이하의 온도에서도 장시간의 열처리 과정에서 기판의 변형이 일어날 수 있는 문제점이 있다.
엑시머 레이저 결정화법(Excimer Laser Crystallization; ELC)은 엑시머 레 이저를 실리콘층에 주사하여 매우 짧은 시간동안 국부적으로 높은 온도를 발생시켜 순간적으로 실리콘층을 결정화시키는 방법이다. ELC법은 레이저광의 주사를 정교하게 제어하는데 기술적 어려움이 있고, 한번에 하나씩의 기판만을 가공할 수 있기 때문에 고로에서 여러 기판을 동시에 배치 가공을 하는 경우보다 생산성이 떨어지는 문제가 있다.
이러한 종래의 실리콘층 결정화 방법의 단점을 극복하기 위하여 니켈, 금, 알루미늄 등의 금속을 비정질 실리콘과 접촉시키거나 이들 금속을 실리콘에 주입시키는 경우 200℃ 정도의 저온에서도 비정질 실리콘이 결정질 실리콘으로 상변화가 유도되는 현상이 이용되고 있다. 이와 같은 현상을 금속 유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데, MIC 현상을 이용하여 박막 트랜지스터를 제조하였을 경우에 박막 트랜지스터의 활성층을 구성하는 결정질 실리콘 내에 금속이 잔류하여 특히 박막 트랜지스터의 채널부에 전류 누설을 발생시키는 문제가 발생한다.
최근에는 MIC와 같이 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 금속유도 측면 결정화(Metal Induced Lateral Crystallization: MILC) 현상을 이용하여 실리콘층을 결정화시키는 방법이 제안되었다(S.W. Lee & S. K. Joo, IEEE Electron Device Letter, 17(4), p.160, (1996) 참조).
이러한 MILC 현상을 일으키는 금속으로는 특히 니켈과 팔라듐 등이 알려져 있는데, MILC 현상을 이용하여 실리콘층을 결정화시키는 경우에는 금속을 포함한 실리사이드 계면이 실리콘층의 상변화가 전파됨에 따라 측면으로 이동하여 MILC 형상을 이용하여 결정화된 실리콘층에는 결정화를 유도하기 위하여 사용된 금속 성분이 거의 잔류하지 않아 트랜지스터 활성화층의 전류 누설 및 기타 동작 특성에 영향을 미치지 않는 장점이 있다. 또한, MILC 현상을 이용하는 경우에 300℃ 내지 500℃의 비교적 저온에서 실리콘의 결정화를 유도할 수 있어 고로(furnace)를 이용하여 기판의 손상 없이 여러 장의 기판을 동시에 결정화시킬 수 있는 장점이 있다.
MILC를 이용하는 종래의 다결정 박막 트랜지스터 제조방법을 설명하면 다음과 같다. 먼저, 투명 절연기판 상에 비정질 실리콘을 증착하여 이를 활성층 패턴으로 패터닝 한 후, 상기 활성층 영역 위에 게이트 절연막 및 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 하여, 이온주입을 한 후, 소오스/드레인 부분에 결정화 유도금속을 증착한 후, 어닐링에 의해 채널 부분을 다결정 실리콘으로 결정화 시켜 다결정 박막 트랜지스터를 제조한다.
그러나, 상기한 바와 같이 MILC를 이용하는 종래 결정화 방법은, 소오스/ 드레인 부분에 결정화 유도 금속 증착 시, 마스크를 사용해야하는 공정이 필수적이여서 작업 간소화가 어려운 문제가 있으며, MIC를 이용한 결정화 방법은 활성화 영역내 결정화 유도금속 함유량이 많아 성능 열화의 가능성이 있는 등의 문제가 있다.
더욱이, MILC를 이용하는 측면 결정화 방법은 MIC 결정화 보다 상대적으로 결정화 시간이 길다는 문제와 양측면으로부터 채널영역으로 결정화가 진행되므로 메탈 실리사이드가 채널영역에 남게 되며 이는 누설전류를 증가시키는 문제가 있 다.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 그 목적은 별도의 포토레지스트 공정 없이 활성화 영역으로 이용되는 비정질 실리콘층을 결정화함으로써 공정 시간 및 공정 비용을 절감할 수 있는 MIVC를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은, MIC에 의해 미리 비금속 씨드를 형성하고 이를 이용하여 금속 유도 수직 결정화(Metal Induced Vertical Crystallization: MIVC)에 의해 활성화 영역에 이용되는 비정질 실리콘을 수직방향으로 결정화한 후 결정화된 활성화 영역의 상부층 일부를 식각함에 의해 금속 오염 없는 비정질 실리콘 박막의 결정화를 실현하여 우수한 특성의 박막 트랜지스터를 제조할 수 있는 MIVC를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은, 결정화 유도용 비금속 씨드를 이용하여 MIVC에 의해 활성화 영역에 이용되는 비정질 실리콘을 수직방향으로 결정화함으로써 비정질 반도체 박막을 결정화하는 데 필요한 열처리 시간을 줄일 수 있는 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 일 실시형태에 따르면, 본 발명은 기판 상에 제1비정질 실리콘층을 형성하는 단계; 상기 제1비정질 실리콘층 위에 결정화 유도 금속막을 형성하는 단계; 제1열처리하여 상기 제1비정질 실리콘층을 결정화시켜 결정화 씨앗층으로 이용되는 제1결정화층을 형성하는 단계; 상기 제1결정화층 상에 제2비정질 실리콘층을 형성하는 단계; 제2열처리하여 상기 제1결정화층을 결정화 씨앗층으로 이용하여 제2비정질 실리콘층을 금속 유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화시켜 제2결정화층을 형성하는 단계; 및 상기 제2결정화층의 상층 일부를 식각하여 상층에 모인 메탈 실리사이드와 여분의 금속 이물질을 제거하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법을 제공한다.
이 경우, 상기 제1비정질 실리콘층은 200Å 내지 600Å의 두께로 형성되고, 상기 제2비정질 실리콘층은 600Å 내지 1000Å의 두께로 형성될 수 있다.
상기 제2결정화층의 상층 일부를 제거하는 단계는 상부로부터 200Å 내지 600Å의 두께의 제2결정화층을 제거하는 단계를 포함하는 것이 바람직하다.
이 경우, 상기 제2결정화층의 상층 일부를 제거하는 두께는 식각후에 제1 및 제2 결정화층의 전체 두께가 600Å 내지 1000Å의 두께로 되도록 설정하는 것이 바람직하다.
또한, 상기 제1열처리는 400℃ 내지 500℃에서 30분 내지 2시간에 걸쳐 수행되고, 상기 제2열처리는 400℃ 내지 600℃에서 30분 내지 2시간에 걸쳐 수행되는 것이 바람직하다.
상기 비정질 실리콘 박막의 결정화 방법을 이용한 다결정 실리콘 박막 트랜지스터 제조방법은 기판 상에 제1비정질 실리콘층을 형성하는 단계; 상기 제1비정질 실리콘층 위에 결정화 유도 금속막을 형성하는 단계; 제1열처리하여 상기 제1비정질 실리콘층을 결정화시켜 결정화 씨앗층으로 이용되는 제1결정화층을 형성하는 단계; 상기 제1결정화층 상에 제2비정질 실리콘층을 형성하는 단계; 제2열처리하여 상기 제1결정화층을 결정화 씨앗층으로 이용하여 제2비정질 실리콘층을 금속 유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화시켜 제2결정화층을 형성하는 단계; 상기 제2결정화층의 상층 일부를 식각하여 상층에 모인 메탈 실리사이드와 여분의 금속 이물질을 제거하는 단계; 상기 제2결정화층 및 제1결정화층을 패터닝하여 활성화 영역을 형성하는 단계; 상기 활성화 영역 위에 게이트 절연막과 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 사용하여 활성화 영역에 불순물을 주입함에 의해 소스 영역 및 드레인 영역을 정의하는 단계; 상기 기판을 수소 분위기하에서 열처리하는 단계; 및 상기 기판 위에 층간 절연막을 형성하고 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 결정화 방법에 따르면 별도의 포토레지스트 공정 없이 씨드층으로 이용되는 제1비정질 실리콘층 및 활성화 영역으로 이용되는 제2비정질 실리콘층을 결정화할 수 있어 공정 시간 및 공정 비용을 절감할 수 있다.
또한, 본 발명에서는 MIVC에 의해 활성화 영역에 이용되는 비정질 실리콘을 수직방향으로 결정화한 후 결정화된 활성화 영역의 상부층으로 이동된 메탈실리사이드 부분을 식각함에 의해 금속 오염 없는 비정질 실리콘 박막의 결정화를 실현하여 우수한 특성의 박막 트랜지스터를 제조할 수 있다.
더욱이, 본 발명에서는 씨드층으로 이용되는 제1비정질 실리콘층 및 활성화 영역으로 이용되는 제2비정질 실리콘층을 결정화할 때 각각 MIC와 MIVC 방법을 이용하기 때문에 금속유도 측면결정화(MILC)를 이용한 결정화에 비하여 비정질 반도체 박막을 결정화하는 데 필요한 열처리 시간을 줄일 수 있다.
이하, 첨부되는 도면을 참조하여 본 발명의 실시형태들을 상세히 설명하기로 한다.
도 1a 내지 도 1k는 본 발명의 일 실시형태에 따른 박막 트랜지스터 제조 과정을 설명하는 공정도이다.
먼저, 도 1a에 도시되는 바와 같이, 기판(110) 상에 제1비정질 실리콘 층(115)을 증착한다. 기판(110)은 유리 기판 등의 투명절연기판을 이용할 수 있다. 제1비정질 실리콘 층(115)의 증착은 공지의 증착법인 저압 화학 기상 증착법(Low Pressure Chemical Vapor Deposition; LPCVD) 또는 플라즈마 화학 기상 증착법(Plasma-Enhanced Chemical Vapor Deposition; PECVD)을 이용하여 수행될 수 있다. 한편, 상기 제1비정질 실리콘층(115)은 200Å 내지 600Å의 두께, 바람직하게는 400Å의 두께로 증착하는 것이 좋다.
그 후, 도 1b에 도시되는 바와 같이, 제1비정질 실리콘층(115) 상에 결정화 유도금속층(120)을 스퍼터링 방법으로 증착한다. 결정화 유도금속층(120)은 수 나노미터 내지 수십 나노미터의 두께로 증착하는 것이 바람직하다. 상기 결정화 유도금속층(120)으로 사용 가능한 재료는 MILC에 사용될 수 있는 재료와 동일하며, 예를들어 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 중 어느 하나가 사용될 수 있다.
다음으로, 도 1c에 도시되는 바와 같이 제1비정질 실리콘층(115)과 결정화 유도금속층(120)이 증착된 기판(110)을 열처리하여 제1결정화층(125)을 형성시킨다. 상기 열처리를 통해 제1비정질 실리콘층(115)이 금속 유도 결정화(Metal Induced Crystallization; MIC)를 거치게 되고 이러한 과정을 통해 제1결정화층(125)이 형성될 수 있는 것이다. 상기 제1결정화층(125)은 추후 상부에 형성되는 비정질 실리콘층을 결정화시키기 위한 결정화 씨앗층(seed layer)으로 사용될 것이다.
한편, 상기 열처리는 400℃ 내지 500℃에서 30분 내지 2시간 정도 수행하는 것이 바람직하다. 이어서 상기 MIC에 사용된 결정화 유도금속층(120)을 제거한다.
그 후, 도 1d에 도시되는 바와 같이, 제1결정화층(125) 상에 제2비정질 실리콘층(130)을 증착시킨다. 제2비정질 실리콘층(130)은 600Å 내지 1000Å의 두께, 바람직하게는 800Å의 두께로 증착하는 것이 바람직하고, 공지의 증착법인 플라즈마 화학 기상 증착법(PECVD)을 이용하여 수행될 수 있다. 이렇게 증착되는 제2비정질 실리콘층(130)은 후에 활성화 영역으로 사용된다.
제2비정질 실리콘층(130)을 증착시킨 후에는 도 1e에 도시되는 바와 같이 열처리하여 제2비정질 실리콘층(130)을 MIVC 방법으로 결정화한다. 제2비정질 실리콘층(130)의 결정화는 씨앗층인 제1비정질 실리콘층(115)이 결정화된 제1결정화층(125)에 의해 이루어진다. 상기 열처리는 400℃ 내지 600℃에서 30분 내지 2시간 정도 수행하는 것이 바람직하다. 제2비정질 실리콘층(130)은 씨앗층에 의해 상방향으로 결정화되어 다결정질 실리콘층을 형성하게 되고, 이렇게 제2비정질 실리콘층(130)의 결정화된 층을 제2결정화층(135)이라 하기로 한다.
그런데, 제1결정화층(125)을 결정화 씨앗층으로 이용하여 제2비정질 실리콘층(130)의 저면으로부터 상부면으로 결정화를 시키면 제2결정화층(135)의 표면에는 제1결정화층(125)으로부터 이동된 메탈 실리사이드와 여분의 결정화 유도금속이 존재하게 된다.
따라서, 도 1f에 도시되는 바와 같이, 식각(etching)을 통해 제2결정화층(135) 상부의 일부분을 제거한다. 식각을 수행하여 제2결정화층(135) 상부의 일부분을 제거하는 두께는 식각후에 제1 및 제2 결정화층(125,135)의 전체 두께가 600 내지 1000Å의 두께가 되도록 약 200Å 내지 600Å의 두께로 설정하는 것이 바람직하다.
이렇게 제2결정화층(135)의 일부를 제거하는 것은 메탈 실리사이드와 여분의 결정화 유도금속을 게터링(gettering)하기 위한 것이다. 즉, 제2비정질 실리콘층(130)을 결정화하여 얻어지는 제2결정화층(135)의 상부에는 메탈 실리사이드와 여분의 금속 이물질이 포함되어 있어서, 누설전류 등을 발생시켜 후에 성능 열화를 발생시킬 수 있는데, 이를 방지하기 위해 그 상부를 일부 제거하여 고성능 박막 트랜지스터를 얻을 수 있다.
그 후, 도 1g에 도시되는 바와 같이, 제2결정화층(135) 상에 포토레지스트층을 형성한 후, 노광용 마스크를 이용하여 활성화 영역을 형성하는 데 필요한 포토레지스트로 이루어진 식각 마스크(140)를 형성한다. 이어서 식각 마스크(140)를 이용하여 제2결정화층(135)과 제1결정화층(125)을 순차적으로 식각하면 활성화 영역(131)이 얻어진다. 활성화 영역(131)을 형성한 후 식각 마스크(140)로 사용된 포토레지스트층을 제거한다.
다음으로, 도 1h에 도시되는 바와 같이, 게이트 절연막 형성용 절연막으로 예를 들어, 실리콘산화막 또는 실리콘질화막을 형성하고, 게이트 전극 형성용 금속막으로 예를 들어, W, Pt, Ti, Al, Ni, Mo 등의 도전성 재료를 사용하여 형성한 후, 그 위에 포토레지스트로 식각 마스크(170)를 형성한다. 그 후 식각 마스크(170)를 이용하여 게이트 절연막 형성용 절연막과 게이트 전극 형성용 금속막을 순차적으로 식각하여 게이트 전극(160) 및 게이트 절연막(150)을 형성한다.
그 후, 도 1i 에 도시되는 바와 같이, 식각 마스크(170)를 이온주입 마스크로 사용하여 제1 및 제2 결정화층(125,135)으로 이루어진 활성화 영역(131)에 N-형 또는 P-형 도펀트 이온을 주입하여 소스 영역(133A)과 드레인 영역(133B)을 정의한다. 이 경우 주입되는 도펀트는 N-형인 경우 예를들어, P, PH3 또는 As를 사용할 수 있고, P-형인 경우는 B, B2H6 또는 BH3를 사용한다. 그 결과 소스 영역(133A)과 드 레인 영역(133B) 사이에 도펀트가 주입되지 않은 영역은 채널 영역(133C)이 된다. 소스 영역(133A)과 드레인 영역(133B)에 대한 도핑이 완료되면, 기판(110)을 수소 분위기하에서 400℃~600℃ 사이의 온도, 예를 들어 580℃에서 1시간 내지 5시간 동안 열처리를 하여, 소스 영역, 드레인 영역에 주입된 도펀트를 활성화함과 동시에 댕글링 본드를 제거하여 제조된 박막트랜지스터의 누설전류를 감소시킨다.
마지막으로 도 1j 및 도 1k에 도시되는 바와 같이, 주지된 공정에 따라 기판(110) 상에 층간 절연막(180)을 형성하고 층간 절연막(180)의 일부를 식각하여 소스 영역(133A)과 드레인 영역(133B)에 대한 접촉창(185A,185B)을 형성한 후 소스 전극 및 드레인 전극(190A,190B)을 도전성 재료를 사용하여 형성하면, 박막 트랜지스터가 완성된다.
상기한 바와 같이, 본 발명의 결정화 방법에 따르면 별도의 포토레지스트 공정 없이 씨드층으로 이용되는 제1비정질 실리콘층 및 활성화 영역으로 이용되는 제2비정질 실리콘층을 결정화할 수 있어 공정 시간 및 공정 비용을 절감할 수 있다.
또한, 본 발명에서는 MIC에 의해 미리 비금속 씨드를 형성하고 이를 이용하여 금속 유도 수직 결정화(MIVC)에 의해 활성화 영역에 이용되는 비정질 실리콘을 수직방향으로 결정화한 후 결정화된 활성화 영역의 상부층 일부를 식각함에 의해 금속 오염 없는 비정질 실리콘 박막의 결정화를 실현하여 우수한 특성의 박막 트랜지스터를 제조할 수 있다.
더욱이, 본 발명에서는, 결정화 유도용 비금속 씨드를 이용하여 MIVC에 의해 활성화 영역에 이용되는 비정질 실리콘을 수직방향으로 결정화함으로써 비정질 반 도체 박막을 결정화하는 데 필요한 열처리 시간을 줄일 수 있게 된다.
도 1a 내지 도 1k는 본 발명의 일 실시형태에 따른 다결정 실리콘 박막 트랜지스터의 제조 과정을 나타내는 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 기판 115: 제1비정질 실리콘층
120: 결정화 유도 금속층 125: 제1결정화층
130: 제2비정질 실리콘층 133A: 소스 영역
133B: 드레인 영역 133C: 채널 영역
135: 제2결정화층 140, 170: 식각마스크
150: 게이트 절연막 160: 게이트 전극
180: 층간 절연막 185A,185B: 접촉창
190: 소스 전극 및 드레인 전극
Claims (6)
- 기판 상에 제1비정질 실리콘층을 형성하는 단계;상기 제1비정질 실리콘층 위에 결정화 유도 금속막을 형성하는 단계;제1열처리하여 상기 제1비정질 실리콘층을 결정화시켜 결정화 씨앗층으로 이용되는 제1결정화층을 형성하는 단계;상기 제1결정화층 상에 제2비정질 실리콘층을 형성하는 단계;제2열처리하여 상기 제1결정화층을 결정화 씨앗층으로 이용하여 제2비정질 실리콘층을 금속 유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화시켜 제2결정화층을 형성하는 단계; 및상기 제2결정화층의 상층 일부를 식각하여 상층에 모인 메탈 실리사이드와 여분의 금속 이물질을 제거하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
- 제1항에 있어서,상기 제1열처리는 400℃ 내지 500℃에서 30분 내지 2시간에 걸쳐 수행되고, 상기 제2열처리는 400℃ 내지 600℃에서 30분 내지 2시간에 걸쳐 수행되는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
- 제1항에 있어서,상기 제1비정질 실리콘층은 200Å 내지 600Å의 두께로 형성되고, 상기 제2비정질 실리콘층은 600Å 내지 1000Å의 두께로 형성되는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
- 제1항에 있어서,상기 제2결정화층의 상층 일부를 제거하는 단계는 상부로부터 200Å 내지 600Å의 두께의 제2결정화층을 제거하는 단계를 포함하는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
- 제4항에 있어서,상기 제2결정화층의 상층 일부를 제거하는 두께는 식각후에 제1 및 제2 결정화층의 전체 두께가 600Å 내지 1000Å의 두께로 되도록 설정하는 것을 특징으로 하는 비정질 실리콘 박막의 결정화 방법.
- 기판 상에 제1비정질 실리콘층을 형성하는 단계;상기 제1비정질 실리콘층 위에 결정화 유도 금속막을 형성하는 단계;제1열처리하여 상기 제1비정질 실리콘층을 결정화시켜 결정화 씨앗층으로 이용되는 제1결정화층을 형성하는 단계;상기 제1결정화층 상에 제2비정질 실리콘층을 형성하는 단계;제2열처리하여 상기 제1결정화층을 결정화 씨앗층으로 이용하여 제2비정질 실리콘층을 금속 유도 수직 결정화(MIVC)에 의해 수직방향으로 결정화시켜 제2결정화층을 형성하는 단계;상기 제2결정화층의 상층 일부를 식각하여 상층에 모인 메탈 실리사이드와 여분의 금속 이물질을 제거하는 단계;상기 제2결정화층 및 제1결정화층을 패터닝하여 활성화 영역을 형성하는 단계;상기 활성화 영역 위에 게이트 절연막과 게이트 전극을 형성하는 단계;상기 게이트 전극을 마스크로 사용하여 활성화 영역에 불순물을 주입함에 의해 소스 영역 및 드레인 영역을 정의하는 단계; 및상기 기판을 수소 분위기하에서 열처리하는 단계;상기 기판 위에 층간 절연막을 형성하고 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 다결정 실리콘 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070137608A KR100929093B1 (ko) | 2007-12-26 | 2007-12-26 | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070137608A KR100929093B1 (ko) | 2007-12-26 | 2007-12-26 | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090069808A true KR20090069808A (ko) | 2009-07-01 |
| KR100929093B1 KR100929093B1 (ko) | 2009-11-30 |
Family
ID=41321413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070137608A KR100929093B1 (ko) | 2007-12-26 | 2007-12-26 | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100929093B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105830A2 (ko) * | 2010-02-26 | 2011-09-01 | 주식회사 테라세미콘 | 다결정 실리콘층 제조방법 및 이를 위한 금속 혼입층 형성장치 |
| KR101117291B1 (ko) * | 2011-01-05 | 2012-03-20 | 노코드 주식회사 | 다결정 실리콘 박막의 제조방법 |
| KR20190111723A (ko) * | 2018-03-23 | 2019-10-02 | 잉 홍 | 저온 다결정 반도체 소자 및 그 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100653467B1 (ko) * | 1999-12-24 | 2006-12-04 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시소자의 제조방법 |
| KR20050031249A (ko) * | 2003-09-29 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
-
2007
- 2007-12-26 KR KR1020070137608A patent/KR100929093B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011105830A2 (ko) * | 2010-02-26 | 2011-09-01 | 주식회사 테라세미콘 | 다결정 실리콘층 제조방법 및 이를 위한 금속 혼입층 형성장치 |
| WO2011105830A3 (ko) * | 2010-02-26 | 2012-02-09 | 주식회사 테라세미콘 | 다결정 실리콘층 제조방법 및 이를 위한 금속 혼입층 형성장치 |
| KR101117291B1 (ko) * | 2011-01-05 | 2012-03-20 | 노코드 주식회사 | 다결정 실리콘 박막의 제조방법 |
| KR20190111723A (ko) * | 2018-03-23 | 2019-10-02 | 잉 홍 | 저온 다결정 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100929093B1 (ko) | 2009-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| KR100439345B1 (ko) | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 | |
| KR100653853B1 (ko) | 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 | |
| EP2083440B1 (en) | Method of fabricating a thin film transistor | |
| US20040110329A1 (en) | Method and apparatus for fabricating thin film transistor including crystalline active layer | |
| KR100426381B1 (ko) | 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법 | |
| KR100958826B1 (ko) | 금속유도 측면 결정화를 이용한 하부 게이트 구조를 갖는다결정 실리콘 박막 트랜지스터 및 그의 제조방법 | |
| KR100426380B1 (ko) | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| KR100929093B1 (ko) | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 | |
| KR100965980B1 (ko) | 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| US8716112B2 (en) | Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same | |
| KR100205069B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| KR101333796B1 (ko) | 하부 게이트를 갖는 다결정 박막 트랜지스터의 제조방법 | |
| KR100620888B1 (ko) | 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법 | |
| KR100541986B1 (ko) | 결정화 속도가 서로 다른 두 금속을 이용한 금속 유도측면 결정화에 의한 비정질 반도체 박막의 결정화 방법 및이를 이용한 박막 트랜지스터의 제조방법 | |
| KR101031702B1 (ko) | 금속유도결정화에 의한 액정표시소자 제조방법 | |
| KR100552936B1 (ko) | 금속 오프셋 영역을 포함하는 결정질 박막트랜지스터의제조 방법 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100439347B1 (ko) | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 | |
| KR101333797B1 (ko) | 실리사이드 씨드 유도 측면 결정화를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법 | |
| KR20130115625A (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법 | |
| KR20060134338A (ko) | 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121119 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131106 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141110 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 10 |