KR20060134338A - 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법 - Google Patents

금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20060134338A
KR20060134338A KR1020050053939A KR20050053939A KR20060134338A KR 20060134338 A KR20060134338 A KR 20060134338A KR 1020050053939 A KR1020050053939 A KR 1020050053939A KR 20050053939 A KR20050053939 A KR 20050053939A KR 20060134338 A KR20060134338 A KR 20060134338A
Authority
KR
South Korea
Prior art keywords
substrate
metal
hydrogen atmosphere
depositing
thin film
Prior art date
Application number
KR1020050053939A
Other languages
English (en)
Inventor
백운서
Original Assignee
네오폴리((주))
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오폴리((주)) filed Critical 네오폴리((주))
Priority to KR1020050053939A priority Critical patent/KR20060134338A/ko
Publication of KR20060134338A publication Critical patent/KR20060134338A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors

Abstract

본 발명은 결정질 박막 트랜지스터를 제조함에 있어서, 금속유도측면결정화(MILC) 기술을 이용하여 비정질 실리콘의 결정화 이후에 200℃ 이상의 승온과 병행한 비수소 분위기의 공정을 시행할 경우, 탈수소화에 따라 소자의 전기적 특성이 열화된 것을 회복하는 박막 트랜지스터의 제조방법에 관한 것이다.
본 발명은 MILC 방법을 이용하여 박막 트랜지스터 소자를 제작하는 경우 비정실 실리콘의 결정화 이후의 공정에서 발생된 탈수소화에 따른 소자의 전기적 특성 저하를 후속 저온 수소 분위기 열처리를 시행함에 의해 회복할 수 있는 박막 트랜지스터의 제조방법을 제공한다.
금속유도측면결정화(MILC), 박막 트랜지스터, 탈수소화, 수소 열처리

Description

금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법{Method of Fabricating Thin Film Transistor Using Metal Induced Lateral Crystallization}
도1a 내지 도1h는 종래의 MILC 방법을 이용한 결정질 박막 트랜지스터의 제조방법을 설명하기 위한 공정 단면도,
도 2a 및 도 2f는 본 발명의 실시예에 따른 MILC 방법을 이용한 결정질 박막 트랜지스터의 제조방법을 도시하는 공정 단면도,
도 3은 금속 배선 공정 전후와 후속 수소 분위기 열처리 이후의 p형 MILC 박막 트랜지스터의 전달 특성 곡선의 변화를 나타내는 그래프,
도 4는 층간 절연막 형성 공정 전후와 후속 수소 분위기 열처리 이후의 n형 MILC 박막 트랜지스터의 전달 특성 곡선의 변화를 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
23 : 버퍼층 24S : 소스 영역
24C : 채널 영역 24D : 드레인 영역
25 : 게이트 절연막 26 : 게이트 전극
27 : 제1층간 절연막 28 : 컨택홀
30 : 금속 배선 32 : 제2층간 절연막
33 : 비어 홀 35 : 비어 금속
37 : 화소 전극
본 발명은 금속유도측면결정화(MILC : Metal Induced Lateral Crystallization)를 이용한 결정질 박막 트랜지스터의 제조방법에 관한 것으로서, 보다 구체적으로는 MILC 현상을 이용한 비정질 실리콘의 결정화 단계 이후에 200℃ 이상의 승온과 병행하는 비수소 분위기 공정을 시행한 경우 전기적 특성열화가 일어난 박막 트래지스터를 후속 저온 수소 분위기 열처리를 시행하여 소자의 전기적 특성을 회복시키는 박막 트랜지스터의 제조방법에 관한 것이다.
결정질 실리콘 박막을 사용하는 박막 트랜지스터(TFT : Thin Film Transistor)는 잘 알려진 소자로서, 절연층이 형성되어 있는 반도체 기판 위나, 절연 기판상에 실리콘과 같은 반도체 박막을 형성시켜 제작된다. 박막 트랜지스터는 다양한 집적회로에 사용되며, 특히, 액정표시소자의 각각의 화소에 형성된 스위칭 소자나, 주변회로부에 형성된 구동회로 등에 사용된다.
이러한 소자에 사용되는 다결정 실리콘 박막을 얻기 위해서는 잘 알려진 바와 같이 증착된 비정질 실리콘을 600℃ 이상의 온도에서 열처리하여야 한다. 이 경우 녹는점이 높은 석영(quartz)을 기판으로 사용하여야 하는데 이는 고가의 재료이므로 생산 제품의 단가가 높아지는 단점이 있다. 따라서 액정표시소자(Liquid Crystal Display)를 구동하는 소자로서 다결정 실리콘 박막트랜지스터는 유리기판 위에 형성시켜야하고 이에 따라 열처리 온도는 유리기판의 변형온도 이하인 600℃ 이하의 저온이어야 한다. 이와 같은 문제를 해결할 수 있는 방법으로 크게 레이저를 이용한 방법과 결정화 유도 금속막을 이용한 방법이 연구되어 왔다.
먼저 레이저를 이용한 결정화 방법은 레이저를 실리콘 박막에 직접 조사하여 기판의 온도를 많이 올리지 않으면서 실리콘 박막의 일부만을 가열하여 결정화하는 방법으로서 기판의 변형없이 결정화가 가능하기는 하나, 결정화의 균일성 및 고가의 제조 원가, 수율, 양산성 등의 문제가 있다.
이에 비하여 금속 유도 결정화(Metal Induced Crystallization; MIC)라 불리우는 금속층을 이용한 결정화법의 경우 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘과 접촉시키거나 이들 금속을 실리콘에 주입하여 200℃ 정도의 저온에서 비정질 실리콘을 다결정 실리콘으로 결정화할 수 있으며, 결정화가 균일하게 진행되고 저가의 생산장비를 사용할 수 있는 장점이 있다. 그러나 MIC 현상을 이용하는 방법의 경우에도 제조된 박막 트랜지스터의 활성영역을 구성하는 다결정 실리콘 내에 금속이 잔류하는 문제가 발생한다.
최근에는 이 문제를 해결하기 위하여 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 비정질 실리콘의 결정화를 유도하는 금속유도측면결정화(MILC) 현상을 이용하여 실리콘층을 결정화시키는 방법이 제안되었다(S.W. Lee & S. K. Joo, IEEE Electron Device Letter, 17(4), p.160, (1996) 참조).
현재 MILC 방법을 사용하는 박막 트랜지스터를 제작하는 방법을 살펴보면 다 음과 같다. 도 1a 내지 도 1h는 종래의 MILC 방법을 이용하여 박막 트랜지스터를 제조하는 방법을 도시하는 공정 단면도이다.
도 1a와 같이 유리기판과 같은 절연기판상(도면에는 표시하지 않음)에 산화막으로 된 버퍼층(10)을 형성하고, 그 위에 비정질 실리콘막을 증착한 후 사진 식각 공정으로 패터닝하여 활성영역으로 이용되는 반도체층(11)을 형성한다. 도 1b를 참조하면, 반도체층(11)위에 순차적으로 절연막 및 금속막을 증착한 후 사진 식각 공정으로 게이트를 패터닝하기 위한 식각마스크용 포토레지스트 패턴(14)을 형성하고 금속막 및 절연막을 패터닝하여 게이트 전극(13) 및 게이트 절연막(12)을 형성한다.
도 1c를 참조하면, 상기 게이트 전극(13) 및 게이트 절연막(12)을 패터닝하기 위하여 형성된 포토레지스트 패턴(14)이 있는 상태로 수십Å~수백Å의 Ni(15)을 시편 전면에 증착한다. 이때 Ni 이외에 Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Cr, Mo, Tr, Ru, Rh, Cd, Pt 등이 결정화 촉매용 금속으로 사용될 수도 있다. 도 1d를 참조하면, 게이트 패턴용 포토 레지스트 패턴(14)을 제거한 후 게이트 전극(13)을 마스크로 하여 도펀트를 이온 주입하여 소스 영역(11S)과 드레인 영역(11D)을 정의한다.
도 1e를 참조하면, 상기 MILC용 NI(15)을 이용한 비정질 실리콘의 결정화와 소스 영역(11S) 및 드레인 영역(11D)에 주입된 도펀트의 활성화를 위한 열처리를 진행하면, Ni(15) 하부의 소스 영역(11S)과 드레인 영역(11D)은 MIC에 의해 결정화가 이루어지고, 소스 영역(11S)과 드레인 영역(11D) 사이의 채널영역(11C)에 대하 여는 MILC에 의해 결정화가 이루어진다.
상기 결정화 열처리는 실리콘 내부의 댕글링 본드 및 결함을 수소원자로 치환하기 위하여 수소 분위기하에서 시행하는 것이 바람직하며, 열처리 방법으로는 일반적인 고로(Furnace)를 사용하는 방법, 텅스텐-할로겐 또는 크세논 아크 가열 램프를 사용하여 700 내지 800℃정도의 온도에서 수분 이내의 짧은 시간 동안 가열하는 고속 어닐링(RTA)법 또는 엑시머 레이저를 사용하여 아주 짧은 시간동안 가열하는 방법 등을 사용한다.
도 1f를 참조하면, 상기 기판상에 제1층간 절연막(16)을 증착하고 사진 식각 공정으로 소스 및 드레인 영역(11S,11D)에 대한 컨택홀(17)을 형성한다. 도 1g를 참조하면, 상기 기판상에 금속 배선용 금속막을 증착한 후 사진 식각 공정으로 패터닝하여 금속 배선(18)을 형성한다.
도 1h를 참조하면, 상기 기판상에 제2층간 절연막(19)을 증착하고 사진 식각 공정으로 제2층간 절연막에 금속 배선(18)에 대한 비어홀(20)을 형성한다. 이후 비어 충진을 위한 금속막을 증착하고 사진 식각 공정으로 패터닝하여 비어 금속(21)을 형성한다. 다시 상기 기판에 투명 전도성 막인 인듐-주석 산화물(Indium-Tin Oxide; ITO) 박막을 증착하고 사진 식각 공정으로 패터닝하여 화소전극(22)을 형성한다.
이 경우, 상기 제1 및 제2 층간 절연막(16,19)은 실리콘 산화물 또는 실리콘 질화물을 아르곤, 산소, 질소 가스를 이용한 스퍼터링 방법이나 사일렌, 산소, 질소 가스 등을 이용한 화학기상증착법(CVD)으로 증착하며 절연특성 향상에 필수적인 박막의 치밀화를 위하여 일반적으로 200℃ 이상의 온도에서 증착한다. 상기 금속선 형성을 위한 금속막 및 ITO 투명 전도성막 증착의 경우도 저항값의 감소를 위하여 200℃ 이상의 온도에서 아르곤, 산소 가스 등을 이용한 스퍼터링 방법으로 증착한다.
상기한 바와 같은 종래의 MILC 기술을 이용한 박막 트랜지스터의 제조방법은 MILC를 위한 수소열처리 이외에 별도의 수소 열처리를 포함하고 있지 않다. 그러나 MILC 박막 트랜지스터의 경우 비정질 박막 트랜지스터나 레이저 결정화 다결정 박막 트랜지스터와는 달리 상기 층간 절연막, 금속선 및 투명 전도성막의 형성과 같이 200℃ 이상의 승온과 병행하는 비수소 분위기의 후속 공정 시행시 트랜지스터의 전기적 특성이 열화되는 것이 실험을 통해 관찰되었다.
이러한 현상은 비정질 실리콘의 결정화시 실리콘 내부의 결함 및 댕글링 본드에 치환되었던 수소 원자가 외부로 확산하여 배출되는 것에 기인하고 있으며, 그 결과 완성된 패널의 불량률을 높여 공정의 수율을 낮추는 문제점을 초래한다.
본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, MILC 공정 이후에 200℃ 이상의 승온과 병행하는 비수소 분위기의 후속 공정이 존재할 경우 각각의 공정 이후 혹은 최종 공정 이후에 저온 수소 열처리를 시행함으로서 후속 공정에서 발생할 수 있는 MILC 박막 트랜지스터의 전기적 특성열화를 회복할 수 있는 박막 트랜지스터의 제조방법을 제공하는 데 있다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 절연기판 위에 MILC 금속막을 이용하여 수소 분위기하에서 열처리하여 결정화된 실리콘으로 이루어진 소스 영역, 채널 영역, 드레인 영역이 배치되고, 채널 영역의 상부에 게이트 절연막, 게이트 전극이 배치된 박막 트랜지스터를 준비하는 단계와; 상기 기판 위에 제1층간 절연막을 증착하고 소스 영역 및 드레인 영역에 대한 제1 및 제2 컨택홀을 형성하는 단계와; 상기 기판 위에 금속막을 증착하고 패터닝하여 소스 및 드레인 영역과 연결되는 제1 및 제2 금속 배선을 형성하는 단계와; 상기 기판 위에 제2층간 절연막을 증착하고 제2금속 배선에 대한 비아홀을 형성하는 단계와; 상기 비아홀을 포함하는 기판 위에 금속막을 증착하고 패터닝하여 비어 금속을 형성하는 단계와; 상기의 기판 위에 투명 전도성막을 증착하고 패터닝하여 화소전극을 형성하는 단계와; 상기 기판을 수소 분위기하에서 열처리하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
상기 수소 분위기 열처리는 400℃ 내지 600℃ 범위의 온도에서 이루어지며, 관상로, 급속 램프 열처리(RTA), 레이저를 이용하여 시행된다.
또한, 본 발명에서는 후속 저온 수소 열처리를 최종 공정 후에 1회만 시행하거나, 각각의 증착 공정 이후에 시행할 수도 있다.
본 발명은 MILC에 의하여 다결정 박막 트랜지스터를 제조하는 경우 MILC 열처리 이후에 200℃ 이상의 승온과 병행한 비수소 분위기 공정을 시행할 때, 각 공정후에, 또는 최종 공정 이후에 저온 수소 열처리를 함으로서 박막 트랜지스터의 전기적 특성을 회복시키게 된다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따라 MILC 방법을 이용한 박막 트랜지스터의 제조공정을 도시하는 공정 단면도이다.
도 2a는 상기한 도 1a 내지 1e를 참조하여 활성영역을 이루는 비정질 실리콘층이 MILC 방법으로 결정화되어 제작된 다결정 박막 트랜지스터의 단면도이다. 상기 박막 트랜지스터는 유리기판과 같은 절연기판상(도면에는 표시하지 않음)에 산화막으로 된 버퍼층(23)위에 결정화된 실리콘으로 이루어진 소스 영역(24S), 채널 영역(24C), 드레인 영역(24D)이 배치되고, 채널 영역(24C)의 상부에 게이트 절연막(25), 게이트 전극(26)이 배치된 구조를 갖고 있다.
도 2b를 참조하면, 아르곤, 산소, 질소 가스를 이용한 스퍼터링 방법이나 사일렌, 산소, 질소 가스 등을 이용한 화학기상증착법(CVD)을 이용하여 450℃에서 실리콘 산화막 혹은 실리콘 질화막을 증착하여 제1층간 절연막(27)을 형성하고 사진 식각 공정을 이용하여 컨택홀(28)을 형성한 뒤, 관상로, RTA, 레이저 등을 이용하여 예를들어, 450℃로 승온하여 수소 분위기에서 1시간동안 열처리한다. 상기 열처리 온도는 400 내지 600℃ 범위에서 설정될 수 있으며, 바람직하게는 450 내지 550℃에서 시행한다. 또 수소 열처리시간은 1시간 내지 5시간 범위에서 설정될 수 있다.
도 2c를 참조하면, 아르곤 가스를 이용한 스퍼터링 방법으로 기판온도 200℃에서 금속막을 증착한 뒤 사진 식각 공정을 이용하여 패터닝하여 소스 및 드레인 금속 배선(30)을 형성한다. 이후 다시 450℃의 온도에서 상기와 같은 방법으로 수소 열처리한다.
도 2d를 참조하면, 상기 제1층간 절연막(27)과 동일한 방법으로 제2층간 절연막(32)을 증착하고 사진 식각 공정을 이용하여 드레인 금속 배선(30)에 대한 비어홀(33)을 형성한 뒤 450℃에서 상기와 같은 방법으로 수소 열처리한다.
도 2e를 참조하면, 상기 금속 배선(30)과 동일한 방법으로 금속막을 증착하고 사진 식각 공정으로 패터닝하여 비어 금속(35)을 비어홀(33)을 포함한 기판 전면에 형성한 뒤 450℃에서 상기와 같은 방법으로 수소 열처리한다.
도 2f를 참조하면, 상기 기판상에 ITO막을 기판온도를 200℃로 승온하여 스퍼터링이나 CVD방법으로 증착하고 패터닝함으로서 드레인 영역(24D)에 드레인 금속 배선(30)과 비어 금속(35)을 통하여 연결된 투명 화소전극(37)을 형성한 후, 450℃에서 상기와 같은 방법으로 수소 열처리한다.
상기한 실시예에 있어서는 제1층간 절연막(27), 제2층간 절연막(32), 금속막30,35) 및 투명 전도성막(37)을 증착할 때 마다, 후속 수소 분위기 열처리를 실시하였으나, 후속 수소 분위기 열처리를 최종의 고온 증착 공정, 예를들어, 투명 전도성막(37)을 증착 이후에만 상기 방법과 동일한 방법으로 실시하는 것도 가능하다. 따라서, 후속 수소 분위기 열처리는 최종의 고온 증착 공정 이후에만 실시하는 것이 열처리 시간과 분위기 가스 사용량 등을 고려할 때 가장 바람직하다.
도 3은 상기 금속 배선 형성 공정 전(□)/후(○)와 후속 저온 수소 열처리 이후(■)의 p형 MILC 다결정 박막 트랜지스터의 전달 특성 곡선의 변화를 나타낸 그래프이다.
도 3의 그래프를 참고하면, 금속 배선 형성 공정 이후의 전달 특설 그래프(○)에서는 오프 커런트가 금속 배선 형성 공정 전(□)과 비교하여, 약 10배 가량 증가하고 서브 스레시홀드 슬로프(sub-threshold slope)가 감소하는 등 트랜지스터의 전기적 특성이 열화되었으나, 후속 수소 열처리가 진행된 이후의 그래프(■)에 있어서는 금속 배선 공정 이전(□)의 전기적 특성으로 거의 회복됨을 알 수 있다.
도 4는 층간 절연막 형성 공정 전(□)/후(○)와 후속 저온 수소 열처리이후(■)의 n형 MILC 다결정 박막 트랜지스터의 전류 이동 특성을 나타낸 그래프이다.
도 4의 그래프를 참고하면, 금속 배선 형성 공정과 마찬가지로 층간 절연막 증착(ILD: Interlayer Deposition) 공정 이후(○)에도 층간 절연막 증착 공정 전(□)과 비교하여 트랜지스터의 특성이 급격하게 저하되는 것을 알 수 있다.
이는 층간 절연막 증착(ILD)을 450℃의 고온에서 진행하므로 비정질 실리콘의 결정화시 실리콘 내부의 결함 및 댕글링 본드에 치환되었던 수소 원자가 외부로 확산하여 배출됨에 따른 결과로 생각된다. 이러한 소자특성의 열화는 450℃의 1시간의 수소 분위기 열처리를 실시한 그래프(■)에서는 층간 절연막 증착 공정 전(□)으로 거의 회복됨을 알 수 있다.
상기한 바와 같은 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법은 MILC 방법으로 비정질 실리콘을 결정화하여 다결정 박막 트랜지스터를 제조할 경우 후속 공정에서 발생할 수 있는 소자의 전기적 특성의 열화를 회복시킴으로서 MILC 다결정 박막 트랜지스터의 전기적 특성의 신뢰도를 높일 수 있다.
상기한 바와 같은 본 발명의 MILC 방법을 이용한 박막 트랜지스터의 제조방법에 따르면, 비정질 실리콘의 결정화 단계 이후에 200℃이상의 승온과 병행하는 비수소 분위기의 공정을 시행할 경우에도 우수한 전기적 특성을 갖는 다결정 박막 트랜지스터를 제조할 수 있게 되어 완성된 패널의 불량률을 감소시켜 생산성을 크게 향상 시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

  1. 절연기판 위에 MILC 금속막을 이용하여 수소 분위기하에서 열처리하여 결정화된 실리콘으로 이루어진 소스 영역, 채널 영역, 드레인 영역이 배치되고, 채널 영역의 상부에 게이트 절연막, 게이트 전극이 배치된 박막 트랜지스터를 준비하는 단계와;
    상기 기판 위에 제1층간 절연막을 증착하고 소스 영역 및 드레인 영역에 대한 제1 및 제2 컨택홀을 형성하는 단계와;
    상기 기판을 수소 분위기하에서 열처리하는 단계와;
    상기 기판 위에 금속막을 증착하고 패터닝하여 소스 및 드레인 영역과 연결되는 제1 및 제2 금속 배선을 형성하는 단계와;
    상기 기판을 수소 분위기하에서 열처리하는 단계와;
    상기 기판 위에 제2층간 절연막을 증착하고 제2금속 배선에 대한 비아홀을 형성하는 단계와;
    상기 기판을 수소 분위기하에서 열처리하는 단계와;
    상기 비아홀을 포함하는 기판 위에 금속막을 증착하고 패터닝하여 비어 금속을 형성하는 단계와;
    상기 기판을 수소 분위기하에서 열처리하는 단계와;
    상기의 기판 위에 투명 전도성막을 증착하고 패터닝하여 화소전극을 형성하는 단계와;
    상기 기판을 수소 분위기하에서 열처리하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 절연기판 위에 MILC 금속막을 이용하여 수소 분위기하에서 열처리하여 결정화된 실리콘으로 이루어진 소스 영역, 채널 영역, 드레인 영역이 배치되고, 채널 영역의 상부에 게이트 절연막, 게이트 전극이 배치된 박막 트랜지스터를 준비하는 단계와;
    상기 기판 위에 제1층간 절연막을 증착하고 소스 영역 및 드레인 영역에 대한 제1 및 제2 컨택홀을 형성하는 단계와;
    상기 기판 위에 금속막을 증착하고 패터닝하여 소스 및 드레인 영역과 연결되는 제1 및 제2 금속 배선을 형성하는 단계와;
    상기 기판 위에 제2층간 절연막을 증착하고 제2금속 배선에 대한 비아홀을 형성하는 단계와;
    상기 비아홀을 포함하는 기판 위에 금속막을 증착하고 패터닝하여 비어 금속을 형성하는 단계와;
    상기의 기판 위에 투명 전도성막을 증착하고 패터닝하여 화소전극을 형성하는 단계와;
    상기 기판을 수소 분위기하에서 열처리하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 수소 분위기 열처리는 400℃ 내지 600℃ 범위의 온도에서 1 내지 5시간 동안 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 제1항 또는 제2항에 있어서, 상기 수소 분위기 열처리는 관상로, 급속 램프 열처리(RTA), 레이저를 이용하여 시행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제1항 또는 제2항에 있어서, 상기 박막 트랜지스터를 준비하는 단계는
    상기 절연기판 상에 비정질 실리콘막을 증착하고 패터닝하여 반도체층을 형성하는 단계와;
    상기 반도체층 상에 게이트 절연막 및 게이트 전극을 형성하는 단계와;
    상기 게이트 전극을 제외한 기판 전면에 MILC 결정화를 위한 금속막을 형성하는 단계와;
    상기 반도체층에 도펀트를 주입하여 소스 영역과 드레인 영역을 정의하는 단계와;
    상기 기판을 수소 분위기하에서 열처리하여 비정질 실리콘을 결정화하는 단계로 구성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020050053939A 2005-06-22 2005-06-22 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법 KR20060134338A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050053939A KR20060134338A (ko) 2005-06-22 2005-06-22 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050053939A KR20060134338A (ko) 2005-06-22 2005-06-22 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR20060134338A true KR20060134338A (ko) 2006-12-28

Family

ID=37812731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053939A KR20060134338A (ko) 2005-06-22 2005-06-22 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR20060134338A (ko)

Similar Documents

Publication Publication Date Title
KR100889626B1 (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP3713232B2 (ja) 結晶質シリコン活性層を含む薄膜トランジスタの製造方法
US8790967B2 (en) Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
US8067278B2 (en) Semiconductor device and method for manufacturing the same
KR100653853B1 (ko) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
EP2083440B1 (en) Method of fabricating a thin film transistor
JPH10135137A (ja) 結晶性半導体作製方法
US20040110329A1 (en) Method and apparatus for fabricating thin film transistor including crystalline active layer
JPH08250740A (ja) 半導体装置およびその製造方法
JP4115252B2 (ja) 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
KR100958826B1 (ko) 금속유도 측면 결정화를 이용한 하부 게이트 구조를 갖는다결정 실리콘 박막 트랜지스터 및 그의 제조방법
KR20060062139A (ko) 이중 열처리에 의한 다결정 박막트랜지스터 제조방법
KR100965980B1 (ko) 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법
KR100929093B1 (ko) 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100742382B1 (ko) 박막트랜지스터의 제조방법
KR100742381B1 (ko) 박막트랜지스터의 제조방법
KR100753635B1 (ko) 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법
US8716112B2 (en) Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same
KR101333796B1 (ko) 하부 게이트를 갖는 다결정 박막 트랜지스터의 제조방법
KR20060134338A (ko) 금속유도측면결정화를 이용한 박막 트랜지스터의 제조방법
JP2002280560A (ja) 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置
KR20130115625A (ko) 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법
KR100722112B1 (ko) 박막 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application