JP4095615B2 - 酸化膜の形成方法、半導体装置、半導体装置の製造方法 - Google Patents

酸化膜の形成方法、半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP4095615B2
JP4095615B2 JP2005039721A JP2005039721A JP4095615B2 JP 4095615 B2 JP4095615 B2 JP 4095615B2 JP 2005039721 A JP2005039721 A JP 2005039721A JP 2005039721 A JP2005039721 A JP 2005039721A JP 4095615 B2 JP4095615 B2 JP 4095615B2
Authority
JP
Japan
Prior art keywords
oxide film
forming
chemical oxide
concentration
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005039721A
Other languages
English (en)
Other versions
JP2005311302A (ja
Inventor
光 小林
Original Assignee
光 小林
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 光 小林 filed Critical 光 小林
Priority to JP2005039721A priority Critical patent/JP4095615B2/ja
Publication of JP2005311302A publication Critical patent/JP2005311302A/ja
Application granted granted Critical
Publication of JP4095615B2 publication Critical patent/JP4095615B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、酸化膜の形成方法、半導体装置の製造方法および半導体装置の製造装置に関するものであり、より詳細には、例えば、半導体の表面、とりわけシリコン基板等の表面に薄い絶縁膜(二酸化シリコン膜)を低温で形成することに好適な半導体酸化膜の形成方法、半導体装置の製造方法および半導体装置の製造装置に関するものである。
半導体装置、とりわけMOSトランジスタを用いる半導体集積回路などでは、高集積化、高密度化に伴う回路要素の微細化で、それに用いられる絶縁膜の性能向上が重要である。
この種の半導体集積回路では、MOSトランジスタのゲート絶縁膜は、通常、乾燥酸素や水蒸気などの酸化性気体中800℃以上の高温で加熱処理する,いわゆる高温熱酸化法により形成している。
高温熱酸化法以外には、有機シラン,例えばテトラエトキシシラン(TEOS)等を数百℃で熱分解させて、基板上に酸化膜を堆積させる化学気相成長(CVD)法、酸化物をスパッタ蒸着で形成するスパッタ蒸着法、プラズマ中で基板表面を酸化させるプラズマ酸化法などの酸化膜形成方法が周知である。
また、陽極酸化により基板表面を酸化させて酸化膜を形成する陽極酸化法として、例えば、電解質のフッ化水素酸水溶液中でシリコン基板に電圧を印加して、シリコンの多孔質陽極反応膜を形成した後、その多孔質陽極反応膜をシリコンの陽極酸化が可能な電解質,例えば濃燐酸中で陽極酸化を行う方法が知られている(特許文献1)。
一方、本発明者は、シリコンなどの半導体基板の表面に、濃硝酸等の酸化性の薬液を用いて、薄い酸化膜を形成することを提案している(特許文献2)。
特開平3−6826号公報(公開日:平成3(1991)年1月14日) 特開2002−64093号公報(公開日:平成14年(2002)年2月28日)
例えば、シリコン表面に、自然酸化膜を除去した後で、厚さがナノメートル(nm)あるいはそれ以下の極薄の酸化膜を形成することはできても、それを半導体装置の絶縁膜として利用できるような品質の制御された、特に、リーク電流密度の小さいものを得ることはなかなか困難で、薄膜トランジスタ(TFT)のゲート絶縁膜などでは、耐圧維持のために、数ナノメートル(nm)あるいはそれ以上の比較的厚い酸化膜を形成することが求められる。
また、液晶ディスプレイなどでフレキシブルな基板、例えばポリエチレンテレフタラート(PET)などの基板を用い、同基板上に薄膜トランジスタ(TFT)を形成する際には、その基板の温度を200℃以下に保つことが必要であり、このような低温の製造工程でも、TFTのゲート絶縁膜など、半導体装置にも実用可能な高品質の絶縁膜形成が求められる。
本発明の目的は、上記PETなどの基板上に薄膜トランジスタ(TFT)を形成する場合や、MOSトランジスタあるいはそれを用いる大規模集積回路(LSI)などを形成するに際して、そのゲート絶縁膜にも利用できる,低リーク電流密度特性などの性能を持つ高品質の酸化膜を,低温で厚さも制御しながら,半導体の表面に形成することが可能な酸化膜の形成方法、その酸化膜を用いる半導体装置の製造方法およびその半導体装置の製造装置を提供することにある。
本発明の酸化膜の形成方法(本形成方法)は、上記の課題を解決するために、半導体に共沸濃度未満の酸化性溶液またはその気体を接触させることにより、上記半導体表面に第1の化学酸化膜を形成する工程と、第1の化学酸化膜を形成した半導体に、共沸濃度の酸化性溶液またはその気体よりも高濃度の酸化性溶液またはその気体を接触させることにより、第2の化学酸化膜を形成する工程とを有することを特徴としている。
また、本形成方法は、半導体の表面に低濃度の酸化性溶液またはその気体を作用させることにより、上記半導体表面に第1の化学酸化膜を形成する工程と、高濃度の酸化性溶液またはその気体を作用させることにより、上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程とを有することを特徴とするものともいえる。
なお、「第1の化学酸化膜に重ねて第2の化学酸化膜を形成する(第1の化学酸化膜上に第2の化学酸化膜を形成する)」とは、第1の化学酸化膜と第2の化学酸化膜との積層構造のみではなく、組成が同じであって、原子密度が分布した膜構造となっていることも含むものとする。
また、本形成方法では、第2の化学酸化膜の厚さを、第1の化学酸化膜よりも厚く形成するものであってもよい。
また、本形成方法では、上記第1の化学酸化膜および第2の化学酸化膜を形成する工程は、上記半導体を上記酸化性溶液に浸漬して行うことが好ましい。
また、本形成方法では、上記半導体が、単結晶シリコン、多結晶シリコン、非晶質シリコン、炭化シリコンおよびシリコン・ゲルマニウムから選ばれる少なくとも1つであって、上記第1の化学酸化膜および第2の化学酸化膜が、シリコンの酸化膜であることが好ましい。
また、本形成方法では、上記高濃度の酸化性溶液またはその気体が、共沸濃度の酸化性溶液またはその気体であることが好ましい。
また、本形成方法では、上記酸化性溶液またはその気体が、硝酸、過塩素酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、および沸騰水の群から選ばれた少なくとも1つの溶液、その気体、またはそれらの混合物からなることが好ましい。ただし、硝酸は、ハロゲンを含まないため、塩素等の発生による悪影響を防ぐことができる。このため、酸化性溶液またはその気体は、硝酸であることが好ましい。さらに、この硝酸は、純度の高いものであることが好ましい。高純度の硝酸を用いれば、よりよい化学酸化膜を形成することができる。この高純度の硝酸は、例えば、硝酸に含まれる金属等の不純物の濃度が充分に低いものを用いればよい。例えば、不純物の濃度が、10ppb以下、好ましくは5ppb以下、より好ましくは1ppb以下のものを用いればよい。
また、本形成方法では、上記低濃度の酸化性溶液またはその気体が、硝酸水溶液,硫酸水溶液および過塩素酸水溶液の群の少なくとも1つで共沸濃度未満の濃度の溶液またはその気体から選ばれ、上記高濃度の酸化性溶液またはその気体が、上記水溶液群中の少なくとも1つで共沸濃度の溶液またはその気体から選ばれることが好ましい。これらのうち、硝酸水溶液またはその気体であることが、特に好ましい。
また、本形成方法では、上記半導体の表面に化学酸化膜を形成した後、上記化学酸化膜を窒化処理する工程を含むことが好ましい。
また、本形成方法は、共沸濃度未満の酸化性溶液に半導体を浸漬することにより第1の化学酸化膜を形成する工程と、上記共沸濃度未満の酸化性溶液に基板を浸漬させた状態で、上記共沸濃度未満の酸化性溶液を、共沸濃度に濃縮することにより、第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程とを含む方法ということもできる。すなわち、本形成方法は、半導体表面にその半導体の酸化物からなる化学酸化膜を形成する化学酸化膜形成工程を含む方法であって、上記化学酸化膜形成工程は、共沸濃度未満の酸化性溶液に半導体を浸漬して第1の化学酸化膜を形成した後、上記共沸濃度未満の酸化性溶液に基板を浸漬させた状態で、上記共沸濃度未満の酸化性溶液を、共沸濃度に濃縮することにより、第2の化学酸化膜を形成することによって、化学酸化膜を形成する工程を含む方法ということもできる。
本発明の半導体装置の製造方法(本製造方法)は、上記の課題を解決するために、上記いずれかに記載の酸化膜の形成方法によって化学酸化膜を形成する酸化膜形成工程を有することを特徴としている。
すなわち、例えば、本製造方法は、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程及び高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程をそなえたことを特徴としている。
また、本製造方法では、上記低濃度の酸化性溶液またはその気体が、硝酸、過塩素酸、硫酸から選ばれた少なくとも1つと水との混合物の群から選ばれて共沸濃度より低い濃度範囲に選定され、上記高濃度の酸化性溶液またはその気体が、上記混合物の群中から選ばれて上記低濃度の濃度範囲の設定値を超えた高濃度に選定されることが好ましい。
また、本製造方法では、上記高濃度の酸化性溶液またはその気体が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、および水との共沸混合物である共沸過塩素酸の群から選ばれた少なくとも1つの溶液またはその気体からなることが好ましい。
また、本製造方法では、上記半導体が単結晶シリコン、多結晶シリコン、非晶質シリコン、炭化シリコンおよびシリコン・ゲルマニウムから選ばれる少なくとも1つからなることが好ましい。
また、本製造方法では、上記半導体の表面に化学酸化膜を形成した後、上記化学酸化膜を窒化処理する工程を含むことが好ましい。
また、本製造方法では、上記半導体の表面に化学酸化膜を形成した後、または、上記化学酸化膜を窒化処理した後、化学気相成長(CVD)による酸化膜、窒化シリコン膜、高誘電体膜および強誘電体膜の少なくとも一つの被膜を形成する工程を有することが好ましい。
本発明の半導体装置は、上記いずれかの半導体装置の製造方法によって得られたものでであって、上記酸化性溶液によって半導体が酸化された化学酸化膜を備えていることを特徴としている。
本発明の半導体装置の製造装置は、上記の課題を解決するために、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する機能および高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する機能を備えていることを特徴としている。
すなわち、本製造装置は、半導体表面に化学酸化膜を形成する酸化膜形成部を有する半導体装置の製造装置において、上記酸化膜形成部が、上記いずれかに記載の酸化膜の形成方法(本形成方法)、または、上記いずれかに記載の半導体装置の製造方法(本製造方法)によって、半導体表面で化学酸化膜を形成する機能を有することを特徴とする半導体装置の製造装置。
上記各方法・各構成によると、低濃度(好ましくは共沸濃度未満)の酸化性溶液またはその気体を用いて、半導体表面に第1の化学酸化膜を形成した後、より高濃度(好ましくは共沸濃度)の酸化性溶液またはその気体を用いて、さらに第2の化学酸化膜を形成している。第1の化学酸化膜の密度は低く、これが酸化触媒的に働く結果、第2の化学酸化膜の形成が可能になると考えられる。高濃度酸化性溶液または気体を用いて酸化することによって、酸化膜の密度は増加する。これにより、最終的に形成された第1の化学酸化膜および第2の化学酸化膜から構成される酸化膜を、低リーク電流密度特性などの性能を持つ高品質の酸化膜とすることができる。また、低温(例えば200℃以下)での酸化膜の形成も可能である。さらに、高濃度の酸化性溶液またはその気体の濃度を調節することによって、第2の化学酸化膜の膜厚の制御も容易となる。
このように、第1の化学酸化膜および第2の化学酸化膜を段階的に形成し、かつ、第1の化学酸化膜の原子密度を低くして、第1の化学酸化膜よりも第2の化学酸化膜の膜厚を厚くすることによって、所望の厚さの高品質の化学酸化膜を、低温で、しかも半導体表面に均一に形成することが可能である。すなわち、化学酸化膜の膜質を向上でき、リーク電流密度の低い高品質の化学酸化膜を形成できる。また、このような高品質の化学酸化膜を備えた高性能な半導体装置を提供することもできる。
以上のように、本発明の酸化膜の形成方法によれば、半導体に第1の化学酸化膜を形成した後、第2の化学酸化膜を形成するため、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程および高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程をそなえたことで、低温で高品質の上記化学酸化膜を所望の厚い被膜に形成することができる。
本発明の半導体装置の製造方法によれば、半導体に第1の化学酸化膜を形成した後、第2の化学酸化膜を形成するため、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程及び高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程をそなえたことにより、上記第1の化学酸化膜を含む所定の厚い被膜を持った半導体装置を製造することができる。
本発明の半導体装置の製造装置によれば、半導体に第1の化学酸化膜を形成した後、第2の化学酸化膜を形成するため、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する機能および高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する機能をそなえたことにより、上記半導体を含む基体上に上記第1の化学酸化膜を含めた所定の厚い被膜の絶縁膜を形成して、高性能かつ安定な特性の半導体装置を製造することができる。
なお、本発明を以下のように表現することもできる。
〔1〕本発明の酸化膜の形成方法は、半導体の表面に低濃度の酸化性溶液またはその気体(酸化性気体)を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程および高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程をそなえたことを特徴とする。
〔2〕本発明の酸化膜の形成方法は、上記〔1〕記載の酸化膜の形成方法において、上記半導体が単結晶シリコン、多結晶シリコン、非晶質シリコン、炭化シリコンおよびシリコン・ゲルマニウムから選ばれる少なくとも1つであって、上記化学酸化膜の主体がシリコンの酸化膜からなることを特徴とする。
〔3〕本発明の酸化膜の形成方法は、上記〔1〕に記載の酸化膜の形成方法において、上記低濃度の酸化性溶液またはその気体が、硝酸水溶液,硫酸水溶液および過塩素酸水溶液の群の少なくとも1つで共沸濃度未満の濃度の溶液またはその気体から選ばれ、上記高濃度の酸化性溶液またはその気体が、上記水溶液群中の少なくとも1つで共沸濃度の溶液またはその気体から選ばれたことを特徴とする。
〔4〕本発明の酸化膜の形成方法は、上記〔1〕〜〔4〕のいずれか1つに記載の酸化膜の形成方法において、上記半導体の表面に化学酸化膜を形成した後、上記化学酸化膜を窒化処理する工程を含むことを特徴とする。
〔5〕本発明の半導体装置の製造方法は、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程及び高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程をそなえたことを特徴とする。
〔6〕本発明の半導体装置の製造方法は、上記〔5〕に記載の半導体装置の製造方法において、上記低濃度の酸化性溶液またはその気体が、硝酸、過塩素酸、硫酸から選ばれた少なくとも1つと水との混合物の群から選ばれて共沸濃度より低い濃度範囲に選定され、上記高濃度の酸化性溶液またはその気体が、上記群中から選ばれて上記低濃度の濃度範囲の設定値を超えた高濃度に選定されることを特徴とする。
〔7〕本発明の半導体装置の製造方法は、上記〔5〕または〔6〕のいずれか1つに記載の半導体装置の製造方法において、上記高濃度の酸化性溶液または酸化性気体が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、および水との共沸混合物である共沸過塩素酸の群から選ばれた少なくとも1つの溶液またはその気体からなることを特徴とする。
〔8〕本発明の半導体装置の製造方法は、上記〔5〕〜〔7〕のいずれか1つに記載の半導体装置の製造方法において、上記半導体が単結晶シリコン、多結晶シリコン、非晶質シリコン、炭化シリコンおよびシリコン・ゲルマニウムから選ばれる少なくとも1つからなることを特徴とする。
〔9〕本発明の半導体装置の製造方法は、上記〔5〕〜〔8〕のいずれか1つに記載の半導体装置の製造方法において、上記半導体の表面に化学酸化膜を形成した後、上記化学酸化膜を窒化処理する工程を含むことを特徴とする。
〔10〕本発明の半導体装置の製造方法は、上記〔5〕〜〔9〕のいずれか1つに記載の半導体装置の製造方法において、上記半導体の表面に化学酸化膜を形成した後または上記化学酸化膜を窒化処理した後、化学気相成長(CVD)による酸化膜、窒化シリコン膜、高誘電体膜および強誘電体膜の少なくとも一つの被膜を形成する工程をそなえたことを特徴とする。
〔11〕本発明の半導体装置の製造装置は、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する機能および高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する機能をそなえたことを特徴とする。
上記本発明の酸化膜の形成方法によると、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程および高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程をそなえたことで、低温で高品質の上記化学酸化膜を所望の厚い被膜に形成することができる。
上記本発明の半導体装置の製造方法によると、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程及び高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程をそなえたことにより、上記第1の化学酸化膜を含む所定の厚い被膜を持った半導体装置を製造することができる。
上記本発明の半導体装置の製造装置によると、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する機能および高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する機能をそなえたことにより、上記半導体を含む基体上に上記第1の化学酸化膜を含めた所定の厚い被膜の絶縁膜を形成して、高性能かつ安定な特性の半導体装置を製造することができる。
本発明の酸化膜の形成方法によれば、半導体に第1の化学酸化膜を形成した後、第2の化学酸化膜を形成するため、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程および高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程をそなえたことで、低温で高品質の上記化学酸化膜を所望の厚い被膜に形成することができる。
本発明の半導体装置の製造方法によれば、半導体に第1の化学酸化膜を形成した後、第2の化学酸化膜を形成するため、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程及び高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程をそなえたことにより、上記第1の化学酸化膜を含む所定の厚い被膜を持った半導体装置を製造することができる。
本発明の半導体装置の製造装置によれば、半導体に第1の化学酸化膜を形成した後、第2の化学酸化膜を形成するため、半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する機能および高濃度の酸化性溶液またはその気体を作用させて上記第1の化学酸化膜に重ねて第2の化学酸化膜を形成する機能をそなえたことにより、上記半導体を含む基体上に上記第1の化学酸化膜を含めた所定の厚い被膜の絶縁膜を形成して、高性能かつ安定な特性の半導体装置を製造することができる。
〔実施の形態1〕
本発明の一実施形態について図1ないし図10に基づいて説明すると以下の通りである。以下では、シリコン基板上に二酸化シリコン膜および電極が形成されてなるMOSキャパシタの製造方法を例に挙げて説明する。なお、本発明は、これに限定されるものではない。
本実施形態におけるMOSキャパシタ(半導体装置)の製造方法は、濃度の異なる酸化性溶液を、半導体表面に接触させることにより、半導体表面に段階的に化学酸化膜を形成する酸化膜形成工程を有することを特徴とする方法である。以下、本発明に特徴的な酸化膜形成工程、および、その工程を実施する半導体の製造装置について説明する。
図1は、本発明の第1の実施形態として、シリコン基板(半導体)上に二酸化シリコン膜を形成する方法で使用した製造装置の主要部の概略断面図であり、被処理用のシリコン基板10を、第一処理槽20内の低濃度酸化性溶液30に浸すことによって、シリコン基板10表面に第一酸化膜(第1の化学酸化膜)40を形成した後に、第1酸化膜40を形成した被処理用のシリコン基板10を、第二処理槽50内の高濃度の酸化性溶液60に浸すことによって、第1酸化膜40に第二酸化膜(第2の化学酸化膜;図示せず)を形成し、第1酸化膜40と第2酸化膜とからなる二酸化シリコン膜(化学酸化膜)70を形成できるように構成したものである。すなわち、この製造装置は、以下に示す、本発明の酸化膜の形成方法を実施する酸化膜形成部を構成している。
図2(a)〜図2(f)は、上記図9に示した製造装置により、シリコン基板111上に二酸化シリコン膜17および電極118を形成して、MOSキャパシタを製造する方法を開示する工程フロ−断面図であり、以下に本発明の一実施形態の方法を説明する。
まず、図2(a)のように、シリコン基板111上に、予め、分離領域112を形成する。ここでは、シリコン基板111には、比抵抗が10〜15Ωcm,面方位(100)のP形基板を用いた。そして、このシリコン基板111にチャンネルストッパーのボロン(B)を注入後、シリコン基板111の一方の面に、分離領域112として、LOCOS(local oxidation of silicon)技術で作られる二酸化シリコン膜を約500nmの膜厚で形成した。この分離領域112は、LOCOSに限らず、例えばシリコン基板に埋め込みの二酸化シリコン膜を形成したものでも良い。また、シリコン基板111は、上記の特性に限定されるものではない。なお、図2(a)において、自然酸化膜113自然酸化膜113が形成されている領域が、以下に示す工程で、二酸化シリコン膜116を形成すべき領域であり、活性領域114として示している。また、図9におけるシリコン基板1は、図2(b)に示すようなシリコン基板111上に形成された分離領域(LOCOS酸化膜)を含めた全体を便宜的に示したものである。)
図2(a)に示すように、この過程でシリコン基板111の表面に自然酸化膜113自然酸化膜113が形成されているときは、よく知られているRCA洗浄方法,すなわちアンモニア−過酸化水素系水溶液で洗浄した後、濃度0.5%(容量比、以下、vol.と記す)の希フッ酸溶液に約5分間浸漬することで、図2(b)のように、自然酸化膜113自然酸化膜113を完全に除去できる。すなわち、シリコン基板111の活性領域114が露出する。
次に、シリコン基板111を超純水で5分間リンス処理(洗浄)した後、シリコン基板111を,図9に示す第一処理槽2内に満たした,低濃度酸化性溶液3に浸漬した。これにより、図2(c)に示すように、活性領域114には、第1酸化膜(第1の化学酸化膜)が形成される。なお、ここでは、浸漬時間を10分間とした。このように、表面を清浄処理したシリコン基板111を、低濃度酸化性溶液3に10分間浸漬し、図2(c)に示すような第一酸化膜115を形成した。また、第1酸化膜115は、シリコン基板111が酸化された二酸化シリコン膜である。
なお、低濃度酸化性溶液3とは、低濃度で酸化力の強い溶液(酸化性溶液)である。ここでは、酸化性溶液として、濃度40%(重量比;以下、「wt」とする)の硝酸水溶液を用いた。また、第1酸化膜115の膜厚を、1.1nmとした。
続いて、第1酸化膜115を形成したシリコン基板111を、図9に示す第二処理層5内に満たした、高濃度酸化性溶液6に浸漬した。これにより、図2(d)に示すように、シリコン基板111の酸化反応がさらに進行し、第1酸化膜115上にさらに第2の酸化膜(図示せず)が形成され、二酸化シリコン膜(化学酸化膜)116となる。つまり、二酸化シリコン膜116は、図2(c)の工程で形成した第1酸化膜115と、図2(d)の工程で形成した第2酸化膜(図示せず)とから構成されている。すなわち、二酸化シリコン膜116は、形式的には第1酸化膜115と第2酸化膜とから構成されるが、いずれの組成も二酸化シリコンであるため、実際には、1層の二酸化シリコン膜116である。すなわち、第1酸化膜115と第2酸化膜とは区別することはできない。ただし、後述のように、第1酸化膜115と第2酸化膜とは、濃度の異なる酸化性溶液で形成されたものであるため、原子密度が異なる。このように、二酸化シリコン膜116は、組成は同じであるが、原子密度が分布した構造となっている。すなわち、二酸化シリコン膜116は、相対的に原子密度の低い第1酸化膜115と、原子密度の高い第2酸化膜とを含んでいる。そして、シリコン基板111に、近い側に、原子密度の高い第2酸化膜が形成されている。なお、ここでは、浸漬時間を10分間とした。このように、第1酸化膜115を形成したシリコン基板111を、高濃度酸化性溶液6に10分間浸漬し、図2(d)に示すような二酸化シリコン膜116を均一に形成した。ここでは、二酸化シリコン膜116の膜厚を、10nmとした。
なお、高濃度酸化性溶液6とは、低濃度で酸化力の強い溶液(酸化性溶液)である。ここでは、高濃度酸化性溶液として、濃度68%(wt)の共沸硝酸を用いた。
つづいて、図2(e)のように、二酸化シリコン膜116および分離領域112上に金属膜(金属を含む膜)17を形成した。ここでは、この金属膜117として、1重量%のシリコンを含むアルミニウム合金を、周知の抵抗加熱蒸着法により膜厚約200nmに堆積することで形成した(以下、この種の金属膜電極を単にAl電極と称する)。なお、金属膜117は、Al電極に限定されるものではなく、例えば、この金属膜117に代えて、ポリシリコン電極(材)を付着させて用いることもできる。
その後、図2(f)のように、金属膜117を所望の形状にパターニングして、電極118を形成することで、MOSキャパシタを製造することができる。
このようにして製造したMOSキャパシタ(半導体装置)は、図3に示すように、安定なキャパシタ容量(静電容量)が得られる。図3は、本実施形態で得たMOSキャパシタの静電容量(C)と印加電圧(V)との関係、いわゆるC−V特性図である。この特性図で見られるように、電極118に正電圧を印加することにより、シリコン基板111と二酸化シリコン膜との界面(シリコン基板表面)(酸化膜との界面(半導体表面))に反転層が誘起され、安定なキャパシタ容量(静電容量)が得られている。
このように、本実施形態では、シリコン基板111を濃度の異なる硝酸水溶液に浸漬することにより、シリコン基板111に2段階で、二酸化シリコン膜15を形成している。すなわち、シリコン基板(半導体)111に、濃度40%(wt)の硝酸水溶液(第1の濃度の酸化性溶液)を接触させることにより、シリコン基板111表面に第1酸化膜(第1の化学酸化膜)15を形成する工程と、第1酸化膜115に、第1酸化膜115を形成するのに用いた濃度40%(wt)以上の高濃度の硝酸水溶液(第2の濃度の酸化性溶液,前述では68%(wt)の硝酸水溶液)を接触させることにより、第1酸化膜115上に第2酸化膜を形成する工程とにより、MOSキャパシタを構成する二酸化シリコン膜116を形成した。
また、このようにして形成した上述のMOSキャパシタは、図3のC−V特性図からもわかるように、リーク電流密度も、通常の高温熱酸化法で形成した二酸化シリコン膜を絶縁膜に用いて形成したMOSキャパシタのリーク電流密度特性と同程度ないしはそれ以上であり、確実に高性能が認められる。
なお、上記の製造例では、二酸化シリコン膜116の膜厚を10nmとしたが、その膜厚は特に限定されるものではない。シリコン基板111を低濃度酸化性溶液3および高濃度酸化性溶液6に浸漬する時間を調節することによって、第1酸化膜115および二酸化シリコン膜15の膜厚が変化する。すなわち、目的とする膜厚に応じて、シリコン基板111を酸化性溶液に浸漬する時間を設定すればよい。また、酸化性溶液の濃度によっても、第1酸化膜115等の酸化膜の生成速度も変わる。従って、浸漬時間は、酸化性溶液の種類・濃度、形成する酸化膜の膜厚に応じて設定すればよく、特に限定されるものではない。
なお、本実施形態では、低濃度の酸化性溶液または酸化性気体として、濃度40%(wt)の硝酸水溶液を用いた例で述べたが、これに代えて、過塩素酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液および王水の群から選ばれた少なくとも1つの水溶液を用いることもでき、さらに酸化力のある沸騰水を用いることもできる。
また、本実施形態では、高濃度の酸化性溶液または酸化性気体として、硝酸濃度が68%(wt)の硝酸水溶液(いわゆる共沸硝酸)を用いたが、これに代えて共沸過塩素酸、共沸硫酸、及び王水の群から選ばれる少なくとも1つの水溶液を用いることもできる。
また、高濃度の酸化性溶液として水との共沸混合物を用いると、その溶液および蒸気(すなわち気体)は半導体に化学酸化膜を形成中それぞれ濃度が一定になり、化学酸化膜の成長の制御を時間管理で行うことができる。従って、高濃度の酸化性溶液は共沸混合物であることが好ましい。
また、後述する実施例に示すように、低濃度の酸化性溶液によって形成される第1の化学酸化膜(第1酸化膜115)は、有孔(ポアー)を有することが好ましい。すなわち、第1の化学酸化膜は、比較的原子密度の低い膜であることが好ましい。これにより、高濃度の酸化性溶液による第2の化学酸化膜の形成がスムーズに進行する。これは、第1の化学酸化膜に存在するポアーに、酸化性溶液が作用(接触)することによって、第2の化学酸化膜が形成されるためである。つまり、ポアーを含む低い原子密度の第1の化学酸化膜が触媒となって、第2の化学酸化膜形成の酸化反応が、順次進行するため、より一層高品質の化学酸化膜を形成できる。
また、上記の説明では、図9に示すように、第1処理槽2と第2処理槽5にそれぞれ満たした低濃度酸化性溶液3および高濃度酸化性溶液6(2種類の濃度の酸化性溶液)によって、化学酸化膜を形成している。しかし、化学酸化膜の形成法は、これに限定されるものではなく、例えば、上記低濃度から高濃度へ多段階(2種類以上の濃度の酸化性溶液またはその気体を準備する)で、順次高濃度に切り替えてもよい。また、酸化性溶液の濃度を低濃度から高濃度へ連続的に上昇させてもよい。つまり、低濃度溶液を濃縮することにより、連続的に高濃度溶液としてもよい。たとえば、共沸濃度未満の酸化性溶液(低濃度の酸化性溶液)を、共沸濃度になるまで加熱して濃縮すれば、その加熱状態を維持することにより、共沸濃度となった酸化性溶液は、一定の溶液組成・蒸気組成となる。これにより、化学酸化膜の成長の制御を、時間管理で行うことができる。従って、化学酸化膜の形成(厚さや品質)を、より高精度に制御することが可能となる。
すなわち、酸化性溶液の濃度を低濃度から高濃度へ連続的に上昇させる場合、上記酸化膜形成工程は、共沸濃度未満の酸化性溶液に半導体(シリコン基板)を浸漬することにより第1の化学酸化膜を形成する工程と、上記共沸濃度未満の酸化性溶液に半導体(シリコン基板)を浸漬させた状態で、上記共沸濃度未満の酸化性溶液を、共沸濃度に濃縮することにより、第1の化学酸化膜に重ねて第2の化学酸化膜を形成する工程とを含む方法といえる。
この方法では、まず、共沸濃度未満の酸化性溶液を用いて第1の化学酸化膜を形成する。次に、その酸化性溶液に半導体(シリコン基板)を浸漬したまま、その酸化性溶液を、共沸濃度に濃縮する。これにより、第1の化学酸化膜形成後、酸化性溶液の濃度を連続的に高めながら、第2の化学酸化膜が形成される。各化学酸化膜は、濃度の異なる酸化性溶液で形成されたものであるため、原子密度が異なる。つまり、共沸濃度未満の低濃度の酸化性溶液で形成された第1の化学酸化膜の原子密度は、共沸濃度の高濃度の酸化性溶液で形成された第2の化学酸化膜の原子密度よりも低い。従って、これら第1の化学酸化膜および第2の化学酸化膜とを含む化学酸化膜は、原子密度が分布した構造である。
後述するように、半導体(シリコン基板)を酸化性溶液に浸漬した状態で、酸化性溶液の濃度を低濃度から高濃度へ連続的に上昇させて、化学酸化膜を形成した場合、独立して設けた濃度の異なる酸化性溶液を用いて化学酸化膜を形成した場合よりも、短時間で厚い化学酸化膜を形成することができる。
なお、上記低濃度および高濃度の酸化性溶液は、酸化力の強い酸化種(例えば、酸素イオン、水酸化物イオン、過酸化物イオンなどの酸素のイオンやラジカル)であることが好ましい。これにより、200℃以下での化学酸化膜の形成が可能となる。従って、200℃以下での化学酸化膜の形成が要求されるフレキシブルな液晶ディスプレイの製造におけるTFTの形成にも好適に利用することができる。
本実施形態では、上述の二酸化シリコン膜116に対して、窒素を含む気体中,とりわけプラズマ窒化処理で表面の一部を窒化シリコンに転化した窒化シリコン含有二酸化シリコン膜を形成することや、上述の窒化処理後の窒化シリコン含有膜上に重ねて、CVD法などで厚いSiO等の絶縁膜を形成することも可能である。
窒化化学酸化膜は、基本的には、その組成に応じて、酸化膜と窒化膜との中間的な性質を有する。例えば、酸化膜中に比べて窒化膜中では、不純物の拡散係数が小さいため(熱窒化)、窒化化学酸化膜は、ゲート電極中にドーピングした不純物、特にホウ素のSi基板中への外方拡散を阻止する能力に優れている。このため、窒化化学酸化膜は、極薄ゲート絶縁膜(例えば4nm以下)を必要とする半導体装置に適用可能である。
このように、窒化処理は、トランジスタを高性能化するための1つの手段であり、この窒化処理によって、より一層化学酸化膜の膜質が向上できる。従って、化学酸化膜の薄膜化が可能となる。
なお、「窒化処理する」とは、形成した二酸化シリコン膜116(化学酸化膜)の少なくとも一部を窒化することである。つまり、窒化処理とは、半導体表面の酸化により化学酸化膜を形成した後、窒化種を含んだ雰囲気中で加熱することにより、化学酸化膜の少なくとも一部を窒化する処理である。
窒化処理としては、アンモニア(NH)窒化、亜硝酸(NO)窒化、一酸化窒素(NO)窒化、などが挙げられる。これらの方法では、窒化種が、アンモニア、亜硝酸、一酸化窒素となる。なお、NO窒化により得られた窒化化学酸化膜は、特性を劣化させず、ゲート絶縁膜の経時絶縁破壊耐性、ホットキャリア耐性に優れている。
本実施形態の他の例としては、上述の二酸化シリコン(SiO)膜16上に高誘電体膜例えば、ハフニウムオキサイド、酸化アルミニウム等を積層した複合膜とすることによって、MOSトランジスタのゲート絶縁膜に用いることができる。その場合は高誘電体膜のみを用いる場合に比べて、トランジスタ特性の性能向上(リーク電流の低減、界面準位の低減等による移動度の向上など)が得られる。上記高誘電体膜の下に形成する二酸化シリコン膜は例えば1nmまたはそれ以下の極薄膜でも良い。なお、通常の熱酸化法で形成する二酸化シリコン膜は1nm程度のものでは、リーク電流や界面準位が大きく実用に耐えないが、本実施形態の二酸化シリコン(SiO)膜16は、この上に厚い絶縁膜を形成した積層構造の複合膜にも適する。さらに、上記高誘電体膜のみでなく、本実施形態の酸化膜は強誘電体膜を積層して形成したものにも適用できる。
なお、上記の説明では、金属膜117(金属を含む膜)としてアルミニウムを用いたが、金属原子を含む膜としては、アルミニウム、マグネシウム、ニッケル、クロム、白金、パラジウム、タングステン、チタン、及びタンタルの群から選ばれる金属原子を含む膜が挙げられる。なお、金属原子を含む膜としては活性な金属原子を含む膜が望ましく、例えばアルミニウム、マグネシウム、ニッケルなどの金属膜や、シリコンを含んだアルミニウムなどの合金膜が望ましい。また、金属原子を含む膜としては窒化チタンや五酸化タンタルなどの化合物を用いることもできる。
また、本実施形態では、被処理用基板として単結晶シリコン基板111を用いてMOSキャパシタを製造する例で説明したが、ここで述べた各工程は、ガラス基板上やPETなどの基板上に多結晶(微結晶を含む)シリコンあるいは非晶質シリコンを形成して、薄膜トランジスタ(TFT)を形成する場合にも適用できる。すなわち、化学酸化膜を形成すべき半導体は、シリコンを含んでおり、形成する化学酸化膜が二酸化シリコン膜であることが好ましい。
なお、上記単結晶シリコン基板は平面形状に限られることなく、3次元形状や球状の凹凸や曲面を持つ基板で、その凹凸や曲面の領域をトランジスタのチャンネルに利用したものでも、本実施形態で述べた二酸化シリコン膜などの絶縁膜をその凹凸や曲面に低温で均一に形成することができる。
さらに、上述の各工程は、MOSキャパシタを製造する場合に限らず、ゲート絶縁膜にこの二酸化シリコン膜などの絶縁膜を用いるMOSトランジスタ、さらには大規模集積回路(LSI)、例えば、フラッシュメモリ等のメモリの容量絶縁膜を製造する過程などにも適用可能である。
なお、上記の説明では、化学酸化膜として、二酸化シリコン膜を形成したが、化学酸化膜は酸化される半導体の種類に応じて変わるものであり、二酸化シリコン膜に限定されるものではない。
また、上記の説明では、シリコン基板111に電圧を印加していないが、電圧を印加して二酸化シリコン膜を形成することによって、酸化反応の進行を促進できる(二酸化シリコン膜の形成速度を上昇できる)。
また、上記の説明では、シリコン基板111を低濃度および高濃度酸化性溶液3・6に浸漬している。このため、非常に簡単な構成で、酸化膜の形成が可能である。しかし、シリコン基板111を必ずしも浸漬する必要はなく、シリコン基板に酸化性溶液を作用させることができればより。例えば、低濃度または高濃度の酸化性溶液の蒸気(酸化性気体)に曝す方法をとることもできる。この場合、前述の酸化性溶液の蒸気を用いればよい。
以下、実施例により、本発明をさらに詳細に説明するが、本発明はこれに限定されるものではない。
本実施例では、二段階溶液酸化による化学酸化膜の形成方法で、3.5nmの膜厚をもったSiO膜の形成について述べる。
まず、第1の化学酸化膜(第1酸化膜115)の形成するため、シリコン基板111を、電圧印加をしないまま40%(wt)の硝酸水溶液に浸漬して、ポーラスで比較的原子密度の低い,原子密度2.22×1022原子/cmのSiO膜(第1酸化膜115;第1の化学酸化膜)を厚さ1.1nmに形成した。
ついで、第2の化学酸化膜の形成を形成するため、硝酸濃度68%(wt)の共沸硝酸水溶液(沸点120.7℃)に浸漬して、原子密度2.34×1022原子/cmの第1の化学酸化膜よりも厚いSiO膜を形成した(全膜厚3.5nm)。
上記第1及び第2の各酸化過程(第1および第2の化学酸化膜の形成工程)では、最初の40%(wt)の硝酸水溶液中で形成された第1の化学酸化膜(SiO膜)に存在するポアーが、硝酸の分解のサイトになって、つまり、このポアーを含む低い原子密度の上記SiO膜(第1酸化膜115)が触媒となって、第2の化学酸化膜を形成する硝酸酸化が、順次進行したものと考えられる。
図4は、上記の二段階による硝酸酸化過程で形成されたSiO膜116のXPSスペクトル特性図を示し、鋭い2本のピークがシリコン基板からのSi(2p)軌道で放出された光電子によるもの、幅の広いピークが上記SiO膜116から放出される光電子によるものである。これらのピークの面積強度比から、上記SiO膜116の全膜厚を3.5nmと求めることができた。
これに対して、第1の化学酸化膜(第1酸化膜115)の形成なしで、最初から上記第2の化学酸化膜の形成と同じ条件で、シリコン基板を硝酸濃度68%(wt)の共沸硝酸水溶液に浸漬した場合には、ポアーのない,原子密度の高いSiO膜が形成され、膜厚も1.4nmと小さいことが確かめられた。
図5は、上述の二段階による硝酸酸化過程で得た,膜厚3.5nmのSiO膜116を持つMOS構造ダイオードの,PMA処理前後でのI−V特性図である。これは、MOS構造ダイオードの状態のまま、水素雰囲気中250℃でPMA処理を施すことによって、順バイアス1Vおよび逆バイアス−1Vの際のリーク電流密度は、それぞれ1×10−4A/cmおよび2×10−6A/cmとなり、PMA処理前のそれぞれ1×10−3A/cmおよび7×10−4A/cmの各値からリーク電流密度が確実に減少したことを示している。
図7は、上述の二段階による硝酸酸化過程で得た3.5nmの膜厚のSiO膜116を持つMOS構造ダイオードの,PMA処理前のC−V特性図である。このC−V特性図には、界面準位に由来する瘤(特性のふくらみ)がみられるとともに、ヒステレシスが存在する。このダイオードを、そのまま水素雰囲気中250℃で加熱処理する,いわゆるPMA処理を施すことにより、上述の瘤は完全に消滅し、またヒステレシスもほとんどなくなった。
この実施例では、膜厚3.5nmのSiO膜116上にAl電極17を形成して、その後、水素雰囲気中250℃で加熱するPMA処理したことで、界面準位やSiO中のギャップ準位が消滅して、さらにSiO膜116のバンドギャップが増大することによって、リーク電流密度を顕著に減少させ、絶縁膜の性能向上が可能であることを述べた。しかし、この例に限らず、経験により、硝酸水溶液への浸漬時間を長くすることによって、SiO膜116の膜厚はこれを超えて、数十nmのものも形成でき、加えて、上述のPMA処理を数百℃(たとえば450℃)程度の適値に選定することにより、MOS構造の電気特性の向上、特にヒステレシスの消滅とリーク電流密度の低減、絶縁破壊耐圧の向上を実現することができた。
図7は、第1の化学酸化膜を形成するため、シリコン基板111を、電圧印加をしないまま40%(wt)の硝酸水溶液に浸漬して、ポーラスで比較的原子密度の低い,原子密度2.22×1022原子/cmのSiO膜(第1の化学酸化膜)を厚さ1.1nmに形成して、ついで、第2の化学酸化膜を形成するため、硝酸濃度68%(wt)の共沸硝酸水溶液(沸点120.7℃)に浸漬してSiO膜116を形成した場合の、共沸硝酸への浸漬時間とSiO膜116の膜厚との関係を示したものである。SiO膜116の膜厚は浸漬時間に対してほぼ直線的に増加して、10nm以上の膜厚を持つSiO膜116も形成できることがわかる。
また、上述の二段階の硝酸酸化過程は、低濃度から高濃度への段階を二段のステップアップで切り替えることの他に、低濃度から高濃度へ多段階で順次切り替えること、あるいは低濃度から高濃度へ連続的に換えること、たとえば、40%(wt)の硝酸水溶液に浸漬して沸騰状態を維持したまま硝酸濃度68%(wt)の共沸硝酸水溶液(沸点120.7℃)になるまで継続することも、本発明の実態として含む。
本実施例では、第1酸化膜115を形成した後、第1酸化膜115を形成したシリコン基板111を、40%(wt)の硝酸水溶液に浸漬したまま、共沸硝酸水溶液となるまで加熱(濃縮)することによって、第2酸化膜を形成して二酸化シリコン膜116を形成した場合(連続酸化)と、40%(wt)の硝酸水溶液と共沸硝酸水溶液とを独立して設け、40%(wt)の硝酸水溶液を用いて第1酸化膜115を形成した後、第1酸化膜115を形成したシリコン基板111を、共沸硝酸水溶液に浸漬することによって、第2酸化膜を形成して二酸化シリコン膜116を形成した場合(不連続酸化)とを比較した。
具体的には、連続酸化では、まず、RCA洗浄したシリコン基板を、40wt%硝酸に10分浸漬する。その後、そのシリコン基板を浸漬したまま、硝酸が共沸状態となるまで加熱する。そして、共沸硝酸となってから、2時間浸漬する。
一方、不連続酸化では、まず、RCA洗浄したシリコン基板を、40wt%硝酸に10分浸漬する。次に、40wt%硝酸から、シリコン基板を取り出し、洗浄後、共沸硝酸に2時間浸漬する。
このようにして形成した二酸化シリコン膜116を比較したところ、図10に示すように、連続酸化では、比較的厚い4nm程度の二酸化シリコン膜が形成されたのに対し、不連続酸化では、約1nm程度の二酸化シリコン膜しか形成されなかった。
また、図9に示すように、連続酸化による酸化では、不連続酸化の場合よりも短時間で厚い化学酸化膜を形成することが可能であった。
〔実施の形態2〕
本発明の第2の実施形態について説明する。基板上の多結晶シリコンによりTFTを形成する場合、そのゲート絶縁膜に積層の二酸化シリコン(SiO)膜を用いる。そこで、ここではそれと同様に、基板上の多結晶シリコン(すなわち、シリコン基板111が多結晶シリコン基板である)に二酸化シリコン膜を形成して、これでMOSキャパシタ(その容量絶縁膜)を製作した例(実施例2)について述べる。
この場合は、基板上の多結晶シリコン表面に、二段階の硝酸酸化過程で二酸化シリコン(SiO)膜を形成するのが適当である。
上記〔実施の形態1(実施例1)〕と同様(図2(a)〜図2(f)参照)に、まず、第1の化学酸化膜の形成として、基板上の多結晶シリコン層を、電圧印加をしないで、40%(wt)の硝酸水溶液に浸して(接触させて)、SiO膜(化学酸化膜)を厚さ1.1nmに形成した(図2(c))。
ついで、第2の化学酸化膜の形成として、上記第1の化学酸化膜(SiO膜)を持つ基板上の多結晶シリコン層を、沸騰状態の硝酸濃度68%(wt)の共沸硝酸水溶液(沸点120.7℃)に、電圧印加をしないで浸して(接触させて)、厚い第2の化学酸化膜膜(SiO)を生成することで、全膜厚約25nmのSiO膜16(化学酸化膜)を均一に形成した(図2(d))。
この場合も、実施形態1(実施例1)と同様、上述の第1及び第2の化学酸化膜を形成する各酸化過程を通じて、最初の40%(wt)の硝酸水溶液中で形成された第1の化学酸化膜のSiO膜に存在するポアーが硝酸の分解のサイトになって、つまり,ポーラスで比較的原子密度の低い(原子密度2.22×1022原子/cm程度),上記第1の化学酸化膜のSiO膜が触媒となって、第2の化学酸化膜を形成する硝酸酸化が順次進行して、第1の化学酸化膜よりも少し密度の高い(原子密度2.34×1022原子/cm程度),第1の化学酸化膜よりも厚い第2の化学酸化膜(SiO膜)が生成される。
ついで、この二酸化シリコン膜(化学酸化SiO膜)上に金属膜(Al電極層)17を形成した。このAl電極層17は、1%(wt)のシリコンを含むアルミニウムを、周知の抵抗加熱蒸着法で膜厚約200nmに堆積した(図2(e))。このAl電極層に代えて、多結晶シリコン(ポリシリコン)の電極材料を付着させて用いることもできる。
その後、所望の形状にパターニングして、Al電極を形成することで、MOSキャパシタを製造した(図2(f))。
本実施形態で得られたMOSキャパシタの諸特性は、いずれも上述の実施形態1(実施例1)の場合と同様に、高性能、高安定性を呈するものであった。
なお、酸化性溶液としては、硝酸水溶液を用いた例で述べたが、これに代えて、過塩素酸と水との混合物である過塩素酸水溶液、硫酸と水との混合物である硫酸水溶液、王水及びこれらの混合溶液(共沸混合物を含む)の群から選ばれた少なくとも1つの水溶液を用いることもできる。
なお、本実施形態では、上述の二酸化シリコン膜116(化学酸化膜;SiO膜)の一部を窒化処理で厚さ0.3〜0.5nmの窒化シリコン膜に転化した複合膜で用いることも可能である。
本実施形態ではMOSキャパシタを例に述べたが、薄膜トランジスタ(TFT)のゲート絶縁膜を形成する場合、この積層二酸化シリコン膜あるいは積層二酸化シリコン膜の中間に窒化シリコン含有膜を介在させたものは、界面準位の少ない高性能な絶縁膜が得られ、たとえば大規模集積回路(LSI)や電荷結合デバイス(CCD)などに用いることができる。また、多結晶シリコン電極材料などを配線に用いて形成する多層配線構造の層間絶縁膜あるいはフラッシュメモリ等のメモリの容量絶縁膜として用いることができ、この分野での利用が十分に期待できる。
また、本実施形態では、シリコン基板111として多結晶シリコン基板を用いて、MOSキャパシタを製造する例で説明したが、ここで述べた各工程は、単結晶シリコン基板を用いる場合も勿論、ガラス基板上やPETなどの基板上の多結晶(微結晶を含む)シリコンあるいは非晶質シリコンによって薄膜トランジスタ(TFT)を形成する場合にも適用できる。特に、本実施形態では、200℃以下での化学酸化膜の形成が可能であるため、フレキシブルな液晶ディスプレイの製造におけるTFTの形成にも好適に利用することができる。
さらに、上述の各工程は、MOSキャパシタを製造する場合に限らず、ゲート絶縁膜に、本実施形態で形成された二酸化シリコン膜またはこの上にCVD法で形成されたSiO膜を持つ積層二酸化シリコン膜あるいは上記積層二酸化シリコン膜の中間に窒化シリコン含有膜を介在させた多層膜のずれかを用いるMOSトランジスタ、大規模集積回路(LSI)、および電荷結合デバイス(CCD)などでのゲート絶縁膜や層間絶縁膜などにも適用可能である。
本実施形態では、上述の二酸化シリコン膜15の形成に加えて、表面への窒化シリコン含有膜形成処理あるいは窒素プラズマ中での窒化処理によって上記二酸化シリコン膜15表面に窒化シリコン含有膜を形成すること、さらに、上記二酸化シリコン膜15上あるいは上記窒化シリコン含有膜上へ重ねて、CVD法などで厚いSiO等の絶縁膜を形成することも可能である。
また、本実施形態では、被処理用基板として、多結晶シリコンからなるシリコン基板111を用いてMOSキャパシタを製造する例で説明したが、ここで述べた各工程は、単結晶シリコン基板を用いる場合も勿論、ガラス基板上やPETなどの基板上の多結晶(微結晶を含む)シリコンあるいは非晶質シリコン、炭化シリコン、シリコン・ゲルマニウムなどで薄膜トランジスタ(TFT)を形成する場合にも、十分に適用できる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態のそれぞれに開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明によれば、低温で高品質の化学酸化膜を所望の厚い被膜に形成すること、およびそのような化学酸化膜を備えた半導体装置を製造できるため、広範囲な電気機械産業において利用することができる。
本発明実施の形態で使用した製造装置の主要部概略断面図である。 本発明実施の形態でのMOSキャパシタ製造工程フロ−断面図である。 本発明実施の形態で得たMOSキャパシタの容量(C)−電圧(V)特性図である。 SiO膜のXPSスペクトル特性図である。 SiO膜を持つMOS構造ダイオードでのI−V特性図である。 MOS構造ダイオードでのC−V特性図である。 MOS構造ダイオードでのC−V特性図である。 SiO膜の成長膜厚−時間特性図である。 連続酸化によって製造した薄膜トランジスタにおけるゲート酸化膜(SiO膜)の酸化時間と膜厚との関係を示すグラフである。 連続酸化または不連続酸化によって製造した薄膜トランジスタにおけるゲート酸化膜(SiO膜)のXPSスペクトル特性図である。
符号の説明
10、111 シリコン基板(半導体)
20 第一処理槽
30 低濃度酸化性溶液(低濃度の酸化性溶液)
40、115 第一酸化膜(第1の化学酸化膜)
50 第二処理層
60 高濃度酸化性溶液(高濃度の酸化性溶液)
70,116 二酸化シリコン膜(化学酸化膜)
112 分離領域(LOCOS酸化膜)
113 自然酸化膜
114 活性領域
117 金属膜
118 電極

Claims (20)

  1. 半導体に共沸濃度未満の酸化性溶液またはその気体を接触させることにより、上記半導体表面に第1の化学酸化膜を形成する工程と、
    第1の化学酸化膜を形成した半導体に、共沸濃度の酸化性溶液またはその気体を接触させることにより、第2の化学酸化膜を形成する工程とを有することを特徴とする酸化膜の形成方法。
  2. 半導体の表面に低濃度の酸化性溶液またはその気体を作用させることにより、上記半導体表面に第1の化学酸化膜を形成する工程と、
    第1の化学酸化膜を形成した半導体に、高濃度の酸化性溶液またはその気体を作用させることにより、第2の化学酸化膜を形成する工程とを有することを特徴とする酸化膜の形成方法。
  3. 第2の化学酸化膜を形成する工程は、第1の化学酸化膜の形成に用いた酸化性溶液を濃縮しながら行うことを特徴とする請求項1または2に記載の酸化膜の形成方法。
  4. 第2の化学酸化膜の厚さを、第1の化学酸化膜よりも厚く形成することを特徴とする請求項1、2または3に記載の酸化膜の形成方法。
  5. 上記第1の化学酸化膜および第2の化学酸化膜を形成する工程は、上記半導体を上記酸化性溶液に浸漬して行うことを特徴とする請求項1〜4のいずれか1項に記載の酸化膜の形成方法。
  6. 上記半導体が、単結晶シリコン、多結晶シリコン、非晶質シリコン、炭化シリコンおよびシリコン・ゲルマニウムから選ばれる少なくとも1つであることを特徴とする請求項1〜5のいずれか1項に記載の酸化膜の形成方法。
  7. 上記高濃度の酸化性溶液またはその気体が、共沸濃度の酸化性溶液またはその気体であることを特徴とする請求項2に記載の酸化膜の形成方法。
  8. 上記酸化性溶液またはその気体が、硝酸、過塩素酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液、王水、および沸騰水の群から選ばれた少なくとも1つの溶液、その気体、またはそれらの混合物からなることを特徴とする請求項1〜7のいずれか1項に記載の酸化膜の形成方法。
  9. 上記低濃度の酸化性溶液またはその気体が、硝酸水溶液,硫酸水溶液および過塩素酸水溶液の群の少なくとも1つで共沸濃度未満の濃度の溶液またはその気体から選ばれ、
    上記高濃度の酸化性溶液またはその気体が、上記水溶液群中の少なくとも1つで共沸濃度の溶液またはその気体から選ばれたことを特徴とする請求項2に記載の酸化膜の形成方法。
  10. 上記半導体の表面に化学酸化膜を形成した後、上記化学酸化膜を窒化処理する工程を含む請求項1〜9のいずれか1項に記載の酸化膜の形成方法。
  11. 共沸濃度未満の酸化性溶液に半導体を浸漬することにより第1の化学酸化膜を形成する工程と、
    上記共沸濃度未満の酸化性溶液に上記半導体を浸漬させた状態で、上記共沸濃度未満の酸化性溶液を、共沸濃度に濃縮することにより、第2の化学酸化膜を形成する工程とを含むことを特徴とする酸化膜の形成方法。
  12. 上記酸化性溶液またはその気体が、硝酸であることを特徴とする請求項1〜11のいずれか1項に記載の酸化膜の形成方法。
  13. 請求項1〜12のいずれか1項に記載の酸化膜の形成方法によって化学酸化膜を形成する酸化膜形成工程を有することを特徴とする半導体装置の製造方法。
  14. 半導体の表面に低濃度の酸化性溶液またはその気体を作用させて、上記半導体表面に第1の化学酸化膜を形成する工程及び
    第1の化学酸化膜を形成した半導体に、高濃度の酸化性溶液またはその気体を作用させて第2の化学酸化膜を形成する工程をそなえたことを特徴とする半導体装置の製造方法。
  15. 上記低濃度の酸化性溶液またはその気体が、硝酸、過塩素酸、硫酸から選ばれた少なくとも1つと水との混合物の群から選ばれて共沸濃度より低い濃度範囲に選定され、
    上記高濃度の酸化性溶液またはその気体が、上記混合物の群中から選ばれて上記低濃度の濃度範囲の設定値を超えた高濃度に選定されることを特徴とする請求項14に記載の半導体装置の製造方法。
  16. 上記高濃度の酸化性溶液またはその気体が、水との共沸混合物である共沸硝酸、水との共沸混合物である共沸硫酸、および水との共沸混合物である共沸過塩素酸の群から選ばれた少なくとも1つの溶液またはその気体からなることを特徴とする請求項14または15に記載の半導体装置の製造方法。
  17. 上記半導体が単結晶シリコン、多結晶シリコン、非晶質シリコン、炭化シリコンおよびシリコン・ゲルマニウムから選ばれる少なくとも1つからなることを特徴とする請求項14〜16のいずれか1項に記載の半導体装置の製造方法。
  18. 上記半導体の表面に化学酸化膜を形成した後、上記化学酸化膜を窒化処理する工程を含む請求項14〜16のいずれか1項に記載の半導体装置の製造方法。
  19. 上記半導体の表面に化学酸化膜を形成した後、または、上記化学酸化膜を窒化処理した後、化学気相成長(CVD)による酸化膜、窒化シリコン膜、高誘電体膜および強誘電体膜の少なくとも一つの被膜を形成する工程を有することを特徴とする請求項14〜18のいずれか1項に記載の半導体装置の製造方法。
  20. 請求項13〜19のいずれか1項に記載の半導体装置の製造方法よって得られた半導体装置であって、
    上記酸化性溶液によって半導体が酸化された化学酸化膜を備えていることを特徴とする半導体装置。
JP2005039721A 2004-02-16 2005-02-16 酸化膜の形成方法、半導体装置、半導体装置の製造方法 Expired - Fee Related JP4095615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005039721A JP4095615B2 (ja) 2004-02-16 2005-02-16 酸化膜の形成方法、半導体装置、半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004038888 2004-02-16
JP2004093695 2004-03-26
JP2005039721A JP4095615B2 (ja) 2004-02-16 2005-02-16 酸化膜の形成方法、半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005311302A JP2005311302A (ja) 2005-11-04
JP4095615B2 true JP4095615B2 (ja) 2008-06-04

Family

ID=35439661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005039721A Expired - Fee Related JP4095615B2 (ja) 2004-02-16 2005-02-16 酸化膜の形成方法、半導体装置、半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4095615B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5168990B2 (ja) * 2007-04-11 2013-03-27 信越半導体株式会社 半導体基板の製造方法
JP5205840B2 (ja) * 2007-07-06 2013-06-05 信越半導体株式会社 半導体基板の製造方法
JP5256444B2 (ja) * 2009-03-27 2013-08-07 光 小林 絶縁膜の形成方法、半導体装置の製造方法および半導体装置の製造装置
WO2011114890A1 (ja) 2010-03-16 2011-09-22 シャープ株式会社 半導体装置およびその製造方法
JP6162188B2 (ja) * 2010-07-29 2017-07-12 小林 光 太陽電池の製造装置
JP2012049156A (ja) * 2010-08-24 2012-03-08 Osaka Univ 太陽電池およびその製造方法
KR102215740B1 (ko) * 2019-05-14 2021-02-16 연세대학교 산학협력단 게르마늄-게르마늄 산화막의 제조방법, 이에 의해 제조된 게르마늄-게르마늄 산화막 및 상기 게르마늄-게르마늄 산화막을 포함하는 mos 커패시터

Also Published As

Publication number Publication date
JP2005311302A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
US6432779B1 (en) Selective removal of a metal oxide dielectric
CN100416859C (zh) 形成具有高迁移率的金属/高k值栅叠层的方法
JP3604018B2 (ja) シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
JP4095615B2 (ja) 酸化膜の形成方法、半導体装置、半導体装置の製造方法
US6383873B1 (en) Process for forming a structure
JPH11121453A (ja) 半導体装置を形成する方法
TW200805497A (en) Method for forming silicon oxynitride materials
KR20040018225A (ko) 듀얼-게이트 구조 및 듀얼-게이트 구조를 갖는 집적 회로제조 방법
KR100856183B1 (ko) 박막 트랜지스터와 그 제조 방법, 표시 장치, 산화막의개질 방법, 산화막의 형성 방법, 반도체 장치, 반도체장치의 제조 방법 및 반도체 장치의 제조 장치
US7101812B2 (en) Method of forming and/or modifying a dielectric film on a semiconductor surface
US6255149B1 (en) Process for restricting interdiffusion in a semiconductor device with composite Si/SiGe gate
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JP4567503B2 (ja) 酸化膜の形成方法、半導体装置、半導体装置の製造方法、SiC基板の酸化方法とそれを用いたSiC−MOS型半導体装置およびそれを用いたSiC−MOS型集積回路
JP4237147B2 (ja) 薄膜トランジスタおよびその製造方法、表示装置、酸化膜の改質方法
JP2008066317A (ja) 絶縁膜形成方法、絶縁膜形成装置、半導体装置の製造方法、および半導体装置並びにシリコンカーバイドの基板の表面処理方法
JP5073928B2 (ja) 酸化膜の形成方法並びに半導体装置の製造方法
JP4372732B2 (ja) 薄膜トランジスタの製造方法および酸化膜の改質方法
JP2002064093A (ja) 半導体基板表面の酸化膜形成方法および半導体装置の製造方法
JP5256444B2 (ja) 絶縁膜の形成方法、半導体装置の製造方法および半導体装置の製造装置
JP2004087733A (ja) 半導体装置の製造方法
KR100670671B1 (ko) 반도체 소자의 하프늄 산화막 형성방법
JP2006054382A (ja) 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100359783B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4027913B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080122

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees