JP2002064093A - 半導体基板表面の酸化膜形成方法および半導体装置の製造方法 - Google Patents

半導体基板表面の酸化膜形成方法および半導体装置の製造方法

Info

Publication number
JP2002064093A
JP2002064093A JP2000249234A JP2000249234A JP2002064093A JP 2002064093 A JP2002064093 A JP 2002064093A JP 2000249234 A JP2000249234 A JP 2000249234A JP 2000249234 A JP2000249234 A JP 2000249234A JP 2002064093 A JP2002064093 A JP 2002064093A
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor substrate
film
forming
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000249234A
Other languages
English (en)
Inventor
Hikari Kobayashi
光 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Corp filed Critical Japan Science and Technology Corp
Priority to JP2000249234A priority Critical patent/JP2002064093A/ja
Publication of JP2002064093A publication Critical patent/JP2002064093A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】半導体表面に均一かつ高品質でリーク電流密度
の小さい極薄な酸化膜を膜厚の制御性よく形成すること
のできる酸化膜の形成方法を提供する。 【解決手段】シリコンなどの半導体基板の表面を洗浄し
た後、表面の不純物及び自然酸化膜を除去する。次に半
導体基板を加熱した濃硝酸等の酸化性の薬液に一定時間
浸漬することにより、基板の表面に所定の膜厚の極薄の
酸化膜を形成する。その後窒素等の不活性ガス中で熱処
理し、リーク電流密度が小さくなるよう酸化膜を改質す
る。さらに酸化膜の上には、ゲート電極などのための導
電層を形成する。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体集積回路な
どに用いられる金属―酸化物―半導体デバイス、すなわ
ちMOS (metal-oxide-semiconductor )デバイス、とり
わけMOS トランジスタ及びMOS 容量の極薄ゲート酸化膜
及び容量酸化膜などに応用できる酸化膜を半導体基板上
に形成する方法に関し、特にリーク電流の少ない高品質
の極薄二酸化シリコン膜を形成する方法およびそのよう
な極薄二酸化シリコン膜を用いる半導体装置の製造方法
に関するものである。 【0002】 【従来の技術】近年の半導体デバイス技術の発展はとど
まるところを知らず、半導体集積回路の高集積化や高密
度化への要求はますます厳しさを増している状況にあ
る。シリコンデバイス、とりわけMOS トランジスタ、MO
S 容量のゲート酸化膜及び容量酸化膜には、通常二酸化
シリコン膜が用いられる。デバイスの微細化、高集積化
に伴い、ゲート酸化膜や容量酸化膜は極薄膜化してお
り、たとえば、0.1 μm 以下のデザインルールでは、1.
5nm 以下の極薄酸化膜が必要となり、かつオングストロ
ーム単位での膜厚制御が求められる。従来、MOS トラン
ジスタのゲート酸化膜は、シリコン基板を乾燥酸素や水
蒸気などの酸化性雰囲気中で800 ℃以上の高温で加熱す
る熱酸化法により形成されてきた。しかし、極薄二酸化
シリコン膜を高温酸化で作成する場合、膜厚の制御が困
難で、リーク電流密度が大きいなど電気特性も十分でな
い。熱酸化法以外には、モノシランを熱分解させシリコ
ン基板表面に堆積させる化学的気相成長法、陽極酸化に
より酸化膜を形成する方法、プラズマ中で酸化する方法
などがあるが、いずれの方法も高品質の極薄二酸化シリ
コン膜を膜厚の制御性良く作成するのになんらかの困難
があった。 【0003】一方、本発明者は、先に他の共同発明者ら
とともに化学酸化法を用いた酸化膜の形成方法を発明
し、特許出願を行なっている(出願人:松下電子工業株
式会社、「特開平9 ‐45679 号公報」)。この酸化膜形
成方法は、半導体基板を酸化作用をもつ濃硝酸等の液体
に浸漬して酸化膜を形成してから触媒作用をもつ金属薄
膜を蒸着し、さらに酸化雰囲気中で熱処理して酸化膜を
成長させるものであり、極薄酸化膜を膜厚の制御性良く
作成できる特徴を具えていたが、リーク電流密度につい
ては更なる改良が求められていた。 【0004】 【発明が解決しようとする課題】従来の高温熱酸化で
は、3nm 以下の二酸化シリコン膜の形成時に膜厚の制御
性が欠けるという問題があった。さらに、2.5nm 以下の
熱酸化膜ではリーク電流量が増大して、ゲート酸化膜と
して利用できないという問題があった。また、化学的気
相成長法により堆積した酸化膜も膜厚制御性及び膜質の
点で同様の問題を抱えている。特に、リーク電流量の増
大は、使用電力の増大、動作温度の上昇、デバイスの安
定性の低下など数々の問題を引き起こす。 【0005】本発明は、従来技術における上述した諸問
題の解決を図ることを目的として、半導体基板の表面
に、リーク電流密度の小さい高品質の極薄酸化膜を、膜
厚の制御性よく形成する方法およびそのような高品質の
極薄酸化膜を使用する半導体装置の製造方法を提供する
ものである。 【0006】 【課題を解決するための手段】本発明による半導体基板
表面の酸化膜形成方法は、半導体基板を酸化性の薬液に
浸漬させて酸化処理することにより基板の表面に極薄の
酸化膜を形成し、その後、不活性ガス雰囲気中で熱処理
して改質する構成を基本的な特徴とする。半導体基板を
酸化性の薬液に浸漬して化学的酸化処理を行なうことに
より酸化膜の膜厚制御を容易にし、またその後、基板上
の酸化膜を不活性ガス雰囲気中で熱処理することにより
リーク電流密度を低下させている。この熱処理によりリ
ーク電流密度が低下する理由としては、化学的に酸化さ
れた熱処理前の酸化膜はサブオキサイドの状態、即ち酸
素が欠乏している状態にあって、これがリーク電流を大
きくしており、熱処理をするとこのサブオキサイドを減
少できること、あるいは基板と酸化膜の界面が熱処理に
よりスムーズになることが考えられる。 【0007】この本発明の酸化膜形成方法により、基板
の表面にリーク電流の少ない高品質の膜厚0.3 〜3nm の
酸化膜を容易に形成することができる。また、前記本発
明の酸化膜形成方法においては、基板を浸漬させる酸化
性の薬液の種類と温度を調整することにより、酸化膜の
膜厚の制御を簡単に行うことができる。これは、基板を
薬液に浸漬させている時間が薬液により異なるある一定
時間以上になると、形成される極薄酸化膜の膜厚がほと
んど変化しなくなる特性があるからである。 【0008】また、前記本発明の酸化膜形成方法におい
ては、薬液の種類が、硝酸、オゾン溶解水、過酸化水素
水、塩酸及び過酸化水素水の混合溶液、硫酸及び過酸化
水素水の混合溶液、アンモニア及び過酸化水素水の混合
溶液、硫酸及び硝酸の混合溶液、過塩素酸、沸騰水から
選ばれる少なくとも一つの薬液であることが好ましい。
これは、膜厚が0.3 〜3nm の範囲で多様な厚さの極薄酸
化膜が膜厚制御性良く形成できるからである。 【0009】また、前記本発明の酸化膜の形成方法にお
いては、不活性ガスが、窒素、アルゴン、ネオン、水素
またはそれらの混合ガスから選ばれる少なくとも一つの
気体であることが望ましい。これは、これらの不活性ガ
スを用いた場合、加熱によって酸化が生じることがない
ので、酸化膜の膜厚が変化しないからである。 【0010】また、前記本発明の酸化膜形成方法におい
ては、基板を酸化性の薬液に浸漬する前に、基板表面の
自然酸化膜または不純物を除去する処理を行なうことが
望ましい。これにより、高品質の極薄酸化膜を安定的に
形成する事が可能となる。 【0011】また、前記本発明の酸化膜の形成方法にお
いては、不活性ガス中の加熱温度が500 〜1200℃の範囲
であることが望ましい。この温度範囲で加熱すれば、リ
ーク電流密度の減少など酸化膜の膜質が向上させられる
からである。 【0012】さらに、本発明の半導体装置の製造方法
は、半導体基板を酸化性の薬液に浸漬させて酸化処理す
ることにより基板の表面に極薄の酸化膜を形成し、その
後、不活性ガス中で加熱して改質し、得られた極薄の酸
化膜上に導電層を形成して、極薄の酸化膜を半導体装置
のゲート酸化膜あるいは容量酸化膜等として構成可能に
することを基本的な特徴とする。 【0013】 【発明の実施の形態】以下に、本発明の実施の形態につ
いて具体的に説明する。 【0014】図1は、本発明の1実施例によるシリコン
基板上に二酸化シリコン膜を形成する方法のプロセス図
であり、シリコン基板を用いてMOS 容量を形成する場合
の各工程を(a)〜(f)で順に示す。図1(a)は、
シリコン基板1 上に分離領域2 と活性領域4 を形成する
工程である。形成された活性領域4 の表面には自然酸化
膜3 が存在している。シリコン基板1として比抵抗が10
〜15Ωcmのp 型(100) 基板を用い、ボロンのチャンネル
ストッパーを注入後、分離領域としてLOCOS(local oxid
ation of silicon) 酸化膜を500nm の膜厚で形成した。 【0015】図1(b)は、活性領域4 の表面を洗浄し
て自然酸化膜3や不純物を除去する工程である。このた
め、公知のRCA 洗浄方法(W. Kern, D. A. Plutien: RCA
レビュー 31、187ヘ゜ーシ゛、1970年) によりウェーハを洗
浄した後、濃度0.5vol.%の希フッ酸溶液に5分浸漬し、
シリコン表面の自然酸化膜3を除去した。シリコン表面
に高品質な極薄二酸化シリコン膜を形成するには、清浄
なシリコン表面5が必要であり、シリコン表面の自然酸
化膜3の完全除去及びシリコン表面の不純物除去が重要
である。 【0016】図1(c)は、酸化作用をもつ薬液を用い
てシリコン表面を化学的に酸化処理する工程である。純
水でウェーハを5分間リンス( 洗浄) した後、ウェーハ
を113 ℃の熱濃硝酸に10分間浸漬し、シリコン基板に厚
さ1.3nm の二酸化シリコン膜(化学酸化膜)6を形成し
た。なお、硝酸には和光純薬製の試薬特級(69-70%)を
用いた。シリコン表面に化学酸化膜を形成する方法とし
ては、本例のような熱濃硝酸に浸漬する方法のほか、オ
ゾンを数十ppm 溶解させたオゾン水に浸漬する方法、過
酸化水素水に浸漬する方法、塩酸と過酸化水素水の混合
溶液に浸漬する方法、硫酸と過酸化水素水の混合溶液に
浸漬する方法、アンモニアと過酸化水素水の混合溶液に
浸漬する方法、過塩素酸に浸漬する方法、沸騰水に浸漬
する方法などが挙げられる。本例では熱濃硝酸により重
金属などを含まない清浄かつ高品質な化学酸化膜を形成
した。 【0017】図1(d)は、シリコン表面の二酸化シリ
コン膜を不活性ガス雰囲気で加熱処理する工程である。
ここでは、電気炉を用い窒素中で900 ℃に1 時間加熱し
た。この加熱処理は化学酸化膜の電気特性を向上させる
ためのもので、加熱処理による酸化膜厚の変化はなかっ
た。加熱処理に用いる気体としては、本例のような窒素
を用いる方法のほか、アルゴン、ネオン、水素またはそ
れらの混合ガスを用いる方法が挙げられる。 【0018】図1(e)は、二酸化シリコン膜上に導電
層を形成する工程である。本例では、スパッタ法により
アルミニウム層7を1μm 堆積した。図1(f)は、ゲ
ート電極を形成する処理である。公知のフォトリソグラ
フィー技術によりゲート電極をパターニングして、公知
のドライエッチング技術によりアルミニウム層7をエッ
チングし金属ゲート電極8を形成した。 【0019】図2は、シリコン基板表面の洗浄を行い、
自然酸化膜を除去した後に熱濃硝酸に浸漬して二酸化シ
リコン膜を形成して、その後に観測したX線光電子スペ
クトルである。X線光電子スペクトルはVG社製EACALA
B220i-XLを用いて測定した。この際、X線源としては、
エネルギーが1487eVのAlのK α線を用いた。光電子は
表面垂直方向で観測した。図中、ピーク(1) は、シリコ
ン基板のSiの2p軌道からの光電子によるものであり、ピ
ーク(2) は二酸化シリコン膜のSiの2p軌道からの光電子
によるものである。ピーク(2) とピーク(1) の面積強度
の比から、二酸化シリコン膜の膜厚は1.3nm と計算でき
た。ここで、Siの2p軌道からの光電子のシリコン酸化膜
中での平均自由行程として3.3nm 、シリコン基板中の平
均自由行程として2.7nm を用いた。これらの平均自由行
程は、3nm 以上の膜厚を持つSiO2膜についてエリプソメ
トリーから求めた膜厚とXPS スペクトルから求めた膜厚
が同一値なるように決定した。 【0020】図3は、濃硝酸で二酸化シリコン膜を形成
後、その試料を電気炉に導入し、窒素中でまず200℃
で1時間加熱して続いて900℃で1時間加熱し、その
後測定したX線光電子スペクトルである。ピーク(2)
とピーク(1)の面積強度比は図2のものとほとんど変
わらず、二酸化シリコン膜の膜厚は窒素中での加熱処理
により変化しないことがわかる。 【0021】図4は、化学酸化膜の膜厚を熱濃硝酸への
浸漬時間に対して、プロットしたものである。化学酸化
膜の膜厚はX線光電子スペクトルの面積強度比により求
めた。このプロットから、化学酸化膜の膜厚が浸漬時間
10分以上ではほぼ一定値1.3〜1.4nm をとることがわか
る。この実験事実は、シリコンを薬液に浸漬することに
よって一定の膜厚の極薄二酸化シリコン膜を容易に形成
できることを示す。 【0022】図5は、化学酸化膜を流れるリーク電流密
度をバイアス電圧の関数として示したものである。図
中、プロット(a) は、シリコンウェーハを熱濃硝酸に浸
漬し、その上にアルミニウム電極を形成し、その後観測
したバイアス電圧に対するリーク電流密度の特性を示し
ている。またプロット(b) は、シリコンウェーハを熱濃
硝酸に浸漬し、続いてその試料を電気炉に導入し、窒素
中900 ℃で1時間加熱し、その後観測したバイアス電圧
に対するリーク電流密度の特性を示している。プロット
(a) から、化学酸化膜に加熱処理を施さない場合、リー
ク電流密度は高く、ゲート酸化膜として使用できないこ
とがわかる。一方、プロット(b) から、化学酸化膜に加
熱処理を施した場合、リーク電流密度は1/500 程度に減
少して、その結果ゲート酸化膜として利用できるように
なったことがわかる。 【0023】以上述べた実施例においては、リーク電流
密度の小さい極薄二酸化シリコン膜を膜厚制御性よく形
成できることが確認できた。 【0024】本発明の二酸化シリコン膜の形成方法は、
シリコン基板上に厚さ0.3 〜3nm の範囲の化学酸化膜を
形成し、次いで不活性ガス中において500〜1200℃の範
囲の温度で加熱するように実施することができ、それに
より、効率よくかつ合理的にシリコン基板上に薄くかつ
均一な品位でリーク電流密度の小さい高品質の二酸化シ
リコン膜を膜厚の制御性よく形成することができる。 【0025】また、本発明の他の好ましい実施例によれ
ば、シリコン基板上に厚さ0.3 〜1.5nm の範囲の化学酸
化膜を形成し、次いで不活性ガス中において800 〜1000
℃の範囲の温度で加熱することにより、同一膜厚をもつ
熱酸化膜よりリーク電流密度の小さい極薄二酸化シリコ
ン膜を形成することができる。 【0026】 【発明の効果】本発明によれば、シリコン基板等の半導
体基板の表面に、高品質の極薄酸化膜を膜厚の制御性よ
く容易に形成できるとともに、従来の同じ膜厚のものに
くらべてリーク電流密度を著しく低減できる効果が得ら
れる。本発明により得られる酸化膜は、半導体装置、た
とえばMOSトランジスタやMOS容量の極薄ゲート酸
化膜として適用可能であることは勿論のこと、他にもさ
まざまな用途に適用可能である。
【図面の簡単な説明】 【図1】本発明の二酸化シリコン膜の形成方法を用いて
MOS容量を形成する1実施例のプロセス図で、(a)
はシリコン基板上に分離領域と活性領域を形成した工
程、(b)はシリコン表面の自然酸化膜を除去した工
程、(c)はシリコン基板の表面に化学酸化膜を形成し
た工程、(d)は窒素中で加熱処理した工程、(e)は
電極膜を形成した工程、(f)はゲート電極を形成した
工程を示す。 【図2】洗浄を行い、自然酸化膜を除去し、続いて熱濃
硝酸に10分間浸漬して化学酸化膜を形成し、その後に観
測したX線光電子スペクトルのグラフである。 【図3】濃硝酸で化学酸化膜を形成後、その試料を電気
炉に導入して窒素中900 ℃で1時間加熱し、その後測定
したX線光電子スペクトルのグラフである。 【図4】シリコン基板を熱濃硝酸に浸漬することにより
形成した化学酸化膜の膜厚を浸漬時間に対してプロット
したグラフである。 【図5】本発明の方法により形成した一実施例の極薄化
学酸化膜のリーク電流密度をバイアス電圧に対してプロ
ットしたグラフで、(a)は、化学酸化膜の形成後熱処
理を行っていない場合、(b)は化学酸化膜の形成後、
窒素中900 ℃で1時間加熱処理を行った場合を示す。 【符号の説明】 1 シリコン基板 2 分離領域 3 自然酸化膜 4 シリコン表面の活性領域 5 清浄なシリコン表面 6 二酸化シリコン膜 7 アルミニウム層 8 金属ゲート電極

Claims (1)

  1. 【特許請求の範囲】 【請求項1 】 半導体基板を酸化性の薬液に浸漬して表
    面に酸化膜を形成し、その後不活性ガス中で熱処理する
    ことを特徴とする半導体基板表面の酸化膜形成方法。 【請求項2】 半導体基板はシリコン基板であり、かつ
    形成される酸化膜は二酸化シリコン膜であって、その膜
    厚は、0.3 〜3nm の範囲であることを特徴とする請求項
    1に記載の半導体基板表面の酸化膜形成方法。 【請求項3】 酸化性の薬液は、硝酸、オゾン溶解水、
    過酸化水素水、塩酸及び過酸化水素水の混合溶液、硫酸
    及び過酸化水素水の混合溶液、アンモニア及び過酸化水
    素水の混合溶液、硫酸及び硝酸の混合溶液、過塩素酸、
    沸騰水から選ばれる少なくとも一つの薬液であることを
    特徴とする請求項1 または2に記載の半導体基板表面の
    酸化膜形成方法。 【請求項4】 不活性ガスが、窒素、アルゴン、ネオ
    ン、水素またはそれらの混合ガスから選ばれる少なくと
    も一つの気体であることを特徴とする請求項1または2
    に記載の半導体基板表面の酸化膜形成方法。 【請求項5】 不活性ガス中での熱処理の温度が、500
    〜1200℃の範囲であることを特徴とする請求項4に記載
    の半導体基板表面の酸化膜形成方法。 【請求項6】 半導体基板を酸化性の薬液に浸漬する前
    に、基板表面の自然酸化膜または不純物を除去する処理
    を行なうことを特徴とする請求項1 または2に記載の半
    導体基板表面の酸化膜形成方法。 【請求項7】 半導体基板を酸化性薬液に浸漬して表面
    に酸化膜を形成し、次に不活性ガス中で熱処理した後、
    酸化膜上に導電層を形成することを特徴とする半導体装
    置の製造方法。
JP2000249234A 2000-08-21 2000-08-21 半導体基板表面の酸化膜形成方法および半導体装置の製造方法 Pending JP2002064093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000249234A JP2002064093A (ja) 2000-08-21 2000-08-21 半導体基板表面の酸化膜形成方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000249234A JP2002064093A (ja) 2000-08-21 2000-08-21 半導体基板表面の酸化膜形成方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002064093A true JP2002064093A (ja) 2002-02-28

Family

ID=18739005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000249234A Pending JP2002064093A (ja) 2000-08-21 2000-08-21 半導体基板表面の酸化膜形成方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2002064093A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100844A1 (fr) * 2002-05-24 2003-12-04 Japan Science And Technology Agency Procede de formation d'un film de dioxyde de silicium sur un substrat de silicium, procede de formation d'un film d'oxyde sur un substrat semi-conducteur, et procede de production d'un dispositif a semi-conducteurs
US7098154B2 (en) 2003-04-08 2006-08-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device and semiconductor device
JP2007129216A (ja) * 2005-09-30 2007-05-24 Purex:Kk 超高純度薬剤の再生方法及びその再生装置
US7595230B2 (en) 2004-02-16 2009-09-29 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
JP2010251787A (ja) * 2009-03-27 2010-11-04 Hikari Kobayashi 絶縁膜の形成方法、半導体装置の製造方法および半導体装置の製造装置
CN102005500A (zh) * 2010-09-09 2011-04-06 中国科学院电工研究所 一种制备含SiO2的金属氧化物复合薄膜的方法
JP2013529857A (ja) * 2010-07-02 2013-07-22 サンパワー コーポレイション トンネル誘電体層を伴う太陽電池の製造方法
WO2015198695A1 (ja) * 2014-06-27 2015-12-30 国立大学法人東京農工大学 半導体材料のパッシベーション方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157383B2 (en) 2002-05-24 2007-01-02 Japan Science And Technology Agency Method for forming silicon dioxide film on silicon substrate, method for forming oxide film on semiconductor substrate, and method for producing semiconductor device
WO2003100844A1 (fr) * 2002-05-24 2003-12-04 Japan Science And Technology Agency Procede de formation d'un film de dioxyde de silicium sur un substrat de silicium, procede de formation d'un film d'oxyde sur un substrat semi-conducteur, et procede de production d'un dispositif a semi-conducteurs
US7098154B2 (en) 2003-04-08 2006-08-29 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device and semiconductor device
US8039403B2 (en) 2004-02-16 2011-10-18 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
US7595230B2 (en) 2004-02-16 2009-09-29 Sharp Kabushiki Kaisha Thin film transistor, method of manufacturing same, display device, method of modifying an oxide film, method of forming an oxide film, semiconductor device, method of manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
JP2007129216A (ja) * 2005-09-30 2007-05-24 Purex:Kk 超高純度薬剤の再生方法及びその再生装置
JP2010251787A (ja) * 2009-03-27 2010-11-04 Hikari Kobayashi 絶縁膜の形成方法、半導体装置の製造方法および半導体装置の製造装置
JP2013529857A (ja) * 2010-07-02 2013-07-22 サンパワー コーポレイション トンネル誘電体層を伴う太陽電池の製造方法
US9112066B2 (en) 2010-07-02 2015-08-18 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
US9537030B2 (en) 2010-07-02 2017-01-03 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
JP2017069588A (ja) * 2010-07-02 2017-04-06 サンパワー コーポレイション トンネル誘電体層を伴う太陽電池の製造方法
CN106847937A (zh) * 2010-07-02 2017-06-13 太阳能公司 用于制造具有隧道电介质层的太阳能电池的方法
EP2589087A4 (en) * 2010-07-02 2017-07-26 Sunpower Corporation Method of fabricating a solar cell with a tunnel dielectric layer
JP2019091919A (ja) * 2010-07-02 2019-06-13 サンパワー コーポレイション トンネル誘電体層を伴う太陽電池の製造方法
CN102005500A (zh) * 2010-09-09 2011-04-06 中国科学院电工研究所 一种制备含SiO2的金属氧化物复合薄膜的方法
WO2015198695A1 (ja) * 2014-06-27 2015-12-30 国立大学法人東京農工大学 半導体材料のパッシベーション方法

Similar Documents

Publication Publication Date Title
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法
JP3604018B2 (ja) シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
US8753943B2 (en) Replacement metal gate transistors with reduced gate oxide leakage
JP2004087960A (ja) 半導体装置の製造方法
JP4095615B2 (ja) 酸化膜の形成方法、半導体装置、半導体装置の製造方法
KR100659632B1 (ko) 반도체 장치의 제조 방법
JP2002064093A (ja) 半導体基板表面の酸化膜形成方法および半導体装置の製造方法
US7867918B1 (en) Semiconductor topography including a thin oxide-nitride stack and method for making the same
JP2003142483A (ja) 高度に窒素ドープされた超薄オキシ窒化物ゲート誘電体の形成方法
WO2007010921A1 (ja) 酸化膜の形成方法並びにその酸化膜を備えた半導体装置及びその製造方法
JP2002057154A (ja) 半導体装置の製造方法
KR100339873B1 (ko) 반도체장치및그제조방법
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
TW200304184A (en) Semiconductor device and production method therefor
JP3571160B2 (ja) 半導体表面の酸化膜の形成方法及び半導体装置の製造方法
JPH1050701A (ja) 半導体及び半導体基板表面の酸化膜の形成方法
WO1990013912A1 (en) Silicon oxide film and semiconductor device having the same
JP3917282B2 (ja) 半導体基板表面の絶縁膜の形成方法
JP3660474B2 (ja) 半導体装置の製造方法
JP4101130B2 (ja) 半導体装置の製造方法
JP3416716B2 (ja) 半導体基板表面の酸化膜の形成処理方法
JP4027913B2 (ja) 半導体装置の製造方法
JPH09266304A (ja) ゲート絶縁膜の形成方法
JPH0722409A (ja) 半導体装置の製造方法
JPH04250625A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20031215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060529

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060718

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060825