JP2003142483A - 高度に窒素ドープされた超薄オキシ窒化物ゲート誘電体の形成方法 - Google Patents

高度に窒素ドープされた超薄オキシ窒化物ゲート誘電体の形成方法

Info

Publication number
JP2003142483A
JP2003142483A JP2002212018A JP2002212018A JP2003142483A JP 2003142483 A JP2003142483 A JP 2003142483A JP 2002212018 A JP2002212018 A JP 2002212018A JP 2002212018 A JP2002212018 A JP 2002212018A JP 2003142483 A JP2003142483 A JP 2003142483A
Authority
JP
Japan
Prior art keywords
nitride layer
forming
short time
initial
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002212018A
Other languages
English (en)
Other versions
JP3593340B2 (ja
Inventor
Evgeni Gousev
エヴジェニ・ゴウセフ
Atul C Ajmera
アタル・シー・アジェラ
Emic Christopher P D
クリストファー・ピー・デミック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2003142483A publication Critical patent/JP2003142483A/ja
Application granted granted Critical
Publication of JP3593340B2 publication Critical patent/JP3593340B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 集積回路デバイスのための超薄ゲート誘電体
を形成する方法を提供する。 【解決手段】 シリコン基板２００をアンモニアガスの
存在下で短時間加熱することによって基板上に窒化物層
を形成する工程と、窒化物層を酸化窒素ガスの存在下で
短時間加熱することによって窒化物層を再酸化させ、オ
キシ窒化物層２０４を形成する工程とを含む。オキシ窒
化物層は、約１．０×１０15原子／ｃｍ2 〜約６．０×
１０15原子／ｃｍ2 の窒素濃度を有し、１０Å未満の範
囲内に制御される厚さを有する。窒化物層を形成する工
程は、温度約６５０℃〜約１０００℃、圧力約７．５０
×１０-3Ｐａ〜約５．７０Ｐａのアンモニアガスの存在
下で基板を短時間加熱する工程を含む。窒化物層を再酸
化させる工程は、温度約６５０℃〜約１０００℃、圧力
約７．５０×１０-3Ｐａ〜約５．７０Ｐａの酸化窒素ガ
スの存在下で、窒化物層を短時間加熱する工程を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体プ
ロセスに関し、特に、ゲート誘電体を製造するための改
良された手法に関する。
【０００２】
【従来の技術】集積回路がより小さくなり、より高密度
に集積されるにつれ、電界効果トランジスタおよびキャ
パシタのようなデバイスの誘電体層もまた薄くなってき
た。ＵＬＳＩ（超々ＬＳＩ）テクノロジと厚さが１５オ
ングストローム（Å）より薄いゲート誘電体との出現に
より、従来のゲート誘電体材料である二酸化シリコン
（ＳｉＯ2 ）の使用が問題を抱えることとなった。
【０００３】より大きいデバイス（例えば、ゲート酸化
物の厚さが４０Å以上である場合）においては、ポリシ
リコン・ゲート電極からゲート酸化物を通過するデバイ
ス・チャネルへのリーク電流は、約１×１０-12 Ａ／ｃ
ｍ2 ほどにすぎない。しかしながら、ＳｉＯ2 ゲート誘
電体の厚さが２０Å未満に減少するにつれて、リーク電
流は、約１Ａ／ｃｍ2 の値に接近する。ポリシリコン・
ゲート電極からゲート酸化物を通過する電子の直接トン
ネリングによってもたらされるこのリーク電流の大きさ
は、オフ状態のトランジスタの極めて大きな電力消費
と、長い期間に渡るデバイス信頼性問題とをもたらす。
【０００４】超薄ＳｉＯ2 ゲート誘電体に関する他の問
題は、ホウ素のようなドーパント物質でのポリシリコン
・ゲート電極のドーピングに関係する。このようなドー
ピングは、スレショルド電圧（Ｖt ）の変移と、より高
いスレショルド電圧とをもたらすチャネル・デプレーシ
ョン効果を低減するために典型的に用いられる。しかし
ながら、超薄ＳｉＯ2 ゲート誘電体では、ホウ素ドーパ
ント原子がＳｉＯ2 層に容易に浸透し、大きなＶt 変移
と信頼性問題とをもたらすことがある。
【０００５】したがって、ゲート誘電体の窒素ドーピン
グが、半導体チップ製造の好ましい手法となった。約１
５Å〜約２０Åの範囲の厚さを有するゲート誘電体につ
いては、オキシ窒化シリコン（ＳｉＯx Ｎy ）層が、ゲ
ート誘電体材料の選択物としてＳｉＯ2 層に取って代わ
った。誘電体への窒素含有の有益な効果は、一般的に、
ドーピングの濃度と、Ｓｉ／ＳｉＯ2 界面およびポリシ
リコン・ゲート／ＳｉＯ2 界面双方に関するドーピング
・プロファイルの分布とに依存する。適切に実施された
場合には、窒素ドーピングは、スレショルド電圧Ｖt お
よびチャネル電子移動度に対する影響を最小限または無
効にしながら、リーク電流とホウ素浸透度とを低減す
る。
【０００６】
【発明が解決しようとする課題】しかしながら、現在の
窒化手法は、その手法と関連した欠点を有する。例え
ば、その手法による（例えばＮ2 ＯガスまたはＮＯガス
の存在下での）短時間熱アニール・プロセスは、リーク
電流の所望の低減を促進するための十分に高い窒素含有
量をもたらさないことがある。リモート・プラズマ窒化
（ＲＰＮ）のようなプラズマ・プロセスの場合には、イ
オン化プラズマ種が半導体ウェハ上に形成された能動素
子にダメージをもたらす可能性がある。
【０００７】
【課題を解決するための手段】従来技術の上述した、お
よび他の欠点と不足とは、集積回路デバイスのための超
薄ゲート誘電体を形成する方法によって克服され、ある
いは緩和される。本発明の好適な実施の形態において、
この方法は、初期窒化物層を基板上に形成する工程と、
初期窒化物層を再酸化させてオキシ窒化物層を形成する
工程とを含む。オキシ窒化物層は、少なくとも１．０×
１０15原子／ｃｍ2 の窒素濃度を有し、１０Å未満の範
囲内に制御される厚さを有する。
【０００８】好適な実施の形態において、初期窒化物層
を形成する工程は、約６５０℃〜約１０００℃の温度範
囲、約７．５０×１０-3Ｐａ〜約５．７０Ｐａ（約１Ｔ
ｏｒｒ〜約７６０Ｔｏｒｒ）の圧力範囲で、アンモニア
（ＮＨ3 ）ガスの存在下で基板を短時間加熱する工程を
含む。初期窒化物層を再酸化させる工程は、約６５０℃
〜約１０００℃の温度範囲、約７．５０×１０-3Ｐａ〜
約５．７０Ｐａ（約１Ｔｏｒｒ〜約７６０Ｔｏｒｒ）の
圧力範囲で、酸化窒素（ＮＯ）ガスの存在下で、初期窒
化物層を短時間加熱する工程を含む。オキシ窒化物層
は、好ましくは、約１．０×１０15原子／ｃｍ2 〜約
６．０×１０15原子／ｃｍ2 の窒素原子濃度範囲を有す
る。
【０００９】
【発明の実施の形態】最初に、図１および図２を参照し
て、ゲート酸化物層を窒化する周知の方法を説明する。
シリコン基板１０（例えば、ベア・シリコン・ウェハか
または、上に薄いＳｉＯ2 層を有するシリコン・ウェ
ハ）は、酸化窒素（ＮＯ）のような窒素含有ガスの存在
下での熱アニールを受ける。ガスは、亜酸化窒素（Ｎ2
Ｏ）とすることもできる。これにより、オキシ窒化物
（ＳｉＯx Ｎy ）膜の層１２が、図２に示されるよう
に、誘電体材料としての使用のために形成される。一
方、層１２での１つの問題は、そこに拡散された窒素原
子の比較的低い濃度である。低窒素含有量誘電体は、ゲ
ート導体からのリーク電流の低減にそれほど有効ではな
い。加えて、Ｎ2 Ｏ短時間加熱プロセス自体は、１０Å
未満の信頼できるゲート誘電体厚さの製造に対して、容
易には役立たない。
【００１０】図３および図４に、窒化ゲート誘電体を形
成する他の既存の方法が示される。シリコン基板１０
は、その上に形成された初期酸化物層（ＳｉＯ2 ）１４
を有する。ウェハは、次に、リモート・プラズマ窒化
（ＲＰＮ）のようなプラズマ・プロセスを受ける。ＲＰ
Ｎプロセスの結果として、酸化物層１４は、図４に示さ
れる、一般的な化学組成ＳｉＯx Ｎy を有するオキシ窒
化シリコン層１２に変えられる。ＲＰＮプロセスは、一
般的に、オキシ窒化物誘電体層の窒素濃度の増加をもた
らすが、安定した超薄層（５〜１０Å）の形成は、依然
として未解決である。さらに、プロセスの際に生じるイ
オン化プラズマ種は、先に述べたように、半導体ウェハ
上に形成された能動素子にダメージをもたらす可能性が
ある。
【００１１】従って、本発明の実施の形態に係る、集積
回路デバイスのためのゲート誘電体を形成する方法１０
０の好適なプロセス・フローが、図５〜８に示される。
工程１０２において、誘電体が形成される清浄なシリコ
ン表面を有するシリコン基板２００を準備する。シリコ
ン表面は、好ましくは水素終端され、その上の全ての酸
化物物質が最初に取り除かれる。これは、オゾン・プラ
ズマ洗浄および希フッ化水素酸（ＤＨＦ）エッチングに
よるような予備洗浄工程を伴ってもよい。工程１０４に
おいて、初期超薄窒化シリコン層２０２が、ＮＨ3 存在
下での短時間加熱処理によって形成され、それによって
所望の濃度の窒素原子を基板２００表面へ導入する。工
程１０６において、窒化シリコン層２０２が、酸化窒素
（ＮＯ）存在下での短時間加熱処理によって再酸化され
る。熱再酸化プロセスのためには、ＮＯが好適なガスで
あるが、Ｏ2 を使用してもよい。所望の窒素含有量の厚
さを有するオキシ窒化物誘電体層２０４がそれによって
形成される。上記の工程の具体的な時間，温度およびプ
ロセス条件に依存して、オキシ窒化物層２０４を厚さ１
０Å未満にスケール・ダウン可能である。
【００１２】より具体的には、（一般的な化学組成Ｓｉ
3 Ｎ4 を有する）初期窒化シリコン層は、約６５０℃〜
約１０００℃の温度範囲、約７．５０×１０-3〜５．７
０Ｐａ（約１〜７６０Ｔｏｒｒ）の圧力範囲で、アンモ
ニア（ＮＨ3 ）ガスの存在下での加熱によってシリコン
表面上に形成される。例えば、温度９００℃、圧力４．
１２Ｐａ（５５０Ｔｏｒｒ）で約１５秒間の最初の短時
間加熱（ＮＨ3 短時間加熱）プロセスは、約８Åの窒化
シリコン層を成長させる。好適な実施の形態において、
特に超薄膜（＜２０Å）を形成する場合には、ＮＨ3 短
時間加熱プロセスは、一ウェハ短時間加熱プロセス・チ
ャンバ内で実施される。しかしながら、半導体ウェハ
は、ファーネスのようなバッチ処理ツールでアニールさ
れてもよい。
【００１３】図９は、４．１２Ｐａ（５５０Ｔｏｒｒ）
の圧力において、様々な温度と時間でのＮＨ3 短時間加
熱プロセスによって形成される窒化物層の得られた厚さ
を説明するグラフである。グラフから分かるように、窒
化物厚さの範囲は、１５秒間に関して７００℃での約
５．５Å〜９００℃での約８．２Å、そして、６０秒間
に関して７００℃での約６．５Å〜９００℃での約１２
Åである。図１０は、ＮＨ3 短時間加熱プロセスに続い
て窒化シリコン層に導入された初期窒素濃度を説明す
る。グラフによって示されるように、窒素含有濃度は、
温度，時間および圧力条件に依存して、約１×１０16Ｎ
原子／ｃｍ2 から約６×１０16Ｎ原子／ｃｍ 2 まで調整
可能である。
【００１４】次に、初期窒化シリコン層は、酸化窒素
（ＮＯ）ガスの存在下での短時間加熱処理による再酸化
プロセスを受けて、オキシ窒化物誘電体層になる。この
ＮＯ短時間加熱プロセスは、約６５０℃〜約１０００℃
の温度範囲、約７．５０×１０ -3〜５．７０Ｐａ（約１
〜７６０Ｔｏｒｒ）の圧力範囲で実施できる。上述の例
においては、温度９５０℃、圧力５．５５Ｐａ（７４０
Ｔｏｒｒ）で約３０秒間実施されるＮＯ短時間加熱プロ
セスは、約１４．５Åのオキシ窒化物層をもたらした。
アンモニア窒化の際に窒化シリコン層に含有された水素
は、ＮＯ短時間加熱工程において存在する酸素によって
低減され、高い酸化温度で拡散する。
【００１５】図１１を参照すると、初期窒化シリコン層
の再酸化後に得られたオキシ窒化物膜厚とその窒素濃度
とを説明するグラフが示される。例えば、グラフの左側
部分の黒い正方形は、８００℃で１５秒間のＮＨ3 短時
間加熱によって形成された初期窒化シリコン層の膜厚を
表す。最初の厚さ、すなわち約６．５Åは、（グラフの
左側部分の中空の正方形によって示されるように）ＮＯ
短時間加熱再酸化後に約１２．５Åに増大される。さら
に、ＮＯ短時間加熱プロセスは、図１１にも示されるよ
うに、得られたオキシ窒化物層内の窒素濃度を大幅に低
減しない。すなわち、８００℃で１５秒間のＮＨ3 短時
間加熱によって形成された初期窒化シリコン層は、約
３．０４×１０15原子／ｃｍ2 の窒素濃度を有し、これ
は、再酸化の後、約２．９９×１０15原子／ｃｍ2 に低
減されたにすぎない。
【００１６】より長いプロセス時間（例えば４５秒）に
ついては、図１１のグラフの右側部分に示されるよう
に、再酸化後の窒素濃度低下はやや大きいが、それほど
著しくはない。例えば、９００℃でのＮＨ3 短時間加熱
によって形成された初期窒化シリコン層は、（黒いひし
形によって示されるように）再酸化前に約１１．５Åの
厚さと約５．５４×１０15原子／ｃｍ2 の窒素濃度とを
有した。その後、得られたオキシ窒化物層は、約１４．
５Åの厚さと約５．０１×１０15原子／ｃｍ2 の窒素濃
度とを有した。
【００１７】上述したプロセスの結果、優れた膜均一性
を有する信頼性の高い超薄ゲート誘電体を実現できる。
さらに、本プロセスは、プラズマ・ダメージおよび／ま
たは金属汚染なしに、その場（ｉｎ−ｓｉｔｕ）実施す
ることができる。他の改良されたデバイス特性も実現さ
れる。ｐ型トランジスタとｎ型トランジスタとを用いる
ＣＭＯＳデバイスにおいて、（従来の１３ÅＮＯ短時間
加熱プロセスのみと比較した）スレショルド電圧の変動
は、ＮＦＥＴデバイスについて約８０ｍＶ低く、ＰＦＥ
Ｔデバイスについて約２００ｍＶ高い。加えて、ＮＯ短
時間加熱と比較して、ＮＦＥＴデバイスは、ＮＨ3 短時
間加熱＋ＮＯ短時間加熱プロセスで約０．７Ａのゲート
・トンネリング低減を示す。
【００１８】好適な実施の形態を参照して本発明を説明
してきたが、本発明の範囲から外れることなしに、様々
な変更が可能であり、同等物をその要素に代用可能であ
ることを当業者は理解できる。加えて、本発明の本質的
な範囲から外れることなしに、多くの変形を行って、特
定の状況または材料を本発明の教示に適応させることが
できる。したがって、本発明は、本発明実施の最良の形
態として開示された特定の実施の形態に限定されないと
いうこと、また、本発明は、特許請求の範囲内の全ての
実施例を含むということが意図される。
【００１９】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）集積回路デバイスのためのゲート誘電体を形成す
る方法であって、初期窒化物層を基板上に形成する工程
と、前記初期窒化物層を再酸化させてオキシ窒化物層を
形成する工程とを含み、前記オキシ窒化物層は、少なく
とも１．０×１０ 15原子／ｃｍ2 の窒素濃度と、約５Å
〜約２０Åの厚さとを有する方法。 （２）前記初期窒化物層を形成する工程は、アンモニア
（ＮＨ3 ）ガスの存在下で前記基板を短時間加熱する工
程をさらに含む上記（１）に記載の方法。 （３）前記初期窒化物層を形成する工程は、約６５０℃
〜約１０００℃の温度範囲、約７．５０×１０-3Ｐａ〜
約５．７０Ｐａ（約１Ｔｏｒｒ〜約７６０Ｔｏｒｒ）の
圧力範囲で実施される上記（２）に記載の方法。 （４）前記初期窒化物層を再酸化させる工程は、酸化窒
素（ＮＯ）ガスの存在下で前記初期窒化物層を短時間加
熱する工程をさらに含む上記（１）に記載の方法。 （５）前記初期窒化物層を再酸化させる工程は、酸素
（Ｏ2 ）ガスの存在下で前記初期窒化物層を短時間加熱
する工程をさらに含む上記（１）に記載の方法。 （６）前記初期窒化物層を再酸化させる工程は、約６５
０℃〜約１０００℃の温度範囲、約７．５０×１０-3Ｐ
ａ〜約５．７０Ｐａ（約１Ｔｏｒｒ〜約７６０Ｔｏｒ
ｒ）の圧力範囲で実施される上記（４）に記載の方法。 （７）前記オキシ窒化物層は、約１．０×１０15原子／
ｃｍ2 〜約６．０×１０ 15原子／ｃｍ2 の窒素原子濃度
を有する上記（１）に記載の方法。 （８）窒素ドープされた超薄ゲート誘電体を形成する方
法であって、前記誘電体を形成するための水素終端され
た、酸化物の無いシリコン基板表面を準備する工程と、
前記基板表面をアンモニア（ＮＨ3 ）ガスの存在下で短
時間加熱することにより、前記基板表面上に初期窒化物
層を形成する工程と、前記初期窒化物層を酸化窒素（Ｎ
Ｏ）ガスの存在下で短時間加熱することによって前記初
期窒化物層を再酸化させ、オキシ窒化物層を形成する工
程とを含み、前記オキシ窒化物層は、少なくとも１．０
×１０15原子／ｃｍ2 の窒素濃度を有する方法。 （９）前記オキシ窒化物層は、約５Å〜約２０Åの厚さ
を有する上記（８）に記載の方法。 （１０）前記初期窒化物層を形成する工程は、約６５０
℃〜約１０００℃の温度範囲、約７．５０×１０-3Ｐａ
〜約５．７０Ｐａ（約１Ｔｏｒｒ〜約７６０Ｔｏｒｒ）
の圧力範囲で実施される上記（８）に記載の方法。 （１１）前記初期窒化物層を再酸化させる工程は、約６
５０℃〜約１０００℃の温度範囲、約７．５０×１０-3
Ｐａ〜約５．７０Ｐａ（約１Ｔｏｒｒ〜約７６０Ｔｏｒ
ｒ）の圧力範囲で実施される上記（８）に記載の方法。 （１２）前記オキシ窒化物層は、約１．０×１０15原子
／ｃｍ2 〜約６．０×１０15原子／ｃｍ2 の窒素原子濃
度を有する上記（７）に記載の方法。
【図面の簡単な説明】
【図１】窒化ゲート誘電体材料を形成する周知の方法の
工程を説明する概略図である。
【図２】窒化ゲート誘電体材料を形成する周知の方法の
工程を説明する概略図である。
【図３】窒化ゲート誘電体材料を形成する他の周知の方
法の工程を説明する概略図である。
【図４】窒化ゲート誘電体材料を形成する他の周知の方
法の工程を説明する概略図である。
【図５】本発明の実施の形態に従って、集積回路デバイ
スのためのゲート誘電体を形成する方法を説明するプロ
セス・フロー図である。
【図６】図５に示される工程を説明する概略図である。
【図７】図５に示される工程を説明する概略図である。
【図８】図５に示される工程を説明する概略図である。
【図９】ＮＨ3 短時間加熱プロセスによって形成される
窒化物層の得られた厚さを説明するグラフである。
【図１０】ＮＨ3 短時間加熱プロセスに続いて窒化シリ
コン層へ導入される最初の窒素濃度を説明するグラフで
ある。
【図１１】初期窒化シリコン層の再酸化の後に得られた
オキシ窒化物膜の厚さと窒素濃度とを説明するグラフで
ある。
【符号の説明】
１０ シリコン基板 １２ オキシ窒化物膜層 １４ 酸化物層 ２００ シリコン基板 ２０２ 窒化シリコン層 ２０４ オキシ窒化物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エヴジェニ・ゴウセフ アメリカ合衆国 10541 ニューヨーク州 マホパック レイブン ロード 10 (72)発明者 アタル・シー・アジェラ アメリカ合衆国 12590 ニューヨーク州 ワッピンガーズ フォールズ エリザベ ス テラス 22 (72)発明者 クリストファー・ピー・デミック アメリカ合衆国 10562 ニューヨーク州 オッシニング マッカーシー ドライブ 16 Ｆターム(参考） 5F058 BC11 BF55 BF62 BF64 BJ01 5F140 AA08 BA01 BD09 BE02 BE03 BE06 BE07 BE08 BE19

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】集積回路デバイスのためのゲート誘電体を
    形成する方法であって、 初期窒化物層を基板上に形成する工程と、 前記初期窒化物層を再酸化させてオキシ窒化物層を形成
    する工程とを含み、 前記オキシ窒化物層は、少なくとも１．０×１０15原子
    ／ｃｍ2 の窒素濃度と、約５Å〜約２０Åの厚さとを有
    する方法。
  2. 【請求項２】前記初期窒化物層を形成する工程は、アン
    モニア（ＮＨ3 ）ガスの存在下で前記基板を短時間加熱
    する工程をさらに含む請求項１に記載の方法。
  3. 【請求項３】前記初期窒化物層を形成する工程は、約６
    ５０℃〜約１０００℃の温度範囲、約７．５０×１０-3
    Ｐａ〜約５．７０Ｐａ（約１Ｔｏｒｒ〜約７６０Ｔｏｒ
    ｒ）の圧力範囲で実施される請求項２に記載の方法。
  4. 【請求項４】前記初期窒化物層を再酸化させる工程は、
    酸化窒素（ＮＯ）ガスの存在下で前記初期窒化物層を短
    時間加熱する工程をさらに含む請求項１に記載の方法。
  5. 【請求項５】前記初期窒化物層を再酸化させる工程は、
    酸素（Ｏ2 ）ガスの存在下で前記初期窒化物層を短時間
    加熱する工程をさらに含む請求項１に記載の方法。
  6. 【請求項６】前記初期窒化物層を再酸化させる工程は、
    約６５０℃〜約１０００℃の温度範囲、約７．５０×１
    ０-3Ｐａ〜約５．７０Ｐａ（約１Ｔｏｒｒ〜約７６０Ｔ
    ｏｒｒ）の圧力範囲で実施される請求項４に記載の方
    法。
  7. 【請求項７】前記オキシ窒化物層は、約１．０×１０15
    原子／ｃｍ2 〜約６．０×１０15原子／ｃｍ2 の窒素原
    子濃度を有する請求項１に記載の方法。
  8. 【請求項８】窒素ドープされた超薄ゲート誘電体を形成
    する方法であって、 前記誘電体を形成するための水素終端された、酸化物の
    無いシリコン基板表面を準備する工程と、 前記基板表面をアンモニア（ＮＨ3 ）ガスの存在下で短
    時間加熱することにより、前記基板表面上に初期窒化物
    層を形成する工程と、 前記初期窒化物層を酸化窒素（ＮＯ）ガスの存在下で短
    時間加熱することによって前記初期窒化物層を再酸化さ
    せ、オキシ窒化物層を形成する工程とを含み、 前記オキシ窒化物層は、少なくとも１．０×１０15原子
    ／ｃｍ2 の窒素濃度を有する方法。
  9. 【請求項９】前記オキシ窒化物層は、約５Å〜約２０Å
    の厚さを有する請求項８に記載の方法。
  10. 【請求項１０】前記初期窒化物層を形成する工程は、約
    ６５０℃〜約１０００℃の温度範囲、約７．５０×１０
    -3Ｐａ〜約５．７０Ｐａ（約１Ｔｏｒｒ〜約７６０Ｔｏ
    ｒｒ）の圧力範囲で実施される請求項８に記載の方法。
  11. 【請求項１１】前記初期窒化物層を再酸化させる工程
    は、約６５０℃〜約１０００℃の温度範囲、約７．５０
    ×１０-3Ｐａ〜約５．７０Ｐａ（約１Ｔｏｒｒ〜約７６
    ０Ｔｏｒｒ）の圧力範囲で実施される請求項８に記載の
    方法。
  12. 【請求項１２】前記オキシ窒化物層は、約１．０×１０
    15原子／ｃｍ2 〜約６．０×１０15原子／ｃｍ2 の窒素
    原子濃度を有する請求項７に記載の方法。
JP2002212018A 2001-08-01 2002-07-22 集積回路デバイスの製造方法 Expired - Fee Related JP3593340B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/919,970 US6642156B2 (en) 2001-08-01 2001-08-01 Method for forming heavy nitrogen-doped ultra thin oxynitride gate dielectrics
US09/919970 2001-08-01

Publications (2)

Publication Number Publication Date
JP2003142483A true JP2003142483A (ja) 2003-05-16
JP3593340B2 JP3593340B2 (ja) 2004-11-24

Family

ID=25442957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002212018A Expired - Fee Related JP3593340B2 (ja) 2001-08-01 2002-07-22 集積回路デバイスの製造方法

Country Status (2)

Country Link
US (1) US6642156B2 (ja)
JP (1) JP3593340B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US7429540B2 (en) * 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
US20040183144A1 (en) * 2003-03-20 2004-09-23 Beaman Kevin L. Plasma nitridization for adjusting transistor threshold voltage
KR100532780B1 (ko) * 2003-06-13 2005-11-30 주식회사 하이닉스반도체 듀얼 게이트 산화막 제조방법
US6821833B1 (en) 2003-09-09 2004-11-23 International Business Machines Corporation Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20070010103A1 (en) * 2005-07-11 2007-01-11 Applied Materials, Inc. Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
US20070161214A1 (en) * 2006-01-06 2007-07-12 International Business Machines Corporation High k gate stack on III-V compound semiconductors
US7645710B2 (en) * 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7837838B2 (en) * 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7396776B2 (en) * 2006-07-10 2008-07-08 International Business Machines Corporation Semiconductor-on-insulator (SOI) structures including gradient nitrided buried oxide (BOX)
DE102007035990A1 (de) * 2006-08-16 2008-02-21 Mattson Thermal Products Gmbh Verfahren zum Verbessern von Grenzflächenreaktionen an Halbleiteroberflächen
TWI435376B (zh) * 2006-09-26 2014-04-21 Applied Materials Inc 用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144278A (ja) * 1990-10-05 1992-05-18 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
EP0617461B1 (en) * 1993-03-24 1997-09-10 AT&T Corp. Oxynitride dielectric process for IC manufacture
US5407870A (en) * 1993-06-07 1995-04-18 Motorola Inc. Process for fabricating a semiconductor device having a high reliability dielectric material
US5478765A (en) 1994-05-04 1995-12-26 Regents Of The University Of Texas System Method of making an ultra thin dielectric for electronic devices
US5455204A (en) 1994-12-12 1995-10-03 International Business Machines Corporation Thin capacitor dielectric by rapid thermal processing
JP2871530B2 (ja) 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
US6323139B1 (en) * 1995-12-04 2001-11-27 Micron Technology, Inc. Semiconductor processing methods of forming photoresist over silicon nitride materials
US5880040A (en) 1996-04-15 1999-03-09 Macronix International Co., Ltd. Gate dielectric based on oxynitride grown in N2 O and annealed in NO
KR100207485B1 (ko) * 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US5821172A (en) * 1997-01-06 1998-10-13 Advanced Micro Devices, Inc. Oxynitride GTE dielectrics using NH3 gas
US5840610A (en) 1997-01-16 1998-11-24 Advanced Micro Devices, Inc. Enhanced oxynitride gate dielectrics using NF3 gas
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6020243A (en) 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
US5969382A (en) * 1997-11-03 1999-10-19 Delco Electronics Corporation EPROM in high density CMOS having added substrate diffusion
US6060369A (en) 1997-12-23 2000-05-09 Advanced Micro Devices, Inc. Nitrogen bearing sacrificial oxide with subsequent high nitrogen dopant profile for high performance MOSFET
US6380056B1 (en) * 1998-10-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
US6303520B1 (en) * 1998-12-15 2001-10-16 Mattson Technology, Inc. Silicon oxynitride film
US6150286A (en) * 2000-01-03 2000-11-21 Advanced Micro Devices, Inc. Method of making an ultra thin silicon nitride film
US6376324B1 (en) * 2000-06-23 2002-04-23 International Business Machines Corporation Collar process for reduced deep trench edge bias

Also Published As

Publication number Publication date
JP3593340B2 (ja) 2004-11-24
US20030027392A1 (en) 2003-02-06
US6642156B2 (en) 2003-11-04

Similar Documents

Publication Publication Date Title
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
US8709887B2 (en) Method for fabricating a nitrided silicon-oxide gate dielectric
US6197701B1 (en) Lightly nitridation surface for preparing thin-gate oxides
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
JP4606737B2 (ja) 基材処理方法および電子デバイス用材料
JP4485754B2 (ja) 半導体装置の製造方法
US20060178018A1 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US20080032510A1 (en) Cmos sion gate dielectric performance with double plasma nitridation containing noble gas
US20030109114A1 (en) Method for forming insulative film, a semiconductor device and method for manufacturing the same
KR20080047322A (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
KR100486278B1 (ko) 신뢰성이 향상된 게이트 산화막 형성방법
JP3593340B2 (ja) 集積回路デバイスの製造方法
JP3887364B2 (ja) 半導体装置の製造方法
JP4095326B2 (ja) 半導体装置の製造方法及び半導体装置
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
Yao et al. The electrical properties of sub-5-nm oxynitride dielectrics prepared in a nitric oxide ambient using rapid thermal processing
US7867918B1 (en) Semiconductor topography including a thin oxide-nitride stack and method for making the same
JP3399413B2 (ja) 酸窒化膜およびその形成方法
US20120329230A1 (en) Fabrication of silicon oxide and oxynitride having sub-nanometer thickness
JP3681525B2 (ja) 半導体装置の製造方法
JP2002110674A (ja) 半導体装置及びその製造方法
JP2004207560A (ja) 半導体装置およびその製造方法
JP2008072001A (ja) 半導体装置及びその製造方法
JP3826792B2 (ja) 半導体装置の製造方法
JP5141321B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees