KR20080047322A - 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법 - Google Patents

플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법 Download PDF

Info

Publication number
KR20080047322A
KR20080047322A KR1020077031042A KR20077031042A KR20080047322A KR 20080047322 A KR20080047322 A KR 20080047322A KR 1020077031042 A KR1020077031042 A KR 1020077031042A KR 20077031042 A KR20077031042 A KR 20077031042A KR 20080047322 A KR20080047322 A KR 20080047322A
Authority
KR
South Korea
Prior art keywords
silicon oxynitride
gate dielectric
oxygen
partial pressure
film
Prior art date
Application number
KR1020077031042A
Other languages
English (en)
Other versions
KR100993124B1 (ko
Inventor
크리스토퍼 에스. 올센
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20080047322A publication Critical patent/KR20080047322A/ko
Application granted granted Critical
Publication of KR100993124B1 publication Critical patent/KR100993124B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 실리콘 산질화물 게이트 유전체를 형성하는 방법에 관한 것이다. 본 발명의 방법은 실리콘 산질화물 필름을 형성하기 위해서 플라즈마 질화 프로세스를 이용하여 유전체 피름 내측으로 질소를 도입시키는 단계를 포함한다. 실리콘 산질화물 필름은 제 1 대기에서 어닐링된다. 제 1 대기는 제 1 온도에서 제 1 부분압의 산소를 포함하는 불활성 대기를 포함한다. 실리콘 산질화물 필름은 제 2 온도에서 제 2 부분압의 산소를 포함하는 제 2 대기에서 어닐링된다. 산소의제 2 부분압은 산소의 제 1 부분압보다 크다.

Description

플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화 어닐링을 위한 개선된 제조 방법 {IMPROVED MANUFACTURING METHOD FOR TWO-STEP POST NITRIDATION ANNEALING OF PLASMA NITRIDED GATE DIELECTRIC}
본 발명의 실시예는 일반적으로 반도체 제조 분야에 관한 것이다. 보다 특히, 본 발명은 실리콘 산질화물(SiOxNy) 게이트 유전체를 형성하는 방법 및 플라즈마 질화 및 두 단계의 포스트 플라즈마 질화 어닐링(PNA) 프로세스를 이용하여 게이트 스택으로 집적시키는 방법에 관한 것이다.
집적 회로는 트랜지스터, 캐패시터 및 레지스터와 같은 기본 부품으로서 작용하는 사실상 수백만 개의 능동 및 수동 소자로 구성된다. 트랜지스터는 일반적으로 소오스, 드레인 및 게이트 스택을 포함한다. 게이트 스택은 (실리콘) 기판으로 이루어지며 이의 최상부는 유전체 성장되며(보통 실리콘 이산화물; SiO2) 그리고 (다결정 실리콘과 같은) 전극으로 캡핑(capped)된다.
집적 회로 크기 및 이 상부의 트랜지스터 크기가 감소함에 따라, 트랜지스터 의 속도를 증가시키기 위해서 요구되는 게이트 구동 전류가 증가된다. 게이트 정전용량이 증가함에 따라 구동 전류가 증가하고, 정전용량이 게이트 유전체 두께에 반비례하기 때문에, 유전체 두께가 감소하는 것이 구동 전류 증가의 하나의 방법이다.
SiO2 게이트 유전체의 두께를 20 Å 미만으로 감소시키려는 시도가 있어왔다. 그러나, 20 Å 미만의 얇은 SiO2 게이트 유전체의 이용이 종종 게이트 성능 및 내구성에 바람직하지 않은 영향을 미치는 것을 발견했다. 예를 들어, 붕소 도핑된 게이트 전극으로부터의 붕소는 얇은 SiO2 게이트 유전체를 통해 하부 실리콘 기판으로 침투할 수 있다. 또한 게이트 누출, 즉 터널링(tunneling)의 증가는 통상적이며, 얇은 유전체는 게이트에 의해 소비되는 전력 양을 증가시킨다. 얇은 SiO2 게이트 유전체는 고온 캐리어 손상에 영향을 받기 쉬울 수 있으며, 여기서 유전체를 따라 이동하는 고 에너지 캐리어가 게이트를 손상 및 파괴시킬 수 있다. 얇은 SiO2 게이트 유전체는 네거티브 바이어스 온도 불안정성(negative bias temperature; NBTI)에 영향을 받기 쉬울 수 있으며, 여기서 임계 전압 또는 구동 전류는 게이트의 작동에 따라 흐른다.
결과적으로, 전류 누출 밀도를 감소시키기 위해서 충분히 두꺼운 물리적 두께로 이용될 수 있으며, 여전히 높은 게이트 정전용량을 제공하는 대안적인 게이트 유전체 재료가 필요하다. 이를 달성하기 위해서, 대안적인 게이트 유전체 재료가 실리콘 다이옥사이드보다 높은 유전체 상수를 가져야만 한다. 통상적으로 이러한 대안적인 유전체 재료 층의 두께가 등가 산화물 두께(EOT)로 표현된다. 따라서, 특정 캐패시터의 대안적인 유전체 층의 EOT는, 이의 유전체 상수가 실리콘 다이옥사이드의 유전체인 경우에 대안적인 유전체 층이 가질 수 있는 두께이다.
얇은 SiO2 게이트 유전체가 SiOxNy 게이트를 형성하기 위해서 SiO2 층 내측으로 질소를 도입시키는데 있어 갖는 문제점을 해결하기 위해서 하나의 방법이 이용된다. 질소를 SiO2 층으로 도입시키는 것은 게이트 유전체의 유전체 상수를 상승시키며 하부 실리콘 기판으로 붕소 침투를 차단하여 보다 두꺼운 유전체 층의 이용을 허용한다.
열적 성장 실리콘 산질화물은 0.2 ㎛에서 0.13㎛까지의 소자 발전 수년 동안 게이트 유전체로서 이용되어 왔다. 소자 기술은 0.2 ㎛에서 0.1㎛까지 향상되었으며, >25Å에서 <12Å까지 얇아졌다. 붕소를 차단하고 게이트 누출을 감소시키기 위해서 필름 내의 질소의 양은 25Å SiOxNy 층에 있어 3%에서 12Å SiOxNy 층에 있어 5~10%로 증가되었다. 질소 산화물(NO) 및 질소 이산화물(N2O)이 산질화물 게이트 유전체를 성장시키는데 이용되는 경우에, 산질화물이 성장함에 따라 동시에 유전체 필름 내에 질소가 도입되며, 따라서 질소가 필름 내에 균일하게 분배된다. NO 또는 N2O가 상승된 온도에서 현존하는 SiO2 층을 어닐링함으로써 실리콘 산질화물을 형성하는데 이용된다면, 질소는 Si 기판/산화물 경계면에서 SiON을 성장시킴으로써 도입된다. 실리콘 산질화물을 형성하는 경우에 질소의 양(<2%)은 산질화물 게이트 유전체를 성장시키는데 이용되는 경우(4~5%) 보다 적다.
보다 최근에, 플라즈마 질화(PN)는 게이트 산화물을 (상기 산화물 내측으로 질소를 도입시키기 위해서)질화시키는데 이용되었다. 이러한 기술은 폴리 게이트/산화물 경계면에서 높은 질소 농도를 야기하며, 이는 산화물 유전체 내측으로의 붕소 침투를 방지한다. 동시에, 대량의 산화물 유전체는 플라즈마 질화 프로세스 중에 관련없는 질소로 약간 도핑되며, 이는 개시 산화물(starting oxide)에 걸쳐서 전기적 산화물 두께(EOT)를 감소시킨다. 이는 통상의 열 프로세스보다 높은 동일한 EOT에서 게이트 누출 감소를 달성시킨다. 양호한 채널 이동성 및 구동 전류(ldsat)를 유지하면서 EOT <12Å 범위에서 유전체를 스케일링(scaling)하는 것은 산업 분야에서 시도되어 왔다.
고온에서 실리콘 산질화물의 포스트 질화 어닐링(PNA)은 EOT 증가로, 채널 이동성을 위한 대용으로서 피크 트랜스컨덕턴스(transconductance)를 개선하는 방법으로서 도시되어 있다. 이러한 결과는 어플라이드 머티어리얼즈 아이엔씨(Applied Materials Inc.)에 양도된 "Two-Step Post Nitridation Annealing For Lower EOT Plasma Nitrided Gate Dielectrics,"의 명칭으로 2004년 3월 4일 출원된 미국 특허 출원 공개 번호 제 2004/0175961 호에 기재되어 있으며, 이는 본 발명의 응용예와 상반되지 않는 범위에서 참조된다.
낮은 압력 및 높은 온도에서, SiO2는 SiO로 분류될것이며, 이는 피 팅(pitting)이라 지칭되는 현상을 야기하는 실리콘 표면으로부터 탈착된다.
따라서, 실리콘 일산화물 탈착의 문제를 간주하면서 개선된 이동성을 갖는 보다 얇은 EOT를 가지는 실리콘 산질화물 게이트 유전체를 증착시키기 위한 개선된 포스트 어닐링 방법이 필요하다.
본 발명의 실시예는 일반적으로 SiOxNy 게이트 유전체를 형성하는 방법을 제공한다. 본 발명의 방법은 실리콘 산질화물 필름을 형성하기 위해서 플라즈마 질화 프로세스를 이용하는 유전체 필름 내측으로 질소를 도입시키는 단계를 포함한다. 실리콘 산 질화물 필름은 두 단계 포스트 플라즈마 어닐링에 영향을 받는다. 제 1 단계는 제 1 온도에서 제 1 부분압의 산소를 포함하는 불활성 대기를 포함하는 제 1 대기에서 실리콘 산질화물 필름을 어닐링하는 단계를 포함한다. 제 2 단계는 제 2 온도에서 제 2 부분압의 산소를 포함하는 제 2 단계에서 제 2 부분압의 산소를 포함하는 제 2 대기에서 실리콘 산질화물을 어닐링하는 단계를 포함하며, 상기 산소의 제 2 부분압은 산소의 제 1 부분압보다 크다. 제 1 실시예에서, 산소의 제 1 부분압은 약 1 mTorr 내지 100 mTorr이며, 산소의 제 2 부분압은 약 0.1 Torr 내지 100 Torr이다.
다른 실시예에서, 게이트 전극은 두 단계 포스트 플라즈마 어닐링 후에 실리콘 산질화물 필름 상에 증착된다. 일 실시예에서, 게이트 전극은 폴리실리콘 필름을 포함한다. 다른 실시예에서, 게이트 전극은 비정질 실리콘 필름을 포함한다. 다른 실시예에서, 게이트 전극은 금속 전극을 포함한다.
본 발명의 실시예는 집적 프로세싱 시스템 내에 SiOxNy 게이트 유전체를 형성하는 방법을 또한 제공한다. 실리콘 기판은 실리콘 이산화물 필름이 기판상에 형성되는 집적 프로세싱 챔버의 제 1 프로세싱 챔버 내측으로 도입된다. 기판은 기판이 질소 소오스를 포함하는 플라즈마에 노출되는 집적 프로세싱 시스템의 제 2 프로세싱 챔버에 전달된다. 기판은 기판이 두 단계 포스트 플라즈마 어닐링에 영향을 받는 집적 프로세싱 챔버의 제 3 프로세싱 챔버에 전달된다. 제 1 단계는 제 1 온도에서 제 1 부분압의 산소를 포함하는 불활성 대기를 포함하는 제 1 온도에서 실리콘 산질화물 필름을 어닐링하는 단계를 포함한다. 제 2 단계는 산소의 제 1 부분압이 산소의 제 1 부분압 보다 큰 제 2 온도에서 제 2 부분압의 산소를 포함하는 제 2 대기에서 실리콘 산질화물 필름을 어닐링하는 단계를 포함한다. 다른 실시예에서, 플라즈마 질화 프로세스는 디커플링된 플라즈마 질화를 포함한다.
다른 실시예에서, SiOxNy 게이트 유전체는 실리콘 산화물 필름 내측으로 질소를 도입시키기 위해서 NH3를 포함하는 대기에서 실리콘 기판 상에 실리콘 산화물 필름을 포함하는 구조물을 가열하는 단계 및 기판 상에 SiOxNy 게이트 유전체를 형성시키기 위해서 질소 소오스를 포함하는 플라즈마에 구조물을 노출시키는 단계를 포함하는 방법에 의해 형성된다.
본 발명의 전술된 특징들을 보다 잘 이해하기 위해서, 간단하게 전술한 본 발명을 몇몇의 예가 첨부 도면에 도시되어 있는 실시예를 참조하여 보다 구체적으로 설명한다. 그러나, 첨부 도면은 본 발명의 전형적인 실시예만을 설명하며 따라서 본 발명의 범위를 제한하는 것은 아니며, 본 발명이 다른 동일한 효과의 실시예를 허용할 수 있다는 것을 주목해야 한다.
도 1은 집적 프로세싱 시스템의 개략적인 평면도이며,
도 2는 본 발명의 일 실시예를 도시하는 흐름도이며,
도 3은 본 발명의 실시예에 따라 게이트 스택을 형성하는 예시적인 순서를 도시하는 도면이며,
도 4는 SiOxNy 게이트 유전체를 포함하는 게이트 스택을 위한 NMOS 게이트 누출에 대해 네거티브 채널 금속 산화물 반도체(NMOS) 구동 전류를 도시하는 그래프이다.
본 발명의 실시예는 질소 플라즈마(또는 플라즈마 질화) 프로세스를 이용하여 SiON 또는 SiOxNy와 같은 질소를 포함하는 유전체를 형성하는 방법을 포함한다. 실리콘 산질화물은 두 단계 포스트 플라즈마 질화 어닐링 프로세스로 처리된다. 실시예는 실리콘 산질화물 필름의 질소 농도 프로파일 및 EOT의 제어를 고려한다.
하기의 설명에서, 본 발명의 완전한 이해를 제공하기 위해서 설명, 다수의 구체적인 상세한 설명이 기재된다. 그러나, 당업자에게 본 발명은 이러한 구체적인 상세한 설명 없이 실행될 수 있음이 명백할 것이다. 다른 예에서, 구체적인 장치 구조 및 방법은 본 발명을 불명료하게 하지 않기 위해서 기재되지 않는다. 하기의 설명 및 도면은 본 발명을 설명하며 본 발명을 제한하도록 구성되는 것은 아니다.
일 실시예에서, 디커플링된 플라즈마 질화(DPN)와 같은 플라즈마 질화 프로세스를 이용하는 실리콘 산질화물 유전체 필름을 형성하는 방법이 제공된다. 플라즈마 질화 후에, 실리콘 산질화물이 두 개의 단계 포스트 플라즈마 질화 어닐링(PNA) 프로세스에 영향을 받는다. 제 1 PNA 단계가 실리콘 산화물의 밀도를 높이기 위해서 미량의 산소와 결합하는 불활성제를 이용하여 수행된다. 제 2 PNA 단계가 질소 농도 프로파일을 수정하기 위해서 산화제로 수행된다. 두 단계 PNA 프로세스는 실리콘 산질화물의 표면 및 기판을 향해 질소를 이동시키며, 붕소를 보다 효율적으로 차단시킨다. 게다가, 질소의 농도 프로파일은 실리콘 산질화물의 표면에서 피크인 경향이 있다.
다른 실시예에서, 트랜지스터와 같은 반도체 소자를 형성하기 위한 게이트 스택으로 두 개의 단계 PNA 프로세스에 의해 수반되는 플라즈마 질화 프로세스를 이용하여 형성되는 실리콘 산화물 필름을 집적시키는 방법이 제공된다.
다른 실시예에서, 그 상부에 형성되는 실리콘 이산화물 필름을 가지는 기판은 실리콘 이산화물 필름을 실리콘 산질화물 필름으로 전환하도록 플라즈마 질화 프로세스에 영향을 받는다. 일 실시예에서, 이용되는 플라즈마 질화 프로세스가 당업계에 공지된 디커플링된 플라즈마 질화(DPN)이다. DPN은 질소 프라즈마를 발생시키고 높은 레벨의 질소를 산화물 필름으로 도입시키기 위해서 유도 커플링을 이용하는 기술이다. DPN에서, 표면 필름, 예를 들어 SiO2 필름은 실리콘 산질화물 필름을 형성하는 SiO2 필름을 분열시키는 질소 이온과 충돌한다. 일 실시예에서, DPN은 약 5~20 mTorr 내지 10~20 mTorr의 범위의 압력을 갖는 챔버 내에서 수행되며, 플라즈마 압력은 200~800 와트이다. 질소 가스는 약 100~200 sccm 범위의 유동률로 챔버 내측으로 유동될 수 있다. 일 실시예에서, DPN은 약 5~15 ㎑의 펄스 및 약 10~20㎒ 펄스 무선 주파수 플라즈마를 이용한다. DPN 프로세스 매개변수는 챔버 크기 및 부피, 및 유전체 필름의 원하는 두께에 따라 수정될 수 있다.
디커플링된 플라즈마 질화 챔버의 다른 상세한 설명이 본 발명의 범위와 일치하지 않는 범위에서 참조되며, 어플라이드 머티어리얼즈 아이엔씨에 양도된 "Method And Apparatus For Plasma Nitridation Of Gate Dielectrics Using Amplitude Modulated Radio Frequency Energy"의 명칭으로 미국 특허 출원 공개 번호 2004/0242021에 기재되어 있다. 적합한 DPN 챔버의 실시예는 캘리포니아 산타클라라에 소재하는 어플라이드 머티어리얼즈로부터 상용으로 입수가능한 DPN Centura™을 포함한다.
일 실시예에서, 실리콘 산질화물 필름은 두번 어닐링된다. 제 1 어닐링 단계에서, 실리콘 산질화물은 질소 농도의 밀도를 높이기 위해서 어닐링된다. 제 1 어닐링 단계는 미량의 산소와 결합되는 N2, He, Ar, 또는 이의 조합과 같은 불활성 가스를 이용하여 불활성 대기에서 실행된다. 일 실시예에서, 제 1 어닐링 단계는 플라즈마 질화 프로세스 후에 즉시 실행된다. 일 실시예에서, 제 1 PNA 단계가 약 1mTorr 내지 50 Torr 사이의 부분압과 같은 약 1mTorr 내지 약 100mTorr 범위의 부분압으로 미량의 산소를 갖는 약 100 mTorr 내지 약 800 Torr 범위의 압력으로 약 1 내지 120 초 동안 약 950℃ 내지 1100℃의 온도와 같은 약 700℃ 내지 약 1100℃ 사이의 온도에서 수행된다. 다른 실시예에서, 미량의 산소가 약 1mTorr 내지 약 30mTorr 범위의 부분압을 가진다. 제 2 PNA 단계는 제 1 PNA 단계에 수반된다. 일 실시예에서, 제 1 PNA 단계 후에, 어닐링 대기는 O2, O2/N2, 02/Ar, O2/He,N2O, 또는 NO와 같은 산화제(또는 산소 함유 제)를 포함하는 대기로 변경된다. 제 2 PNA 단계는 약 900℃ 내지 1100℃ 또는 약 1000℃ 내지 1050℃의 온도에서 약 10 mTorr 내지 약 100 Torr 범위의 감소된 압력으로 실행된다. 제 2 PNA 단계는 약 1~120 초 동안 실행될 수 있다. 일 실시예에서, 제 2 PNA 단계의 온도, 시간 및 압력은 실리콘 산질화물의 EOT에서의 0.1Å 내지 2Å 증가를 달성하도록 증가된다.
일 실시예에서, 제 1 PNA 단계 및 제 2 PNA 단계는 신속한 열 어닐링(RTA) 프로세스를 실행하도록 구성되는 단일 웨이퍼 신속한 열 프로세싱(RTP) 챔버에서 수행된다. 어플라이드 머티어리얼즈 아이엔씨에 의해 제조된 XE, XE Plus 또는 Radiance와 같은 상용으로 입수가능한 감압형(RTP) 챔버 하드웨어는 제 1 및 제 2 PNA 프로세스르 실행하도록 이용될 수 있다.
바람직하게, 본 명세서에 기재된 SiOxNy 게이트 유전체는 약 5 원자 퍼센트 질소를 포함하는 것으로 기재되어 있다. 일 실시예에서, SiOxNy 게이트 유전체는 약 5 원자 퍼센트 질소 내지 약 15 원자 퍼센트 질소를 포함한다.
구조물이 플라즈마에 노출되고 어닐링된 후에, 폴리실리콘 층, 비정질 실리콘 층, 또는 금속 층과 같은 게이트 전극이 게이트 스택을 완성시키기 위해서 SiOxNy 상에 증착될 수 있다.
집적되는 프로세싱 순서
다른 실시예에서, SiOxNy 게이트 유전체는 집적되는 반도체 프로세싱 시스템과 같은 집적되는 프로세싱 시스템 내의 기판 상에 형성될 수 있으며, 이러한 방법에서 기판은 SiOxNy 게이트 유전체가 형성될 때까지 집적 프로세싱 시스템으로부터 제거되지 않는다. 이용될 수 있는 집적 프로세싱 시스템(100)의 실시예는 도 1에 도시된, 캘리포니아 산타 클라라에 소재하는 어플라이드 머티어리얼즈 아이엔씨로부터 입수가능한 Gate Stack Centura® 시스템이다. 집적 프로세싱 시스템(100)은 중앙 전달 챔버(102), 전달 로봇(103), 로드 록(104, 106), 냉각 챔버(108), 증착 챔버(110), 플라즈마 프로세싱 챔버(114), 및 두 개의 신속한 열 프로세싱(RTP) 챔버(116, 118)를 포함한다. 증착 챔버(110)는 당업계에 공지된 층 또는 필름을 형성하기 위해서 이용될 수 있는 통상의 화학 또는 물리 기상 증착일 수 있다. 일 실시예에서, CVD 프로세싱 챔버(110)는 어플라이드 머티어리얼즈로부터 입수가능한 POLYgen 챔버와 같은 저압 화학 기상 증착 챔버(LPCVD)이다. RTP 챔버(116, 118)는 감압 또는 초저압(예를 들어, 약 10 Torr와 동일하거나 그 보다 작은)에서 신속한 열 어닐링(RTA) 프로세스가 구동되는 챔버이다.
다른 실시예에서, 기판이 집적 프로세싱 시스템 내측으로 도입되며, 실리콘 산화물 필름, SiOxNy 게이트 유전체, 및 게이트 전극이 집적 프로세싱 시스템으로부터 기판을 제거하지 않은 채 기판 상에 증착된다. 이러한 실시예는 도 1 및 도 2와 관련하여 아래에 기재될 것이다.
SiOxNy 게이트 유전체가 집적 프로세싱 시스템에서 형성되는 실시예에 있어서 프로세싱 조건은 실리콘 산화물 필름 및 SiOxNy 게이트 유전체의 형성에 대해 전술된 프로세싱 조건과 동일하다. 실리콘 기판은 로드 록(104, 106)을 통해 집적 프로세싱 시스템(100) 내측으로 도입되며 RTP 챔버(116) 내에 위치되며, 여기서 실리콘 산화물 필름은 도 2의 단계(200) 및 (202)에 도시된 바와 같이 실리콘 기판 상에 형성된다. 기판 및 실리콘 산화물 필름을 포함하는 구조물은 플라즈마 프로세싱 챔버(114)에 전달되며, 여기서 질소 소오스를 포함하는 플라즈마에 노출되어 질소를 실리콘 산화물 필름으로 도입시키며, 단계 (204) 및 (206)에 도시된 바와 같이 SiOxNy 게이트 유전체를 형성한다. 구조물은 단계(210) 및 (212)에 도시된 바와 같이 어닐링되는 단계(208)에 도시된 바와 같은 RTP 챔버(116)에 전달된다. 구조물은 단계(214)에 도시된 바와 같이 CVD 프로세싱 챔버(110)에 전달되며, 폴리실리콘 층 또는 비정질 실리콘 층과 같은 게이트 전극은 단계(216)에 도시된 바와 같 이 구조물 상에 증착된다. 구조물은 로드 록(104, 106)을 통해 집적 프로세싱 시스템(100)으로부터 제거된다.
도 1 및 도 2와 관련하여 기재된 실시예에서, 실리콘 산화물 필름은 하나의 단계에서 RTP 챔버(116) 상에 형성되며, 구조물은 다음 단계에서 RTP 챔버(118) 내에서 어닐링된다. 대안적인 실시예에서, 단일 RTP 챔버는 실리콘 산화물 필름을 형성하고 또한 두 개의 단계 포스트 플라즈마 어닐링을 수행하도록 구성된다.
다른 실시예에서, 실리콘 기판 상에 실리콘 이산화물 필름을 포함하는 구조물은 질소를 실리콘 산화물 필름으로 도입시키기 위해서 집적 프로세싱 시스템의 제 1 프로세싱 챔버 내의 NH3를 포함하는 대기에서 가열된다. 기판이 밀폐된 집적 프로세싱 시스템 내에서 NH3를 포함하는 대기에 노출되기 때문에, NH3를 포함하는 대기에서 가열 중에 산소를 오염시키는 것이 구조물 내측으로 도입되지 않는다. 구조물은 제 2 프로세싱 챔버 내의 질소 소오스를 포함하는 플라즈마에 노풀되며 집적 프로세싱 시스템의 제 2 프로세싱 챔버에 전달된다. 구조물을 플라즈마에 노출시킨 후에, 구조물은 집적 프로세싱 시스템의 제 3 프로세싱 챔버에 전달되며 제 3 프로세싱 챔버 내에서 어닐링된다.
질소를 포함하는 플라즈마를 갖는 구조물을 처리하기 전에 NH3를 포함하는 대기 내의 구조물은 게이트 유전체와 하부 실리콘 기판 사이의 경계면을 평탄화시키며, 강화된 소자 성능 및 신뢰도를 야기하는 것으로 믿어진다. 구조물을 처리하는 플라즈마 이전에 NH3를 포함하는 대기에 우선 구조물을 가열함으로써 약간 두꺼 운 산화물 필름의 형성이 PMOS 소자의 성능 특징을 강화하는 것으로 믿어진다.
도 3은 본 발명의 실시예에 따라 게이트 스택을 형성하는 예시적 순서를 도시하고 있다. 기판(302)은 통상적으로 반도체 소자를 제조하는데 이용되는 단결정 실리콘 또는 반도체 웨이퍼일 수 있다. 일 실시예에서, SiO2 필름(304)은 약 4~15Å의 물리적 두께를 가진다.
일 실시예에서, SiO2 필름(304)은 집적 프로세싱 시스템(100)(도 1)의 RTP 챔버(116)와 같은 감압형 RTP 챔버를 이용하여 성장된다. SiO2 필름(304)은 산소의 존재하에 산화되는 층을 형성하기 위해서 챔버에서 기판 표면을 신속하게 가열 및 건조시키기 위해서 램프를 이용하는 산화 프로세스인 신속한 열 산화에 의해 형성된다. 실리콘 기판(또는 웨이퍼)의 신속한 열 산화는 O2, O2+N2, O2+Ar, N2O, 또는 N2O+N2 가스 혼합물의 존재와 함께 건조 프로세스 신속한 열 산화를 이용하여 실행된다. 가스 또는 가스 혼합물은 약 1~5 slm의 총 유동률을 가질 수 있다. 이와 달리, 실리콘 기판의 신속한 열 산화는 예를 들어, 1~13% H2를 갖는 약 1~5 slm의 총 유동률을 가지는, O2+H2, O2+H2+N2 또는 N2O+H2의 존재 상태에서 인-시츄 증기 발전(In-Situ Steam Generation; ISSG)과 같은 습식 프로세스를 이용하여 실행된다. 일 실시예에서, SiO2 유전체 필름을 형성하기 위해서 이용되는 신속한 열 산화 프로세스는 약 5~90 초 동안 약 0.5~50 Torr의 프로세싱 압력 및 약 750~1000℃의 프로 세싱 온도에서 수행되어 약 4~15Å 범위의 두께를 가지는 SiO2 유전체 필름을 야기한다.
일 실시예에서, SiO2 필름(304)이 RTP 챔버(116)에서 형성된 후에, 기판(302)은 불활성(예를 들어, N2 또는 Ar) 대기 하에서 집적 프로세싱 시스템(100)의 DPN 챔버(114)에 전달되며, 전달 챔버 압력은 대략 플라즈마 질화 프로세스를 위해 동일한 압력을 가진다. 플라즈마 질화 프로세스는 실리콘 산질화물 필름(304)을 형성하기 위해서 SiO2 필름(304) 내측으로 질소를 도입하고 질소 플라즈마에 SiO2 필름(304)을 노출시킨다. 일 실시예에서, DPN 챔버(114)는 N2, He, 또는 Ar과 같은 불활성 가스를 수용할 수 있는 감압형 유도 결합식 RF 플라즈마 반응기이다.
실리콘 산질화물 필름(304)은 RTP 챔버, 예를 들어, 집적 프로세싱 시스템(100)의 RTP 챔버(118) 내에서 두 단계 포스트 질화 어닐(PNA) 프로세스에 영향을 받는다. RTP 챔버(118)는 어플라이드 머티어리얼즈 반응기 XE, XE Plus, 또는 Radiance와 같은 감압형 챔버 반응기일 수 있다. PNA가 약 700℃와 동일하거나 그보다 높은 온도에서 질소 플라즈마 처리되는 필름(실리콘 산질화물 필름(304))의 밀도를 높이기 위해서 적당한(mild) 산화 대기(불활성 대기)에서 우선 발생하며, 이는 약 900℃와 동일하거나 그보다 높은 온도에서 산화 대기 내의 제 2 어닐링을 수반한다. 제 1 PNA 단계에 있어서, 미량의 O2를 가지는 불활성 가스(예를 들어, N2 또는 Ar)은 실리콘 산질화물 필름(304)의 밀도를 높이기 위해서 RTP 챔버 내측으로 유동된다. 제 1 실시예에서, 제 1 PNA는 실리콘 산 질화물 필름(304)을 가지는 기판을 약 5 Torr와 동일하거나 또는 그 미만의 총 압력에서 약 700 ℃와 동일하거나 그보다 높은 적합한 어닐링 온도에서 가열하는 단계를 포함한다. 일 실시예에서, 약 1 slm의 N2 가스와 같은 불활성 가스가 약 60~120 초 동안 RTP 챔버 내측으로 유동되며, 미량의 산소가 약 5 Torr의 압력 및 약 30 sccm의 유동률로 챔버 내측으로 유동된다. 제 1 PNA 다음에, RTP 챔버는 불활성 가스가 배출되며 O2와 같은 산화 가스가 제 2 PNA를 위해 RTP 챔버 내측으로 유동된다. 온도는 약 900℃와 동일하거나 이보다 높은 온도로 변경될 수 있다. 산화 가스가 약 15 초 동안 약 1 slm 총 유동률로 RTP 챔버 내측으로 유동된다. 전술된 유동률은 특정 반응기 또는 프로세스 챔버 크기(예를 들어, 20 mm 반응기)만을 위한 실시예이다. 유동률은 부피 차이로 인해서 다른 크기 반응기를 위해 비례적으로 조절(증가 또는 감소)된다.
일 실시예에서, 두 단계 PNA 프로세스 다음에, 실리콘 산 질화물 필름(304)이 폴리실리콘 필름(306)과 같은 전도성 층으로 캡핑된다. 폴리실리콘 필름(306)은 집적 프로세싱 시스템(100)의 증착 챔버(110)와 같은 증착 챔버 내에 형성될 수 있다(도 1). 폴리실리콘 대신에, 필름(306)이 비정질 실리콘 필름 또는 다른 적합한 전도성 재료일 수 있다. 또한, 티타늄, 티타늄 질화물, 탄탈, 탄탈 질화물, 텅스텐, 텅스텐 질화물, 및 다른 내화 재료 또는 다른 적합한 전극 재료와 같은 금속이 그 위에 증착될 수 있다. 증착 챔버(110)는 집적 프로세싱 시스템(100) 내측으 로 도입될 수 있는 저압 화학 기상 증착 챔버(LPCVD)일 수 있다. 폴리실리콘 필름(306)의 형성 후에, 게이트 스택이 냉각 챔버(108)로 전달되며 그 후 추가의 프로세싱, 테스트, 또는 당업계에 공지된 다른 프로세스를 위해서 로드 록(104, 106)과 같은 저장 영역에 전달된다.
게이트 유전체 필름 및 폴리실리콘 캡 필름을 포함하는 게이트 스택은 전술된 집적 프로세싱 시스템(100) 내측으로 필수적으로 도입되지 않는 몇몇 프로세싱 챔버 내에 형성될 수 있음을 인식해야 한다. 예를 들어, SiO2 필름이 하나의 챔버 내에 우선 형성될 수 있다. SiO2 필름은 플라즈마 질화 챔버 내에서 실리콘 산질화물로 전환될 수 있다. 실리콘 산질화물 챔버는 RTP 챔버를 이용하여 두 단계의 PNA 프로세스에서 어닐링된다. 폴리실리콘 필름은 동일한 RTP 챔버 내의 SiON 또는 SiOxNy 필름 위에 형성된다.
포스트 어닐링되는 SiO x N y 게이트 유전체의 성능
도 4에 도시된 바와 같이, 실리콘 산질화물의 두 단계 포스트 어닐링의 제 1 단계에서 미량의 산소를 포함하는 것은 NMOS 게이트 누출에 대해 NMOS 구동 전류를 개선시킨다. 도 4에서, x-축선은 NMOS 게이트 누출을 나타내며, y 축선은 NMOS 구동 전류를 나타낸다. 예를 들어, 약 10 Å의 SiO2 필름이 기본 산화물로 이용된다. 플라즈마 질화 후에, 다양한 포스트 어닐링 조건이 필름을 어닐링하는데 이용된다. 예를 들어, 질소 가스의 존재하에 산소의 15 mTorr 부분압에서 30초 동안 1000℃에 서 어닐링하는 단계를 포함하는 제 1 단계는 10 Torr의 산소에서 15초 동안 1000℃에서의 제 2 단계를 수반한다. 다른 실시예에서, 질소 가스의 존재하에 산소의 15 mTorr에서 15초 동안 1000℃에서 어닐링하는 단계를 포함하는 제 1 단계는 1.5 Torr의 산소에서 15초 동안 1050℃에서의 제 2 단계를 수반한다. 다른 실시예에서, 질소 가스의 존재하에 산소의 15 mTorr에서 30초 동안 1050℃에서 어닐링하는 단계를 포함하는 제 1 단계는 0.5 Torr에서 15초 동안 1050℃에서의 제 2 단계를 수반한다. 다른 실시예에서, 질소 가스의 존재하에 산소의 0.015 mTorr에서 30초 동안 1000℃에서 어닐링하는 단계를 포함하는 제 1 단계는 0.05 Torr의 산소에서 5초 동안 1100℃에서의 제 2 단계를 수반한다. 도 1에 도시된 바와 같이, 제 1 단계에서 미량의 산소를 포함하는 두 단계 포스트 어닐링은 제 1 단계에서 미량의 산소 없이 두 단계 포스트 어닐링에 비해 NMOS ldast에서 4% 개선을 나타낸다.
본 발명의 임의의 특정 이론에 제한하지 않고, 두 단계 포스트 플라즈마 어닐링의 제 1 단계에서 미량의 산소 첨가가, 유전체를 식각시키고 손상시킬 수 있는 SiO 형성을 방지함이 믿어진다.
전술된 내용은 본 발명의 실시예에만 제한되는 것은 아니며, 본 발명의 여타 다른 실시예가 본 발명의 기본 범위를 벗어나지 않고 고안될 수 있으며, 본 발명의 범위는 아래 청구범위에 의해 결정된다.

Claims (20)

  1. 실리콘 산질화물 게이트 유전체를 형성하는 방법으로서,
    실리콘 산질화물 필름을 형성하기 위해서 플라즈마 질화 프로세스를 이용하여 유전체 필름 내측으로 질소를 도입시키는 단계;
    제 1 부분압의 산소를 포함하는 불활성 대기를 포함하는 제 1 대기에서 상기 실리콘 산질화물 필름을 제 1 온도에서 어닐링하는 단계;
    제 2 부분압의 산소를 포함하는 제 2 대기에서 상기 실리콘 산질화물 필름을 제 2 온도에서 어닐링하는 단계를 포함하며, 산소의 상기 제 2 부분압이 산소의 상기 제 1 부분압보다 큰
    실리콘 산질화물 게이트 유전체 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 온도는 약 700℃ 내지 1100℃이며, 상기 제 2 온도는 약 900℃ 내지 1100℃인
    실리콘 산질화물 게이트 유전체 형성 방법.
  3. 제 2 항에 있어서,
    산소의 상기 제 1 부분압은 약 1 mTorr 내지 100 mTorr이며, 산소의 상기 제 2 부분압은 약 0.1 Torr 내지 100 Torr인
    실리콘 산질화물 게이트 유전체 형성 방법.
  4. 제 3 항에 있어서,
    제 1 대기에서 상기 실리콘 산질화물 필름을 어닐링하는 상기 단계는 약 30 초의 제 1 주기 동안 약 1050℃의 상기 제 1 온도에서 약 15 mTorr의 산소의 상기 제 1 부분압에서 이루어지며, 그리고
    제 2 대기에서 상기 실리콘 산질화물 필름을 어닐링하는 상기 단계는 약 15초의 제 2 시간 주기 동안 약 1050℃의 제 2 온도에서 약 0.5 Torr의 산소의 상기 제 2 부분압에서 이루어지는
    실리콘 산질화물 게이트 유전체 형성 방법.
  5. 제 1 항에 있어서,
    제 2 대기에서 상기 실리콘 산질화물 필름을 어닐링하는 상기 단계는, 산소 또는 산소 함유 가스로 상기 실리콘 산질화물 필름을 어닐링하는 단계를 포함하는
    실리콘 산질화물 게이트 유전체 형성 방법.
  6. 제 1 항에 있어서,
    상기 유전체 필름이 실리콘 이산화물인
    실리콘 산질화물 게이트 유전체 형성 방법.
  7. 제 1 항에 있어서,
    상기 유전체 필름 내측으로 도입되는 상기 질소는 상기 실리콘 산질화물 게이트 유전체의 최상부 표면에서 발생하는 질소 농도 피크를 형성하는
    실리콘 산질화물 게이트 유전체 형성 방법.
  8. 제 1 항에 있어서,
    상기 유전체 필름 내측으로 도입되는 질소는 5%와 동일하거나 그보다 높은 질소 농도를 가지는
    실리콘 산질화물 게이트 유전체 형성 방법.
  9. 실리콘 산질화물 게이트 유전체 형성 방법으로서,
    실리콘 기판 상에 형성되는 실리콘 이산화물을 포함하는 구조물을 제공하는 단계;
    상기 기판 상에 실리콘 산질화물 필름을 형성하기 위해서 질소 소오스를 포함하는 플라즈마에 상기 구조물을 노출시키는 단계;
    약 700℃ 내지 1100℃ 사이의 온도에서 제 1 부분압의 산소를 포함하는 불활성 대기를 포함하는 제 1 대기에서 상기 실리콘 산질화물 필름을 어닐링하는 단계;
    약 900℃ 내지 1100℃ 사이의 온도에서 제 2 부분압의 산소를 포함하는 제 2 대기에서 상기 실리콘 산질화물 필름을 어닐링하는 단계; 및
    상기 실리콘 산질화물 상에 게이트 전극을 증착시키는 단계를 포함하며,
    상기 제 2 부분압이 상기 제 1 부분압보다 큰
    실리콘 산질화물 게이트 유전체 형성 방법.
  10. 제 9 항에 있어서,
    산소의 상기 제 1 부분압은 약 1 mTorr 내지 100 mTorr이며, 산소의 상기 제 2 부분압은 약 0.1 Torr 내지 100 Torr인
    실리콘 산질화물 게이트 유전체 형성 방법.
  11. 제 10 항에 있어서,
    제 1 대기에서 상기 실리콘 산질화물 필름을 어닐링하는 상기 단계는 약 30 초의 제 1 주기 동안 약 1050℃의 상기 제 1 온도에서 약 15 mTorr의 산소의 상기 제 1 부분압에서 이루어지며, 그리고
    제 2 대기에서 상기 실리콘 산질화물 필름을 어닐링하는 상기 단계는 약 15초의 제 2 시간 주기 동안 약 1050℃의 제 2 온도에서 약 0.5 Torr의 산소의 상기 제 2 부분압에서 이루어지는
    실리콘 산질화물 게이트 유전체 형성 방법.
  12. 제 9 항에 있어서,
    상기 구조물을 플라즈마에 노출시키는 단계에서 도입되는 상기 질소는 5%와 동일하거나 그보다 높은 질소 농도를 가지는
    실리콘 산질화물 게이트 유전체 형성 방법.
  13. 제 9 항에 있어서,
    제 1 대기에서 상기 실리콘 산질화물 필름을 어닐링하는 상기 단계는 불활성 가스 또는 불활성 가스의 혼합에서 상기 실리콘 산질화물 필름을 어닐링하는 단계를 포함하는
    실리콘 산질화물 게이트 유전체 형성 방법.
  14. 제 9 항에 있어서,
    제 2 부분압의 산소를 포함하는 제 2 대기에서 어닐링하는 상기 단계는 산소 또는 산소 함유 가스를 이용하여 상기 실리콘 산질화물 필름을 어닐링하는 단계를 포함하는
    실리콘 산질화물 게이트 유전체 형성 방법.
  15. 제 9 항에 있어서,
    상기 실리콘 산질화물 게이트 유전체의 두께는 약 9Å과 동일하거나 그보다 작은
    실리콘 산질화물 게이트 유전체 형성 방법.
  16. 제 9 항에 있어서,
    상기 게이트 전극은 폴리실리콘 필름, 비정질 실리콘 필름, 또는 금속 전극 중 어느 하나인
    실리콘 산질화물 게이트 유전체 형성 방법.
  17. 집적 프로세싱 시스템으로 실리콘 산질화물 게이트 유전체를 형성하는 방법으로서,
    집적 프로세싱 시스템의 제 1 프로세싱 챔버 내측으로 실리콘을 포함하는 기판을 도입시키는 단계;
    상기 실리콘 기판 상에 실리콘 이산화물 필름을 형성하는 단계;
    상기 집적 프로세싱 시스템의 제 2 프로세싱 챔버에 상기 기판을 전달하는 단계;
    질소 소오스를 포함하는 플라즈마에 상기 기판을 노출시키는 단계;
    상기 집적 프로세싱 시스템의 제 3 프로세싱 챔버에 상기 기판을 전달하는 단계;
    약 700℃ 내지 1100℃ 사이의 온도에서 제 1 부분압의 산소를 포함하는 불활성 대기를 포함하는 제 1 대기에서 상기 기판을 어닐링하는 단계;
    약 900℃ 내지 1100℃ 사이의 온도에서 제 2 부분압의 산소를 포함하는 제 2 대기에서 상기 기판을 어닐링하는 단계를 포함하며, 상기 제 2 부분압이 상기 제 1 부분압보다 큰
    실리콘 산질화물 게이트 유전체 형성 방법.
  18. 제 17 항에 있어서,
    상기 집적 프로세싱 시스템의 제 4 프로세싱 챔버에 상기 기판을 전달하는 단계; 및
    상기 기판 상에 폴리실리콘 층을 증착시키는 단계를 더 포함하는
    실리콘 산질화물 게이트 유전체 형성 방법.
  19. 제 17 항에 있어서,
    상기 기판을 제 2 플라즈마에 노출시킨 후, 상기 집적 프로세싱 시스템 외측의 제 4 프로세싱 챔버에 상기 기판을 전달하는 단계; 및
    상기 기판상에 폴리실리콘을 증착시키는 단계를 더 포함하는
    실리콘 산질화물 게이트 유전체 형성 방법.
  20. 제 1 항에 있어서,
    상기 플라즈마 질화 프로세스가 디커플링된 플라즈마 질화를 포함하는
    실리콘 산질화물 게이트 유전체 형성 방법.
KR1020077031042A 2005-06-27 2006-05-26 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법 KR100993124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/167,526 2005-06-27
US11/167,526 US7429538B2 (en) 2005-06-27 2005-06-27 Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric

Publications (2)

Publication Number Publication Date
KR20080047322A true KR20080047322A (ko) 2008-05-28
KR100993124B1 KR100993124B1 (ko) 2010-11-08

Family

ID=37568096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077031042A KR100993124B1 (ko) 2005-06-27 2006-05-26 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법

Country Status (6)

Country Link
US (1) US7429538B2 (ko)
JP (1) JP5072837B2 (ko)
KR (1) KR100993124B1 (ko)
CN (1) CN101208782B (ko)
TW (1) TWI343604B (ko)
WO (1) WO2007001709A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200024360A (ko) * 2017-08-08 2020-03-06 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법들 및 장치

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281181A (ja) * 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
US20080274626A1 (en) * 2007-05-04 2008-11-06 Frederique Glowacki Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface
US7910446B2 (en) * 2007-07-16 2011-03-22 Applied Materials, Inc. Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
US7638442B2 (en) * 2008-05-09 2009-12-29 Promos Technologies, Inc. Method of forming a silicon nitride layer on a gate oxide film of a semiconductor device and annealing the nitride layer
JP2010021378A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd シリコン酸窒化膜の形成方法および形成装置
CN101685766B (zh) * 2008-09-23 2011-09-07 中芯国际集成电路制造(上海)有限公司 增加热处理反应室利用率的方法
KR101008994B1 (ko) 2009-05-13 2011-01-17 주식회사 하이닉스반도체 듀얼 폴리 게이트의 산화막 형성 방법
US20110189860A1 (en) * 2010-02-02 2011-08-04 Applied Materials, Inc. Methods for nitridation and oxidation
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法
US20120270411A1 (en) * 2011-04-25 2012-10-25 Nanya Technology Corporation Manufacturing method of gate dielectric layer
KR101858524B1 (ko) 2011-05-26 2018-05-18 삼성전자주식회사 반도체 소자의 제조 방법
US8394688B2 (en) 2011-06-27 2013-03-12 United Microelectronics Corp. Process for forming repair layer and MOS transistor having repair layer
US8741784B2 (en) 2011-09-20 2014-06-03 United Microelectronics Corp. Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
US9634083B2 (en) 2012-12-10 2017-04-25 United Microelectronics Corp. Semiconductor structure and process thereof
CN103887337A (zh) * 2012-12-21 2014-06-25 联华电子股份有限公司 半导体结构及其制作工艺
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
JP2015142034A (ja) * 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103943475A (zh) * 2014-02-21 2014-07-23 上海华力微电子有限公司 一种提高栅氧化物介电常数的方法
CN103855035A (zh) * 2014-03-27 2014-06-11 上海华力微电子有限公司 一种制备栅介质层的设备
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9761687B2 (en) 2015-01-04 2017-09-12 United Microelectronics Corp. Method of forming gate dielectric layer for MOS transistor
US10410857B2 (en) * 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
TWI679703B (zh) * 2016-04-25 2019-12-11 聯華電子股份有限公司 閘介電層的製造方法
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
CN109003879B (zh) * 2017-06-06 2021-03-19 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
WO2021150625A1 (en) 2020-01-23 2021-07-29 Applied Materials, Inc. Method of cleaning a structure and method of depositiing a capping layer in a structure
KR20220081905A (ko) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 증착용 실리콘 전구체
CN116197739B (zh) * 2023-05-05 2023-07-14 松诺盟科技有限公司 氢压力传感器芯体弹性体的表面处理工艺、弹性体及应用

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2641385B2 (ja) 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
KR100207467B1 (ko) 1996-02-29 1999-07-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100207485B1 (ko) 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
US6268267B1 (en) 2000-01-24 2001-07-31 Taiwan Semiconductor Manufacturing Company Silicon-oxynitride-oxide (SXO) continuity film pad to recessed bird's beak of LOCOS
US6509604B1 (en) 2000-01-26 2003-01-21 Advanced Micro Devices, Inc. Nitridation barriers for nitridated tunnel oxide for circuitry for flash technology and for LOCOS/STI isolation
US6548368B1 (en) 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
US6365518B1 (en) * 2001-03-26 2002-04-02 Applied Materials, Inc. Method of processing a substrate in a processing chamber
US6610614B2 (en) 2001-06-20 2003-08-26 Texas Instruments Incorporated Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6632747B2 (en) 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6503846B1 (en) 2001-06-20 2003-01-07 Texas Instruments Incorporated Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6548366B2 (en) 2001-06-20 2003-04-15 Texas Instruments Incorporated Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
KR100532409B1 (ko) 2001-08-14 2005-11-30 삼성전자주식회사 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법
US20030082884A1 (en) 2001-10-26 2003-05-01 International Business Machine Corporation And Kabushiki Kaisha Toshiba Method of forming low-leakage dielectric layer
US20030109146A1 (en) 2001-12-12 2003-06-12 Luigi Colombo Oxynitride device and method using non-stoichiometric silicon oxide
US20030111678A1 (en) 2001-12-14 2003-06-19 Luigi Colombo CVD deposition of M-SION gate dielectrics
JP2005530341A (ja) 2002-06-12 2005-10-06 アプライド　マテリアルズ　インコーポレイテッド 基板を処理するためのプラズマ方法及び装置
US20080090425A9 (en) * 2002-06-12 2008-04-17 Christopher Olsen Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
KR101118462B1 (ko) 2002-06-12 2012-03-06 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 질화된 게이트 유전체 층에서 질소 프로파일을개선하기 위한 방법
US6858547B2 (en) 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US6780720B2 (en) 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP2004247528A (ja) * 2003-02-14 2004-09-02 Sony Corp 半導体装置の製造方法
US7514376B2 (en) * 2003-04-30 2009-04-07 Fujitsu Microelectronics Limited Manufacture of semiconductor device having nitridized insulating film
US7179754B2 (en) 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
WO2005004224A1 (ja) * 2003-07-01 2005-01-13 Nec Corporation 半導体装置及びその製造方法
JP4261276B2 (ja) * 2003-08-15 2009-04-30 パナソニック株式会社 半導体装置の製造方法
US7291568B2 (en) 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US20050130448A1 (en) 2003-12-15 2005-06-16 Applied Materials, Inc. Method of forming a silicon oxynitride layer
US20090053903A1 (en) * 2004-08-31 2009-02-26 Tokyo Electron Limited Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
KR101005953B1 (ko) * 2004-11-04 2011-01-05 도쿄엘렉트론가부시키가이샤 절연막 형성 방법
JP4965849B2 (ja) * 2004-11-04 2012-07-04 東京エレクトロン株式会社 絶縁膜形成方法およびコンピュータ記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200024360A (ko) * 2017-08-08 2020-03-06 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법들 및 장치

Also Published As

Publication number Publication date
CN101208782B (zh) 2010-05-19
KR100993124B1 (ko) 2010-11-08
US7429538B2 (en) 2008-09-30
TW200703514A (en) 2007-01-16
JP5072837B2 (ja) 2012-11-14
TWI343604B (en) 2011-06-11
WO2007001709A3 (en) 2007-11-29
JP2008547220A (ja) 2008-12-25
US20060292844A1 (en) 2006-12-28
CN101208782A (zh) 2008-06-25
WO2007001709A2 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
JP4895803B2 (ja) 誘電体膜及びゲートスタックの形成方法並びに誘電体膜の処理方法
US7569502B2 (en) Method of forming a silicon oxynitride layer
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
US7446052B2 (en) Method for forming insulation film
WO2012018975A2 (en) Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls
US7476916B2 (en) Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
US20070010103A1 (en) Nitric oxide reoxidation for improved gate leakage reduction of sion gate dielectrics
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100359783B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20010004966A (ko) 유전체를 이용한 트랜지스터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 9