TWI343604B - Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric - Google Patents

Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric Download PDF

Info

Publication number
TWI343604B
TWI343604B TW095119255A TW95119255A TWI343604B TW I343604 B TWI343604 B TW I343604B TW 095119255 A TW095119255 A TW 095119255A TW 95119255 A TW95119255 A TW 95119255A TW I343604 B TWI343604 B TW I343604B
Authority
TW
Taiwan
Prior art keywords
film
environment
oxygen
substrate
annealing
Prior art date
Application number
TW095119255A
Other languages
English (en)
Other versions
TW200703514A (en
Inventor
Christopher Olsen
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200703514A publication Critical patent/TW200703514A/zh
Application granted granted Critical
Publication of TWI343604B publication Critical patent/TWI343604B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

1343604
九、發明說明： 【發明所屬之技術領域】 本發明之實施例涉及半導體製造之頜域，特別是一 利用電漿氮化及電漿氮化後之二階段退火（PNA )製程 形成一氮氧化矽（SiOxNy )閘極介電層，並將其併入一 極堆疊（gate stack)之方法。 【先前技術】 積體電路係由數百萬個主動及被動裝置所組成，而 些主動及被動裝置係作為基礎構件，例如：電晶體、電 器及電阻器。電晶體通常包括一源極（source)、一汲 (d r a i η )以及一閘極堆疊，而閘極堆疊之組成係於基 (石夕）上方形成一介電層（通常為二氧化<5夕；Si〇2)， 介電層上覆蓋有一電極（如：多晶石夕）。 隨著積體電路及其上方之電晶體的尺寸日益減小， 以增加電晶體速度的閘極驅動電流亦已增加。由於驅動 流隨著閘極電容之增加而增加，且電容與閘極介電層之 度成反比，因此降低閘極介電層厚度係為增加驅動電流 一種方法。 已嘗試將二氧化矽閘極介電層之厚度降低至低於 A (埃），然而，卻發現使用厚度低於2 ο A的薄二氧化 閘極介電層會造成閘極效能及耐久性之不良效應。舉例 說，硼摻雜（b ο r ο n d 〇 p e d )之閘極電極中的硼會滲透通 薄二氧化矽閘極介電層而至下方的矽基板；另外，在薄 種 而 閘 這 容 極 板 且 用 電 厚 的 20 矽 來 介 5 1343604
電層存在下，通常亦出現閘極漏電流（g a t e 1 e a k a g e )升高 之情形，亦稱之為穿随（t u η n e 1 i n g )，因而增加了閘極所消 耗之電量。二氧化矽閘極介電層容易受到熱載子傷害（hot carrierdamage)之影響，移動穿過介電層之高能載子則會 傷害或破壞閘極。二氧化矽閘極介電層亦容易受到負偏壓 溫度不穩定性（N B TI )所影響，其中臨界電壓或驅動電流 則隨著閘極之操作過程而漂移。
因此，需要一種替代的閘極介電層材料，不但可使用 夠厚之實際厚度而降低漏電流密度，亦能提供高閘極電 容。為了達到上述目的，替代的閘極介電層材料所具有之 介電常數需高於二氧化矽之介電常數。一般來說，上述之 替代的閘極介電質材料層之厚度係以等效氧化層厚度 (EOT)來表示，因此，若一特定電容器中之一替代閘極 介電層的Ε Ο T等於該替代閘極介電層具有之厚度，則閘極 介電層之介電常數亦即為二氧化矽之介電常數。
已針對薄二氧化矽閘極介電層之問題提出一方法來解 決之，亦即將氮併入二氧化矽層中以形成氮氧化矽 (SiOxNy )閘極介電層。將氮併入二氧化矽層阻絕硼滲透 至下方的矽基板中，並提高了閘極介電層之介電常數，進 而允許使用較厚的介電層。 自 0.2 μηι至 0.13 μηι 之裝置世代，使用熱生長 (thermally grown)氮氧化石夕而作為閘極介電層已有數年 的時間。當裝置技術由0.2 μ m進展至0.1 μ m，閘極氧化層 則由> 2 5 A變薄為< I 2 A。為了阻絕硼並降低閘極漏電流 6 1343604 之情形，則將薄膜中氮之含量由2 5人氮氧化矽層含< 3 % 增加至12人氮氧化矽層含5〜10%。當使用一氧化氮（NO) 以及氧化亞氮（N 2 Ο )以形成氮氧化矽閘極介電層時，氮 併入介電薄膜而氮氧化物亦同時生成，因此氮係均勻地分 佈在薄膜中。若一氧化氮以及氧化亞氮係用於在一升溫狀 態下對一既存之二氧化矽層進行退火以形成氮氧化矽，則 氮之併入係藉由在石夕基板/氧化層介面形成S i Ο N。後述實 例之氮含量（< 2 % )低於前述實例之氮含量（4〜5 % )。
近年來，電漿氮化（P N )係用以氬化（將氮併入）閘 極氧化層，此技術於多晶矽閘極/氧化層介面獲得高氮含 量，而預防硼滲透至氧化物介電層中。同時，於電漿氮化 製程中，氧化物介電層之主體摻雜些許未解離氮，藉此減 少起始氧化層之等效氧化層厚度（Ε Ο T )。此允許在相同之 EOT下，相對於傳統熱製程而可達到較佳的閘極漏電流降 低情形。如何將介電層之Ε Ο T限定於< 1 2 A範圍，並保 存良好的通道遷移率（channel mobility) 及驅動電流 (Idsat ;飽和電流）已成為工業上的一大挑戰。 於高溫下進行的氮氧化矽之氮化後的退火（P N A )製 程係為一於 EOT 增加之情況下而改善跨導（peak transconductance ；其取代通道遷移率）之消耗的方法，此 結果證實於美國專利申請第 2004/0 1 7 596 1號，申請曰為 2004 年 3 月 4 日，專利名稱為「Two-StepPostNitridation Annealing For Lower EOT Plasma Nitrided Gate D i e 1 e c t r i c s」，其係受讓給應用材料公司（A p p 1 i e d M a t e r i a 1 s， 7 1343604
I n c .)，於此處將其併入以作為參考，並不與本發明 突。 於低壓及高溫下，二氧化矽分解為一氧化矽（ 一氧化石夕會自石夕表面去吸附（desorb)而造成一 (pitting )之現象。 因此，仍須一改良的後退火方法，而用以沈積 化石夕閘極介電層，而使其具有較薄之 EOT及較佳 率，並解決一氧化矽去吸附之問題。 【發明内容】 本發明之實施例通常提供一形成一 S i Ο χ N y閘 層的方法。該方法包括利用一電漿氮化製程而將氮 介電薄膜中以形成一氮氧化矽薄膜。氮氧化矽薄膜 行一電漿後之二階段退火製程；第一階段包含氮氧 膜於一第一環境下進行退火，且第一環境包括於一 度下而氧具有一第一分壓之惰性環境；第二階段包 化矽薄膜於一第二環境下進行退火，且第二環境包 第二溫度下而氧具有一第二分壓，其中氧的第二分 氧的第一分壓。於一實施例中，氧的第一分壓介於 毫托，而氧的第二分壓介於0.1〜1〇〇托。 於另一實施例中，在電漿後之二階段退火製程 一閘極電極沈積於氮氧化矽薄膜上。於一實施例中 電極包括一多晶矽薄膜；於另一實施例中，閘極電 一非晶<6夕薄膜；又另一實施例中，閘極電極包括一 呈現衝 SiO )， 種點蝕 一氮氧 之遷移 極介電 併入一 接著進 化·5夕薄 第一溫 含氮氧 括於一 壓大於 1—100 之後， ’閘極 極包括 金屬電 8 1343604
極。 本發明之實施例亦提供於一整合式製程系統中形 Si0xNy閘極介電層的方法。一矽基板導入整合式製程 之第一製程室，則二氧化矽薄膜形成於基板上；基板 至整合式製程系統的一第二製程室，則基板暴露於一 氮源的電漿；基板接著轉移至整合式製程系統之一第 程室，使基板進行一電漿後之二階段退火製程：第一 包含氮氧化矽薄膜於一第一環境下進行退火，且第一 包括於一第一溫度下而氧具有一第一分壓之惰性環境 二階段包含氮氧化矽薄膜於一第二環境下進行退火， 二環境包括於一第二溫度下而氧具有一第二分壓，其 的第二分壓大於氧的第一分壓。於另一實施例中，電 化製程包括去柄電漿氮化。 於另一實施例中，形成一 Si OxNy閘極介電層之 包括：於一包括氨之空氣中加熱一結構，該結構包括 方含有一氧化矽薄膜之矽基板，而使氮併入氧化矽 中，接著將該結構暴露於一包含氮源之電漿，以於基 形成Si〇XNy閘極介電層。 【實施方式】 本發明之實施例包括利用一氮電漿（或是電漿氮 製程而形成一包含氮之介電層（如：SiON或SiOxNy 氧化矽】）的方法。氮氧化矽接著進行一電漿氮化後之 段退火製程，本實施例可允許控制EOT及氮氧化矽薄 成一 糸統 轉移 包含 三製 階段 環境 ；第 且第 中氧 漿氮 方法 一上 薄膜 板上 化） 【氮 二階 膜中 9 1343604
之氮濃度曲線。 為便於說明，於下方敘述中係提出多個明磑細節以 供對本發明全盤之瞭解，然而對於熟習該領域之人，可 確得知本發明在缺乏該些明確細節下亦可實施。另外， 發明中並未描述明確之裝置結構及方法，但卻不會使本 明變得無法理解。下方之敘述及圖示係用以說明本發明 而並非限定本發明。 於一實施例中，係提供一利用電漿氮化製程（如： 耦電漿氮化；D P N )而形成氮氧化矽介電膜層之方法。 電漿氮化之後，氮氧化矽則進行一電漿氮化後之二階段 火（PNA )製程。第一 PNA階段係利用一惰性試劑與一 量的氧之結合而加密（densify)氣氧化秒；第二PNA階 則使用一氧化劑而修改氮濃度曲線。二階段P N A製程使 朝氮氧化矽之表面移動，因此基板可更有效阻絕硼。另夕: 氮濃度曲線則傾向於氮氧化矽之表面具有一最高值。 於另一實施例中，係提供一將利用電漿氮化製程及 續之二階段 PNA製程所形成之氮氧化矽薄膜併入一閘 堆疊以形成一半導體裝置（如：電晶體）之方法。 於另一實施例中，一在其上方具有二氧化矽薄膜之 板係進行一電漿氮化製程，以將二氧化矽薄膜轉變為氮 化矽薄膜。於一實施例中，所採用之電漿氮化製程為去 電漿氮化（DPN )，其係為一習知技術。DPN係為利用感 耦合（inductive coupling)以產生氮電焚，並將大量氮 入氧化薄膜之技術。於D P N中，氮離子轟擊一表面薄膜（ 如：二氧化矽薄膜），並破壞二氧化矽薄膜而形成一氮氧 提 明 本 發 去 於 退 微 段 氮 接 極 基 氧 柄 應 併 例 化 10 1343604 矽薄膜。於一實施例中，DPN於一具有壓力介於5〜20毫 托（mTorr)或10〜20毫托，而電聚功率為200〜800瓦 (Watt )之腔室令進行，且氮氣流入腔室之流速為 1 〇〇〜 200 seem。於一實施例中，DPN利用於約10〜20 MHz之 脈衝射頻電漿製程，並於5〜1 5 k Η z進行脈衝。D P N製程 參數可依照腔室尺寸與空間，以及介電薄膜之期望厚度而 做修改。
有關去耦電漿氮化腔室之其他細節係描述於美國專利 申請公開第 2004/024202 1號，專利名稱為「Method And Apparatus For Plasma Nitridation Of Gate Dielectrics Using Amplitude Modulated Radio Frequency Energy j '係 受讓給應用材料公司（Applied Materials，Inc.)，並於此處 將其併入以作為參考而不與本發明產生衝突。適用之DPN 腔室的實例包括DPN CenturaTM，其係購自力〇州聖克拉拉 的應用材料公司。
於一實施例中，氮氧化矽薄膜係進行兩次退火。於第 一退火階段中，氮氧化矽係退火以加密氮濃度，而第一退 火階段係於一惰性環境中進行，利用一惰性氣體如：氮、 氦' 氬或其混合物與一微量氧氣之組合。於一實施例中， 第一退火階段係於電漿氮化製程之後立即進行。於一實施 例中，第一 P N A階段於約7 0 0〜1 1 0 0 °C之間的溫度下進 行，舉例來說：於1 0 0毫托〜8 0 0托之壓力下，在溫度介 於950〜1100 °C進行1〜120秒，並伴隨分壓為1〜1〇〇毫 托（如：1毫托〜5 0毫托）之微量氧氣，而於另一實施例 中，微量氧氣之分壓範圍為1〜3 0毫托。第二PN A階段係 11 1343604 接著在第一 P N A階段之後進行。於一實施例中，在第一 PNA階段之後，進行退火之環境改變為一含有氧化劑（或 一含氧試劑）之環境，而氧化劑為如氧、氧/氮、氧/氛、 氧/氦、氧化亞氮或是一氧化氮。第二PNA階段係於一 1 0 毫托〜1 0 0托之減壓下進行，而溫度則介於9 0 0〜1 1 0 0 °C或 是1 0 0 0〜1 0 5 0°C ，而第二P N A階段可進行約1〜1 2 0秒。 於一實施例中，第二P N A階段之溫度、時間及壓力係經過 控制而可達到氮氧化矽之Ε Ο T增加0.1〜2 A。
於一實施例中，第一 PNA階段與第二PNA階段兩者 皆於單一晶圓快速熱處理（RTP )製程室中進行，而用以 執行快速熱退火（RTA )製程。減壓RTP腔室設備係可購 自應用材料公司所製造之XE、XE Plus或是Radiance，其 可用於進行第一及第二PNA製程。 較佳的，此處所述之S i Ο X N y閘極介電層包括至少5 % (原子百分比；atomic percent)之氮。於一實施例中， Si 0xNy閘極介電層包括5〜1 5% (原子百分比）的氮。
於結構暴露於電漿並進行退火之後，一閘極電極（如： 一多晶石夕層、一非晶^夕層或是一金屬層）沈積於 S i 0 x N y 閘極介電層上方而完成一閘極堆疊。 整合式製程順序 又一實施例中，Si OxNy閘極介電層可於一整合式製程 系統（如整合式半導體製程系統）中而形成於基板上。於 上述方法中，基板須待Si〇XNy閘極介電層形成之後才可 自整合式製程系統尹移出。一可使用之整合式製程系統 12 1343604
1 0 0的實例係為G a t e S t a c k C e n t u r a ®系統（講 拉拉之應用材料公司），如「第1圖」所示。整 統1 0 0包括一中央轉移室1 0 2、一轉移用機械」 空隔絕室1 0 4、1 0 6、一冷卻室1 0 8以及二快速旁 製程室1 1 6、1 1 8。沈積室1 1 0可以為習知之一 物理氣相沈積室而用以形成一薄膜或一層。 中，C V D 製程室 1 1 0 係為一低壓化學翁 (LPCVD )，如購自應用材料公司之 POLYgen 室1 1 6、1 1 8係於一減壓或超低壓力下（如： 1 0托）而進行一快速熱退火（RTA )製程之腔 於另一實施例中，一基板係導入一整合 中，而一氧化石夕薄膜、一 S i Ο X N y閘極介電層 極則沈積於基板上，而不需將基板自整合式製 出。本實施例係參照「第1及2圖」而描述如 .於整合式製程系統中形成S i Ο X N y閘極介 例之製程條件係與上述形成氧化矽薄膜與s i Ο 電層之製程條件相同。「第2圖」所示之步驟 中，係經由真空隔絕室1 0 4或1 0 6而將一矽基 式製程系統1 〇〇，並置於RTP製程室1 16中， 程室1 1 6中，氧化矽薄膜則形成於一矽基板上 及氧化矽薄膜之結構則轉移至電漿製程室 Π4 此處暴露於包含一氮源之電漿，以將氮併入氧 形成SiOxNy閘極介電層（步驟204及206)。 移至RTP製程室116(步驟208)中以進行退；> 及2 1 2 )。該結構接著轉移至C V D製程室1 1 0 ( 自加州聖克 合式製程系 F臂103、真 V處理（RTP ) 傳統化學或 於一實施例 L相沈積室 。RTP製程 等於或小於 室。 式製程系統 及一閘極電 程系統中移 下。 電層的實施 XNy閘極介 200 及 202 板導入整合 而在RTP製 。包括基板 ，該結構於 化矽薄膜而 該結構再轉 C (步驟2 1 0 步驟2 1 4 )， 13 1343604 一閘極電極（如··多晶矽層或非晶矽層）則沈積於該結構 上（步驟2 1 6 )。該結構接著又經由真空隔絕室1 〇 4或1 0 6 而移出整合式製程系統1 〇 〇。 - 上述關於「第1、2圖J之實施例，氧化矽薄膜係於一 階段中而在RTP製程室1 1 6内形成於基板上，而該結構於 • 另一階段中則在RTP製程室1 1 8中進行退火。於一替代實 施例中，可採用單一 RTP製程室而用以形成氧化矽薄膜， 並進行電漿後之二階段退火。 φ 於另一實施例中，一結構包括一矽基板及其上方之二 氧化矽薄膜，並於整合式製程系統之第一製程室中，在包 括氨（Ν Η 3 )之空氣中進行加熱，以將氮併入氧化矽薄膜。 由於基板於一封閉之整合式製程系統中暴露於一包含氨之 空氣中，則會造成污染之氧氣不會在包含氨之空氣下加熱 的過程中併入該結構。該結構接著轉移至整合式製程系統 的第二製程室，並於第二製程室中暴露於一包含氮源之電 漿。將該結構暴露於電漿之後，再將該結構轉移至整合式 製程系統之第三製程室，並於第三製程室中進行退火。 φ 在該結構以一含氮電漿處理之前，將該結構於一含氨 空氣中加熱之步驟認為可使閘極介電層與下方之矽基板之 ' 間的介面平滑，進而提升裝置的效能及可靠度。另外，在 該結構以電漿處理之前，先將基板於一含氨空氣中進行加 熱所形成之稍厚氧化薄膜，認為其可增進一 Ρ Μ 0 S裝置之 效能特性。 「第3圖」係繪示根據本發明之實施例而形成一閘極 堆疊之範例順序圖。基板302可為一單晶矽或是一通常用 14 1343604
於製造半導體裝置之半導體晶圓。於一實施例中，二 矽薄膜304具有約4〜15人之實際厚度。 於一實施例中，利用一減壓RTP製程室（如「第 之整合式製程系統1 00的RTP製程室1 1 6 )而形成二 矽薄膜3 0 4。二氧化矽薄膜3 0 4係以一快速熱氧化反 形成，其中快速熱氧化反應係為一氧化製程，而製程 腔室利用照射器而快速加熱並乾燥基板表面，以在氡 在下形成一氧化層。矽基板（或晶圓）之快速熱氧化 係利用一伴隨有氧 '氧+氮、氧+氬、氧化亞氮或是氧 氮+氮之氣體混合物的乾式快速熱氧化製程而進行。 或是氣體混合物具有約1〜5 s 1 m的總流速。另外，矽 之快速熱氡化反應亦可利用一濕式製程進行，如：原 氣產生技術（In-Situ Steam Generation; ISSG)，並伴 例如總流速為1〜5 s丨m及含1〜1 3 %氫的氧+氫、氧 氮或是氧化亞氮+氫。於一實施例中，用以形成二氧 薄膜之快速熱氧化製程係於約 7 5 0〜1 0 0 0 °C之製程 及0.5〜5 0托之製程壓力下進行約5〜9 0秒，而所得 氧化石夕介電薄膜的厚度範圍為4〜1 5人。 於一實施例中，在二氧化矽薄膜3 04於RTP製程室 形成之後，基板3 0 2則轉移至整合式製程系統1 0 0中 惰性（如：氮或氬）環境下之D P N室1 1 4，且轉移室 之壓力與電漿氮化製程之壓力大致相同。電漿氮化製 二氧化矽薄膜3 0 4暴露於氮電漿，以將氮併入二氧化 膜3 0 4而形成一氮氧化矽薄膜3 0 4。於一實施例中， 腔室1 1 4係為一減壓感應耦合R F電漿反應器，其係 氧化 1圖」 氧化 應所 中之 氣存 反應 化亞 氣體 基板 位蒸 隨有 +氫+ 化矽 溫度 之二 ；11 6 於一 102 程將 矽薄 DPN 能夠 15 1343604 容納一惰性電漿，如：氮、氦或氬。
氮氧化矽薄膜3 04接著於一 RTP製程室（例如：整合 式製程系統1 00之RTP製程室1 1 8 )進行氮化後之二階段 退火（PNA )製程。RTP製程室1 1 8可為一減壓腔室反應 器，如：應用材料公司之反應器 XE、XE Plus或是 Radiance。P N A之進行首先於一溫和的氧化環境（惰性環 境），以及約大於或等於7〇〇°C之溫度下，以加密氮電漿處 理後之膜層（氮氧化矽膜層3 04 );接著於一氧化環境以及 約大於或等於9 0 0 °C之溫度下進行第二次退火。第一 P N A 階段中，伴有微量氧氣之惰性氣體（如氮或氬）流入RTP 製程室中以加密氮氧化矽薄膜 3 0 4。於一實施例中，第一 PNA階段包括於總壓力小於或等於5托下，加熱具有氮氧 化矽薄膜304之基板至一適當退火溫度，約大於或等於700 °C。於一實施例中，如氮氣之惰性氣體以1 slm之流速流 入RTP製程室約60〜1 20秒；而微量的氧氣則以30 seem 之流速流入腔室中，且壓力為5托。在第一 P N A階段之後， RTP製程室將惰性氣體排出，而供給第二PNA階段之氧化 氣體（如氧氣）則流入RTP製程室中。溫度則切換至大於 或等於900°C。氧化氣體以約1 slm之總流速流入RTP製 程室約1 5秒。必須瞭解此處所提及之範例流速僅針對特定 之反應器或製程室尺寸（如：2 0 0 m m反應器），流速可根 據擁有不同體積之其他尺寸的反應器而成比例地調整之 (增加或減少）。 於一實施例中，在二階段P N A製程之後，氮氧化矽薄 膜3 0 4接著覆蓋一導電層，如多晶矽薄膜3 0 6。多晶矽薄 16 1343604
膜306可於一沈積室中形成，如「第1圖 統1 0 0的沈積室1 1 0。除了多晶矽，薄膜 矽薄膜或是其他適合之導電材料。再者，： 组、氮化组、鶴、氮化鎮及其他而ί火金屬 電極材料皆可沈積於其上。沈積室1 1 0可 相沈積室（LPCVD )而併入整合式製程系 矽薄膜3 0 6形成之後，閘極堆疊則轉移至 接著轉移至一儲存區域，如：真空隔絕室 行進一步的加工、測試或是其他該領域所 必須瞭解的是，包括閘極介電薄膜以 膜之閘極堆疊可於多個製程室中形成，而 上述之整合式製程系統1 0 0中。舉例來說 可先於一腔室中形成，二氧化矽薄膜再於 中轉變為氮氧化矽，氮氧化矽再接著於一 二階段ΡΝΑ製程進行退火，而多晶矽薄膜 製程室中形成於SiON或是SiOxNy薄膜上 後退火SiOxNv閘極介電層之效能 如「第4圖」所示，氮氧化矽之二階 第一階段中包括微量的氧可改善 NMOS N Μ 0 S閘極漏電流之關係。於「第4圖」中 閘極漏電流，而y軸代表NMOS驅動電流 1 0人之二氧化矽薄膜作為基底氧化層，在 採用多種後退火條件以對薄膜進行退火， 包含在氮氣存在下，氧氣分壓為15毫托 」整合式製程系 3 06亦可為非晶 如：鈇、氣化鈦、 或是其他適合之 為一低壓化學氣 統1 0 0。在多晶 .冷卻室1 0 8，再 104、 106，以進 熟悉之製程。 及多晶矽覆蓋薄 並非一定要併入 ，二氧化矽薄臈 一電漿氮化腔室 RTP製程室中以 則於相同之RTP 方。 段後退火過程之 驅勤電流相對於 ，X軸代表NMOS 。舉例來說，約 .電漿氮化之後， 比如：第一階段 ，於1 0 0 0 °c下進 17 1343604 第1圖，繪示一整合式製程系統的上視圖。 第2圖，繪示本發明之一實施例的流程圖。 第3圖，繪示根據本發明之實施例而形成一閘極堆疊 之範例順序。 第4圖，繪示包括S i Ο x N y閘極介電層之閘極堆疊的 負通道金屬氧化物半導體（N Μ 0 S )驅動電流相對於N Μ 0 S 問極漏電流之圖表。
【主 要元件符號說明】 100 整 合 式 製 程系統 102 轉移室 103 轉 移 用 機 械手臂 104 ' 106 真 空隔絕室 1 08 冷 卻 室 110 沈積室（或 CVD製程室） 114 電 漿 製 程 室（或DPN室）1 1 6 RTP製程 室 118 RTP 製 程 室 302 基板 304 二 氧 化 矽 薄膜、 氮氧化石夕薄， m 306 多 晶 矽 薄 膜
19

Claims (1)

1343604 第號專利案π年i 十、申請專利範圍： κ —種形成一氮氧化矽閘極介電層薄膜之方法，包含下列 步驟： 利用一電漿氮化製程將氮併入一介電薄膜以形成— 氮氧化矽薄膜；
於—第一環境_退火該氮氧化矽薄膜，該第一環境包 含—情性環境其在一第一溫度下，具有介於約1至10〇毫 技之間的—第一分壓之氧氣：以及 於一第二環境中退火該氮氧化矽薄膜，該第二環境包 3在 第—溫度下’具有介於約0.1至1〇〇托之間的一第 一分麼之气氣，其中氧氣之該第二分壓大於氧氣之該第一 分壓。 2·如申S耷專利範圍第1項所述之方法，其中該第一溫度之 範圍介於約700至1 loot之間，而該第二溫度之範圍介於 約900至1 i〇〇°c之間。 3.如申請專利範圍第2項所述之方法，其中於該第一環境 中退火該氮氧化矽薄膜的步雜係發生於該第一溫度為约 1050C’氧氣之該第一分壓為約15毫托下進行一第一時間 長度約30秒，且於該第二環境中退火該氮氧化矽薄膜的步 驟係發生於該第二溫度為約l〇5〇t，氧氣之該第二分壓為 約〇 · 5托下進行一第二時間長度約1 5秒。 20 1343604
/ . · !-
4.如申請專利範圍第1項所述之方法，其中於該第二環境 退火該氮氧化矽薄膜的步驟包含以氧氣或是含氧氣體退火 該氮氧化矽薄膜。 5，如申請專利範圍第1項所述之方法，其中該介電薄膜為 二氧化矽。
6. 如申請專利範圍第1項所述之方法，其中併入該介電薄 膜之該氮形成一氮濃度峰值，其發生於該氮氧化矽閘極介 電層薄膜之一頂表面 7. 如申請專利範圍第1項所述之方法，其中併入該介電薄 膜之該氮具有等於或大於5%之一氤濃度。
8,如申請專利範圍第1項所述之方法，其中該電漿氮化製 程包括去耦電漿氮化。 9. 一種形成一氮氧化矽閘極介電層薄膜之方法，包含下列 步驟： 提供一結構，該結構包含形成於一矽基板上之一二氧 化矽薄膜： 將該結構暴露於包含一氮源之一電漿，以於該基板上 21 1.343604 (tb
形成一氮氧化矽薄膜； 於一第一環境中退火該氮氧化矽薄膜，該第一環境包 含一惰性環境其在介於約700至1 1 00°C之間的溫度下，具 有介於約1至1 00毫托之間的一第一分壓之氧氣；
於一第二環境中退火該氮氧化矽薄膜，該第二環境包 含在介於約900至1 1 00°C之間的溫度下，具有介於約0.1 至100托之間的一第二分壓之氧氣，其中該第二分壓大於 該第一分壓；以及 沈積一閘極電極於該氮氧化矽薄膜上。
10.如申請專利範圍第9項所述之方法，其中於該第一環 境中退火該氮氧化矽薄膜的步驟係發生於一第一溫度為約 1 05 0°C，氧氣之該第一分壓為約15毫托下進行一第一時間 長度約3 0秒，且於該第二環境中退火該氮氧化矽薄膜的步 驟係發生於一第二溫度為約1050 °C，氧氣之該第二分壓為 約0.5托下進行一第二時間長度約1 5秒。 11.如申請專利範圍第9項所述之方法，其中於該結構暴 露於該電漿之步驟中所併入之該氮具有等於或大於5%之 一氮漢度。 12.如申請專利範圍第9項所述之方法，其中於該第一環 境中退火該氮氧化矽薄膜之步驟包含於一惰性氣體或是惰 22 1343604
13.如申請專利範圍第9項所述之方法，其中於氧氣具有 該第二分壓之該第二環境中進行的退火步驟包含以氧氣或 是含氧氣體退火該氮氧化矽薄膜。
14.如申請專利範圍第9項所述之方法，其中該氬氧化矽 閘極介電層薄膜之一厚度等於或小於約9 A。 15.如申請專利範圍第9項所述之方法，其中該閘極電極 為一多晶碎薄琪、一非晶梦薄膜或是一金屈電極其中之一。 16. —種於一整合式製程系統中形成一氮氧化矽閘極介電 層薄膜之方法，包含下列步驟：
將包含矽之一基板導入該整合式製程系統之一第一 製程室； 於該矽基板上形成一二氧化矽薄膜； 將該基板轉移至該整合式製程系統之一第二製程室； 將該基板暴露於包含一氮源之一電漿； 將該基板轉移至該整合式製程系統之一第三製程室； 於一第一環境中退火該基板，該第一環境包含一惰性 環境其在介於約700至1 1 00°C之間的溫度下，具有介於約 1至100毫托之間的一第一分壓之氧氣；以及 23 1343604
於一第二環境中退火該基板，該第二環境包含在介於 約900至1100°c之間的溫度下，具有介於約0.1至100托 之間的一第二分壓之氧氣，其中氧氣之該第二分壓大於氧 氣之該第一分壓。 17.如申請專利範圍第16項所述之方法，更包含下列步驟： 將該基板轉移至該整合式製程系統之一第四製程
沈積一多晶*夕層於該基板上。 18.如申請專利範圍第16項所述之方法，更包含下列步驟： 於該基板暴露於一第二電漿後，將該基板轉移至位於 該整合式製程系統外的一第四製程室；以及 沈積一多晶矽層於該基板上。
24 1343604 第㈣號專利案立年
200 於基板上形成二氧化矽薄膜，而形成一包括二氧化矽薄膜及基 板之結構 202 204
214 216 第2圖
TW095119255A 2005-06-27 2006-05-30 Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric TWI343604B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/167,526 US7429538B2 (en) 2005-06-27 2005-06-27 Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric

Publications (2)

Publication Number Publication Date
TW200703514A TW200703514A (en) 2007-01-16
TWI343604B true TWI343604B (en) 2011-06-11

Family

ID=37568096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095119255A TWI343604B (en) 2005-06-27 2006-05-30 Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric

Country Status (6)

Country Link
US (1) US7429538B2 (zh)
JP (1) JP5072837B2 (zh)
KR (1) KR100993124B1 (zh)
CN (1) CN101208782B (zh)
TW (1) TWI343604B (zh)
WO (1) WO2007001709A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281181A (ja) * 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
US20080274626A1 (en) * 2007-05-04 2008-11-06 Frederique Glowacki Method for depositing a high quality silicon dielectric film on a germanium substrate with high quality interface
US7910446B2 (en) * 2007-07-16 2011-03-22 Applied Materials, Inc. Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices
US7638442B2 (en) * 2008-05-09 2009-12-29 Promos Technologies, Inc. Method of forming a silicon nitride layer on a gate oxide film of a semiconductor device and annealing the nitride layer
JP2010021378A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd シリコン酸窒化膜の形成方法および形成装置
CN101685766B (zh) * 2008-09-23 2011-09-07 中芯国际集成电路制造(上海)有限公司 增加热处理反应室利用率的方法
KR101008994B1 (ko) 2009-05-13 2011-01-17 주식회사 하이닉스반도체 듀얼 폴리 게이트의 산화막 형성 방법
US20110189860A1 (en) * 2010-02-02 2011-08-04 Applied Materials, Inc. Methods for nitridation and oxidation
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法
US20120270411A1 (en) * 2011-04-25 2012-10-25 Nanya Technology Corporation Manufacturing method of gate dielectric layer
KR101858524B1 (ko) 2011-05-26 2018-05-18 삼성전자주식회사 반도체 소자의 제조 방법
US8394688B2 (en) 2011-06-27 2013-03-12 United Microelectronics Corp. Process for forming repair layer and MOS transistor having repair layer
US8741784B2 (en) 2011-09-20 2014-06-03 United Microelectronics Corp. Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device
US9634083B2 (en) 2012-12-10 2017-04-25 United Microelectronics Corp. Semiconductor structure and process thereof
CN103887337A (zh) * 2012-12-21 2014-06-25 联华电子股份有限公司 半导体结构及其制作工艺
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
JP2015142034A (ja) 2014-01-29 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103943475A (zh) * 2014-02-21 2014-07-23 上海华力微电子有限公司 一种提高栅氧化物介电常数的方法
CN103855035A (zh) * 2014-03-27 2014-06-11 上海华力微电子有限公司 一种制备栅介质层的设备
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9761687B2 (en) 2015-01-04 2017-09-12 United Microelectronics Corp. Method of forming gate dielectric layer for MOS transistor
US10410857B2 (en) * 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
TWI679703B (zh) * 2016-04-25 2019-12-11 聯華電子股份有限公司 閘介電層的製造方法
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
CN109003879B (zh) * 2017-06-06 2021-03-19 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法
WO2019032457A1 (en) * 2017-08-08 2019-02-14 Applied Materials, Inc. METHODS AND APPARATUSES FOR DEPOSITING LOW DIELECTRIC CONSTANT FILMS
WO2021150625A1 (en) 2020-01-23 2021-07-29 Applied Materials, Inc. Method of cleaning a structure and method of depositiing a capping layer in a structure
KR20220081905A (ko) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 증착용 실리콘 전구체
CN116197739B (zh) * 2023-05-05 2023-07-14 松诺盟科技有限公司 氢压力传感器芯体弹性体的表面处理工艺、弹性体及应用

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
KR100207467B1 (ko) * 1996-02-29 1999-07-15 윤종용 반도체 장치의 커패시터 제조 방법
KR100207485B1 (ko) * 1996-07-23 1999-07-15 윤종용 반도체장치의 커패시터 제조방법
US6268267B1 (en) * 2000-01-24 2001-07-31 Taiwan Semiconductor Manufacturing Company Silicon-oxynitride-oxide (SXO) continuity film pad to recessed bird's beak of LOCOS
US6509604B1 (en) * 2000-01-26 2003-01-21 Advanced Micro Devices, Inc. Nitridation barriers for nitridated tunnel oxide for circuitry for flash technology and for LOCOS/STI isolation
US6548368B1 (en) * 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
US6365518B1 (en) * 2001-03-26 2002-04-02 Applied Materials, Inc. Method of processing a substrate in a processing chamber
US6503846B1 (en) * 2001-06-20 2003-01-07 Texas Instruments Incorporated Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6548366B2 (en) * 2001-06-20 2003-04-15 Texas Instruments Incorporated Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6610614B2 (en) * 2001-06-20 2003-08-26 Texas Instruments Incorporated Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6632747B2 (en) * 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
KR100532409B1 (ko) * 2001-08-14 2005-11-30 삼성전자주식회사 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법
US20030082884A1 (en) * 2001-10-26 2003-05-01 International Business Machine Corporation And Kabushiki Kaisha Toshiba Method of forming low-leakage dielectric layer
US20030109146A1 (en) * 2001-12-12 2003-06-12 Luigi Colombo Oxynitride device and method using non-stoichiometric silicon oxide
US20030111678A1 (en) * 2001-12-14 2003-06-19 Luigi Colombo CVD deposition of M-SION gate dielectrics
US20080090425A9 (en) * 2002-06-12 2008-04-17 Christopher Olsen Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
JP2005530341A (ja) * 2002-06-12 2005-10-06 アプライド　マテリアルズ　インコーポレイテッド 基板を処理するためのプラズマ方法及び装置
WO2003107399A2 (en) * 2002-06-12 2003-12-24 Applied Materials, Inc. Method for improving nitrogen profile in plasma nitrided gate dielectric layers
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
JP2004247528A (ja) * 2003-02-14 2004-09-02 Sony Corp 半導体装置の製造方法
US7514376B2 (en) * 2003-04-30 2009-04-07 Fujitsu Microelectronics Limited Manufacture of semiconductor device having nitridized insulating film
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
JPWO2005004224A1 (ja) * 2003-07-01 2007-09-20 日本電気株式会社 半導体装置及びその製造方法
JP4261276B2 (ja) * 2003-08-15 2009-04-30 パナソニック株式会社 半導体装置の製造方法
US7291568B2 (en) * 2003-08-26 2007-11-06 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US20050130448A1 (en) * 2003-12-15 2005-06-16 Applied Materials, Inc. Method of forming a silicon oxynitride layer
TW200620471A (en) * 2004-08-31 2006-06-16 Tokyo Electron Ltd Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
CN101937844B (zh) * 2004-11-04 2012-06-13 东京毅力科创株式会社 绝缘膜形成方法
JP4965849B2 (ja) * 2004-11-04 2012-07-04 東京エレクトロン株式会社 絶縁膜形成方法およびコンピュータ記録媒体

Also Published As

Publication number Publication date
JP5072837B2 (ja) 2012-11-14
WO2007001709A3 (en) 2007-11-29
JP2008547220A (ja) 2008-12-25
US7429538B2 (en) 2008-09-30
WO2007001709A2 (en) 2007-01-04
CN101208782B (zh) 2010-05-19
TW200703514A (en) 2007-01-16
KR20080047322A (ko) 2008-05-28
CN101208782A (zh) 2008-06-25
KR100993124B1 (ko) 2010-11-08
US20060292844A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
TWI343604B (en) Improved manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US7662236B2 (en) Method for forming insulation film
KR100646296B1 (ko) 반도체 장치 및 그 제조 방법
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
US7569502B2 (en) Method of forming a silicon oxynitride layer
TWI450338B (zh) 場效電晶體之閘極介電質的製造方法
TWI354332B (zh)
TW200805497A (en) Method for forming silicon oxynitride materials
JP2006518551A (ja) 超低圧下で急速加熱アニールとアンモニアとを用いたオキシ窒化ケイ素における窒素プロファイルのテイラリング
CN100390945C (zh) 基底绝缘膜的形成方法
TW201017767A (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
TW200524043A (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
CN100380609C (zh) 半导体基片的uv增强的氧氮化
WO2004107451A1 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置及びその製造方法並びに金属酸化膜の形成方法
JP2005032908A (ja) 薄膜の形成方法
CN1762045A (zh) 用于较低eot等离子体氮化的栅电介质的两步后氮化退火
TW200425300A (en) Method of manufacturing semiconductor device