JP2003282872A - プラズマ処理を含む基板材料及び半導体デバイスの製造方法 - Google Patents
プラズマ処理を含む基板材料及び半導体デバイスの製造方法Info
- Publication number
- JP2003282872A JP2003282872A JP2002078743A JP2002078743A JP2003282872A JP 2003282872 A JP2003282872 A JP 2003282872A JP 2002078743 A JP2002078743 A JP 2002078743A JP 2002078743 A JP2002078743 A JP 2002078743A JP 2003282872 A JP2003282872 A JP 2003282872A
- Authority
- JP
- Japan
- Prior art keywords
- substrate material
- thin film
- metal thin
- plasma
- producing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 title claims description 66
- 239000000463 material Substances 0.000 title claims description 58
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000001301 oxygen Substances 0.000 claims abstract description 19
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 19
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 19
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 238000009832 plasma treatment Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 3
- 230000003197 catalytic effect Effects 0.000 claims description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 2
- 238000000992 sputter etching Methods 0.000 claims description 2
- 238000007736 thin film deposition technique Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 26
- 229910052710 silicon Inorganic materials 0.000 abstract description 25
- 239000010703 silicon Substances 0.000 abstract description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 238000005121 nitriding Methods 0.000 abstract description 3
- 238000004140 cleaning Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000000427 thin-film deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 Ta 2 O 5 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 プラズマ処理によるダメージを従来の方法よ
りも低温で除去できるようにする。 【解決手段】 ウェーハ上に形成した厚さ５ｎｍの熱酸
化膜６を、低速電子衝撃法を用いて生成した窒素プラズ
マに１時間暴露することによって、熱酸化膜６を窒化し
てシリコンオキシナイトライド膜７を形成した。そのシ
リコンオキシナイトライド膜７上に約３ｎｍの厚さの白
金膜８を蒸着した後、電気炉で、乾燥酸素中３００℃で
１時間処理することによって、改質したシリコンオキシ
ナイトライド膜９とした。その白金膜８はエッチングに
より除去した。その改質したシリコンオキシナイトライ
ド膜９上にアルミニウムのゲート電極１１を形成してＭ
ＮＯＳダイオードを作製した。その電気特性は良好であ
った。
りも低温で除去できるようにする。 【解決手段】 ウェーハ上に形成した厚さ５ｎｍの熱酸
化膜６を、低速電子衝撃法を用いて生成した窒素プラズ
マに１時間暴露することによって、熱酸化膜６を窒化し
てシリコンオキシナイトライド膜７を形成した。そのシ
リコンオキシナイトライド膜７上に約３ｎｍの厚さの白
金膜８を蒸着した後、電気炉で、乾燥酸素中３００℃で
１時間処理することによって、改質したシリコンオキシ
ナイトライド膜９とした。その白金膜８はエッチングに
より除去した。その改質したシリコンオキシナイトライ
ド膜９上にアルミニウムのゲート電極１１を形成してＭ
ＮＯＳダイオードを作製した。その電気特性は良好であ
った。
Description
【０００１】
【発明の属する技術分野】本発明は、プラズマ処理によ
って基板材料中に導入されたダメージの除去に関するも
のである。とりわけ、半導体集積回路などに用いられる
金属−絶縁物−半導体デバイス、太陽電池や薄膜トラン
ジスター（ＴＦＴ）などの半導体デバイスの作成中に導
入されるプラズマダメージを除去して基板材料を改質す
る工程を含む基板材料と半導体デバイスの製造方法に関
するものである。
って基板材料中に導入されたダメージの除去に関するも
のである。とりわけ、半導体集積回路などに用いられる
金属−絶縁物−半導体デバイス、太陽電池や薄膜トラン
ジスター（ＴＦＴ）などの半導体デバイスの作成中に導
入されるプラズマダメージを除去して基板材料を改質す
る工程を含む基板材料と半導体デバイスの製造方法に関
するものである。
【０００２】
【従来の技術】基板材料と半導体デバイス、とりわけ半
導体集積回路、太陽電池、薄膜トランジスターなどの半
導体デバイスの製造プロセスには、プラズマを用いた基
板材料の処理や加工、薄膜堆積が広く用いられている。
導体集積回路、太陽電池、薄膜トランジスターなどの半
導体デバイスの製造プロセスには、プラズマを用いた基
板材料の処理や加工、薄膜堆積が広く用いられている。
【０００３】このプラズマ処理によって基板材料中にダ
メージ（損傷）が導入される。そのダメージを残したま
ま半導体デバイスを作成すると、半導体デバイスの特性
が劣化することが知られている。そのため、プラズマ処
理によるダメージを除去する工程が設けられている。材
料によっては加熱のみによって行われているが、その倍
の加熱工程は一般に高温（例えば６００〜９００℃）で
行われてきた。
メージ（損傷）が導入される。そのダメージを残したま
ま半導体デバイスを作成すると、半導体デバイスの特性
が劣化することが知られている。そのため、プラズマ処
理によるダメージを除去する工程が設けられている。材
料によっては加熱のみによって行われているが、その倍
の加熱工程は一般に高温（例えば６００〜９００℃）で
行われてきた。
【０００４】
【発明が解決しようとする課題】しかし、高温加熱によ
って新たにダメージが導入されたりドーパントが拡散し
たりするという問題点があった。また、水素化アモルフ
ァスシリコンなどの様に、高温加熱によって水素が脱離
して特性が著しく劣化する場合もある。本発明は、プラ
ズマ処理によるダメージを従来の方法よりも低温で除去
できるようにすることを目的とするものである。
って新たにダメージが導入されたりドーパントが拡散し
たりするという問題点があった。また、水素化アモルフ
ァスシリコンなどの様に、高温加熱によって水素が脱離
して特性が著しく劣化する場合もある。本発明は、プラ
ズマ処理によるダメージを従来の方法よりも低温で除去
できるようにすることを目的とするものである。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明の基板材料製造方法は、層堆積、処理又は加
工の工程にプラズマ処理を含む基板材料の製造方法であ
り、プラズマ処理の後、基板材料のプラズマ処理面上に
基板材料改質機能を有する金属薄膜を堆積する工程と、
その金属薄膜のある状態で基板材料を酸化性雰囲気中で
加熱処理してプラズマダメージを除去する工程とを備え
たことを特徴としている。
め、本発明の基板材料製造方法は、層堆積、処理又は加
工の工程にプラズマ処理を含む基板材料の製造方法であ
り、プラズマ処理の後、基板材料のプラズマ処理面上に
基板材料改質機能を有する金属薄膜を堆積する工程と、
その金属薄膜のある状態で基板材料を酸化性雰囲気中で
加熱処理してプラズマダメージを除去する工程とを備え
たことを特徴としている。
【０００６】基板材料改質機能を有する金属とは、酸素
分子又はオゾン分子を解離させる触媒機能をもつ金属で
ある。その金属薄膜を介して基板材料を酸化性雰囲気中
で加熱処理することにより、従来の方法よりも低温でプ
ラズマダメージを除去することができるようになり、プ
ラズマダメージを除去するための加熱処理によって二次
的な問題が発生するのを避けることができる。
分子又はオゾン分子を解離させる触媒機能をもつ金属で
ある。その金属薄膜を介して基板材料を酸化性雰囲気中
で加熱処理することにより、従来の方法よりも低温でプ
ラズマダメージを除去することができるようになり、プ
ラズマダメージを除去するための加熱処理によって二次
的な問題が発生するのを避けることができる。
【０００７】また、本発明の半導体デバイスの製造方法
は、本発明によりプラズマダメージを除去した基板材料
に半導体素子を作成することを特徴としている。その基
板材料はプラズマダメージが除去されているため、得ら
れる半導体デバイスの特性が良好なものとなる。
は、本発明によりプラズマダメージを除去した基板材料
に半導体素子を作成することを特徴としている。その基
板材料はプラズマダメージが除去されているため、得ら
れる半導体デバイスの特性が良好なものとなる。
【０００８】
【発明の実施の形態】プラズマダメージを除去して基板
材料改質機能を有する金属としては、白金又はパラジウ
ムが好ましい。これらの金属は低温でプラズマダメージ
を除去して基板材料を改質する機能に優れているからで
ある。
材料改質機能を有する金属としては、白金又はパラジウ
ムが好ましい。これらの金属は低温でプラズマダメージ
を除去して基板材料を改質する機能に優れているからで
ある。
【０００９】プラズマダメージを除去する金属薄膜の堆
積方法は薄膜の膜厚制御が可能な方法であれば特に制限
はない。好ましい方法は蒸着法又は電解めっき法であ
る。ここで、「蒸着法」は真空中での物理的な堆積法を
意味する広義の意味で使用しており、蒸着源を加熱又は
衝撃して蒸着粒子を発生させる手段に制限はなく、抵抗
加熱、スパッタリング、電子ビーム加熱、電子ビーム衝
撃、イオンスパッタなど、種々の方法を用いることがで
きる。
積方法は薄膜の膜厚制御が可能な方法であれば特に制限
はない。好ましい方法は蒸着法又は電解めっき法であ
る。ここで、「蒸着法」は真空中での物理的な堆積法を
意味する広義の意味で使用しており、蒸着源を加熱又は
衝撃して蒸着粒子を発生させる手段に制限はなく、抵抗
加熱、スパッタリング、電子ビーム加熱、電子ビーム衝
撃、イオンスパッタなど、種々の方法を用いることがで
きる。
【００１０】基板材料改質機能を有する金属がプラズマ
ダメージを除去する作用をよく発揮するためには、その
堆積膜厚は好ましくは０．５ｎｍから５００ｎｍの範囲
であり、より好ましくは２〜１０ｎｍである。その堆積
膜厚が薄すぎると均一に堆積することが難しくなり、厚
すぎると基板材料改質機能を発揮しにくくなる。
ダメージを除去する作用をよく発揮するためには、その
堆積膜厚は好ましくは０．５ｎｍから５００ｎｍの範囲
であり、より好ましくは２〜１０ｎｍである。その堆積
膜厚が薄すぎると均一に堆積することが難しくなり、厚
すぎると基板材料改質機能を発揮しにくくなる。
【００１１】プラズマダメージを除去する加熱工程にお
ける酸化性雰囲気としては、下記ａ〜ｇに示されるいず
れかの雰囲気であることが好ましい。 ａ． 乾燥酸素雰囲気 ｂ． 乾燥酸素と非酸化性ガスとの混合ガス雰囲気 ｃ． 水蒸気を含んだ酸素雰囲気 ｄ． 水蒸気を含んだ酸素と非酸化性ガスとの混合ガス
雰囲気 ｅ． オゾンガス雰囲気又はオゾンガスと他のガスとの
混合ガス雰囲気 ｆ． Ｎ2Ｏを含んだ酸素雰囲気 ｇ． ＮＯを含んだ酸素雰囲気
ける酸化性雰囲気としては、下記ａ〜ｇに示されるいず
れかの雰囲気であることが好ましい。 ａ． 乾燥酸素雰囲気 ｂ． 乾燥酸素と非酸化性ガスとの混合ガス雰囲気 ｃ． 水蒸気を含んだ酸素雰囲気 ｄ． 水蒸気を含んだ酸素と非酸化性ガスとの混合ガス
雰囲気 ｅ． オゾンガス雰囲気又はオゾンガスと他のガスとの
混合ガス雰囲気 ｆ． Ｎ2Ｏを含んだ酸素雰囲気 ｇ． ＮＯを含んだ酸素雰囲気
【００１２】プラズマダメージを除去する加熱工程にお
ける加熱処理温度は従来の加熱処理温度よりも低い６０
０℃以下であり、その温度範囲は２５〜６００℃であ
る。低温での加熱処理によっても本発明の目的を達成で
き、例えば１００℃以下の低温でも効果はあるが、時間
がかかる。
ける加熱処理温度は従来の加熱処理温度よりも低い６０
０℃以下であり、その温度範囲は２５〜６００℃であ
る。低温での加熱処理によっても本発明の目的を達成で
き、例えば１００℃以下の低温でも効果はあるが、時間
がかかる。
【００１３】対象とするプラズマ処理は窒化や酸化など
の加工処理及び薄膜堆積を含んでおり、その方法として
はプラズマＣＶＤ法、スパッター蒸着法、レーザーアブ
レーション法、電子衝撃法、イオンエッチング法などを
含んでいる。プラズマダメージ除去の対象となる材料と
しては、シリコン基板、窒化膜、酸化膜、酸窒化膜、ポ
リシリコン膜のほか、高誘電体膜や強誘電体膜もあげる
ことができる。高誘電体膜や強誘電体膜としては、スパ
ッター蒸着法、レーザーアブレーション法、プラズマ支
援ＭＯＣＶＤ(Metal Organic Chemical Vapor Depositi
on)法などのプラズマ法を用いて作成したＺｒＯ2、Ｈｆ
Ｏ2、ＴｉＯ2、Ｔａ2Ｏ5、ＰＺＴ［Ｐｂ（ＺｒxＴ
ｉ1-x）Ｏ3］、ＢＳＴ［（ＢａxＳｒ1-x）ＴｉＯ3］、
ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）、ＢＩＴ（Ｂｉ4Ｔｉ3Ｏ
12）などを挙げることができる。
の加工処理及び薄膜堆積を含んでおり、その方法として
はプラズマＣＶＤ法、スパッター蒸着法、レーザーアブ
レーション法、電子衝撃法、イオンエッチング法などを
含んでいる。プラズマダメージ除去の対象となる材料と
しては、シリコン基板、窒化膜、酸化膜、酸窒化膜、ポ
リシリコン膜のほか、高誘電体膜や強誘電体膜もあげる
ことができる。高誘電体膜や強誘電体膜としては、スパ
ッター蒸着法、レーザーアブレーション法、プラズマ支
援ＭＯＣＶＤ(Metal Organic Chemical Vapor Depositi
on)法などのプラズマ法を用いて作成したＺｒＯ2、Ｈｆ
Ｏ2、ＴｉＯ2、Ｔａ2Ｏ5、ＰＺＴ［Ｐｂ（ＺｒxＴ
ｉ1-x）Ｏ3］、ＢＳＴ［（ＢａxＳｒ1-x）ＴｉＯ3］、
ＳＢＴ（ＳｒＢｉ2Ｔａ2Ｏ9）、ＢＩＴ（Ｂｉ4Ｔｉ3Ｏ
12）などを挙げることができる。
【００１４】このように、本発明の好ましい形態によれ
ば、プラズマダメージを有する基板材料上に白金又はパ
ラジウムを厚さ０．５〜５００ｎｍの範囲で堆積し、し
かる後６００℃以下の温度でかつ酸化性雰囲気中で熱処
理を行って基板材料を改質することにより、効率よく高
品質の基板材料を作成することができる。プラズマダメ
ージ除去するのに使用した白金やパラジウムなどの金属
薄膜は、その後除去してもよい。しかし、その金属薄膜
を残し、そのままで、又はその上にさらに同じ金属もし
くは他の金属を堆積して半導体デバイスの電極や配線と
して利用することもできるので、この金属薄膜を利用し
たプラズマダメージ除去方法は合理的である。
ば、プラズマダメージを有する基板材料上に白金又はパ
ラジウムを厚さ０．５〜５００ｎｍの範囲で堆積し、し
かる後６００℃以下の温度でかつ酸化性雰囲気中で熱処
理を行って基板材料を改質することにより、効率よく高
品質の基板材料を作成することができる。プラズマダメ
ージ除去するのに使用した白金やパラジウムなどの金属
薄膜は、その後除去してもよい。しかし、その金属薄膜
を残し、そのままで、又はその上にさらに同じ金属もし
くは他の金属を堆積して半導体デバイスの電極や配線と
して利用することもできるので、この金属薄膜を利用し
たプラズマダメージ除去方法は合理的である。
【００１５】
【実施例】以下、実施例を用いて本発明をさらに具体的
に説明する。 ＜実施例１＞本発明により、プラズマダメージを除去す
ることにより基板材料を改質する第１の実施例を、図１
を用いて説明する。本実施例においては、基板材料を改
質した後、その基板材料を用いてデバイスとして半導体
集積回路に用いられるＭＮＯＳ（Metal Nitride Oxide
Semiconductor）容量を形成するところまで説明する。
に説明する。 ＜実施例１＞本発明により、プラズマダメージを除去す
ることにより基板材料を改質する第１の実施例を、図１
を用いて説明する。本実施例においては、基板材料を改
質した後、その基板材料を用いてデバイスとして半導体
集積回路に用いられるＭＮＯＳ（Metal Nitride Oxide
Semiconductor）容量を形成するところまで説明する。
【００１６】（ａ）まず、図１（ａ）に示すように、シ
リコン基板１上に、素子分離領域２と、素子を形成する
領域である活性領域４を形成した。素子分離領域２とし
ては、ＬＯＣＯＳ（Local oxidation of Silicon）構造
の酸化膜を１０００℃の水蒸気酸化により５００ｎｍの
膜厚で形成した。活性領域４の表面には、自然酸化膜３
として膜厚約１ｎｍのＳｉＯ2膜が存在している。
リコン基板１上に、素子分離領域２と、素子を形成する
領域である活性領域４を形成した。素子分離領域２とし
ては、ＬＯＣＯＳ（Local oxidation of Silicon）構造
の酸化膜を１０００℃の水蒸気酸化により５００ｎｍの
膜厚で形成した。活性領域４の表面には、自然酸化膜３
として膜厚約１ｎｍのＳｉＯ2膜が存在している。
【００１７】シリコン基板１としては、引き上げ法（Ｃ
Ｚ法）によって作成したｐ型導電性（１００）面方位、
比抵抗１０〜１５Ωｃｍの単結晶シリコン基板を用い、
素子分離領域２のチャンネルストッパーとしてホウ素を
２×１０13ｃｍ-3（atom）の濃度が得られるように公知
のイオン注入法により５０ｋｅＶの加速エネルギーで注
入している。
Ｚ法）によって作成したｐ型導電性（１００）面方位、
比抵抗１０〜１５Ωｃｍの単結晶シリコン基板を用い、
素子分離領域２のチャンネルストッパーとしてホウ素を
２×１０13ｃｍ-3（atom）の濃度が得られるように公知
のイオン注入法により５０ｋｅＶの加速エネルギーで注
入している。
【００１８】（ｂ）次に、図１（ｂ）に示すように、シ
リコン基板１の表面を洗浄した後、このシリコン基板１
を濃度０．５ｖｏｌ．％のフッ化水素酸（ＨＦ）水溶液
に５分間浸漬し、活性領域４上の不純物及び自然酸化膜
３を除去して清浄なシリコン表面５を作成した。ここで
の洗浄は、アンモニア、過酸化水素及び塩化水素などを
用いる公知のＲＣＡ洗浄法（W.Kern.D.A .Plutien：Ｒ
ＣＡレビュー ３１、１８７ページ、１９７０年）によ
って行った。
リコン基板１の表面を洗浄した後、このシリコン基板１
を濃度０．５ｖｏｌ．％のフッ化水素酸（ＨＦ）水溶液
に５分間浸漬し、活性領域４上の不純物及び自然酸化膜
３を除去して清浄なシリコン表面５を作成した。ここで
の洗浄は、アンモニア、過酸化水素及び塩化水素などを
用いる公知のＲＣＡ洗浄法（W.Kern.D.A .Plutien：Ｒ
ＣＡレビュー ３１、１８７ページ、１９７０年）によ
って行った。
【００１９】（ｃ）次に、超純水でウェーハを５分間リ
ンス（洗浄）した後、水素と酸素の混合ガスを導入した
電気炉中でウェーハを８５０℃で１２分加熱することに
よって厚さ５ｎｍの熱酸化膜６を形成した（図１
（ｃ））。このとき、水素と酸素の流量はそれぞれ２Ｌ
／ｍｉｎ（Ｌはリットル）及び１２Ｌ／ｍｉｎとした。
ンス（洗浄）した後、水素と酸素の混合ガスを導入した
電気炉中でウェーハを８５０℃で１２分加熱することに
よって厚さ５ｎｍの熱酸化膜６を形成した（図１
（ｃ））。このとき、水素と酸素の流量はそれぞれ２Ｌ
／ｍｉｎ（Ｌはリットル）及び１２Ｌ／ｍｉｎとした。
【００２０】（ｄ）次に、熱酸化膜６を形成したシリコ
ン基板１を公知の低速電子衝撃法を用いて生成した窒素
プラズマに１時間暴露することによって、熱酸化膜６を
窒化してシリコンオキシナイトライド膜７を形成した
（図１（ｄ））。低速電子衝撃法とは、目的ガスの圧力
を制御した真空チャンバー中にグリッドとタングステン
などのフィラメントとを互いに対向して配置し、フィラ
メントを加熱することによって熱電子を放出させ、グリ
ッドに正電圧を印加することによりその熱電子を加速し
て目的ガス分子に衝突させてプラズマを作成する方法で
ある（T. Mizokuro, K. Yoneda, Y. Todoroki and H. K
obayashi, J.Appl.Phys.,Vol. 85, No.5,2921-2928 (19
99)参照）。このとき、プラズマ生成雰囲気は、０．０
０２ｍｂａｒの窒素とした。プラズマ生成のためのフィ
ラメントの加熱温度は１２００℃、フィラメントに対す
るグリッドへの印加電圧は５０Ｖとした。
ン基板１を公知の低速電子衝撃法を用いて生成した窒素
プラズマに１時間暴露することによって、熱酸化膜６を
窒化してシリコンオキシナイトライド膜７を形成した
（図１（ｄ））。低速電子衝撃法とは、目的ガスの圧力
を制御した真空チャンバー中にグリッドとタングステン
などのフィラメントとを互いに対向して配置し、フィラ
メントを加熱することによって熱電子を放出させ、グリ
ッドに正電圧を印加することによりその熱電子を加速し
て目的ガス分子に衝突させてプラズマを作成する方法で
ある（T. Mizokuro, K. Yoneda, Y. Todoroki and H. K
obayashi, J.Appl.Phys.,Vol. 85, No.5,2921-2928 (19
99)参照）。このとき、プラズマ生成雰囲気は、０．０
０２ｍｂａｒの窒素とした。プラズマ生成のためのフィ
ラメントの加熱温度は１２００℃、フィラメントに対す
るグリッドへの印加電圧は５０Ｖとした。
【００２１】（ｅ）次に、窒素プラズマ処理によって形
成したシリコンオキシナイトライド膜７上に、プラズマ
ダメージの除去による基板材料改質機能を持つ金属膜と
して、電子ビーム蒸着法により約３ｎｍの厚さの白金膜
８を堆積した（図１（ｅ））。このとき、蒸着源の白金
には９９．９９ｗｔ．％の純度のものを用いた。蒸着速
度は０．３ｎｍ／分、蒸着中のシリコン基板の温度は５
０℃とし、圧力は１×１０-4Ｐａとした。
成したシリコンオキシナイトライド膜７上に、プラズマ
ダメージの除去による基板材料改質機能を持つ金属膜と
して、電子ビーム蒸着法により約３ｎｍの厚さの白金膜
８を堆積した（図１（ｅ））。このとき、蒸着源の白金
には９９．９９ｗｔ．％の純度のものを用いた。蒸着速
度は０．３ｎｍ／分、蒸着中のシリコン基板の温度は５
０℃とし、圧力は１×１０-4Ｐａとした。
【００２２】（ｆ）その後、電気炉で、乾燥酸素中３０
０℃で１時間処理することによって、改質したシリコン
オキシナイトライド膜９とした。（図１（ｆ））。
０℃で１時間処理することによって、改質したシリコン
オキシナイトライド膜９とした。（図１（ｆ））。
【００２３】（ｇ）次に、白金膜８を除去するために、
エッチング液（ＨＮＯ3：ＨＣｌ＝１：３）を用いて１
時間ずつ３回エッチングした（図１（ｇ））。
エッチング液（ＨＮＯ3：ＨＣｌ＝１：３）を用いて１
時間ずつ３回エッチングした（図１（ｇ））。
【００２４】（ｈ）このようにしてプラズマダメージを
除去した基板材料のシリコンオキシナイトライド膜９上
に電極を形成するため、抵抗加熱蒸着法によりアルミニ
ウム膜１０を１オｍ堆積した（図１（ｈ））。
除去した基板材料のシリコンオキシナイトライド膜９上
に電極を形成するため、抵抗加熱蒸着法によりアルミニ
ウム膜１０を１オｍ堆積した（図１（ｈ））。
【００２５】（ｉ）その後、アルミニウム膜１０上に公
知のフォトリソグラフィー技術によりゲート電極用のレ
ジストパターンを形成した後、公知のドライエッチング
技術によりアルミニウム膜をエッチングしてゲート電極
１１を形成した（図１（ｉ））。
知のフォトリソグラフィー技術によりゲート電極用のレ
ジストパターンを形成した後、公知のドライエッチング
技術によりアルミニウム膜をエッチングしてゲート電極
１１を形成した（図１（ｉ））。
【００２６】次に、本発明の基板材料製造方法によっ
て、プラズマ法を用いて作成されたＭＮＯＳ容量の特性
がどの様に改善されるかについて調べた結果を説明す
る。図２は、上の実施例に述べたように、５ｎｍの熱酸
化膜を低速電子衝撃法によって作成した窒素プラズマを
用いて窒化した後にアルミニウム電極を形成した＜アル
ミニウム／シリコンオキシナイトライド膜／シリコン＞
ＭＮＯＳダイオードの電気容量−電圧（Ｃ−Ｖ）曲線で
ある。ただし、低速電子衝撃法における処理条件とし
て、窒素プラズマ処理中の窒素圧力は０．００５ｍｂａ
ｒ、フィラメント温度は１２００℃、グリッドからのエ
ミッション電流は０．２７Ａとした。
て、プラズマ法を用いて作成されたＭＮＯＳ容量の特性
がどの様に改善されるかについて調べた結果を説明す
る。図２は、上の実施例に述べたように、５ｎｍの熱酸
化膜を低速電子衝撃法によって作成した窒素プラズマを
用いて窒化した後にアルミニウム電極を形成した＜アル
ミニウム／シリコンオキシナイトライド膜／シリコン＞
ＭＮＯＳダイオードの電気容量−電圧（Ｃ−Ｖ）曲線で
ある。ただし、低速電子衝撃法における処理条件とし
て、窒素プラズマ処理中の窒素圧力は０．００５ｍｂａ
ｒ、フィラメント温度は１２００℃、グリッドからのエ
ミッション電流は０．２７Ａとした。
【００２７】図２中、破線で示される曲線（ａ）は、プ
ラズマダメージを除去する基板材料改質処理を施さなか
った場合である。Ｃ−Ｖ曲線には０．７Ｖ程度の大きな
ヒステレシスが存在し、さらにＣ−Ｖ曲線全体が大きな
負のバイアス領域に観測されている。この実験結果は、
プラズマ処理によって、正の固定電荷や界面準位などの
欠陥準位すなわちプラズマダメージが導入されたことを
示すものである。
ラズマダメージを除去する基板材料改質処理を施さなか
った場合である。Ｃ−Ｖ曲線には０．７Ｖ程度の大きな
ヒステレシスが存在し、さらにＣ−Ｖ曲線全体が大きな
負のバイアス領域に観測されている。この実験結果は、
プラズマ処理によって、正の固定電荷や界面準位などの
欠陥準位すなわちプラズマダメージが導入されたことを
示すものである。
【００２８】図２中、実線で示される曲線（ｂ）は、熱
酸化膜に窒素プラズマ処理を施した後に、上の実施例に
示したように、シリコンオキシナイトライド膜上に３ｎ
ｍの白金を電子ビーム蒸着法で堆積し、しかる後に乾燥
酸素中３００℃で１時間加熱処理を施した場合である。
ヒステレシスはほとんど完全に消失し、Ｃ−Ｖ曲線が正
バイアス側へシフトしている。この実験結果は、本発明
で、白金を蒸着した後の加熱処理によってプラズマダメ
ージが除去され、基板材料が改質されたことを示すもの
である。
酸化膜に窒素プラズマ処理を施した後に、上の実施例に
示したように、シリコンオキシナイトライド膜上に３ｎ
ｍの白金を電子ビーム蒸着法で堆積し、しかる後に乾燥
酸素中３００℃で１時間加熱処理を施した場合である。
ヒステレシスはほとんど完全に消失し、Ｃ−Ｖ曲線が正
バイアス側へシフトしている。この実験結果は、本発明
で、白金を蒸着した後の加熱処理によってプラズマダメ
ージが除去され、基板材料が改質されたことを示すもの
である。
【００２９】表１は、図２と同様、本実施例で作成した
＜アルミニウム／シリコンオキシナイトライド膜／シリ
コン＞ＭＮＯＳダイオードの特性を示す。
＜アルミニウム／シリコンオキシナイトライド膜／シリ
コン＞ＭＮＯＳダイオードの特性を示す。
【００３０】
【表１】
【００３１】シリコンオキシナイトライド膜の膜厚は、
プラズマダメージを除去するための処理の有無にかかわ
らず５ｎｍであった。ゲートバイアス電圧を−２Ｖに設
定して蓄積状態にした際に流れるリーク電流密度はプラ
ズマダメージを除去しない場合は４．９×１０-9Ａｃｍ
-2であったが、プラズマダメージを除去する処理を施し
た後は１．５×１０-10Ａｃｍ-2と大幅に低減した。リ
ーク電流はシリコンオキシナイトライド中の欠陥準位や
界面準位などのプラズマダメージを介して流れるため、
リーク電流密度の減少はプラズマダメージが除去された
ことを示す一つの証拠である。
プラズマダメージを除去するための処理の有無にかかわ
らず５ｎｍであった。ゲートバイアス電圧を−２Ｖに設
定して蓄積状態にした際に流れるリーク電流密度はプラ
ズマダメージを除去しない場合は４．９×１０-9Ａｃｍ
-2であったが、プラズマダメージを除去する処理を施し
た後は１．５×１０-10Ａｃｍ-2と大幅に低減した。リ
ーク電流はシリコンオキシナイトライド中の欠陥準位や
界面準位などのプラズマダメージを介して流れるため、
リーク電流密度の減少はプラズマダメージが除去された
ことを示す一つの証拠である。
【００３２】また、比誘電率はプラズマダメージを除去
する処理を施すことによって、３．８から４．４に増加
した。この結果も、プラズマダメージが除去されたこと
を示すものである。したがって、本実施例の方法を用い
てプラズマダメージを除去することにより、ＭＮＯＳダ
イオードの特性が向上することが示された。
する処理を施すことによって、３．８から４．４に増加
した。この結果も、プラズマダメージが除去されたこと
を示すものである。したがって、本実施例の方法を用い
てプラズマダメージを除去することにより、ＭＮＯＳダ
イオードの特性が向上することが示された。
【００３３】基板材料改質機能を持つ金属膜は実施例に
示した白金膜に限らず、パラジウム膜であってもよい。
パラジウム膜も白金膜と同様に基板材料改質機能を持つ
ことを確認した。また、金属膜の形成方法は、実施例の
電子ビーム蒸着法に限らず、抵抗加熱蒸着法やスパッタ
ー蒸着法などの他の蒸着法や電解めっき法であってもよ
い。
示した白金膜に限らず、パラジウム膜であってもよい。
パラジウム膜も白金膜と同様に基板材料改質機能を持つ
ことを確認した。また、金属膜の形成方法は、実施例の
電子ビーム蒸着法に限らず、抵抗加熱蒸着法やスパッタ
ー蒸着法などの他の蒸着法や電解めっき法であってもよ
い。
【００３４】本発明による方法を用いてプラズマダメー
ジを除去することによって基板材料を改質する方法は、
半導体集積回路、太陽電池、薄膜トランジスターなどの
種々の半導体デバイスに適用可能であるのは勿論のこ
と、他にもさまざまな用途、基板材料に適用可能であ
る。
ジを除去することによって基板材料を改質する方法は、
半導体集積回路、太陽電池、薄膜トランジスターなどの
種々の半導体デバイスに適用可能であるのは勿論のこ
と、他にもさまざまな用途、基板材料に適用可能であ
る。
【００３５】
【発明の効果】本発明の基板材料製造方法によれば、プ
ラズマダメージを有する基板材料上にプラズマダメージ
の除去による基板材料改質機能を有する金属薄膜を堆積
し、しかる後に酸化性雰囲気中で加熱することにより、
従来のような高温加熱を用いずにプラズマダメージを除
去することが可能である。そのようにして基板材料特性
を改善することによって、とりわけ半導体集積回路、太
陽電池、薄膜トランジスターなどの半導体デバイスの高
性能化を実現することができる。
ラズマダメージを有する基板材料上にプラズマダメージ
の除去による基板材料改質機能を有する金属薄膜を堆積
し、しかる後に酸化性雰囲気中で加熱することにより、
従来のような高温加熱を用いずにプラズマダメージを除
去することが可能である。そのようにして基板材料特性
を改善することによって、とりわけ半導体集積回路、太
陽電池、薄膜トランジスターなどの半導体デバイスの高
性能化を実現することができる。
【図１】 プラズマダメージの除去による基板材料製造
方法を用いてＭＮＯＳ容量を製造する方法を示す一実施
例の工程断面図である。
方法を用いてＭＮＯＳ容量を製造する方法を示す一実施
例の工程断面図である。
【図２】 ＭＮＯＳ容量のＣ−Ｖ曲線を示す図であり、
（ａ）はシリコンオキシナイトライド膜のプラズマダメ
ージを除去しなかった場合、（ｂ）は実施例によりシリ
コンオキシナイトライド膜のプラズマダメージを除去し
た場合である。
（ａ）はシリコンオキシナイトライド膜のプラズマダメ
ージを除去しなかった場合、（ｂ）は実施例によりシリ
コンオキシナイトライド膜のプラズマダメージを除去し
た場合である。
１ シリコン基板（半導体基板）
２ 分離酸化膜
３ 半導体表面の自然酸化膜
４ 半導体表面の活性領域
５ 清浄な半導体表面
６ 熱酸化膜
７ シリコンオキシナイトライド膜
８ 白金薄膜
９ プラズマダメージを除去する処理によって改質
されたシリコンオキシナイトライド膜 １０ 金属膜 １１ 金属ゲート電極
されたシリコンオキシナイトライド膜 １０ 金属膜 １１ 金属ゲート電極
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F058 BA20 BD01 BD04 BD15 BF74
BH03 BH20 BJ01
5F110 AA26 CC01 CC05 EE03 EE43
FF04 FF23 FF26 FF36 GG02
GG17 NN62 NN66
5F140 AA08 BA01 BA20 BD09 BE02
BE07 BE08 BE13 BE14 BE16
BF01 BF05 BG30 BG38 CB01
CB02
Claims (12)
- 【請求項１】 基板材料を製造するために層堆積、処理
又は加工の工程でプラズマ処理を含む基板材料の製造方
法において、 プラズマ処理の後、前記基板材料のプラズマ処理面上に
基板材料改質機能を有する金属薄膜を堆積する工程と、 前記金属薄膜のある状態で前記基板材料を酸化性雰囲気
中で加熱処理してプラズマダメージを除去する工程とを
備えたことを特徴とする基板材料の製造方法。 - 【請求項２】 前記金属薄膜は酸素分子又はオゾン分子
を解離させる触媒機能をもつ金属である請求項１に記載
の基板材料の製造方法。 - 【請求項３】 前記金属薄膜は白金及びパラジウムから
選ばれる少なくとも一つの金属である請求項２に記載の
基板材料の製造方法。 - 【請求項４】 前記金属薄膜の堆積方法は蒸着法である
請求項１から３のいずれかに記載の基板材料の製造方
法。 - 【請求項５】 前記金属薄膜の堆積方法は電解めっき法
である請求項１から３のいずれかに記載の基板材料の製
造方法。 - 【請求項６】 前記金属薄膜の堆積膜厚が、０．５ｎｍ
から５００ｎｍの範囲である請求項１から５のいずれか
に記載の基板材料の製造方法。 - 【請求項７】 前記加熱処理を施す際の酸化性雰囲気は
下記ａ〜ｇから選ばれる少なくとも一つの雰囲気である
請求項１から６のいずれかに記載の基板材料の製造方
法。 ａ． 乾燥酸素雰囲気 ｂ． 乾燥酸素と非酸化性ガスとの混合ガス雰囲気 ｃ． 水蒸気を含んだ酸素雰囲気 ｄ． 水蒸気を含んだ酸素と非酸化性ガスとの混合ガス
雰囲気 ｅ． オゾンガス雰囲気又はオゾンガスと他のガスとの
混合ガス雰囲気 ｆ． Ｎ2Ｏを含んだ酸素雰囲気 ｇ． ＮＯを含んだ酸素雰囲気 - 【請求項８】 前記酸化性雰囲気中での加熱処理温度は
２５〜６００℃の範囲である請求項１から６のいずれか
に記載の基板材料の製造方法。 - 【請求項９】 前記プラズマ処理はプラズマＣＶＤ法、
スパッター蒸着法、レーザーアブレーション法、電子衝
撃法及びイオンエッチング法のうちのいずれかである請
求項１から８のいずれかに記載の基板材料の製造方法。 - 【請求項１０】 請求項1から９のいずれかに記載の方
法により製造された基板材料に半導体素子を作成するこ
とを特徴とする半導体デバイスの製造方法。 - 【請求項１１】 プラズマダメージを除去するために使
用した金属薄膜を除去する工程を含む請求項１０に記載
の半導体デバイスの製造方法。 - 【請求項１２】 プラズマダメージを除去するために使
用した金属薄膜を残し、電極又は配線の一部として使用
する請求項１０に記載の半導体デバイスの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078743A JP2003282872A (ja) | 2002-03-20 | 2002-03-20 | プラズマ処理を含む基板材料及び半導体デバイスの製造方法 |
| PCT/JP2002/010422 WO2003079456A1 (fr) | 2002-03-20 | 2002-10-07 | Procede de production d'un substrat et d'un dispositif semi-conducteur par traitement au plasma |
| TW091133583A TW591707B (en) | 2002-03-20 | 2002-11-18 | Method for producing substrate material and semiconductor device including plasma processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078743A JP2003282872A (ja) | 2002-03-20 | 2002-03-20 | プラズマ処理を含む基板材料及び半導体デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282872A true JP2003282872A (ja) | 2003-10-03 |
Family
ID=28035603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002078743A Pending JP2003282872A (ja) | 2002-03-20 | 2002-03-20 | プラズマ処理を含む基板材料及び半導体デバイスの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2003282872A (ja) |
| TW (1) | TW591707B (ja) |
| WO (1) | WO2003079456A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100383933C (zh) * | 2004-06-01 | 2008-04-23 | 旺宏电子股份有限公司 | 快闪内存的穿隧氮氧化物 |
| JP2009158883A (ja) * | 2007-12-28 | 2009-07-16 | Dainippon Printing Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022129872A (ja) * | 2021-02-25 | 2022-09-06 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法および基板処理装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3222404B2 (ja) * | 1997-06-20 | 2001-10-29 | 科学技術振興事業団 | 半導体基板表面の絶縁膜の形成方法及びその形成装置 |
| CN1155092C (zh) * | 1998-07-03 | 2004-06-23 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP3786569B2 (ja) * | 2000-08-14 | 2006-06-14 | 松下電器産業株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-03-20 JP JP2002078743A patent/JP2003282872A/ja active Pending
- 2002-10-07 WO PCT/JP2002/010422 patent/WO2003079456A1/ja not_active Application Discontinuation
- 2002-11-18 TW TW091133583A patent/TW591707B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100383933C (zh) * | 2004-06-01 | 2008-04-23 | 旺宏电子股份有限公司 | 快闪内存的穿隧氮氧化物 |
| JP2009158883A (ja) * | 2007-12-28 | 2009-07-16 | Dainippon Printing Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW591707B (en) | 2004-06-11 |
| WO2003079456A1 (fr) | 2003-09-25 |
| TW200304673A (en) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4804603B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| JPH0945679A (ja) | 半導体及び半導体基板表面の酸化膜の形成方法 | |
| KR101117450B1 (ko) | 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치 | |
| JP3746478B2 (ja) | 半導体装置の製造方法 | |
| GB2362032A (en) | Method for fabricating capacitors of a semiconductor device | |
| KR100318457B1 (ko) | 플라즈마를이용한강유전체박막형성방법 | |
| JP2000216352A (ja) | キャパシタ製造方法 | |
| US20030047532A1 (en) | Method of etching ferroelectric layers | |
| US6399492B1 (en) | Ruthenium silicide processing methods | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003282872A (ja) | プラズマ処理を含む基板材料及び半導体デバイスの製造方法 | |
| JPH10107216A (ja) | 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 | |
| US6458602B1 (en) | Method for fabricating semiconductor integrated circuit device | |
| US6329237B1 (en) | Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma | |
| JPH10135419A (ja) | 白金薄膜の形成方法 | |
| KR100671604B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP3589801B2 (ja) | 半導体基板表面の酸化膜の形成方法 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| KR101239108B1 (ko) | 폴리 실리콘막의 제조 방법 및 이를 포함하는 박막 트랜지스터의 제조 방법 | |
| US20060019461A1 (en) | Methods of forming capacitors | |
| JP2002324901A (ja) | 電界効果型半導体装置およびその製法 | |
| JP2000216142A (ja) | エッチング方法 | |
| KR20230054721A (ko) | 게르마늄에 대한 확산 배리어들 | |
| JP4106513B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP4111963B2 (ja) | キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060606 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |