CN1219759A - 在半导体衬底上制造不同厚度的栅氧化层的方法 - Google Patents

在半导体衬底上制造不同厚度的栅氧化层的方法 Download PDF

Info

Publication number
CN1219759A
CN1219759A CN98123374A CN98123374A CN1219759A CN 1219759 A CN1219759 A CN 1219759A CN 98123374 A CN98123374 A CN 98123374A CN 98123374 A CN98123374 A CN 98123374A CN 1219759 A CN1219759 A CN 1219759A
Authority
CN
China
Prior art keywords
gate oxide
atom
active area
thickness
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98123374A
Other languages
English (en)
Inventor
鲁炳爀
朴用稷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1219759A publication Critical patent/CN1219759A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种在半导体衬底上制造具有不同厚度的栅氧化层的方法,是通过在形成栅氧化层之前向半导体衬底的预定有源区内注入电惰性原子,由此优化电路的可靠性。该方法包括在半导体衬底上形成器件隔离层,以确定第一和第二有源区。利用光刻法向第二有源区内注入电惰性原子,例如硅。在第一和第二有源区上形成栅氧化层,其中第二有源区上的栅氧化层的厚度大于第一有源区上的栅氧化层的厚度。

Description

在半导体衬底上制造不同 厚度的栅氧化层的方法
本发明涉及制造半导体器件的方法，特别是在半导体衬底上制造具有不同厚度的栅氧化层的方法。
随着集成电路的尺寸，特别是它们的沟道长度按比例地减少和功耗的增加，要求做大量研究以降低芯片的内部工作电压(Vdd)。降低芯片的内部工作电压(Vdd)可以防止由于高电压和高电场引起的器件可靠性的下降。
另一方面，在DRAM中，近来的趋势是供给电压从5.0V降低到3.3V，而内部工作电压降低到1.8V。
但是不希望的是降低工作电压却带来一些缺点，例如严重地减弱了电流驱动能力。这必然导致工作速度的降低。
为克服上述缺陷，已经建议栅绝缘层和晶体管的尺度按比例减小。减少尺度的栅绝缘层可以在低电压工作而不减小工作速度，但是这也会带来一些缺陷。仍然需要为高工作电压而提供与其它系统的兼容性，即，在器件的特殊部分中不可能降低工作电压。
首先，例如在供给电压高于内部工作电压的情况下，输送电压并降低电压由此形成内部工作电压，即用在MOS晶体管的外围电路中的功率-降低电路。因此，与其它内部部分相比，输送电压的部分具有高电压。而且，一部分I/O保护电路被输送更高的电压。
其次，在DRAM中通过字线进行读/写操作情况下，大约比阈值电压高两倍的电压必须输送给内部电路。也就是，必须给栅提供比工作电压高的电压，以便在电路工作过程中给浮置节点(floating node)提供充足的工作电压。
最后，非易失性存储器件，例如EEPROM(电可擦程序只读存储器)，也需要用高电压工作的电路，以便利用栅绝缘层的隧道效应写数据。
由于工作速度的需要，上述器件必须提供有比用在其它电路中的更大的沟道长度和更厚的栅氧化层。因此，采用这些类型组合的VLSI电路在技术上需要制造不同厚度的栅氧化层，用于相同硅衬底内的不同使用。
一种常规的方法已在Jeogping Lin,Tayuan Hrien,的“制造不同厚度栅氧化层的方法METHOD FOR FABRICATING GATE OXIDE LAYERSOF DIFFERENT THICKWESS”(美国专利5502009,1996)中公开了。
此常规方法包括下列步骤。首先，在硅衬底上形成场氧化层以确定第一有源区和第二有源区。其次，在第一和第二有源区上形成第一栅氧化层。然后，形成阻挡层，例如硅氮化层，以覆盖第一有源区内的第一栅氧化层。然后利用阻挡层作掩模去掉第二有源区内的那部分第一栅氧化层。最后，形成在第二有源区上第二栅氧化层。
但是，在该常规方法中，需要在氧化层上淀积硅氮化层并利用光刻胶图形构图，然后去掉没有被氮化层覆盖的氧化层。结果，工艺变得复杂，氧化层被污染，因而降低了栅氧化层的可靠性。
本发明提供在半导体衬底上制造具有不同厚度的栅氧化层的改进的方法。本发明的关键特征在于，在半导体衬底的有源区的预定部分中注入电惰性原子，然后在有源区上形成栅氧化层，由此形成不同厚度的栅氧化层。
因此，本发明的目的是提供通过简单的工艺和不降低栅氧化层的可靠性的条件下的制造具有不同厚度的栅氧化层的方法。
本发明另一目的是提供具有不同厚度的栅氧化层的方法，由此优化电路性能。
本发明的其它方面、目的和几个优点对于本领域技术人员来说在阅读下面的公开及所附权利要求书之后是显然明白的。
为实现这些及其它优点，并根据本发明的目的，在半导体衬底上制造具有不同厚度的栅氧化层的方法包括以下步骤：在半导体衬底上形成彼此隔开的器件隔离层，以确定第一有源区和第二有源区；用光刻胶层图形作掩模，向第二有源区中注入电惰性原子：去掉光刻胶层图形；分别在第一和第二有源区上形成栅氧化层，其中第二有源区上的栅氧化层的厚度大于第一有源区上的栅氧化层的厚度。
在该方法的一个方案中，形成在预先形成损伤层的有源区中的栅氧化层的厚度可以具有各种各样的范围，这取决于用于损伤层形成的注入工艺的条件。
参照附图，将理解本发明，而且其目的对于本领域技术人员来说也是显而易见的，其中：
图1-5是表示在半导体衬底上制造具有不同厚度的氧化层的方法的流程图。
下面参照附图说明本发明优选实施例。
制造不同厚度的氧化层的新方法在以截面图表示工艺流程的图1-5中示出了。
首先，参照图1，图1表示半导体衬底10。当在半导体衬底的预定区域上形成(即利用诸如LOCOS的常规方法或STI技术)场氧化层12，以在其间确定多个第一有源区和第二有源区时，图1只表示了两个有源区，即第一有源区13和第二有源区14。第一有源区13是正常电压的工作区，第二有源区14是高电压的工作区。
参见图2，淀积光刻胶层并构图成预定图形，即光刻胶层图形16，由此暴露第二有源区14，即高电压的工作区。下一道工序是本发明的关键。使用光刻胶层图形16作掩模，在半导体衬底上注入预定原子17。结果，在半导体衬底10的高电压工作区14内形成损伤层18。原子17是电惰性的，例如与硅成分原子一样的原子的四价硅。
因此，原子17不改变半导体衬底10的导电特性。原子17的剂量至少为1×1013原子/cm2。
参见图3，在施加诸如硫酸等化学溶液或等离子体以去掉光刻胶层图形16之后，施加以氢氟酸为基础的清洗溶液，以便在后来的栅氧化形成过程中防止污染。
仍然参见图3，进行热氧化处理，以便分别在正常电压工作区13上和高电压工作区14上形成栅氧化层20a和20b。这里，我们必须注意到高电压工作区14的厚度大于正常电压工作区13的厚度。这是因为高电压工作区14具有预先形成的损伤区18。
高电压工作区中的栅氧化层20b的厚度可以具有各种范围，这取决于原子注入工艺(原子的种类和剂量，注入能量)和栅氧化层20b形成的条件。
或者，还可以另外进行光刻和原子注入工艺，以便形成不同于栅氧化层20a和20b的各种厚度范围的栅氧化层。
参见图4，依次在包括栅氧化层20a和20b的半导体衬底上形成用于栅极的导电层21和22。然后构图栅极层21和22，以便形成栅极层23a和23b，如图5所示。结果，正常电压的工作器件24和高电压的工作器件25分别形成有不同厚度的栅氧化层，即分别为20a和20b。
之后，进行用于形成MOS晶体管的常规工艺。
在本实施例中，关键特征在于，可以通过向半导体衬底的预定区域内简单注入与硅晶片成分相同的原子由此形成损伤层而形成具有不同厚度的栅氧化层。
上面已经参照优选实施例具体表示和描述了本发明，但是应该明白，本领域技术人员在有脱离本发明精神和范围情况下可以做出形式上和细节上的各种改变。

Claims (13)

1．一种在半导体衬底上制造具有不同厚度的栅氧化层的方法，包括以下步骤：
在所述半导体衬底上形成彼此隔开的器件隔离层，以确定第一有源区和第二有源区；
在所述半导体衬底上形成光刻胶层图形，以暴露所述第二有源区；
用所述光刻胶层图形作掩模，向所述第二有源区中注入电惰性原子；
去掉所述光刻胶层图形；
在所述第一和第二有源区上分别形成栅氧化层，其特征在于所述第二有源区上的所述栅氧化层的厚度大于所述第一有源区上的所述栅氧化层的厚度。
2．如权利要求1的方法，其特征在于所述第一有源区是正常电压工作区，所述第二有源区是高电压工作区。
3．如权利要求1的方法，其特征在于所述原子与所述半导体衬底的组分原子相同。
4．如权利要求1的方法，其特征在于所述原子为四价。
5．如权利要求4的方法，其特征在于所述原子包括硅。
6．如权利要求1的方法，其特征在于所述注入原子的步骤是以至少1×1013原子/cm2剂量进行的。
7．如权利要求1的方法，其特征在于所述第二有源区上的所述栅氧化层的厚度取决于所述原子的剂量种类、注入能量、所述栅氧化层形成的条件。
8．一种在半导体衬底上制造具有不同厚度的栅氧化层的方法，包括以下步骤：
在所述半导体衬底上形成彼此隔开的器件隔离层，以确定多个有源区；
向一部分所述多个有源区中注入电惰性原子，由此在所述多个有源区的所述部分中形成损伤层；
在所述多个有源区上形成栅氧化层，其特征在于，所述损伤层上的栅氧化层的厚度大于没有损伤层的有源区上的栅氧化层的厚度，所述损伤层上的所述栅氧化层的所述厚度取决于所述损伤层形成的条件。
9．如权利要求8的方法，其特征在于所述原子与半导体衬底组分原子相同。
10．如权利要求8的方法，其特征在于所述原子为四价。
11．如权利要求10的方法，其特征在于所述原子包括硅。
12．如权利要求8的方法，其特征在于所述注入原子的步骤是以至少1×1013原子/cm2剂量进行的。
13．如权利要求8的方法，其特征在于所述损伤层的所述条件包括：所述原子的剂量种类、注入能量、所述栅氧化层形成的条件。
CN98123374A 1997-12-12 1998-12-10 在半导体衬底上制造不同厚度的栅氧化层的方法 Pending CN1219759A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR68349/97 1997-12-12
KR1019970068349A KR19990049409A (ko) 1997-12-12 1997-12-12 서로 다른 두께의 게이트 산화막 형성 방법

Publications (1)

Publication Number Publication Date
CN1219759A true CN1219759A (zh) 1999-06-16

Family

ID=19527218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98123374A Pending CN1219759A (zh) 1997-12-12 1998-12-10 在半导体衬底上制造不同厚度的栅氧化层的方法

Country Status (3)

Country Link
JP (1) JPH11238810A (zh)
KR (1) KR19990049409A (zh)
CN (1) CN1219759A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347833C (zh) * 2002-02-01 2007-11-07 Nxp股份有限公司 在一个加工步骤中形成不同厚度的高质量氧化物层的方法
CN100446273C (zh) * 2005-12-13 2008-12-24 上海华虹Nec电子有限公司 Mos场效应管的制作方法
CN101567300B (zh) * 2008-04-24 2011-04-20 中芯国际集成电路制造(上海)有限公司 残留物的去除方法
CN107369648A (zh) * 2017-08-31 2017-11-21 长江存储科技有限责任公司 一种双栅氧化层制造方法
CN108122733A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体元件制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100350055B1 (ko) * 1999-12-24 2002-08-24 삼성전자 주식회사 다중 게이트 절연막을 갖는 반도체소자 및 그 제조방법
KR100418855B1 (ko) * 2001-05-15 2004-02-19 주식회사 하이닉스반도체 반도체소자의 듀얼게이트 제조방법
US6773999B2 (en) 2001-07-18 2004-08-10 Matsushita Electric Industrial Co., Ltd. Method for treating thick and thin gate insulating film with nitrogen plasma
KR100469760B1 (ko) * 2001-12-28 2005-02-02 매그나칩 반도체 유한회사 복합 반도체 소자의 게이트 산화막 형성 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347833C (zh) * 2002-02-01 2007-11-07 Nxp股份有限公司 在一个加工步骤中形成不同厚度的高质量氧化物层的方法
CN100446273C (zh) * 2005-12-13 2008-12-24 上海华虹Nec电子有限公司 Mos场效应管的制作方法
CN101567300B (zh) * 2008-04-24 2011-04-20 中芯国际集成电路制造(上海)有限公司 残留物的去除方法
CN108122733A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体元件制造方法
CN108122733B (zh) * 2016-11-29 2022-04-08 台湾积体电路制造股份有限公司 半导体元件与其制造方法
CN107369648A (zh) * 2017-08-31 2017-11-21 长江存储科技有限责任公司 一种双栅氧化层制造方法
CN107369648B (zh) * 2017-08-31 2020-03-31 长江存储科技有限责任公司 一种双栅氧化层制造方法

Also Published As

Publication number Publication date
JPH11238810A (ja) 1999-08-31
KR19990049409A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100937896B1 (ko) 자기 정렬된 얕은 트렌치 분리를 통한 이이피롬 어레이
US7482223B2 (en) Multi-thickness dielectric for semiconductor memory
CN1312775C (zh) 半导体器件及其制造方法
US5324972A (en) Semiconductor non-volatile memory device and method of manufacturing the same
JP2007234861A (ja) 半導体装置の製造方法
KR20040093404A (ko) 반도체장치 및 그 제조방법
CN1050934C (zh) 集成电路的制造方法
JPH02292870A (ja) フラッシュ形高密度ｅｅｐｒｏｍ半導体メモリの製造方法
EP0422606A2 (en) Semiconductor device having E2PROM and EPROM in one chip
CN1219759A (zh) 在半导体衬底上制造不同厚度的栅氧化层的方法
JP2011018939A (ja) Ｎａｎｄフラッシュ・メモリを製造するための単一トンネル・ゲート酸化方法
JPH04348072A (ja) 不揮発性半導体記憶装置の製造方法
US7190017B2 (en) Semiconductor device and method of manufacturing the same
US6869844B1 (en) Method and structure for protecting NROM devices from induced charge damage during device fabrication
JP3105288B2 (ja) 半導体集積回路装置の製造方法
JP2012216857A (ja) 半導体装置の製造方法
JPH07244991A (ja) フローティングゲート型不揮発性半導体記憶装置
US6887756B2 (en) Method of forming flash memory with protruded floating gate
US20030001228A1 (en) Antistatic contact for a polycrystalline silicon line
JP5732574B2 (ja) 半導体装置の製造方法
JP2008166325A (ja) 半導体装置の製造方法
KR100475033B1 (ko) 불휘발성 메모리소자 제조방법
KR0139777B1 (ko) 반도체 불휘발성 기억장치 및 그 제조방법
CN115831733A (zh) 一种NOR Flash器件低压区栅氧化层的制备方法
TW202420498A (zh) 半導體裝置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication